TW201344962A - 半導體發光裝置及其製造方法 - Google Patents

半導體發光裝置及其製造方法 Download PDF

Info

Publication number
TW201344962A
TW201344962A TW101147847A TW101147847A TW201344962A TW 201344962 A TW201344962 A TW 201344962A TW 101147847 A TW101147847 A TW 101147847A TW 101147847 A TW101147847 A TW 101147847A TW 201344962 A TW201344962 A TW 201344962A
Authority
TW
Taiwan
Prior art keywords
layer
light
emitting device
semiconductor light
semiconductor layer
Prior art date
Application number
TW101147847A
Other languages
English (en)
Inventor
Akihiro Kojima
Hideto Furuyama
Miyoko Shimada
Yosuke Akimoto
Original Assignee
Toshiba Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Kk filed Critical Toshiba Kk
Publication of TW201344962A publication Critical patent/TW201344962A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/002—Devices characterised by their operation having heterojunctions or graded gap
    • H01L33/0025—Devices characterised by their operation having heterojunctions or graded gap comprising only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/505—Wavelength conversion elements characterised by the shape, e.g. plate or foil

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

本發明係一種半導體發光裝置及其製造方法，其中，如根據實施形態，半導體發光裝置係具備：第1氮化物半導體層和氮化物半導體發光層和第2氮化物半導體層和p側電極和n側電極。第1氮化物半導體層係具有：第1的面，和設置於第1的面之相反側，具有p側範圍與n側範圍之第2的面。氮化物半導體發光層係設置於p側範圍上，具有第1氮化物半導體層側之第1凹凸面，和第2氮化物半導體層側之第2凹凸面。第2氮化物半導體層係設置於氮化物半導體發光層上。p側電極係設置於第2氮化物半導體層上。n側電極係設置於n側範圍上。

Description

半導體發光裝置及其製造方法
本發明之實施形態係有關半導體發光裝置及其製造方法。
在light emitting diode(LED)中，晶片尺寸之縮小，與發光面積的擴大係對於權衡有著關係，當發展為晶片縮小時，發光面積亦縮小。
本發明之實施形態係提供具有實效性面積大之發光層的半導體發光裝置及其製造方法。
如根據實施形態，半導體發光裝置係具備：第1氮化物半導體層，和氮化物半導體發光層，和第2氮化物半導體層，和p側電極，和n側電極。前述第1氮化物半導體層係具有‘第1的面，和設置於前述第1的面之相反側，具有p側範圍與n側範圍之第2的面。前述氮化物半導體發光層係設置於前述第1氮化物半導體層之前述第2的面之前述p側範圍上。前述第2氮化物半導體層係設置於前述氮化物半導體發光層上。前述p側電極係設置於前述第2氮化物半導體層上。前述n側電極係設置於前述第1氮化物半導體層之前述第2的面之前述n側範圍上。前述氮化物半導體發光層係具有前述第1氮化物半導體層側之第 1凹凸面，和前述第2氮化物半導體層側之第2凹凸面。
如根據實施形態，可加大半導體發光裝置之發光層的實效性面積。
以下，參照圖面，對於實施形態加以說明。然而，各圖面中，對於相同的要素附上相同符號。
圖1係實施形態的半導體發光裝置1之模式剖面圖。
圖2係在半導體發光裝置1之半導體層15之模式擴大剖面圖。
半導體發光裝置1係具有半導體層15。半導體層15係包含第1半導體層11與第2半導體層12與發光層13。第1半導體層11，第2半導體層12及發光層13係均為以InxAlyGa1-x-yN(0≦x≦1、0≦y≦1、x+y≦1)所表示之氮化物半導體。然而，作為含於包含為了控制導電型所添加之不純物之構成「氮化物半導體」者。
第1半導體層11係具有第1的面15a，和設置於第1的面15a之相反側之第2的面。更且，第2的面係具有p側範圍14a與n側範圍14b。第1半導體層11係例如，包含基底緩衝層，n型GaN層。
於在第1半導體層11之第2的面之p側範圍14a上，設置有發光層(活性層)13。發光層13係例如，具有使InGaN井層，與GaN或InGaN阻障層的對複數對層積之InGaN系多重量子井構造，發光成藍，紫，藍紫，紫外光 等。
對於發光層13上係設置有含有p型GaN層之第2半導體層12。對於在第1半導體層11之第2的面之n側範圍14b係未設置有發光層13及第2半導體層12。即，第1半導體層11之第2的面係具有設置有發光層13及第2半導體層12之p側範圍14a，和未設置有發光層13及第2半導體層12，而露出有第1半導體層11之n側範圍14b。
在看第1半導體層11之第2的面之平面視中，p側範圍14a之平面面積係較n側範圍14b之平面面積為寬，發光層13之平面面積係較n側範圍14b之平面面積為寬。在此之「平面面積」係並非表面積，而是表示在看第1半導體層11之第2的面之平面圖上的面積。
第1半導體層11之第1的面15a係作為光的主要取出面而發揮機能，發光層13之發光光係主要從第1的面15a射出至半導體層15之外部。於第1的面15a之相反側，設置有後述之p側電極16，n側電極17，支持體。
第1半導體層11之第1的面15a係為凹凸面。在第1半導體層11之第2的面之p側範圍14a亦為凹凸面。在第2的面之n側範圍14b係在圖示中為平坦面，但亦可為凹凸面。
如圖2所示，發光層13係於在第1半導體層11之第2的面之p側範圍14a，沿著凹凸面而設置成一致性。隨之，發光層12係具有第1半導體層11側之第1凹凸面 13a，和第2半導體層12側之第2凹凸面13b。第2半導體層12係沿著發光層13之第2凹凸面13b而設置成一致性。
發光層13之第1凹凸面13a及第2凹凸面13b係具有複數凹部及複數凸部。一個凹部係例如，形成為將四角錐之4個三角形的側面，具有於側壁之凹形狀。
在第1凹凸面13a及第2凹凸面13b之複數凹部及凸部之反覆周期係例如為1.4～2.1(μm)。在第1凹凸面13a及第2凹凸面13b之凹部深度(凸部之高度)係例如為1.0～1.5(μm)。
對於第2半導體層12上係設置有p側電極16。p側電極16係歐姆接觸於第2半導體層12。於在第1半導體層11之第2的面之n側範圍14b，設置有n側電極17。n側電極17係歐姆接觸於第1半導體層11。
p側電極16及n側電極17係設置於在半導體層15之主要光取出面之第1的面15a之相反側的相同面側，p側電極16係設置於包含發光層13之範圍上，n側電極17係設置於未包含發光層13之範圍上。
第2半導體層12係沿著發光層13之凹凸形狀而形成一致性。隨之，在第2半導體層12之發光層13之相反側的面亦成為凹凸面，而第2半導體層12與p側電極16的接觸面亦成為凹凸面。
在第1半導體層11之第2的面之n側範圍14b係如後述，由選擇性除去形成於第1半導體層11之第2的面 全面之發光層13及第2半導體層12之一部分者，露出有第1半導體層11的表面而加以形成。其n側範圍14b係亦有為凹凸面之情況，而亦有平坦面之情況。隨之，第1半導體層11與n側電極17之接觸面係亦有為凹凸面之情況，而亦有平坦面之情況。
圖8B係表示設置有p側電極16及n側電極17的面之平面圖，在其平面圖上，p側電極16的面積係較n側電極17的面積為寬。然而，圖8B所示之p側電極16及n側電極17的佈局係為一例，並不限於此等。
對於在半導體層15之第1的面15a以外的面係設置有第1絕緣膜(以下，單稱作絕緣膜)18。絕緣膜18係被覆第1半導體層11之n側範圍14b，第2半導體層12的表面，第2半導體層12之側面，發光層13之側面，p側電極16及n側電極17。
然而，亦有對於絕緣膜18與半導體層15之間設置其他絕緣膜(例如矽氧化膜)之情況。絕緣膜18係例如，對於細微開口之圖案化性優越之聚醯亞胺等之樹脂。或者，作為絕緣膜18而使用矽氧化膜或矽氮化膜等之無機膜亦可。
絕緣膜18係未設置於半導體層15之第1的面15a上。絕緣膜18係被覆保護從在第1半導體層11之第1的面15a持續之側面15c。
對於與在絕緣膜18之半導體層15相反側的表面上，p側配線層21與n側配線層22則相互離間加以設置。
p側配線層21係亦設置於到達至p側電極16而形成於絕緣膜18之複數的第1開口18a內，與p側電極16加以電性連接。n側配線層22係亦設置於到達至n側電極17而形成於絕緣膜18之第2開口18b內，與n側電極17加以電性連接。
在p側配線層21中，對於對p側電極16而言之相反側的面，係設置有p側金屬柱23。p側配線層21，p側金屬柱23，及作為後述之種子層所使用之金屬膜19係構成本實施形態之p側配線部。
在n側配線層22中，對於對n側電極17而言之相反側的面，係設置有n側金屬柱24。n側配線層22，n側金屬柱24，及作為後述之種子層所使用之金屬膜19係構成本實施形態之n側配線部。
對於絕緣膜18係作為第2絕緣膜而例如層積有樹脂層25。樹脂層25係被覆p側配線部之周圍及n側配線部之周圍。另外，樹脂層25係填充於p側金屬柱23與n側金屬柱24之間。
p側金屬柱23之側面及n側金屬柱24之側面係由樹脂層25所被覆。對於在p側金屬柱23之p側配線層21而言之相反側的面係從樹脂層25露出，作為p側外部端子23a而發揮機能。對於在n側金屬柱24之n側配線層22而言之相反側的面係從樹脂層25露出，作為n側外部端子24a而發揮機能。
p側外部端子23a及n側外部端子24a係於形成於安 裝基板之墊片，藉由焊錫，其他的金屬，導電性材料等之接合材而加以接合。
在樹脂層25之相同面(在圖1之下面)露出之p側外部端子23a與n側外部端子24a之間的距離係較在絕緣膜18上之p側配線層21與n側配線層22之間的距離為大。p側外部端子23a與n側外部端子24a係對於安裝基板之安裝時，經由焊錫等而將相互未短路的距離隔離開。
p側配線層21係至處理上之界限為止，可接近於n側配線層22，可擴大p側配線層21之面積。其結果，可謀求p側配線層21與p側電極16之接觸面積的擴大，而提升電流分布及散熱性。
p側配線層21則通過複數之第1開口18a而與p側電極16接合的面積係較n側配線層22則通過第2開口18b而與n側電極17接合的面積為大。因而，對於發光層13之電流分布則提升，且發光層13的熱之散熱性可提升。
擴散於絕緣膜18上之n側配線層22的面積係較n側配線層22則與n側電極17接合之面積為大。
如根據實施形態，可經由遍佈於較n側電極17為寬的範圍所形成之發光層13而得到高的光輸出者。並且，設置於較包含發光層13之範圍為窄的範圍之n側電極17則作為更大面積之n側配線層22而導出於安裝面側。
第1半導體層11係藉由n側電極17，金屬膜19及n側配線層22而與具有n側外部端子24a之n側金屬柱24加以電性連接。第2半導體層12係藉由p側電極16，金 屬膜19及p側配線層21而與具有p側外部端子23a之p側金屬柱23加以電性連接。
p側金屬柱23係較p側配線層21為厚，n側金屬柱24係較n側配線層22為厚。p側金屬柱23，n側金屬柱24及樹脂層25之各厚度係較半導體層15為厚。然而，在此之「厚度」係表示在圖1中上下方向的厚度。
另外，p側金屬柱23及n側金屬柱24之各厚度係較包含半導體層15，p側電極16，n側電極17及絕緣膜18之層積體的厚度為厚。然而，各金屬柱23，24的深寬比(對於平面尺寸而言之厚度比)係未限定為1以上者，而此比係亦可較1為小。即，金屬柱23，24係亦可較其平面尺寸厚度為小。
如根據實施形態，即使除去為了形成半導體層15而使用之後述之基板10，經由含有p側金屬柱23，n側金屬柱24及樹脂層25之支持體，亦可安定支持半導體層15，提高半導體發光裝置1之機械強度者。
作為p側配線層21，n側配線層22，p側金屬柱23及n側金屬柱24之材料，係可使用銅，金，鎳，銀等。此等之中，當使用銅時，可得到良好的熱傳導性，高位移耐性及與絕緣材料之優越的密著性。
樹脂層25係補強p側金屬柱23及n側金屬柱24。樹脂層25係使用與安裝基板熱膨脹率相同或接近之構成為佳。作為如此之樹脂層25，例如可將環氧樹脂，聚矽氧樹脂，氟素樹脂等作為一例而舉出者。
另外，藉由p側外部端子23a及n側外部端子24a而安裝半導體發光裝置1於安裝基板之狀態中，p側金屬柱23及n側金屬柱24則可吸收藉由焊錫等而加上於半導體層15之應力而緩和。
含有p側配線層21及p側金屬柱23的p側配線部係藉由設置於複數之第1開口18a內而相互加以分斷的複數之貫孔21a而連接於p側電極16。因此，得到經由p側配線部之高的應力緩和效果。
或者，如圖19A所示，藉由設置於1個大的第1開口18a內，較貫孔21a平面尺寸大之貫孔21c，使p側配線層21接觸於p側電極16亦可，此情況，可謀求通過均為金屬之p側電極16，p側配線層21及p側金屬柱23之發光層13之散熱性的提升。
如後述，在形成半導體層15時使用之基板10係從第1的面15a上除去。因此，可將半導體發光裝置1作為低背化。
對於第1的面15a上係設置有螢光體層30。螢光體層30係具有透明樹脂31，和分散於透明樹脂31中之複數之粒子狀之螢光體32。
透明樹脂31係具有對於發光層13之發光光及螢光體32之發光光而言的透過性，例如，可使用聚矽氧樹脂，丙烯酸樹脂，苯基樹脂等。
螢光體32係可吸收發光層13的發光光(激發光)而將波長變換光發光。因此，半導體發光裝置1係可射出發光 層13的發光光，和與螢光體32的波長變換光之混合光。
例如，螢光體32作為發光成黃色光的黃色螢光體時，作為InGaN系材料之發光層13的藍色光，與在螢光體32之波長變換光之黃色光之混合色，可得到白色或燈泡色等者。然而，螢光體層30係亦可為包含複數種之螢光體(例如，發光成紅色光之紅色螢光體，和發光成綠色光的綠色螢光體)之構成。
如根據以上說明之實施形態，發光層13並非為平坦的膜，而作為具有凹凸的膜而加以設置。因此，在相同平面尺寸內作比較之情況，較作為平坦膜而設置，可增大發光層13的表面積，進而可增大發光層13之實效性的發光面積。其結果，可謀求經由晶片尺寸之縮小的小型化及成本降低同時，可抑制發光面積的縮小，而在小晶片尺寸亦可實現高效率。
接著，參照圖3A～圖16B，對於實施形態之半導體發光裝置1之製造方法加以說明。圖3A～圖16B係表示在晶圓狀態之一部分的範圍。
半導體層15係磊晶成長於矽基板之基板10上。在本實施形態中，對於半導體層15係亦含有為了緩和矽基板與半導體層15之晶格常數差的緩衝層。
首先，如圖3A所示，於基板10之主面10a全面形成光罩93。主面10a係矽基板之(100)面。光罩93係例如為矽氧化膜。
對於光罩93係經由光微影法及例如使用氟酸之蝕 刻，如圖3B所示，選擇性地形成複數之開口93a。開口93a之平面形狀係四角形。對於開口93a係露出有基板10之主面10a。
並且，使用形成有開口93a之光罩93而進行濕蝕刻。作為蝕刻液係例如，可使用氫氧化鉀(KOH)等之鹼性液。
此蝕刻係利用經由矽的結晶面之蝕刻速度的不同之矽的結晶向異性蝕刻。對於鹼性的蝕刻液而言，在矽之(111)面係較(100)面不易加以蝕刻(蝕刻速度為慢)。
即，當蝕刻面方位為(100)面之基板10的主面10a時，如圖3C所示，出現有對於主面10a而言傾斜之(111)面10b。之後，光罩93係例如，經由氟酸加以除去(圖3D)。將此狀態之模式平面圖，表示於圖4。
經由前述矽的結晶向異性蝕刻，對於基板10係形成有包含複數凹部5之凹凸。一個凹部5係如圖4所示，將凹部5的底部作為共通的頂點之4個三角形狀之(111)面10b作為側壁而具有。
以InxAlyGa1-x-yN(0≦x≦1、0≦y≦1、x+y≦1)所表示之半導體層15係可較在矽之其他的結晶面減少缺陷而磊晶成長於(111)面10b。
如圖3E所示，於基板10之凹凸面上形成有第1半導體層11，於其第1半導體層11上形成發光層13，於發光層13上形成第2半導體層12。
第1半導體層11，發光層12及第2半導體層12係均 治著基板10之凹凸面而形成為一致。隨之，與形成於基板10之圖4所示之複數凹部5相似或近似形狀之複數凹部則在從第2半導體層12側而視發光層13的平面視，對於發光層13亦形成。
如此，如根據實施形態，於基板10形成凹凸，由沿著其凹凸而一致地形成包含發光層13之半導體層15者，可較作為平坦膜而形成，使發光層13的表面積增大，擴大實效性之發光面積。
經由蝕刻時間等之蝕刻條件的控制，如圖20A所示，亦有將在基板10之凹凸的凸部上端形成為銳角形狀者。
另外，圖20B係表示於凹部5的底部形成有與基板10之主面相同面方位(100)面之平坦面10c的構造。在圖20B之光罩93的開口間距係較前述圖3B之光罩93之開口間距為大。形成於此圖20B所示之基板10上的半導體層15之第1的面15a，係上端成為包含平坦之凸部的凹凸形狀。
圖5A係對應於圖3E之模式剖面圖，圖5B係對應於圖5A之下面圖。
在形成半導體層15於基板10全面之後，使用未圖示之光阻劑，例如經由Reactive Ion Etching(RIE)法，如圖6A及其下面圖之圖6B所示，形成貫通半導體層15而到達至基板10的溝80。溝80係在晶圓狀態之基板10上，例如形成為格子狀，再將半導體層15，在基板10上分離成複數的晶片。
然而，將半導體層15分離成複數之工程係在後述之第2半導體層12之選擇性除去後，或者電極之形成後進行亦可。
接著，以使用未圖示之光阻劑之例如RIE法，如圖7A及其下面圖之圖7B所示，除去發光層13及第2半導體層12之一部分，使第1半導體層11之一部分露出。露出有第1半導體層11之範圍係成為未含有發光層13之n側範圍14b。
接著，如圖8A及其下面圖之圖8B所示，於第2半導體層12之表面形成p側電極16，於第1半導體層11之露出面形成n側電極17。
p側電極16及n側電極17係例如以濺鍍法，蒸鍍法等而形成。p側電極16與n側電極17係先形成任一均可，亦可以相同材料同時形成。
p側電極16係對於發光層13之發光光而言具有反射性，例如，包含銀，銀合金，鋁，鋁合金等。另外，為了p側電極16之硫化，氧化防止，亦可為含有金屬保護膜(阻障金屬)的構成。
另外，於p側電極16與n側電極17之間，或發光層13之端面(側面)，作為鈍化膜，例如以CVD(chemical vapor deposition)法形成矽氮化膜或矽氧化膜亦可。另外，為了取得各電極與半導體層之電阻接觸之活性化退火等係因應必要而實施。
接著，以圖9A所示之絕緣膜18被覆基板10上之露 出的部份所有之後，例如經由濕蝕刻而將絕緣膜18圖案化，選擇性地形成第1開口18a與第2開口18b於絕緣膜18。第1開口18a係到達至p側電極16。第2開口18b係至”達至n側電極17。
對於與在絕緣膜18之基板10的接觸面，係形成有反映基板10之凹凸之凹凸。
作為絕緣膜18係例如，可使用感光性聚醯亞胺，苯并環丁烯(Benzocyclobutene)等之有機材料者。此情況，未使用光阻劑而對於絕緣膜18而言，可直接曝光及顯像。
或者，將矽氮化膜或矽氧化膜等之無機膜作為絕緣膜18而使用亦可。絕緣膜18為無機膜之情況，經由將形成於絕緣膜18上之光阻劑進行圖案化之後的蝕刻，而形成第1開口18a及第2開口18b。
接著，於絕緣膜18的表面，第1開口18a之內壁(側壁及底部)，及第2開口18b之內壁(側壁及底部)，如圖9B所示，形成金屬膜19。金屬膜19係作為後述之電鍍之金屬種而使用。
金屬膜19係例如以濺鍍法而形成。金屬膜19係有例如，包含從絕緣膜18側依序加以層積之鈦(Ti)與銅(Cu)之層積膜。或者，取代鈦膜而使用鋁膜亦可。
接著，如圖9C所示，於金屬膜19上選擇性地形成光阻劑91，進行將金屬膜19作為電流路徑之Cu電解電鍍。
由此，如圖10A及其下面圖之圖10B所示，於金屬膜19上，選擇性地形成p側配線層21與n側配線層22。p側配線層21及n側配線層22係經由電鍍法而同時加以形成之例如銅材料所成。
p側配線層21係亦形成於第1開口18a內，藉由金屬膜19而與p側電極16加以電性連接。n側配線層22係亦形成於第2開口18b內，藉由金屬膜19而與n側電極17加以電性連接。
使用於p側配線層21及n側配線層22之電鍍的光阻劑91係使用溶劑或氧電漿而除去。
接著，如圖11A及其下面圖之圖11B所示，形成金屬柱形成用的光阻劑92。光阻劑92係較前述之光阻劑91為厚。然而，在前工程，光阻劑91係未除去而殘留，重疊光阻劑92於其光阻劑91而形成亦可。對於光阻劑92係形成第1的開口92a與第2的開口92b。
並且，將光阻劑92使用於光罩，進行將金屬膜19作為電流路徑之Cu電解電鍍。由此，如圖12A及其下面圖之圖12B所示，形成p側金屬柱23與n側金屬柱24。
p側金屬柱23係在形成於光阻劑92之第1開口92a內，形成於p側配線層21之表面上。n側金屬柱24係在形成於光阻劑92之第2開口92b內，形成於n側配線層22之表面上。p側金屬柱23及n側金屬柱24係經由電鍍法而同時加以形成之例如銅材料所成。
光阻劑92係如圖13A所示，例如使用溶劑或氧電漿 而除去。之後，將金屬柱23，n側金屬柱24，p側配線層21及n側配線層22作為光罩，經由濕蝕刻而除去金屬膜19之露出的部分。由此，如圖13B所示，分斷藉由p側配線層21及n側配線層22之金屬膜19之電性連接。
接著，如圖14A所示，對於絕緣膜18而言層積樹脂層25。樹脂層25係被覆p側配線層21，n側配線層22，p側金屬柱23及n側金屬柱24。
樹脂層25係具有絕緣性。另外，對於樹脂層25，例如含有碳黑，對於發光層13之發光光而言賦予遮光性亦可。
接著，如圖14B所示，除去基板10。矽基板之基板10係可經由蝕刻而除去。
形成於基板10上的前述層積體係經由較半導體層15為厚之p側金屬柱23，n側金屬柱24及樹脂層25加以補強之故，即使未有基板10而亦可保持晶圓狀態者。
另外，樹脂層25，構成p側金屬柱23及n側金屬柱24之金屬，均比較於半導體層15而為柔軟的材料。於如此之柔軟之支持體支持有半導體層15。因此，在使半導體層15磊晶成長於基板10上時產生之大的內部應力，即使在基板10的除去時一口氣加以開放，亦可回避破壞有半導體層15之情況。
如圖15A所示，洗淨去除基板10之半導體層15之第1的面15a。例如，以希氟酸等，除去附著於第1的面15a的鎵(Ga)。
接著，如圖15B所示，於第1的面15a上形成螢光體層30。螢光體層30係亦形成於鄰接之半導體層15間的絕緣膜18上。
將分散有螢光體32之液狀的透明樹脂31，例如經由印刷，裝填，鑄模，壓縮成形等之方法而供給至第1的面15a上之後，使其熱硬化。
接著，研削樹脂層25之表面(在圖15B的下面)，如圖16A及其下面圖之圖16B所示，使p側外部端子23a及n側外部端子24a露出。
之後，在前述之溝80的位置，切斷螢光體層30，絕緣膜18及樹脂層25，個片化成複數之半導體發光裝置1。例如，使用切割刀片而加以切斷。或者經由雷射照射而進行切斷亦可。
切割時，既已除去基板10。更且，對於溝80係未存在有半導體層15之故，在切割時可回避半導體層15所受到之損傷。另外，由未有個片化後之追加工程，得到以絕緣膜18被覆保護半導體層15之端部(側面)的構造。
然而，加以個片化之半導體發光裝置1係均可為含有一個的半導體層15之單晶片構造，以及含有複數之半導體層15多晶片構造。
至切割之前的前述各工程係在晶圓狀態一次加以進行之故，於加以個片化之各個裝置，無需進行配線及封裝，而成為減低大幅的之生產成本。即，在加以個片化之狀態，既已完成配線及封裝。因此，可提高生產性，作為其 結果而價格減低則變為容易。
對於第1的面15a上係如圖17A～C及圖18所示之半導體發光裝置2，設置透鏡36亦可。透鏡36係不限於凹形狀，而凸形狀亦可。
圖17A係實施形態之變形例的半導體發光裝置2之模式斜視圖。圖17B係在圖17A之A-A剖面圖。圖17C係在圖17A之B-B剖面圖。
圖18係具有安裝半導體發光裝置2於安裝基板200上之構成的發光模組的模式剖面圖。
如圖17A及C所示，p側金屬柱23之一部分的側面係在與半導體層15之第1的面15a及第2的面不同之面方位之第3的面25b，從樹脂層25露出。其露出面係作為為了安裝於外部之安裝基板的p側外部端子23b而發揮機能。
第3的面25b係對於半導體層15之第1的面15a及第2的面而言為略垂直的面。樹脂層25係例如具有矩形狀之4個側面，其中一個側面則成為第3的面25b。
在其相同第3的面25b，n側金屬柱24之一部分的側面則從樹脂層25露出。其露出面係作為為了安裝於外部之安裝基板的n側外部端子24b而發揮機能。
另外，如圖17A所示，p側配線層21之一部分的側面21b亦在第3的面25b，從樹脂層25露出，作為p側外部端子而發揮機能。同樣地，n側配線層22之一部分的側面22b亦在第3的面25b，從樹脂層25露出，作為n側外 部端子而發揮機能。
在p側金屬柱23中，在第3的面25b露出之p側外部端子23b以外的部分係由樹脂層25加以被覆。另外，在n側金屬柱24中，在第3的面25b露出之n側外部端子24b以外的部分係由樹脂層25加以被覆。
另外，在p側配線層21中，在第3的面25b露出之側面21b以外的部分係由樹脂層25加以被覆。更且，在n側配線層22中，在第3的面25b露出之側面22b以外的部分係由樹脂層25加以被覆。
此半導體發光裝置2係如圖18所示，以將第3的面25b朝向安裝基板200之安裝面201的姿勢加以安裝。在第3的面25b露出之p側外部端子23b及n側外部端子24b係各對於形成於安裝面201之墊片202而言，藉由焊錫203而加以接合。對於安裝基板200之安裝面201係亦形成有配線圖案，墊片202係與其配線圖案加以連接。
第3的面25b係對於光的主要出射面之第1的面15a而言為略垂直。隨之，以將第3的面25b朝向下方之安裝面201側的姿勢，第1的面15a係並非安裝面201之上方，而朝向橫方向。即，半導體發光裝置2係於將安裝面201作為水平面之情況，釋放光於橫方向，所謂側視形式之半導體發光裝置。
另外，圖19B係經由實施形態之其他變形例之半導體發光裝置3的模式剖面圖。
在圖19B所示之半導體發光裝置3中，於p側電極 16的表面及側面，設置有被覆p側電極16之p側墊片51。p側電極16係含有可與含於半導體層15的鎵(Ga)形成合金之例如，鎳(Ni)，金(Au)及銠(Rh)之中的至少1個。p側墊片51係較p側電極16對於發光層13之發光光而言之反射率為高，而作為主成分，例如含有銀(Ag)。另外，p側墊片51係從氧化或腐蝕保護p側電極16。
另外，於n側電極17的表面及側面，設置有被覆n側電極17之n側墊片52。n側電極17係含有可與含於半導體層15的鎵(Ga)形成合金之例如，鎳(Ni)，金(Au)及銠(Rh)之中的至少1個。n側墊片52係較n側電極17對於發光層13之發光光而言之反射率為高，而作為主成分，例如含有銀(Ag)。另外，n側墊片52係從氧化或腐蝕保護n側電極17。
對於在半導體層15中，在第1的面15a之相反側的面之p側電極16之周圍及n側電極17之周圍，係例如設置有矽氧化膜，矽氮化膜等之絕緣膜53。絕緣膜53係設置於p側電極16與n側電極17之問，及p側墊片51與n側墊片52之問。
對於絕緣膜53上，p側墊片51上及n側墊片52上，係例如設置有矽氧化膜，矽氮化膜等之絕緣膜54。另外，絕緣膜54係亦設置於半導體層15之側面15c，被覆側面15c。
對於絕緣膜54上係設置有p側配線層21與n側配線層22。p側配線層21係通過形成於絕緣膜54之第1開口 54a而連接於p側墊片51。n側配線層22係通過形成於絕緣膜54之第2開口54b而連接於n側墊片52。
在此構造中，p側配線層21係如圖19B所示，藉由複數之貫孔21a而連接於p側墊片51亦可，而或者，亦可藉由較貫孔21a平面尺寸大之1個柱體而連接於p側墊片51。
對於p側配線層21上係設置有較p側配線層21為厚之p側金屬柱23。對於n側配線層22上係設置有較n側配線層22為厚之n側金屬柱24。
對於絕緣膜54而言層積有樹脂層25。樹脂層25係被覆含有p側配線層21及p側金屬柱23之p側配線部，和含有n側配線層22及n側金屬柱24的n側配線部。但對於在p側金屬柱23之p側配線層21而言之相反側的面(在圖下面)係從樹脂層25露出，作為p側外部端子23a而發揮機能。同樣地對於在n側金屬柱24之n側配線層22而言之相反側的面(在圖下面)係從樹脂層25露出，作為n側外部端子24a而發揮機能。
或者，亦可使p側金屬柱23之側面，和n側金屬柱24之側面露出，作為側視形式之半導體發光裝置。
樹脂層25係於在基板10上將半導體層15分離成複數之前述的溝80內，藉由絕緣膜54加以充填。隨之，半導體層15之側面15c係由無機膜之絕緣膜54，和樹脂層25加以被覆而保護。
如根據實施形態，於為了使半導體層15成長之基板 10預先進行凹凸加工。對於矽基板之基板10而言之凹凸加工係為容易。
並且，於對於基板10之凹凸面上形成半導體層15。因此，在除去基板10之後，接合於在半導體層15之基板10的面(第1的面15a)係成為凹凸面。隨之，於基板除去後，成為無需提高光取出效率之粗面化處理。另外，可防止經由半導體層15之粗面化處理時之損傷(變質)的效率降低。
經由基板10之凹凸的加工深度，或形成於凹凸面上之半導體層15之膜厚係如圖21A所示，可將發光層13及第2半導體層12，未使凹凸產生地作為平坦膜而形成。
在此情況，對於成為光取出面之第1的面15a，係形成有反映基板10之凹凸的凹凸。即，與前述之實施形態同樣，在形成電極16，17，絕緣膜18，配線層21，22，金屬柱23，24，樹脂層25等之後，當除去基板10時，如圖21B所示，露出有凹凸面之第1的面15a。隨之，在基板除去後未進行粗面化處理，而可得到提高光取出效率之構造。另外，可防止經由半導體層15之粗面化處理時之損傷(變質)的效率降低。
接著，圖22A～E係顯示又其他實施形態的半導體發光裝置之製造方法的模式剖面圖。
如圖22A所示，於基板10的主面上，藉由AlN(氮化鋁)膜8而形成有半導體層15。基板10係不限於矽基板，而藍寶石基板亦可。AlN膜8係作為緩和基板10與GaN 系半導體層15之晶格不匹配的緩衝層而發揮機能。基板10之主面係未加以凹凸加工，而於平坦面上形成AlN膜8。
作為緩衝層係不限於AlN膜，而亦可使用矽氮化膜(SiN膜)，矽氧氮化膜(SiON膜)，碳含有矽氧化膜(SiOC膜)，碳矽膜(SiC膜)。
在形成半導體層15之後，與前述實施形態同樣地，於半導體層15形成有p側電極與n側電極，並且包含配線層，金屬柱，樹脂層之支持體則形成於基板10之相反側。並且，在形成支持體之後，除去基板10。
經由基板10之除去而露出有AlN膜8。於AlN膜8上，如圖22B所示，形成光阻劑94而進行圖案化。
並且，將加以圖案化之光阻劑94作為光罩，如圖22C所示，經由例如使用BCl3氣體之RIE法而加工AlN膜8。更且，保持殘留光阻劑94，接著GaN系半導體層15亦由RIE法進行加工。或者，半導體層15係亦可經由使用氫氧化鉀(KOH)，tetramethylammonium hydroxide(TMAH)等之濕處理而進行加工者。
經由此，如圖22D所示，形成有凹凸於半導體層15之表面(第1的面)。半導體層15之加工時，AlN膜8係未完全除去，而一部分則殘留於半導體層15之凸部上端(頂部)。
之後，光阻劑94係以使用氧的灰化法而加以除去(圖22E)。如根據此實施形態，得到形成凹凸於半導體層15 之光取出面(第1的面)，並且，於在半導體層15之凹凸面之凸部上端(頂部)，設置有AlN膜8之構造。對於在半導體層15之凹凸面的凹部係未設置有AlN膜8，而僅於凸部上端(頂部)選擇性地設置有AlN膜8。
於半導體層15之光取出面，存在有與光取出面之GaN系材料不同之折射率的AlN膜8。因此，根據經由AlN膜8之光散亂效果，謀求色分離之抑制及光取出效率之提升。另外，經由於光取出面存在有AlN膜8之時，光取出面之粗面化形狀則安定化，可提升光取出效率。
作為緩衝層係對於AlN膜以外，亦可使用前述之材料。作為緩衝層而使用AlN膜以外之上述材料之情況，亦成為於半導體層15之第1的面之凸部上端(頂部)設置有與GaN系半導體層15不同之折射率之材料的膜(SiN膜，SiON膜，SiOC膜，SiC膜)之構造。在此情況，亦根據經由此膜之光散亂效果，謀求色分離之抑制及光取出效率之提升。
圖25係於在第1的面15a之凹凸的凸部上端(頂部)，設置有與半導體層15不同折射率的膜(例如，例示AlN膜8)之半導體發光裝置之模式剖面圖。
對於在半導體層15之第1的面15a之相反側的面，係與前述之實施形態同樣，設置有p側電極16與n側電極17。更且，於第1的面15a之相反側，設置有被覆p側電極16與n側電極17之絕緣膜18，於其絕緣膜18上，設置有與p側電極16連接之p側配線層21，和與n側電 極17連接之n側配線層22。更且，對於p側配線層21上係設置有p側金屬柱23，於n側配線層22上設置有n側金屬柱24。對於p側金屬柱23之周圍及n側金屬柱24之周圍係設置有樹脂層25。
在圖25所示之半導體層15中，形成有凹凸之情況係僅第1的面15a，發光層13係並非凹凸形狀而作為平坦膜而加以形成。然而，與前述之實施形態同樣地，在圖25所示之半導體發光裝置中，將發光層13形成為凹凸形狀，而謀求實效性之發光面積的擴大亦可。
另外，於在第1的面15a之凹凸的凸部上端(頂部)，選擇性地設置AlN膜8等之與半導體層15不同折射率的膜之構造係如圖26A所示，亦可適用於前述圖19A之構造。
更且，於在第1的面15a之凹凸的凸部上端(頂部)，選擇性地設置AlN膜8等之與半導體層15不同折射率的膜之構造係如圖26B所示，亦可適用於前述圖19B之構造。然而，在圖26A及B中，將發光層13形成為凹凸形狀亦可。
在上述圖22C所示之工程，在圖案化AlN膜8之後，光阻劑94係如圖23A所示地除去亦可。並且，將加以圖案化之AlN膜8作為光罩，例如經由使用Cl2氣體之RIE，或使用KOH，TMAH等之濕處理，如圖23B所示，亦可將半導體層15進行凹凸加工。此情況，可於在半導體層15之凹凸面的凸部上端(頂部)，殘留AlN膜8。
或者，未將AlN膜8進行圖案化，而利用AlN膜8之缺陷，可進行半導體層15之粗面化(凹凸加工)。作為緩衝層，使用SiN膜，SiON膜，SiOC膜，SiC膜之情況，亦可利用其膜之缺陷而進行半導體層15之粗面化。
即，如圖24A所示，對於AlN膜8上係未形成有光阻劑，而未圖案化AlN膜8。並且，對於AlN膜8而言進行使用KOH，TMAH之濕處理時，將AlN膜8之結晶缺陷作為起點而進展結晶向異性蝕刻，如圖24B所示，基底之半導體層15亦加以蝕刻，將半導體層15加以粗面化(凹凸加工)。
對於半導體層15之光取出面係形成有對應於AlN膜8之缺陷之隨機的凹凸。形成於半導體層15之凹凸的形狀，尺寸，反覆間距係為隨機。此情況，可於在半導體層15之凹凸面的凸部上端(頂部)，殘留AlN膜8。
在前述之各實施形態中，未設置p側金屬柱23及n側金屬柱24，而使p側配線層21及n側配線層22對於安裝基板的墊片而言接合亦可。
另外，p側配線層21與p側金屬柱23係不限於各自獨立體，而以相同工程一體形成p側配線層21與p側金屬柱23而構成p側配線部亦可。同樣地，n側配線層22與n側金屬柱24係不限於各自獨立體，而以相同工程而一體地設置n側配線層22與n側金屬柱24，而構成n側配線部亦可。
如根據實施形態之半導體發光裝置之製造方法，形成 前述凹凸於前述基板之主面的工程係具有：於矽基板的主面上，形成選擇性地形成開口之光罩的工程，和使用前述光罩而結晶向異性蝕刻前述矽基板之工程。
另外，如根據實施形態之半導體發光裝置之製造方法，前述矽基板之主面係(100)面，經由前述(100)面之結晶向異性蝕刻，使對於前述(100)面而言傾斜之(111)面露出。
另外，如根據實施形態之半導體發光裝置之製造方法，具備在形成前述p側電極及前述n側電極之後，於與前述基板相反側形成支持體之工程，和在形成前述支持體之後，除去前述基板之工程。
另外，如根據實施形態之半導體發光裝置之製造方法，形成前述支持體之工程係具有形成與前述p側電極加以電性連接之p側配線部，和與前述n側電極加以電性連接之n側配線部之工程。
另外，如根據實施形態之半導體發光裝置之製造方法，形成前述支持體之工程係更具有於前述p側配線部與前述n側配線部之間形成樹脂層之工程。
雖說明過本發明之幾個實施形態，但此等實施形態係作為例而提示之構成，未意圖限定發明之範圍。此等新穎的實施形態係可以其他種種形態而實施，在不脫離發明之內容範圍，可進行種種省略，置換，變更。此等實施形態或其變形係含於發明之範圍或內容同時，含於記載於申請專利範圍之發明與其均等之範圍。
1‧‧‧半導體發光裝置
5‧‧‧凹部
8‧‧‧AlN膜
10‧‧‧基板
10a‧‧‧主面
11‧‧‧第1半導體層
12‧‧‧第2半導體層
13‧‧‧發光層
13a‧‧‧第1凹凸面
13b‧‧‧第2凹凸面
14a‧‧‧p側範圍
14b‧‧‧n側範圍
15‧‧‧半導體層
15a‧‧‧第1的面
15c‧‧‧側面
16‧‧‧p側電極
17‧‧‧n側電極
18‧‧‧絕緣膜
18a‧‧‧第1的開口
18b‧‧‧第2的開口
19‧‧‧金屬膜
21‧‧‧p側配線層
21a‧‧‧貫孔
22‧‧‧n側配線層
23‧‧‧p側金屬柱
22a‧‧‧p側外部端子
24b‧‧‧n側外部端子
24‧‧‧n側金屬柱
24a‧‧‧n側外部端子
25‧‧‧樹脂層
30‧‧‧螢光體層
51‧‧‧p側墊片
52‧‧‧n側墊片
54‧‧‧絕緣膜
54a‧‧‧第1的開口
54b‧‧‧第2的開口
80‧‧‧溝
92‧‧‧光阻劑
200‧‧‧安裝基板
201‧‧‧安裝面
202‧‧‧墊片
203‧‧‧焊錫
92a‧‧‧第1的開口
92b‧‧‧第2的開口
93‧‧‧光罩
93a‧‧‧開口
圖1係實施形態的半導體發光裝置之模式剖面圖。
圖2係在圖1之半導體層之模式擴大剖面圖。
圖3A～圖16B係顯示實施形態的半導體發光裝置之製造方法的模式剖面圖。
圖17A～C係實施形態之半導體發光裝置之變形例之模式圖。
圖18係安裝圖17所示之半導體發光裝置於安裝基板的狀態之模式剖面圖。
圖19A及B係實施形態的半導體發光裝置之其他變形例之模式剖面圖。
圖20A及B係其他實施形態的半導體發光裝置之製造方法之模式剖面圖。
圖21A～圖24B係顯示又其他實施形態的半導體發光裝置之製造方法的模式剖面圖。
圖25係有其他實施形態的半導體發光裝置之模式剖面圖。
圖26A及B係又其他實施形態的半導體發光裝置之模式剖面圖。
1‧‧‧半導體發光裝置
11‧‧‧第1半導體層
12‧‧‧第2半導體層
13‧‧‧發光層
14a‧‧‧p側範圍
14b‧‧‧n側範圍
15‧‧‧半導體層
15a‧‧‧第1的面
15c‧‧‧側面
16‧‧‧p側電極
17‧‧‧n側電極
18‧‧‧絕緣膜
18a‧‧‧第1的開口
18b‧‧‧第2的開口
19‧‧‧金屬膜
21‧‧‧p側配線層
21a‧‧‧貫孔
22‧‧‧n側配線層
23‧‧‧p側金屬柱
23a‧‧‧p側外部端子
24‧‧‧n側金屬柱
24a‧‧‧n側外部端子
25‧‧‧樹脂層
30‧‧‧螢光體層
31‧‧‧透明樹脂
27‧‧‧螢光體

Claims (20)

  1. 一種半導體發光裝置，其特徵為具備：具有第1的面，和設置於前述第1的面之相反側之具有p側範圍與n側範圍之第2的面之第1氮化物半導體層，和設置於前述第1氮化物半導體層之前述第2的面之前述p側範圍上之氮化物半導體發光層，和設置於前述氮化物半導體發光層上之第2氮化物半導體層，和設置於前述第2氮化物半導體層上之p側電極，和設置於前述第1氮化物半導體層之前述第2的面之前述n側範圍上之n側電極，前述氮化物半導體發光層係具有前述第1氮化物半導體層側之第1凹凸面，和前述第2氮化物半導體層側之第2凹凸面。
  2. 如申請專利範圍第1項記載之半導體發光裝置，其中，前述第1氮化物半導體層之前述第1的面係為凹凸面，前述氮化物半導體發光層之前述第1凹凸面及前述第2凹凸面係沿著前述第1的面之凹凸面而加以設置。
  3. 如申請專利範圍第1項記載之半導體發光裝置，其中，前述氮化物半導體發光層係具有多重量子井構造。
  4. 如申請專利範圍第1項記載之半導體發光裝置，其中，更具備：具有設置於前述p側電極上及前述n側電極上，通過於前述第p側電極之第1的開口，與通過於前述 n側電極之第2的開口之第1絕緣膜，和設置於前述第1絕緣膜上，通過前述第1的開口而與前述p側電極加以電性連接之p側配線部，和設置於前述第1絕緣膜上，通過前述第2的開口而與前述n側電極加以電性連接之n側配線部者。
  5. 如申請專利範圍第4項記載之半導體發光裝置，其中，前述第1絕緣膜係被覆從前述第1氮化物半導體層之前述第1的面持續之側面。
  6. 如申請專利範圍第4項記載之半導體發光裝置，其中，更具備：設置於前述p側配線部與前述n側配線部之間的第2絕緣膜。
  7. 如申請專利範圍第6項記載之半導體發光裝置，其中，前述第2絕緣膜係被覆前述p側配線部之周圍及前述n側配線部之周圍。
  8. 如申請專利範圍第4項記載之半導體發光裝置，其中，前述p側配線部係具有：設置於前述第1的開口內及前述第1絕緣膜上之p側配線層，和設置於前述p側配線層上，較前述p側配線層為厚之p側金屬柱，前述n側配線部係具有：設置於前述第2的開口內及前述第1絕緣膜上之n側配線層，和設置於前述n側配線層上，較前述n側配線層為厚 之n側金屬柱者。
  9. 一種半導體發光裝置，其特徵為具備：具有擁有凹凸之第1的面，與其相反側之第2的面，與發光層之半導體層，和設置於在包含前述發光層之範圍之前述第2的面之p側電極，和設置於在未包含前述發光層之範圍之前述第2的面之n側電極，對於在前述第1的面之凹凸之凹部係未加以設置，而設置於凸部上端之與前述半導體層折射率不同的膜。
  10. 如申請專利範圍第9項記載之半導體發光裝置，其中，更具備：具有設置於前述p側電極上及前述n側電極上，通過於前述第p側電極之第1的開口，與通過於前述n側電極之第2的開口之第1絕緣膜，和設置於前述第1絕緣膜上，通過前述第1的開口而與前述p側電極加以電性連接之p側配線部，和設置於前述第1絕緣膜上，通過前述第2的開口而與前述n側電極加以電性連接之n側配線部者。
  11. 如申請專利範圍第10項記載之半導體發光裝置，其中，前述第1絕緣膜係被覆從前述第1氮化物半導體層之前述第1的面持續之側面。
  12. 如申請專利範圍第10項記載之半導體發光裝置，其中，更具備：設置於前述p側配線部與前述n側配線部之間的第2絕緣膜。
  13. 如申請專利範圍第12項記載之半導體發光裝置，其中，前述第2絕緣膜係被覆前述p側配線部之周圍及前述n側配線部之周圍。
  14. 如申請專利範圍第10項記載之半導體發光裝置，其中，前述p側配線部係具有：設置於前述第1的開口內及前述第1絕緣膜上之p側配線層，和設置於前述p側配線層上，較前述p側配線層為厚之p側金屬柱，前述n側配線部係具有：設置於前述第2的開口內及前述第1絕緣膜上之n側配線層，和設置於前述n側配線層上，較前述n側配線層為厚之n側金屬柱者。
  15. 一種半導體發光裝置之製造方法，其特徵為具備：形成凹凸於基板的主面之工程，於前述基板的主面上，沿著前述凹凸一致性地形成包含發光層之氮化物半導體層之工程，和將前述氮化物半導體層之表面的一部分，與前述發光層同時選擇性地除去之工程，和於除去在前述氮化物半導體層表面之前述發光層的範圍，形成n側電極，於殘留有前述發光層之範圍形成p側電極之工程。
  16. 如申請專利範圍第15項記載之半導體發光裝置之 製造方法，其中，形成前述凹凸於前述基板的主面之工程係具有：於矽基板的主面上，形成選擇性地形成有開口之光罩的工程，和使用前述光罩而結晶向異性蝕刻前述矽基板之工程。
  17. 如申請專利範圍第16項記載之半導體發光裝置之製造方法，其中，前述矽基板之主面係為(100)面，經由前述(100)面之前述結晶向異性蝕刻，使對於前述(100)面而言傾斜之(111)面露出。
  18. 如申請專利範圍第15項記載之半導體發光裝置之製造方法，其中，更具備：在形成前述p側電極及前述n側電極之後，於與前述基板相反側形成支持體之工程，和在形成前述支持體之後，除去前述基板的工程。
  19. 如申請專利範圍第18項記載之半導體發光裝置之製造方法，其中，形成前述支持體之工程係具有形成與前述p側電極加以電性連接之p側配線部，和與前述n側電極加以電性連接之n側配線部之工程。
  20. 如申請專利範圍第19項記載之半導體發光裝置之製造方法，其中，形成前述支持體之工程係更具有於前述p側配線部與前述n側配線部之問形成樹脂層之工程。
TW101147847A 2012-04-27 2012-12-17 半導體發光裝置及其製造方法 TW201344962A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012103031A JP2013232478A (ja) 2012-04-27 2012-04-27 半導体発光装置及びその製造方法

Publications (1)

Publication Number Publication Date
TW201344962A true TW201344962A (zh) 2013-11-01

Family

ID=47018756

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101147847A TW201344962A (zh) 2012-04-27 2012-12-17 半導體發光裝置及其製造方法

Country Status (4)

Country Link
US (2) US8957402B2 (zh)
EP (1) EP2657993A3 (zh)
JP (1) JP2013232478A (zh)
TW (1) TW201344962A (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101504331B1 (ko) * 2013-03-04 2015-03-19 삼성전자주식회사 발광소자 패키지
JP6303344B2 (ja) * 2013-09-05 2018-04-04 日亜化学工業株式会社 発光装置
JP2015056647A (ja) * 2013-09-13 2015-03-23 株式会社東芝 窒化物半導体発光装置
JP5553292B1 (ja) * 2013-12-03 2014-07-16 エルシード株式会社 Ｌｅｄ素子
JP6185415B2 (ja) * 2014-03-27 2017-08-23 株式会社東芝 半導体発光装置
JP2015191919A (ja) * 2014-03-27 2015-11-02 株式会社東芝 窒化物半導体発光装置
KR102232756B1 (ko) 2014-05-19 2021-03-26 삼성전자주식회사 그래핀-반도체 멀티 접합을 갖는 전자소자 및 그 제조방법
KR20160000513A (ko) * 2014-06-24 2016-01-05 삼성전자주식회사 반도체 발광소자 패키지
JP2016062899A (ja) * 2014-09-12 2016-04-25 株式会社東芝 半導体発光装置
KR102374268B1 (ko) * 2015-09-04 2022-03-17 삼성전자주식회사 발광소자 패키지
JP6564348B2 (ja) * 2016-06-06 2019-08-21 日機装株式会社 深紫外発光素子
JP6824501B2 (ja) * 2017-02-08 2021-02-03 ウシオ電機株式会社 半導体発光素子
KR20190061147A (ko) * 2017-11-27 2019-06-05 주식회사 루멘스 엘이디 칩 및 그 엘이디 칩이 적용된 엘이디 모듈
KR102582649B1 (ko) * 2018-02-12 2023-09-25 삼성디스플레이 주식회사 표시 장치
CN112885932B (zh) * 2021-01-19 2023-07-04 江西锐芯微电子科技有限公司 一种微型led显示芯片制作方法
JP7432846B2 (ja) * 2021-10-29 2024-02-19 日亜化学工業株式会社 発光装置の製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3643225B2 (ja) 1997-12-03 2005-04-27 ローム株式会社 光半導体チップ
US6319742B1 (en) * 1998-07-29 2001-11-20 Sanyo Electric Co., Ltd. Method of forming nitride based semiconductor layer
JP4595198B2 (ja) * 2000-12-15 2010-12-08 ソニー株式会社 半導体発光素子及び半導体発光素子の製造方法
US7005685B2 (en) * 2002-02-28 2006-02-28 Shiro Sakai Gallium-nitride-based compound semiconductor device
US7982205B2 (en) * 2006-01-12 2011-07-19 National Institute Of Advanced Industrial Science And Technology III-V group compound semiconductor light-emitting diode
JP2008159338A (ja) 2006-12-22 2008-07-10 Sony Corp 無機電界発光装置
JP2010097883A (ja) 2008-10-17 2010-04-30 Suiko Yoshihara 有機エレクトロルミネッセンス素子及びその製造方法
JP4767303B2 (ja) 2008-10-29 2011-09-07 シャープ株式会社 窒化物系半導体発光素子の製造方法
JP4724222B2 (ja) 2008-12-12 2011-07-13 株式会社東芝 発光装置の製造方法
KR101585102B1 (ko) * 2009-04-16 2016-01-13 삼성전자 주식회사 발광 소자 및 그 제조 방법
JP2010050487A (ja) 2009-11-24 2010-03-04 Sharp Corp 窒化物系半導体発光素子
US8129205B2 (en) * 2010-01-25 2012-03-06 Micron Technology, Inc. Solid state lighting devices and associated methods of manufacturing
JP5229270B2 (ja) * 2010-05-14 2013-07-03 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子の製造方法
JP2011253925A (ja) * 2010-06-02 2011-12-15 Toshiba Corp 発光装置の製造方法
CN102487111B (zh) * 2010-12-04 2014-08-27 展晶科技(深圳)有限公司 半导体发光芯片制造方法

Also Published As

Publication number Publication date
JP2013232478A (ja) 2013-11-14
US8957402B2 (en) 2015-02-17
EP2657993A2 (en) 2013-10-30
US20150108498A1 (en) 2015-04-23
US20130285011A1 (en) 2013-10-31
EP2657993A3 (en) 2015-11-04

Similar Documents

Publication Publication Date Title
TW201344962A (zh) 半導體發光裝置及其製造方法
TWI478392B (zh) 半導體發光裝置及其製造方法
TWI514631B (zh) Semiconductor light emitting device and manufacturing method thereof
TWI489658B (zh) 半導體發光裝置及光源單元
TWI485888B (zh) 發光模組
TWI513065B (zh) Semiconductor light emitting device and light emitting device
JP5816127B2 (ja) 半導体発光装置およびその製造方法
TWI532212B (zh) 半導體發光裝置及其製造方法
TWI529966B (zh) 半導體發光裝置
TWI504023B (zh) 半導體發光裝置
TWI517441B (zh) 半導體發光裝置及其製造方法
TWI517459B (zh) 半導體發光裝置及其製造方法
JP5881689B2 (ja) 発光素子チップ及びその製造方法
TW201349573A (zh) 半導體發光裝置
TWI493758B (zh) 半導體發光裝置及發光模組
TW201349585A (zh) 半導體發光裝置
TW201434181A (zh) 半導體發光裝置及其製造方法
US20120074384A1 (en) Protection for the epitaxial structure of metal devices
TW201434180A (zh) 半導體發光裝置及其製造方法
US8937331B2 (en) Semiconductor light emitting device
TW201234664A (en) Semiconductor light emitting device and method for manufacturing same
WO2015141166A1 (ja) 半導体発光装置とその製造方法
JP2016001750A (ja) 半導体発光装置
TW201344996A (zh) 波長變換體及半導體發光裝置
JP2011096881A (ja) 半導体発光素子、半導体発光素子の製造方法、半導体発光素子を用いた照明装置および電子機器