JP5381853B2 - 半導体発光素子 - Google Patents

半導体発光素子 Download PDF

Info

Publication number
JP5381853B2
JP5381853B2 JP2010071823A JP2010071823A JP5381853B2 JP 5381853 B2 JP5381853 B2 JP 5381853B2 JP 2010071823 A JP2010071823 A JP 2010071823A JP 2010071823 A JP2010071823 A JP 2010071823A JP 5381853 B2 JP5381853 B2 JP 5381853B2
Authority
JP
Japan
Prior art keywords
transparent conductive
conductive film
electrode
intermediate electrode
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010071823A
Other languages
English (en)
Other versions
JP2011204964A (ja
Inventor
将士 出口
真央 神谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Gosei Co Ltd filed Critical Toyoda Gosei Co Ltd
Priority to JP2010071823A priority Critical patent/JP5381853B2/ja
Priority to CN201110080168.4A priority patent/CN102201515B/zh
Priority to US13/064,453 priority patent/US8466481B2/en
Publication of JP2011204964A publication Critical patent/JP2011204964A/ja
Application granted granted Critical
Publication of JP5381853B2 publication Critical patent/JP5381853B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/405Reflective materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/42Transparent materials

Description

本発明は、同一面側に、n電極とp電極とを有し、基板側から光を出力するフリップチップ型のIII 族窒化物半導体発光素子に関する。
例えば、III 族窒化物半導体発光素子においては、p型層は低抵抗化処理を行ってもn型層より抵抗率が高いためにp型層内での横方向への電流の広がりが殆どなく電極直下で発光するだけであるのでp型層の上面の広範囲に電極層を形成する必要がある。また、基板としてサファイア等の絶縁物を用いていることから、下層のn型層に対する電極を素子上面に形成する必要がある。そのためには、n電極形成領域の上方に存在するp型層や発光層等をエッチングにより除去し、その露出したn型層の上面に、給電のためのnパッド電極を形成し、次に、p電極を形成して、そのp電極の上の一部に給電のためのpパッド電極を形成していた。
しかし、特に、p電極として透明導電膜を用い、その膜の上部に反射膜を設けたフリップチップ型のIII 族窒化物半導体発光素子においては、一つのnパッド電極と一つのpパッド電極とを設けた場合に、電流が透明導電膜中を、面方向に一様に拡散することが困難であり、p型層の面上において一様な電流密度が得られないという問題がある。このことは、発光が面上一様でなく、不均一となるという課題が存在することを意味する。そこで、pパッド電極から供給された電流が、透明導電膜を面上、水平方向に一様に流れるようにするため、下記特許文献1に記載の技術が知られている。
下記特許文献1に開示の技術によると、透明導電膜を、複数の短冊を配列した櫛歯状に形成し、各短冊に対して複数の箇所で接続する複数の中間電極を設けて、この複数の中間電極と給電のための幾つかのpバンプ電極とを接続するようにしている。このようにすることで、p型層に対して、面上一様な電流密度の電流が流れるようにしている。
特開2010−27824
ところが、特許文献1の構造の場合には、2つのn中間電極と、透明導電膜の上に形成されたそれぞれのp中間電極との間隔は等しくなく、これらの電極間の電位分布を考えると、必ずしも、均一密度の電気力線が形成されるものではない。したがって、p層に対して均一電流密度の電流を供給し、均一発光を実現するには、特許文献1の構造においても、限界がある。
また、透明導電膜を一様な厚さで、厚く形成する程、シート抵抗がより低下して、透明導電膜を面上、水平方向に流れる電流は拡散し、均一化される傾向は大きくなる。しかし、透明導電膜を厚く形成する程、その膜による光の吸収量も、より増加し、光の取り出し効率が低下するという問題がある。
そこで、本発明は、これらの課題を解決するために成されたものであり、その目的は、透明導電膜を電極とする発光素子において、光の取り出し効率の向上、駆動電圧の低下、発光の均一化を達成することである。
第1の発明は、平面形状が第1辺とこれに直交する第2辺とを有する矩形の透光性基板と、この透光性基板の上に積層されたn型のIII 族窒化物半導体から成る第1半導体層と、p 型のIII 族窒化物半導体から成る第2半導体層と、第2半導体層の上に形成された透明導電膜と、この透明導電膜の上部に形成された反射膜と、透明導電膜の一部の箇所において接続された第2中間電極と、第2半導体層側からエッチングされて露出した第1半導体層の電極形成部に形成された第1中間電極とを有し、透光性基板の側から光を出力するようにしたフリップチップ型の半導体発光素子において、第1中間電極は、第1半導体層の面上において、透光性基板の第1辺に平行な第1線上の複数の箇所に形成された複数の電極形成部のそれぞれに接続する複数の電極であり、第2中間電極は、第1辺に平行で、第2辺の方向に第1線と間隔を隔てた第2線上において透明導電膜の複数の箇所にそれぞれ接続する複数の電極であり、複数の第1中間電極のそれぞれは、複数の第2中間電極のそれぞれと、第1辺の方向において同一位置に設けられて各対を構成しており、複数の第1中間電極を接続する第1電極と、複数の第2中間電極を接続する第2電極とを有し、透明導電膜は、各対を構成する第1中間電極と第2中間電極との間であって距離が最も短くなる領域において、その他の領域に比べて薄く形成されていることを特徴とする半導体発光素子である。
また、第2の発明は、平面形状が第1辺とこれに直交する第2辺とを有する矩形の透光性基板と、この透光性基板の上に積層されたn型のIII 族窒化物半導体から成る第1半導体層と、p 型のIII 族窒化物半導体から成る第2半導体層と、第2半導体層の上に形成された透明導電膜と、この透明導電膜の上部に形成された反射膜と、透明導電膜の一部の箇所において接続された第2中間電極と、第2半導体層側からエッチングされて露出した第1半導体層の電極形成部に形成された第1中間電極とを有し、透光性基板の側から光を出力するようにしたフリップチップ型の半導体発光素子において、第1中間電極は、第1半導体層の面上において、透光性基板の第1辺に平行な複数の線上及び第2辺に平行な複数の線上の複数の箇所に形成された複数の電極形成部のそれぞれに接続する複数の電極であり、第2中間電極は、複数の線の透明導電膜の面上の正射影線上であって、第1中間電極に対して、第1辺に平行な方向及び第2辺な平行な方向に、交互に配設されて、透明導電膜の複数の箇所にそれぞれ接続する複数の電極であり、複数の第1中間電極を接続する第1電極と、複数の第2中間電極を接続する第2電極とを有し、透明導電膜は、第1辺に平行な方向及び第2辺に平行な方向であって、第1中間電極と第2中間電極との距離が最も短くなる領域において、その他の領域に比べて薄く形成されていることを特徴とする半導体発光素子である。
この発明では、第1中間電極と第2中間電極との距離が最も短くなる領域の透明導電膜が、平均的に、他の部分よりも薄く形成されていれば良い。したがって、本発明において、透明導電膜は、第1中間電極と第2中間電極との距離が最も短くなる領域において、その他の領域に比べて、均一、一様に薄く形成されていても良い。
また、本発明において、透明導電膜は、第1中間電極と第2中間電極との距離が最も短くなる領域において、厚さの薄い複数の凹部が散在された膜であっても良い。
また、本発明において、透明導電膜は、第1中間電極と第2中間電極との距離が最も短くなる領域において、厚さが他の領域よりも薄く、この領域において、厚さの厚い複数の凸部が散在された膜であっても良い。
ここで、発光素子は、透光性基板を用いて、透光性基板を上にして半導体層側をリードフレームに接合するいわゆるフリップチップ接合で用いる。反射膜は、透明導電膜の上に直接形成されていても、又は、絶縁膜を介在させて反射膜が形成されていても良い。反射膜は金属であっても、誘電体多層膜から成る多重反射膜であっても良い。
また、第1中間電極と第2中間電極との距離が最も短くなる領域とは、一つの第1中間電極に対して、全ての第2中間電極に対して、対を構成した場合に、最も近くなる2つの電極間に存在する領域である。例えば、それらの2つの電極を含まない、電極間を長軸とする楕円、電極間を長辺とする長方形、電極間を長辺とし、電極間を結ぶ線分に対して対象とする多角形などの領域である。この組合せを、第1中間電極を、順次、変更した場合に、その各第1中間電極に対して、第2中間電極との距離が最も短くなる各領域が、上記のように定義される。この領域の全体が、他の領域よりも一様に薄く形成されていたり、この領域に厚さを薄くする複数の柱状の凹部が散在している。要するに、この領域が、他の領域に比べて、平均的に、薄く形成されていれば良い。
III 族窒化物半導体とは、一般式Alx Gay Inz N(x+y+z=1、0≦x、y、z≦1)で表される半導体であり、Al、Ga、Inの一部を他の第3B族元素(第13族元素)であるBやTlで置換したもの、Nの一部を他の第5B族元素(第15族元素)であるP、As、Sb、Biで置換したものをも含むものとする。より一般的には、Gaを少なくとも含むGaN、InGaN、AlGaN、AlGaInNを示す。n型不純物としてはSi、p型不純物としてはMgが通常用いられる。一般的には、第1半導体層は、Siドープのn型のGaN、第2半導体層は、Mgドープのp型のGaNが用いられる。しかし、これらは、一例であり、Inが添加されていたり、上記の任意の組成比の化合物半導体が用いられる。半導体発光素子の層構成は任意であり、また、各層の組成比も任意である。
第2半導体層上に形成する透明導電膜は、ある任意の一つの第1中間電極に注目した時に、その第1中間電極と、全ての第2中間電極との対において、両電極間の距離が最も短くなる各領域において、その他の領域に比べて薄く形成されている。このことから、第1中間電極と第2中間電極を最短経路の抵抗が大きくなり、最短距離で流れる電流密度を減少させることができる。すなわち、透明導電膜を面上の水平方向に流れる電流を拡散させて、水平方向に流れる電流の電流密度の面上分布を一様にすることができる。この結果として、発光輝度を面上、一様とすることができる。
本発明の具体的な実施例にかかる半導体発光素子の断面図。 同実施例の半導体発光素子の平面図。 実施例の半導体発光素子に用いられる透明導電膜の様々な構成を示した断面図。 他の実施例に係る半導体発光素子の構成を示した平面図。 他の実施例に係る半導体発光素子の構成を示した平面図。
本発明を実施するための形態について説明する。
基板としては、透光性基板であれば、材料は任意である。たとえば、サファイア(Al23)などである。
透明導電膜としては、金属酸化物が挙げられるが、代表的には、インジウム錫酸化物(ITO)や酸化亜鉛(ZnO)を用いるのが良い。その他、ZnOにAl2 3 やGa2 3 など3価のイオンとなる元素を数%添加した材料(AZO、GZO)、フッ素ドープが酸化亜鉛(FTO)、酸化インジウムと酸化亜鉛の複合体、ニオブ添加二酸化チタンTi1-x NbX 2 (TNO)、その他、酸化亜鉛系、酸化インジウム系、酸化スズ系、カドミウム系(CTO)などの透明導電膜を用いることができる。第1電極、第2電極の材料は任意ではあるが、金、金とチタンの多層膜、又は、金錫(AuSn)などの共晶合金を用いることができる。
透明導電膜の形成方法は、スパッタリング法、真空蒸着法などを用いることができる。なお、発光層を構成する単一量子井戸構造や多重量子井戸構造は、少なくともインジウム(In)を含むIII族窒化物系化合物半導体Aly Ga1-y-z Inz N(0≦y<1,0<z≦1)から成る井戸層を含むものが望ましい。発光層の構成は、例えばドープされた、又はアンドープのGa1-zInzN(0<z≦1)から成る井戸層と、当該井戸層よりもバンドギャップが大きい任意の組成のIII族窒化物系化合物半導体AlGaInNから成る障壁層が挙げられる。好ましい例としてはアンドープのGa1-zInzN(0<z≦1)の井戸層とアンドープのGaNから成る障壁層である。ここでドープは、ドーパントを意図的に原料ガスに含ませて目的とする層に添加していることを意味し、アンドープは、原料ガスにドーパントを含ませないで、意図的にドーパントを添加しないものを意味する。したがって、アンドープは、近接の層から拡散して自然にドーピングされている場合をも含む。
III 族窒化物半導体層を結晶成長させる方法としては、分子線気相成長法(MBE)、有機金属気相成長法(MOVPE)、ハイドライド気相成長法(HVPE)、液相成長法等が有効である。半導体発光素子を構成する各層のIII−V族窒化物半導体は、少なくともAlxGayInN(0≦x≦1,0≦y≦1,0≦x+y≦1)にて表される2元系、3元系若しくは4元系の半導体から成るIII−V族窒化物系化合物半導体で形成することができる。また、これらのIII族元素の一部は、ボロン(B)、タリウム(Tl)で置き換えても良く、窒素(N)の一部をリン(P)、砒素(As)、アンチモン(Sb)、ビスマス(Bi)で置き換えても良い。
更に、これらの半導体を用いてn型の層を形成する場合には、n型不純物として、SiGe、Se、Te、C等を添加し、p型の層を形成する場合には、p型不純物としては、、Be、Ca、Sr、Ba等を添加することができる。
図1は、本実施例1の半導体発光素子1を示す断面図であり、図2はその平面図である。半導体発光素子1は、青色領域の波長の光を発するフリップチップ型の発光ダイオード(LED)である。この半導体発光素子1は、順電圧が3.2Vで、順電流が350mAの場合に、ピーク波長が450nmの光を発する。また、半導体発光素子1は上面視にて長方形状に形成されている。発光素子1の平面寸法は、1辺が略1000μm、他辺が略500μmである。厚さ100μmのサファイア基板101の上には窒化アルミニウム(AlN)から成る膜厚約20nmのバッファ層102が形成されており、その層102の上にシリコン(Si)ドープのGaNから成る膜厚約8.0μmの高キャリア濃度n+層であるn型コンタクト層104(第1半導体層)が形成されている。このn型コンタクト層104の電子濃度は5×1018/cm3である。この層の電子濃度は、高い程、望ましいが、2×1019/cm3まで、増加可能である。そして、n型コンタクト層104の上に 静電耐圧改善層(ESD層)105が形成されている。ESD層1052は、n型コンタクト層104側から第1ESD層、第2ESD層、第3ESD層の3層構造である。第1ESD層は、Si濃度が1×1016〜5×1017/cm3 のn−GaNである。第1ESD層110の厚さは200〜1000nmである。また、第1ESD層の表面には、貫通転位に起因して少数のピットが生じているが、そのピット密度は、1×108 /cm2 以下である。第2ESD層は、ノンドープのGaNである。第2ESD層111の厚さは50〜200nmである。第2ESD層の表面にもピットが生じており、そのピット密度は2×108 /cm2 以上である。第2ESD層はノンドープであるが、残留キャリアによりキャリア濃度が1×1016〜1×1017/cm3 となっている。なお、第2ESD層111には、キャリア濃度が5×1017/cm3 以下となる範囲でSiがドープされていてもよい。第3ESD層は、SiがドープされたGaNであり、Si濃度(/cm3 )と膜厚(nm)の積で定義される特性値が0.9×1020〜3.6×1020(nm/cm3 )である。たとえば、第3ESD層の厚さを30nmとする場合にはSi濃度は3.0×1018〜1.2×1019/cm3 である。
ESD層105の上に、膜厚20nmのノンドープのGaNと膜厚3nmのノンドープのGa0.8In0.2Nからなる3周期分積層した多重量子井戸構造(MQW)の発光層106が形成されている。発光層106の上にはマグネシウム(Mg)ドープのAl0.15Ga0.85Nから成る膜厚約60nmのクラッド層に相当するp型層107が形成されている。さらに、p型層107の上にはマグネシウム(Mg)ドープのGaNから成る膜厚約130nmのp型コンタクト層108(第2半導体層)が形成されている。
また、p型コンタクト層108の上にはスパッタリング法又は真空蒸着法により形成されたITOから成る透明導電膜10が形成されている。その透明導電膜10の上には、SiO2 から成る第1絶縁性保護膜20が形成されている。透明導電膜10の厚さは厚いところが、0.3μm、薄いところが、0.1μmである。第1絶縁性保護膜20は、厚さ、0.3μmである。第1絶縁性保護膜20の上には、Alから成る反射膜50が厚さ0.1μmに形成されている。その上に、第2絶縁性保護膜21が厚さ0.3μmに形成されている。したがって、反射膜50は、第1絶縁性保護膜20と第2絶縁性保護膜21とが一体となった絶縁性保護膜の中に埋設されていることになる。また、複数の箇所で、第1絶縁性保護膜20と第2絶縁性保護膜21と反射膜50を貫通して開けられた複数の窓には、透明導電膜10に接合するそれぞれの第2中間電極40が形成されている。第2中間電極40は、厚さ0.01μmのチタン(Ti)と、厚さ0.5μmの金(Au)との2重構造で構成されている。また、第2中間電極40は、TiとAuの合金で構成されていても良い。
一方、p型コンタクト層108からエッチングして、露出したn型コンタクト層104上には、第1中間電極30が形成されている。第1中間電極30は、2重構造をしており、膜厚約18nmのバナジウム(V)層31と、膜厚約1.8μmのアルミニウム(Al)層32とをn型コンタクト層104の一部露出された部分である電極形成部16に、順次積層させることにより構成されている。そして、複数の第2中間電極40を接続するように、矩形形状の第2電極70と、複数の第1中間電極30を接続するように、矩形形状の第1電極60とが、第2絶縁性保護膜21の上に配設されている。これらの第2電極70と第1電極60とは、リードフレームに接続されるバンプとなる。
この半導体発光素子1の透明導電膜10の位置で水平に切断したときの平面形状は、図2に示すものであり、軸方向に長い長方形状をしている。透明導電膜10の平面上、複数の位置において、長辺に沿って、第2中間電極40が複数配置されている。また、n型コンタクト層104の平面上、複数の位置において、第1中間電極30が複数配置されている。全ての複数の第2中間電極40は、短辺方向(x軸方向)の位置が等しく、全ての複数の第1中間電極30の位置は、短辺方向の位置が等しい。また、これらの各第2中間電極40と各第1中間電極30とは、長辺方向(y軸方向)の位置が同一の対を構成している。
任意の一つの第1中間電極30に対して、全ての第2中間電極40との対を考えるとき、両電極間で最も距離の近い第2中間電極40を決定することができる。そして、第1中間電極30を一つずつ変更して、同様に両電極対を考えると、各第1中間電極30に対して、最も距離の近い第2中間電極40を、それぞれ、決定することができる。したがって、第1中間電極30と第2中間電極40との全ての組合せにおいて、最も距離が近い電極対(n1、p1)、(n2、p2)、(n3、p3)、(n4、p4)、…、が第1中間電極30の数だけ存在することになる。図2には、4対の電極が図示されている。このような、第1中間電極30と第2中間電極40とを含まない楕円形状の最近接領域A1〜A4の透明導電膜10は、厚さ0.1μmに薄く形成され、他の領域は、厚さ0.3μmに厚く形成されている。最近接領域A1〜A4は、透明導電膜10が薄いのでシート抵抗が他の領域に比べて大きいために、面上を水平方向に流れる電流密度が、他の領域に比べて小さくなる。したがって、第2中間電極40と第1中間電極30の対電極間における透明導電膜10の面上を水平方向に流れる電流密度が均一、一様化される。この結果、発光層107を垂直方向に流れる電流密度の面上分布は一様となり、発光分布も一様となる。
このように、透明導電膜10を薄くしない場合には、透明導電膜10の最近接領域A1〜A4に、電流が集中するが、最近接領域A1〜A4の透明導電膜10を薄くすることにより、最近接領域A1〜A4における電流の集中が緩和されて、面上、一様な電流分布が得られる。また、これらの最近接領域A1〜A4は、半導体発光素子の発光面の中央部に位置しているので、透明導電膜10による中央部での光損失を低減させることができる。さらに、最近接領域A1〜A4以外の領域の透明導電膜は厚く形成しているので、半導体発光素子の駆動電圧を増加させることがない。
次に、本半導体発光素子の製造方法について説明する。まず、サファイア基板101上に、MOCVD法により、400℃において、窒化アルミニウム(AlN)の低温成長によるバッファ層102が形成される。次に、各III 族窒化物半導体のエピタキシャル成長の、それぞれ、最適温度に調整しつつ、MOCVD法によってIII 族窒化物半導体からなるn型コンタクト層104、SED層105、発光層106、p型層107、p型コンタクト層108を順に積層させた。MOCVD法において用いる原料ガスは、窒素源として、アンモニア(NH3 )、Ga源として、トリメチルガリウム(Ga(CH3 3 )、In源として、トリメチルインジウム(In(CH3 3 )、Al源として、トリメチルアルミニウム(Al(CH3 3 )、n型ドーピングガスとして、シラン(SiH4 )、p型ドーピングガスとしてシクロペンタジエニルマグネシウム(Mg(C5 5 2 )、キャリアガスとしてH2 またはN2 である。
以上の半導体層のエピタキシャル成長については、良く知られた方法である。各層をサファイア基板101上にエピタキシャル成長させた。次に、p型コンタクト層108の上の全面に、ITOを、厚さ0.3μmで、一様に堆積させて透明導電膜10を形成した。次に、その透明導電膜10の上の全面に、フォトレジストを塗布して、図1のn型コンタクト層104の電極形成部16に該当する部分を露光して、現像することにより、その部分に窓を形成した。そして、残された透明導電膜10とフォトレジストをマスクとして、ドライエッチングして、n型コンタクト層104を露出させて電極形成部16を形成した。次に、フォトレジストを除去した後、この素子の上面の全体に、フォトレジストを塗布し、図2の最近接領域A1〜A4の部分を露光して、現像することにより、その部分に窓を形成した。そして、透明導電膜10を0.2μmだけウェットエッチングして、最近接領域A1〜A4の透明導電膜10を厚さ0.1μmに薄くした。
以後の工程は、良く知られたように、フォトリソグラフィを用いて、形成される。第1中間電極30と第2中間電極40を形成する領域を除いて、第1絶縁性保護膜20、反射膜50、第2絶縁性保護膜21を順次、堆積させた。次に、同様にフォトリソグラフィを用いて、n型コンタクト層104に接合する第1中間電極30と、透明導電膜10に接合する第2中間電極40を堆積させた。次に、複数の第1中間電極30を接続するように第1電極60と、複数の第2中間電極40を接続するように第2電極70とを堆積させて、半導体発光素子を完成させた。
最近接領域A1〜A4の透明導電膜10を薄く形成する方法は、次の方法を用いても良い。p型コンタクト層108上に、ITOの透明導電膜10を厚さ、0.2μmに一様に形成する。次に、その透明導電膜10の上の全面に、フォトレジストを塗布して、図2の最近接領域A1〜A4の部分を露光して、現像することにより、その部分に窓を形成した。そして、残されたフォトレジストをマスクとして、窓部の透明導電膜10を全て除去した。次に、フォトレジストを除去した後、一様に、厚さ0.1μmのITOを堆積させて透明導電膜10を形成した。これにより、最近接領域A1〜A4の透明導電膜10の厚さは0.1μm、他の部分は、0.3μmとすることができる。
また、最近接領域A1〜A4の透明導電膜10を薄く形成する方法は、次の方法を用いても良い。p型コンタクト層108上に、ITOの透明導電膜10を厚さ、0.1μmに一様に形成する。次に、その透明導電膜10の上の全面に、フォトレジストを塗布して、図2の最近接領域A1〜A4の部分以外を露光して、現像することにより、最近接領域A1〜A4のみにフォトレジストを残した。そして、この状態で、ITOを、さらに、0.2μmの厚さに堆積させた。その後、フォトレジストをリフトオフした。これにより、最近接領域A1〜A4の透明導電膜10の厚さは0.1μm、他の部分は、0.3μmとすることができる。
上記実施例では、透明導電膜10の最近接領域A1〜A4における構造は、図3(a)のように、均一、一様に、他の部分に比べて薄くしている。しかし、図3(b)に示す断面図、図4示す平面図のように、多数の円柱形の凹部80を散在させても良い。凹部の直径は、5μm、凹部間の周期は、20μmである。このようにして、最近接領域A1〜A4の厚さを、平均的に薄くしても良い。この場合には、凹凸により、光の乱反射を促進して、光の取り出し効率を向上させることができる。凹部の直径は、0.5μm以上、20μm以下、周期は、0.5μm以上、100μm以下で用いることができる。
最近接領域A1〜A4と、第1中間電極30と第2中間電極40との関係は、図5のようにしても良い。図5の場合には、第1中間電極301〜305は、5個、第2中間電極401〜404は、4個設けられている。同一y座標で最下段の位置に、x座標が増加する方向に、第1中間電極301、第2中間電極401、第1中間電極302と、交互に配設されている。また、同一y座標で中断の位置に、x座標が増加する方向に、第2中間電極402、第1中間電極303、第2中間電極403と、交互に配設されている。また、同一y座標で最上段の位置に、x座標が増加する方向に、第1中間電極304、第2中間電極404、第1中間電極305と、交互に配設されている。そして、各第1中間電極と各第2中間電極との対にうちで、例えば、第1中間電極301と第2中間電極401との間、第1中間電極301と第2中間電極402との間などの、距離が最も短くなる最近接領域B1〜B8において、円柱状の凹部80が散在して設けられている。これらの8個の最近接領域Bにおける凹部80の散在パターンは同一である。また、透明導電膜10の中央に位置する第1中間電極303と最下段の第2中間電極401の間、第1中間電極303と中段の第2中間電極402の間、第1中間電極303と中段の第2中間電極403の間、第1中間電極303と上段の第2中間電極404の間の電極間の距離が最も短くなる最近接領域C1、C2、C3、C4の4個の領域において、円柱状の凹部80が散在して設けられている。これらの4個の最近接領域Cにおける凹部80の散在パターンは同一であるが、最近接領域Bにおける凹部80の散在パターンと異なり、凹部80の密度は少なくなっている。このようにしても、透明導電膜10を面上、水平方向に流れる電流密度分布を均一とすることができる。
上記実施例において、第1絶縁性保護膜20と第2絶縁性保護膜21とは、二酸化珪素(SiO2 )で形成したが、酸化チタン(TiO2 )、アルミナ(Al2 3 )、五酸化タンタル(Ta2 5 )等の金属酸化物、若しくはポリイミド等の電気絶縁性を有する樹脂材料から形成することもできる。また、反射膜50は、Alを用いたが、Al又はAgを主成分として含む合金から形成することもできる。その他、反射膜50は、銀(Ag)、ロジウム(Rh)、ルテニウム(Ru)、白金(Pt)、パラジウム(Pd)、または、これらの金属を少なくとも1種類以上含んだ合金より形成しても良い。また、反射膜50は、屈折率の異なる2つの材料の複数の層から形成される分布ブラッグ反射膜(DBR )であってもよい。
第2中間電極40は、透明導電膜10に接合するNi層と、Au層、Al層の3層で構成しても良い。表面がAuから成り、AuSn共晶合金から成るバンプ電極としての第1電極60及び第2電極70は、Tiから成る第1層、Niから成る第2層、Tiから成る第3層、Niから成る第4層を介して、それぞれ、第1中間電極30と第2中間電極40とに接合されている。それぞれの第1層のTiは、第1中間電極30と第2中間電極40の接合強度を増加させるものである。第2層から第4層は、はんだのSnの拡散を防止するための層である。また、第1中間電極30としては、Ti、Al、Pd、Pt、V、Ir、及びRhの金属よりなる群から選ばれた少なくとも1種の金属を用いることができる。第1電極60と第2電極70とは、めっき法、スクリーン印刷法、スパッタリング法、真空蒸着法等により形成することができる。透明導電膜10は、スパッタリング法、CVD法、真空蒸着法等により形成することもできる。
本発明は、発光輝度を面上において均一化する発光層に用いることができる。
1…半導体発光素子
10…透明導電膜
20…第1絶縁性保護膜
21…第2絶縁性保護膜
50…反射膜
60…第1電極
70…第2電極
30…第1中間電極
40…第2中間電極
101…サファイア基板
102…バッファ層
104…n型コンタクト層
105…ESD層
106…発光層
107…p型クラッド層
108…p型コンタクト層

Claims (4)

  1. 平面形状が第1辺とこれに直交する第2辺とを有する矩形の透光性基板と、この透光性基板の上に積層されたn型のIII 族窒化物半導体から成る第1半導体層と、p 型のIII 族窒化物半導体から成る第2半導体層と、第2半導体層の上に形成された透明導電膜と、この透明導電膜の上部に形成された反射膜と、前記透明導電膜の一部の箇所において接続された第2中間電極と、前記第2半導体層側からエッチングされて露出した前記第1半導体層の電極形成部に形成された第1中間電極とを有し、前記透光性基板の側から光を出力するようにしたフリップチップ型の半導体発光素子において、
    前記第1中間電極は、前記第1半導体層の面上において、前記透光性基板の前記第1辺に平行な第1線上の複数の箇所に形成された複数の電極形成部のそれぞれに接続する複数の電極であり、
    前記第2中間電極は、前記第1辺に平行で、前記第2辺の方向に前記第1線と間隔を隔てた第2線上において前記透明導電膜の複数の箇所にそれぞれ接続する複数の電極であり、
    複数の前記第1中間電極のそれぞれは、複数の前記第2中間電極のそれぞれと、前記第1辺の方向において同一位置に設けられて各対を構成しており、
    複数の前記第1中間電極を接続する第1電極と、
    複数の前記第2中間電極を接続する第2電極とを有し、
    前記透明導電膜は、前記各対を構成する前記第1中間電極と前記第2中間電極との間であって距離が最も短くなる領域において、その他の領域に比べて薄く形成されていることを特徴とする半導体発光素子。
  2. 平面形状が第1辺とこれに直交する第2辺とを有する矩形の透光性基板と、この透光性基板の上に積層されたn型のIII 族窒化物半導体から成る第1半導体層と、p 型のIII 族窒化物半導体から成る第2半導体層と、第2半導体層の上に形成された透明導電膜と、この透明導電膜の上部に形成された反射膜と、前記透明導電膜の一部の箇所において接続された第2中間電極と、前記第2半導体層側からエッチングされて露出した前記第1半導体層の電極形成部に形成された第1中間電極とを有し、前記透光性基板の側から光を出力するようにしたフリップチップ型の半導体発光素子において、
    前記第1中間電極は、前記第1半導体層の面上において、前記透光性基板の前記第1辺に平行な複数の線上及び前記第2辺に平行な複数の線上の複数の箇所に形成された複数の電極形成部のそれぞれに接続する複数の電極であり、
    前記第2中間電極は、前記複数の線の前記透明導電膜の面上の正射影線上であって、前記第1中間電極に対して、前記第1辺に平行な方向及び前記第2辺な平行な方向に、交互に配設されて、前記透明導電膜の複数の箇所にそれぞれ接続する複数の電極であり、
    複数の前記第1中間電極を接続する第1電極と、
    複数の前記第2中間電極を接続する第2電極とを有し、
    前記透明導電膜は、前記第1辺に平行な方向及び前記第2辺に平行な方向であって、前記第1中間電極と前記第2中間電極との距離が最も短くなる領域において、その他の領域に比べて薄く形成されていることを特徴とする半導体発光素子。
  3. 前記透明導電膜は、前記第1中間電極と前記第2中間電極との距離が最も短くなる領域において、その他の領域に比べて一様に薄く形成されていることを特徴とする請求項1又は請求項2に記載の半導体発光素子。
  4. 前記透明導電膜は、前記第1中間電極と前記第2中間電極との距離が最も短くなる領域において、厚さの薄い複数の凹部が散在された膜であることを特徴とする請求項1又は請求項2に記載の半導体発光素子。
JP2010071823A 2010-03-26 2010-03-26 半導体発光素子 Active JP5381853B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2010071823A JP5381853B2 (ja) 2010-03-26 2010-03-26 半導体発光素子
CN201110080168.4A CN102201515B (zh) 2010-03-26 2011-03-25 半导体发光器件
US13/064,453 US8466481B2 (en) 2010-03-26 2011-03-25 Semiconductor light-emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010071823A JP5381853B2 (ja) 2010-03-26 2010-03-26 半導体発光素子

Publications (2)

Publication Number Publication Date
JP2011204964A JP2011204964A (ja) 2011-10-13
JP5381853B2 true JP5381853B2 (ja) 2014-01-08

Family

ID=44655347

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010071823A Active JP5381853B2 (ja) 2010-03-26 2010-03-26 半導体発光素子

Country Status (3)

Country Link
US (1) US8466481B2 (ja)
JP (1) JP5381853B2 (ja)
CN (1) CN102201515B (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5381853B2 (ja) * 2010-03-26 2014-01-08 豊田合成株式会社 半導体発光素子
JP5541261B2 (ja) * 2011-03-23 2014-07-09 豊田合成株式会社 Iii族窒化物半導体発光素子
US8785952B2 (en) * 2011-10-10 2014-07-22 Lg Innotek Co., Ltd. Light emitting device and light emitting device package including the same
US9419182B2 (en) 2012-01-05 2016-08-16 Micron Technology, Inc. Solid-state radiation transducer devices having at least partially transparent buried-contact elements, and associated systems and methods
JP5989420B2 (ja) 2012-06-28 2016-09-07 株式会社東芝 半導体発光装置
KR20140076204A (ko) * 2012-12-12 2014-06-20 서울바이오시스 주식회사 발광다이오드 및 그 제조방법
JP6221926B2 (ja) 2013-05-17 2017-11-01 日亜化学工業株式会社 半導体発光素子およびその製造方法
CN104617198A (zh) * 2013-11-05 2015-05-13 山东浪潮华光光电子股份有限公司 利用ito区域性方阻变化改善电流扩展的发光二极管及制作方法
JP2015106641A (ja) * 2013-11-29 2015-06-08 日亜化学工業株式会社 発光装置
JP2015177031A (ja) * 2014-03-14 2015-10-05 スタンレー電気株式会社 発光装置
JP2015177030A (ja) * 2014-03-14 2015-10-05 スタンレー電気株式会社 発光装置
JP6942780B2 (ja) * 2014-07-29 2021-09-29 晶元光電股▲ふん▼有限公司Epistar Corporation 光電部品
US9614126B2 (en) 2015-04-27 2017-04-04 Nichia Corporation Light emitting device
JP7118227B2 (ja) 2019-12-18 2022-08-15 晶元光電股▲ふん▼有限公司 光電部品

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3489395B2 (ja) * 1997-06-09 2004-01-19 松下電器産業株式会社 半導体発光素子
US7057208B2 (en) * 2003-03-25 2006-06-06 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
JP2006128227A (ja) 2004-10-26 2006-05-18 Mitsubishi Cable Ind Ltd 窒化物半導体発光素子
KR100706944B1 (ko) * 2005-10-17 2007-04-12 삼성전기주식회사 질화물계 반도체 발광소자
KR100896576B1 (ko) * 2006-02-24 2009-05-07 삼성전기주식회사 질화물계 반도체 발광소자 및 그 제조방법
KR100812737B1 (ko) * 2006-07-10 2008-03-12 삼성전기주식회사 플립칩용 질화물계 발광소자
JP2008227109A (ja) * 2007-03-12 2008-09-25 Mitsubishi Chemicals Corp GaN系LED素子および発光装置
JP5223102B2 (ja) 2007-08-08 2013-06-26 豊田合成株式会社 フリップチップ型発光素子
JP2009260237A (ja) 2008-01-24 2009-11-05 Showa Denko Kk 化合物半導体発光素子及びその製造方法、化合物半導体発光素子用導電型透光性電極、ランプ、電子機器並びに機械装置
JP2009302201A (ja) * 2008-06-11 2009-12-24 Toyoda Gosei Co Ltd Iii族窒化物半導体発光素子
US8124999B2 (en) * 2008-07-18 2012-02-28 Toyoda Gosei Co., Ltd. Light emitting element and method of making the same
JP5151758B2 (ja) * 2008-07-18 2013-02-27 豊田合成株式会社 発光素子
CN101447545B (zh) 2008-12-26 2010-06-09 上海蓝光科技有限公司 平行四边形led芯片
JP5381853B2 (ja) * 2010-03-26 2014-01-08 豊田合成株式会社 半導体発光素子

Also Published As

Publication number Publication date
CN102201515A (zh) 2011-09-28
CN102201515B (zh) 2014-05-28
US20110233588A1 (en) 2011-09-29
JP2011204964A (ja) 2011-10-13
US8466481B2 (en) 2013-06-18

Similar Documents

Publication Publication Date Title
JP5381853B2 (ja) 半導体発光素子
US8552447B2 (en) Semiconductor light-emitting element
KR100631967B1 (ko) 플립칩용 질화물 반도체 발광소자
US7294864B2 (en) Flip chip type nitride semiconductor light-emitting diode
JP4453515B2 (ja) 半導体発光素子
US20120235204A1 (en) Semiconductor light emitting element, light emitting device using semiconductor light emitting element, and electronic apparatus
JP5494005B2 (ja) 半導体発光素子
US9117973B2 (en) Semiconductor light emitting element
JP4450199B2 (ja) 半導体発光素子
WO2005050748A1 (ja) 半導体素子及びその製造方法
JP5195798B2 (ja) 半導体発光素子の製造方法
US10784405B2 (en) Semiconductor light emitting device
EP1530242B1 (en) Semiconductor light emitting device
JP2006310488A (ja) Iii族窒化物系化合物半導体発光素子及びその製造方法
JP2012204373A (ja) 半導体発光素子
JP2012124321A (ja) 半導体発光素子、ランプおよび半導体発光素子の製造方法
JP2012114343A (ja) 半導体発光素子
JP5353809B2 (ja) 半導体発光素子及び発光装置
US20140138731A1 (en) Semiconductor light emitting element
JP5326383B2 (ja) 発光装置
JP4292925B2 (ja) Iii族窒化物系化合物半導体発光素子の製造方法
JP5630276B2 (ja) 半導体発光素子、半導体発光装置
JP5543164B2 (ja) 発光素子
JP2012089801A (ja) 半導体発光素子およびその製造方法、および実装基板
JP5652358B2 (ja) 半導体発光素子、ランプおよび半導体発光素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120424

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130122

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130320

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130903

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130916

R150 Certificate of patent or registration of utility model

Ref document number: 5381853

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150