JP5652358B2 - 半導体発光素子、ランプおよび半導体発光素子の製造方法 - Google Patents

半導体発光素子、ランプおよび半導体発光素子の製造方法 Download PDF

Info

Publication number
JP5652358B2
JP5652358B2 JP2011196039A JP2011196039A JP5652358B2 JP 5652358 B2 JP5652358 B2 JP 5652358B2 JP 2011196039 A JP2011196039 A JP 2011196039A JP 2011196039 A JP2011196039 A JP 2011196039A JP 5652358 B2 JP5652358 B2 JP 5652358B2
Authority
JP
Japan
Prior art keywords
layer
transparent conductive
conductive layer
light emitting
semiconductor light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011196039A
Other languages
English (en)
Other versions
JP2013058608A (ja
Inventor
憲一 池之上
憲一 池之上
裕直 篠原
裕直 篠原
英祐 横山
英祐 横山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Gosei Co Ltd filed Critical Toyoda Gosei Co Ltd
Priority to JP2011196039A priority Critical patent/JP5652358B2/ja
Publication of JP2013058608A publication Critical patent/JP2013058608A/ja
Application granted granted Critical
Publication of JP5652358B2 publication Critical patent/JP5652358B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Led Devices (AREA)

Description

本発明は、半導体発光素子、ランプおよび半導体発光素子の製造方法に関し、特に、優れた光取り出し効率が得られる半導体発光素子、ランプおよび半導体発光素子の製造方法に関する。
従来から、発光ダイオード（ＬＥＤ）などのランプに用いられる半導体発光素子として、基板上に、ｎ型半導体層と発光層とｐ型半導体層とがこの順で積層され、ｐ型半導体層上に正極が形成され、ｎ型半導体層上に負極が形成されたものがある。
また、半導体発光素子として、ｐ型半導体層上と正極であるパッド電極との間に、ＩＴＯ（酸化インジウム錫（Ｉｎ２Ｏ３−ＳｎＯ２））等の透明導電膜が設けられているものがある（例えば、特許文献１）。
半導体発光素子、特に、ＧａＮ系化合物半導体を発光材料に用いた半導体発光素子では、横方向への電流拡散が小さい。ｐ型半導体層上と正極であるパッド電極との間に、透明導電膜を設けることで、横方向に電流が拡散しやすくなり、パッド電極の直下に発光が集中することを防止できるとともに、透明導電膜の直下で発生した発光を、透明導電膜を介して外部に取り出すことができる。なお、透明導電膜は、直接ワイヤボンディングを行うことが困難なものであるが、透明導電膜上にパッド電極を設けることで、容易にワイヤボンディングを行うことができる。
しかし、このような半導体発光素子においては、発光層からの光がパッド電極に吸収されてしまうため、光取り出し効率が低下するという問題がある。そのため、電極の材料のうちｐ型半導体層側に、発光層からの光がパッド電極に入射するのを阻止し、発光層からの光を反射させる反射層が設けられているものがある（例えば、特許文献２〜特許文献４参照）。
具体的には、例えば、特許文献２では、ｐ型窒化物半導体の上面の略全面に、ＩＴＯ（酸化インジウム錫（Ｉｎ２Ｏ３−ＳｎＯ２））などからなる第一の層と、透光性を有し第一の層に含まれる第一の金属と異なる金属を含む金属酸化物からなる第二の層と、光反射層である第三の層とを含むｐ側電極を有し、ｐ側電極の上にｐ側パッド電極を有する半導体発光素子が提案されている。
また、特許文献３では、第２導電型半導体層の上面の略全面に、一部が絶縁層を介して形成された透光性導電膜と、絶縁層の上に透光性導電膜を介して形成されたパッド電極とを備え、絶縁層と第２導電型半導体層との間に、発光層からの光を反射する反射層を有する半導体発光素子が提案されている。
また、特許文献４では、ｐ型窒化物半導体の上面の略全面に、透明導電膜よりなる第一の層と、透明導電膜からの光を反射させる第二の層とからなる光反射部が設けられ、光反射部の第二の層上に、ＩＴＯ（酸化インジウム錫（Ｉｎ２Ｏ３−ＳｎＯ２））などからなるｐパッド部の第一の層が設けられている窒化物半導体発光素子が提案されている。
特許文献２〜特許文献４に記載の半導体発光素子では、ｐ型半導体層とパッド電極との間に反射層が設けられているので、発光層からの光がパッド電極に達するのを阻止することができるとともに、発光層からの光を反射させて光を取り出すことができるので、光取り出し効率を向上させることができる。
特開２００６−６６９０３号公報 特開２００５−１９１３２６号公報 特開２００８−３００７１９号公報 特開２００５−４５０３８号公報
しかしながら、特許文献２に記載の半導体発光素子では、金属の相性の関係で、ｐ側パッド電極（金属）と光反射層である第三の層（金属）との間の密着性が低く、ｐ側パッド電極にワイヤボンディングをする際にｐ側パッド電極が剥がれやすいという問題があった。また、特許文献２では、その背景技術としてＩＴＯ層上にＡｌ膜などの金属電極を形成し、ＩＴＯ層とＡｌ膜との界面が加熱されると、拡散が生じ、隔離する恐れがあって安定性が得られ難いという問題も開示していた。
これに対して、特許文献３に記載の半導体発光素子では、パッド電極と透光性導電膜とは密着性は高いものの、透光性導電膜を形成した後に熱処理を行うと、その下方に配置する反射層にダメージを与えてしまうため、透光性導電膜の導電性及びp型半導体層とのオーミックコンタクトを向上させるための熱処理を実施できないという問題があった。
また、特許文献４に記載の半導体発光素子は、透明導電膜よりなる第一の層とＩＴＯからなるｐパッド部の第一の層との間に光を反射させる第二の層を有する積層構造は示されているものの、フェイスアップ型において光を反射させる第二の層のサイズを適切にしつつ、光を反射させる第二の層と、透明導電膜よりなる第一の層および／またはＩＴＯからなるｐパッド部の第一の層との間の密着性を考慮せずに済む構成については何ら開示も示唆もない。
本発明は上記課題に鑑みてなされたものであり、パッド電極での光の吸収が低減されているため光取り出し効率が良好であると共に、パッド電極が剥がれにくく、さらに反射層とそれを挟む層との間の密着性を考慮せずに高い反射性を有する材料からなる反射層を選択できる半導体発光素子およびこれを用いたランプを提供することを目的とする。
本発明者は、上記問題を解決するために、鋭意検討を重ねた。その結果、例えば、特許文献２の課題欄に記載のＩＴＯ層（第１透明導電層）上にＡｌ膜（反射層）を形成した構成であっても、反射層上を覆うように第２透明導電層を形成して反射層を第１透明導電層と第２透明導電層との間に埋め込まれた状態で配置し、反射層と平面視で重なる位置の第２透明導電層上にパッド電極を形成することにより、反射層と第１透明導電層および／または第２透明導電層との密着性を向上させることができることを見出した。
また、このような半導体発光素子では、反射層によってパッド電極での光の吸収を低減できる。さらに、このような半導体発光素子は、第２透明導電層とパッド電極との密着性が優れているため、ワイヤボンディングの際にパッド電極が剥がれにくいものとなる。また、半導体発光素子の第１透明導電層と第２透明導電層の材料を同一組成又は類似しているものとすることで、第１透明導電層と第２透明導電層との密着性が良好であるものとなる。したがって、密着性の優れた第１透明導電層と第２透明導電層との間に埋め込まれた状態で配置されている反射層は、第１透明導電層および／または第２透明導電層との密着性を考慮せずに材料を決定できる。さらに、反射層がパッド電極と接触しないので、反射層の導電率を考慮する必要はない。したがって、反射層の材料として、反射層とそれを挟む層との間の密着性や導電率を考慮せず、高い反射性を有する材料を選択できる。
しかし、第１透明導電層の材料と第２透明導電層の材料とが十分に類似（近似ともいう）していない場合には、第１透明導電層と第２透明導電層との密着性が不十分となる場合がある。そこで、本発明者は、十分な密着性の得られる第１透明導電層および第２透明導電層の材料について検討を重ねた。その結果、第１透明導電層および第２透明導電層として、Ｉｎ２Ｏ３を８０質量％以上含むものを用いればよいことを見出し、本発明を想到した。
即ち、本発明は以下に関する。
（１）ｎ型半導体層と発光層とｐ型半導体層とがこの順に積層された半導体層と、前記ｐ型半導体層上に形成された第１透明導電層と、前記第１透明導電層上に部分的に形成された反射層と、前記反射層上を覆うように形成された第２透明導電層と、前記反射層と平面視で重なる位置の前記第２透明導電層上に形成されたパッド電極とを備え、前記第１透明導電層および前記第２透明導電層が、Ｉｎ２Ｏ３を８０質量％以上含むものであることを特徴とする半導体発光素子。
（２）前記第１透明導電層が結晶化されているものであり、前記第２透明導電層が非結晶状態であることを特徴とする（１）に記載の半導体発光素子。
（３）前記第１透明導電層および前記第２透明導電層が、同じ材料からなるものことを特徴とする（１）または（２）に記載の半導体発光素子。
（４）前記第１透明導電層の膜厚が５０ｎｍ〜３００ｎｍの範囲であることを特徴とする（１）〜（３）のいずれかに記載の半導体発光素子。
（５）前記第２透明導電層の膜厚が３０ｎｍ〜２００ｎｍの範囲であることを特徴とする（１）〜（４）のいずれかに記載の半導体発光素子。
（６）前記反射層の膜厚が１００ｎｍ〜３００ｎｍの範囲であることを特徴とする（１）〜（５）のいずれかに記載の半導体発光素子。
（７）前記反射層が、Ｐｔ、Ａｌ、Ａｇ、Ｒｕ、Ｒｈ，Ｎｄから選ばれた１種または２種以上の元素を含むことを特徴とする（１）〜（６）のいずれかに記載の半導体発光素子。
（８）（１）に記載の半導体発光素子を備えたことを特徴とするランプ。
（９）基板上にｎ型半導体層と発光層とｐ型半導体層とをこの順に積層する工程と、前記ｐ型半導体層上に、Ｉｎ２Ｏ３を８０質量％以上含む材料を用いて第１透明導電層を形成する工程と、前記第１透明導電層上に、部分的に反射層を積層する工程と、前記反射層上を覆うようにＩｎ２Ｏ３を８０質量％以上含む材料を用いて第２透明導電層を形成する工程と、前記反射層と平面視で重なる位置の前記第２透明導電層上にパッド電極を形成する工程とを備えることを特徴とする半導体発光素子の製造方法。
（１０）前記第１透明導電層を形成する工程が、スパッタ法により第１透明導電層を形成する工程であり、前記第２透明導電層を形成する工程が、前記第１透明導電層を形成する工程において使用したスパッタターゲットと同じ組成のスパッタターゲットを用いて、スパッタ法により第２透明導電層を形成する工程であることを特徴とする（９）に記載の半導体発光素子の製造方法。
（１１）前記第１透明導電層を形成する工程において、前記第１透明導電層を熱処理することを特徴とする（９）または（１０）に記載の半導体発光素子の製造方法。
本発明の半導体発光素子は、ｎ型半導体層と発光層とｐ型半導体層とがこの順に積層された半導体層と、ｐ型半導体層上に形成された第１透明導電層と、第１透明導電層上に部分的に形成された反射層と、反射層上を覆うように形成された第２透明導電層と、前記反射層と平面視で重なる位置の前記第２透明導電層上に形成されたパッド電極とを備えたものであり、発光層からの光が反射層に反射されるものであるため、発光層からの光がパッド電極に達してパッド電極に吸収されることを防止できる。その結果、本実施形態の半導体発光素子は、優れた光取り出し効率が得られるものとなる。また、本発明の半導体発光素子は、パッド電極と第２透明導電層との密着性が高いためにパッド電極が剥がれにくいものとなる。
しかも、本発明の半導体発光素子は、ｐ型半導体層上に形成された第１透明導電層と、第１透明導電層上に部分的に形成された反射層と、反射層上を覆うように形成された第２透明導電層とを備え、第１透明導電層および第２透明導電層が、Ｉｎ２Ｏ３を８０質量％以上含むものであるので、反射層が、密着性の優れた第１透明導電層と第２透明導電層との間に埋め込まれた状態で配置されているものとなる。したがって、本発明の半導体発光素子では、第１透明導電層および／または第２透明導電層との密着性を考慮せずに、反射層の材料を決定できる。また、反射層がパッド電極と接触しないので、反射層の導電率を考慮する必要はない。したがって、反射層の材料として、反射層を挟む層との間の密着性や導電率を考慮せずに高い反射性を有する材料を選択することができる。
また、本発明の半導体発光素子の製造方法の第１透明導電層を形成する工程において、第１透明導電層を熱処理した場合、第１透明導電層の導電性およびp型半導体層とのオーミックコンタクトを良好なものとすることができる。この場合、本発明の半導体発光素子の製造方法の第２透明導電層を形成する工程において、第２透明導電層を熱処理しなくても済むので、その下の反射層にダメージを与えることがない。
また、本発明のランプは、本発明の半導体発光素子を備えたものであるので、優れた光取り出し効率を有する半導体発光素子を備えるものとなる。
図１は、本発明の半導体発光素子の一例を示した平面図である。 図２は、図１に示す半導体発光素子のＡ−Ａ’線における断面図である。 図３は、図１および図２に示す半導体発光素子の一部（一例）を示した拡大断面図であり、半導体発光素子の半導体層を説明するための図である。 図４は、図１および図２に示す半導体発光素子の一部（一例）を示した拡大断面図である。 本発明のランプの一例を示した断面模式図である。 図６は、比較例１の半導体発光素子を説明するための図であり、半導体発光素子の一部を示した拡大断面図である。 図７は、比較例２の半導体発光素子を説明するための図であり、半導体発光素子の一部を示した拡大断面図である。 図８は、比較例３の半導体発光素子を説明するための図であり、半導体発光素子の一部を示した拡大断面図である。
以下、図面を参照して本発明を詳細に説明する。なお、以下の説明で用いる図面は、本発明を説明するために特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。
「半導体発光素子」
図１は、本発明の半導体発光素子の一例を示した平面図であり、図２は、図１に示す半導体発光素子のＡ−Ａ’線における断面図である。また、図３および図４は、図１および図２に示す半導体発光素子の一部（一例）を示した拡大断面図である。
図１および図２に示す半導体発光素子１は、基板１１とは反対側の面が光取り出し面とされているフェイスアップ型の半導体発光素子１である。半導体発光素子１は、図２に示すように、基板１１の一面（図２においては上面）に、中間層３１と、下地層３２と、ｎ型半導体層１２と発光層１３とｐ型半導体層１４とからなる半導体層１０と、第１透明導電層１５ａと、第２透明導電層１５ｂとがこの順で積層されているものである。
半導体発光素子１の第２透明導電層１５ｂ上には、平面視円形状の正極１７（パッド電極）が形成されている。また、図２および図４に示すように、本実施形態においては、第１透明導電層１５ａと第２透明導電層１５ｂとの間であって、図１に示すように、平面視で正極１７と重なる位置に金属反射層（反射層）２ａが配置されている。
また、本実施形態の半導体発光素子１では、発光層１３とｐ型半導体層１４とｎ型半導体層１２の一部が切り欠けられて、ｎ型半導体層１２の一部が露出されており、図１および図２に示すように、ｎ型半導体層１２の露出面１２ａ上に平面視円形状の負極１８が形成されている。
＜基板＞
基板１１としては、サファイア単結晶（Ａｌ２Ｏ３；Ａ面、Ｃ面、Ｍ面、Ｒ面）、スピネル単結晶（ＭｇＡｌ２Ｏ４）、ＺｎＯ単結晶、ＬｉＡｌＯ２単結晶、ＬｉＧａＯ２単結晶、ＭｇＯ単結晶等の酸化物単結晶、Ｓｉ単結晶、ＳｉＣ単結晶、ＧａＡｓ単結晶、ＡｌＮ単結晶、ＧａＮ単結晶及びＺｒＢ２等のホウ化物単結晶等の周知の基板材料を何ら制限なく用いることができる。これらの基板材料の中でも、特に、基板１１としてサファイア単結晶及びＳｉＣ単結晶を用いることが好ましい。なお、基板の面方位は特に限定されない。また、ジャスト基板でも良いし、オフ角を付与した基板であっても良い。
本実施形態の半導体発光素子１においては、基板１１と半導体層１０のｎ型半導体層１２との間に、基板１１側から順に中間層３１および下地層３２が形成されている。なお、中間層３１および下地層３２は、形成されていることが好ましいが、形成されていなくてもよいし、いずれか一方のみ形成されていてもよい。
＜中間層(バッファ層)＞
中間層３１は、多結晶のＡｌＸＧａ１―ＸＮ（０≦ｘ≦１）からなるものが好ましく、単結晶のＡｌＸＧａ１―ＸＮ（０≦ｘ≦１）のものがより好ましく、例えば、ＡｌＸＧａ１―ＸＮ（０≦ｘ≦１）からなる厚さ０．０１〜０．５μｍのものとすることができる。なお、中間層３１は、基板１１と下地層との格子定数の違いを緩和し、基板１１の（０００１）面（Ｃ面）上にｃ軸配向した単結晶層の形成を容易にする働きがある。
＜下地層＞
下地層３２は、中間層３１上に形成されるものであり、ＡｌＸＧａ１―ＸＮ層（０≦ｘ≦１、好ましくは０≦ｘ≦０．５、さらに好ましくは０≦ｘ≦０．１）からなるものであることが好ましい。下地層３２の膜厚は０．１μｍ以上であることが好ましく、０．５μｍ以上であることがより好ましく、１μｍ以上であることが最も好ましい。下地層３２の膜厚を１μｍ以上とすることにより、結晶性の良好なＡｌＸＧａ１―ＸＮ層が得られやすくなる。また、下地層３２の膜厚は１２μｍ以下とするのが好ましい。下地層３２の膜厚が１２μｍを超えると成長時間が長くなり、製造コストアップとなるため、好ましくない。
下地層３２は、アンドープ（＜１×１０１７／ｃｍ３）であることが好ましい。下地層３２がアンドープである場合、良好な結晶性を維持できる。また、下地層３２にｎ型不純物をドープする場合、１×１０１７〜１×１０１９／ｃｍ３の範囲内であることが好ましい。下地層３２にドープされるｎ型不純物としては、特に限定されないが、例えば、Ｓｉ、Ｇｅ及びＳｎ等を挙げることができ、Ｓｉ及びＧｅが好ましい。
＜半導体層＞
図２に示すように、基板１１上には、ｎ型半導体層１２と発光層１３とｐ型半導体層１４とが積層されてなる半導体層１０が形成されている。半導体層１０は、窒化物系化合物半導体からなるものであることが好ましく、ＧａＮ系化合物半導体からなるものであることがより好ましい。ＧａＮ系化合物半導体としては、例えば、一般式ＡｌＸＧａＹＩｎＺＮ１−ＡＭＡ（０≦Ｘ≦１、０≦Ｙ≦１、０≦Ｚ≦１で且つ、Ｘ＋Ｙ＋Ｚ＝１。記号Ｍは窒素（Ｎ）とは別の第Ｖ族元素を表し、０≦Ａ＜１である。）で表わされるものを用いることができる。
ＧａＮ系化合物半導体は、Ａｌ、ＧａおよびＩｎ以外に他のＩＩＩ族元素を含有していてもよい。さらに、ＧａＮ系化合物半導体には、意図的に添加した元素に限らず、成膜条件等に依存して必然的に含まれる不純物、並びに原料、反応管材質に含まれる微量不純物が含まれている場合がある。
＜ｎ型半導体層＞
ｎ型半導体層１２は、ｎ型コンタクト層３３と、ｎ型クラッド層３４とから構成されていることが好ましい。ｎ型コンタクト層３３は、ｎ型クラッド層３４を兼ねてもよい。
ｎ型コンタクト層３３は、下地層３２と同様にＡｌＸＧａ１―ＸＮ層（０≦ｘ≦１、好ましくは０≦ｘ≦０．５、さらに好ましくは０≦ｘ≦０．１）からなるものであることが好ましい。ｎ型コンタクト層３３は、ｎ型不純物がドープされたものであることが好ましい。ｎ型コンタクト層３３のｎ型不純物の濃度は１×１０１７〜１×１０１９／ｃｍ３であることが好ましく、１×１０１８〜１×１０１９／ｃｍ３であることがより好ましい。ｎ型コンタクト層３３のｎ型不純物の濃度が１×１０１７〜１×１０１９／ｃｍ３である場合、負極と良好なオーミック接触を維持できるとともに、クラックの発生を抑制でき、良好な結晶性を維持できる。ｎ型コンタクト層３３のｎ型不純物としては、特に限定されないが、例えば、Ｓｉ、Ｇｅ及びＳｎ等を挙げることができ、Ｓｉ及びＧｅが好ましい。
ｎ型コンタクト層３３と下地層３２の合計の膜厚は、１〜２０μｍであることが好ましく、２〜１５μｍであることがより好ましく、３〜１２μｍであることがさらに好ましい。ｎ型コンタクト層３３と下地層３２との合計の膜厚が１〜２０μｍである場合、ＧａＮ系化合物半導体の結晶性をより良好に維持できる。
ｎ型コンタクト層３３と発光層１３との間には、ｎ型クラッド層３４を設けることが好ましい。ｎ型クラッド層３４は、ＡｌＧａＮ、ＧａＮ、ＧａＩｎＮ等によって形成できる。なお、明細書中、各元素の組成比を省略してＡｌＧａＮ、ＧａＩｎＮに記述することがある。ｎ型クラッド層３４は、これらの組成から選択される２つ以上の組成を複数回積層した超格子構造であってもよい。また、ｎ型クラッド層３４のバンドギャップは、発光層１３のバンドギャップよりも大きいものとされている。
ｎ型クラッド層３４の膜厚は、特に限定されないが、０．００５〜１μｍであることが好ましく、０．００５〜０．５μｍであることがより好ましい。ｎ型クラッド層３４のｎ型ドープ濃度は１×１０１７〜１×１０２０／ｃｍ３であることが好ましく、１×１０１８〜１×１０１９／ｃｍ３であることがより好ましい。ｎ型クラッド層３４のｎ型ドープ濃度が１×１０１７〜１×１０２０／ｃｍ３である場合、良好な結晶性を維持できるとともに、半導体発光素子１の動作電圧を低減できる。
＜発光層＞
発光層１３に用いられるＧａＮ系化合物半導体としては、Ｇａ１−ｓＩｎｓＮ（０＜ｓ＜０．４）が挙げられる。発光層１３の膜厚は、特に限定されないが、量子効果の得られる程度の膜厚、即ち臨界膜厚とすることが好ましい。具体的には、発光層１３の膜厚は１〜１０ｎｍであることが好ましく、２〜６ｎｍであることがより好ましい。発光層１３の膜厚を１〜１０ｎｍとすることにより、発光出力を向上させることができる。
＜ｐ型半導体層＞
ｐ型半導体層１４は、ｐクラッド層３７とｐコンタクト層３８とからなるものであることが好ましい。ｐコンタクト層３８は、ｐクラッド層３７を兼ねるものであってもよい。
ｐクラッド層３７は、発光層１３のバンドギャップエネルギーより大きくなる組成であり、発光層１３へキャリアを閉じ込められるものであればよく、特に限定されない。例えば、ｐクラッド層３７として、ＡｌｄＧａ１−ｄＮ（０≦ｄ≦０．４、好ましくは０．１≦ｄ≦０．３）からなるものが挙げられる。ｐクラッド層３７の膜厚は、特に限定されないが、１〜４００ｎｍであることが好ましく、５〜１００ｎｍであることがより好ましい。ｐクラッド層３７は、ＡｌＧａＮ、ＧａＮ等によって形成できる。ｐクラッド層３７は、これらの組成から選択される２つ以上の組成を複数回積層した超格子構造であってもよい。
ｐクラッド層３７のｐ型ドープ濃度は１×１０１８〜１×１０２１／ｃｍ３であることが好ましく、１×１０１９〜１×１０２０／ｃｍ３であることがより好ましい。ｐクラッド層３７のｐ型ドープ濃度を１×１０１８〜１×１０２１／ｃｍ３とすることにより、結晶性を低下させることなく良好なｐ型結晶が得られる。
ｐコンタクト層３８としては、ＡｌｅＧａ１−ｅＮ（０≦ｅ＜０．５、好ましくは０≦ｅ≦０．２、より好ましくは０≦ｅ≦０．１）を含むＧａＮ系化合物半導体を用いることが好ましい。ＡｌｅＧａ１−ｅＮにおけるＡｌ組成を０≦ｅ＜０．５とすることにより、良好な結晶性を維持できるとともに、ｐオーミック電極と良好にオーミック接触させることができる。また、ｐコンタクト層３８のｐ型ドーパントの濃度は１×１０１８〜１×１０２１／ｃｍ３であることが好ましく、５×１０１９〜５×１０２０／ｃｍ３であることがより好ましい。ｐコンタクト層３８のｐ型ドーパントの濃度を１×１０１８〜１×１０２１／ｃｍ３とすることで、良好なオーミック接触を維持できるとともに、クラックの発生を防止でき、良好な結晶性を維持できる。ｐコンタクト層３８のｐ型ドーパント（ｐ型不純物）としては、特に限定されないが、例えば、Ｍｇが挙げられる。ｐコンタクト層３８の膜厚は、特に限定されないが、１０〜５００ｎｍであることが好ましく、５０〜２００ｎｍであることがより好ましい。ｐコンタクト層３８の膜厚を１０〜５００ｎｍとすることにより、発光出力を向上させることができる。
＜第１透明導電層＞
図２および図４に示すように、第１透明導電層１５ａは、半導体層１０のｐ型半導体層１４上を覆うように設けられている。第１透明導電層１５ａは、図２および図４に示すように、効率よく電流を拡散させるために、ｐ型半導体層１４上の全域に設けられていることが好ましいが、ｐ型半導体層１４上の一部にのみ設けられていてもよい。
第１透明導電層１５ａは、発光層１３からの光を効率良く半導体発光素子１の外部に取り出すために、光透過性に優れたものであることが好ましい。さらに、第１透明導電層１５ａは、ｐ型半導体層１４の全面に渡って均一に電流を拡散させるために、優れた導電性を有していることが好ましい。
本実施形態の第１透明導電層１５ａは、Ｉｎ２Ｏ３を８０質量％以上含むものである。具体的には、第１透明導電層１５ａの材料として、ＩＺＯ（酸化インジウム亜鉛（Ｉｎ２Ｏ３−ＺｎＯ）；ＺｎＯは例えば、材料中１０質量％程度を含有する。）、ＩＴＯ（酸化インジウム錫（Ｉｎ２Ｏ３−ＳｎＯ２）；ＳｎＯ２は例えば、材料中１０質量％程度を含有する。）を含むものなどが挙げられる。
また、第１透明導電層１５ａは、４００〜６００℃の温度で熱処理されることにより結晶化されているものであることが好ましい。第１透明導電層１５ａが熱処理により結晶化されているものである場合、導電性および光透過性に優れたものとなり、ｐ型半導体層１４とのオーミックコンタクトが良好であるとともに、より一層優れた光取り出し効率を有するものとなる。
第１透明導電層１５ａの膜厚は、半導体発光素子１の駆動電圧を低くできる十分な導電性を確保しつつ、光取り出し効率に優れた半導体発光素子１とするために、５０ｎｍ〜３００ｎｍであることが好ましく、７０ｎｍ〜２００ｎｍであることがより好ましい。第１透明導電層１５ａの膜厚が５０ｎｍ未満であると、ｐ型半導体層への電流拡散層として十分な導電性を付与できない場合がある。また、第１透明導電層１５ａの膜厚が３００ｎｍを超えると、透過率が低下して光取り出し効率が低下し、半導体発光素子１の出力が不十分となる恐れがある。
＜金属反射層＞
金属反射層２ａは、第１透明導電層１５ａ上に部分的に形成されたものであり、高い反射率を有する材料からなるものであることが好ましい。具体的には、金属反射層２ａは、Ｐｔ、Ａｌ、Ａｇ、Ｒｕ、Ｒｈ，Ｎｄから選ばれた１種または２種以上の元素を含むことが好ましく、特に、高い反射率の得られるＡｇ、Ａｌ、Ｐｔから選ばれた１種または２種以上の元素を含むものであることがより好ましい。
このような金属反射層２ａの膜厚は、２０ｎｍ〜３００ｎｍの範囲とされていることが好ましく、４０ｎｍ以上であることがより好ましい。金属反射層２ａの膜厚が２０ｎｍ未満であるとマイグレーション等により反射特性の劣化等の影響を受けやすい。また、金属反射層２ａの膜厚は、生産性の点から、２５０ｎｍ以下であることがより好ましく、２００ｎｍ以下であることがさらに好ましい。
金属反射層２ａ膜厚が２０ｎｍ未満であると、反射率が十分に得られない場合がある。また、金属反射層２ａの膜厚が３００ｎｍを超えると、金属反射層２ａを設けることによって形成される段差が大きいものとなり、好ましくない。金属反射層２ａに起因する段差が大きいと、金属反射層２ａの密着性が不十分とならないように、金属反射層２ａ上を覆う第２透明導電層１５ｂの段差被覆性（ステップカバレッジ）を確保すべく、第２透明導電層１５ｂの厚みを十分に確保しなければならなくなる。その結果、第２透明導電層１５ｂの透過率が低下して、光取り出し効率が不十分となる恐れがある。
また、金属反射層２ａは、第１透明導電層１５ａおよび第２透明導電層１５ｂとの熱膨張係数の差が小さいものであることが好ましく、具体的には、第１透明導電層１５ａおよび第２透明導電層１５ｂとの熱膨張係数の差が１５．０×１０−６（１／Ｋ）以下であることが好ましい。
また、金属反射層２ａは、図１に示すように、平面視円形状であり、図２および図４に示すように、金属反射層２ａの縁部が、第１透明導電層１５ａに向かって連続して広がる傾斜面２ｂとされている。したがって、本実施形態の半導体発光素子１においては、金属反射層２ａを設けることによって形成される段差が、金属反射層２ａ上を覆う第２透明導電層１５ｂの段差被覆性（ステップカバレッジ）に与える影響を低減することができる。その結果、本実施形態の半導体発光素子１は、金属反射層２ａと第１透明導電層１５ａおよび第２透明導電層１５ｂとの密着性がより一層良好なものとなり、信頼性に優れた半導体発光素子１となる。
また、金属反射層２ａは、図１および図４に示すように、ｐ型半導体側から見た平面視で正極１７を遮蔽した形状（正極１７の輪郭の外側）とされている。したがって、本実施形態の半導体発光素子１においては、例えば、金属反射層２ａが当該平面視で正極１７の輪郭の内側に形成されている場合と比較して、発光層１３からの光が正極１７に達して正極１７に吸収されるのを防止でき、発光素子の光取り出し効率を向上させることができる。
なお、本実施形態においては、金属反射層２ａおよび正極１７が、いずれも平面視円形状である場合を例に挙げて説明したが、これらの平面形状は円形状でなくてもよく、例えば、楕円形状や多角形状であってもよい。また、金属反射層２ａと正極１７とは、発光層１３で発光した光のうち正極１７に吸収される光をより一層少なくするために、相似形状であることが好ましいが、遮蔽効果（光の反射）が損なわれない限り相似形状でなくてもよい。
なお、本実施形態においては、反射層が金属である場合を例に挙げて説明したが、本発明における反射層は発光層からの光を反射できるものであればよく、金属からなるものに限定されない。例えば、金属材料以外に光学的反射多層膜を用いても良い。
＜第２透明導電層＞
図２および図４に示すように、第２透明導電層１５ｂは、金属反射層２ａ上を覆うように設けられている。第２透明導電層１５ｂは、図２に示すように、効率よく電流を拡散させるために、ｐ型半導体層１４上の全域に設けられていることが好ましいが、金属反射層２ａ上を覆うことができれば、ｐ型半導体層１４上の一部にのみ設けられていてもよい。
第２透明導電層１５ｂは、第１透明導電層１５ａと同様に、発光層１３からの光を効率良く半導体発光素子１の外部に取り出すために、光透過性に優れたものであることが好ましく、ｐ型半導体層１４の全面に渡って均一に電流を拡散させるために、優れた導電性を有していることが好ましい。
第２透明導電層１５ｂは、Ｉｎ２Ｏ３を８０質量％以上含むものである。具体的には、第２透明導電層１５ｂの材料として、ＩＺＯ（酸化インジウム亜鉛（Ｉｎ２Ｏ３−ＺｎＯ））、ＩＴＯ（酸化インジウム錫（Ｉｎ２Ｏ３−ＳｎＯ２））を含むものなどが挙げられる。
本実施形態においては、第１透明導電層１５ａおよび第２透明導電層１５ｂがともに、Ｉｎ２Ｏ３を８０質量％以上含むものであるので、第１透明導電層１５ａと第２透明導電層１５ｂとの密着性が良好なものとなる。
なお、第１透明導電層１５ａと第２透明導電層１５ｂのいずれか一方または両方が、Ｉｎ２Ｏ３を８０質量％未満含むものである場合、第１透明導電層１５ａの材料組成と第２透明導電層１５ｂの材料組成とが十分に類似（又は共通化）していないため、第１透明導電層１５ａと第２透明導電層１５ｂとの密着性が不足して、第１透明導電層１５ａと第２透明導電層１５ｂとの界面で剥離が生じる場合がある。第１透明導電層１５ａと第２透明導電層１５ｂとの界面で剥離が生じると、金属反射層２ａが、第１透明導電層１５ａと第２透明導電層１５ｂとの間に埋め込まれた状態ではなくなり、金属反射層２ａが第１透明導電層１５ａおよび／または第２透明導電層１５ｂとの界面で剥離しやすくなり、金属反射層２ａの密着性が不十分となる。
また、本実施形態においては、第１透明導電層１５ａおよび第２透明導電層１５ｂがＩｎ２Ｏ３を８０質量％以上含む同じ材料からなるものであることが好ましい。この場合、第１透明導電層１５ａと第２透明導電層１５ｂとの密着性が非常に良好となり、金属反射層２ａの密着性も非常に良好となる。
また、第２透明導電層１５ｂは、第１透明導電層１５ａと異なり、熱処理されていない非結晶状態（アモルファス構造）のものであることが好ましい。第２透明導電層１５ｂが熱処理により結晶化されているものである場合、第２透明導電層１５ｂを熱処理することにより、第２透明導電層１５ｂの下に配置されている金属反射層２ａの反射率が低下して、反射率が不足する恐れがある。
第２透明導電層１５ｂの膜厚は、金属反射層２ａ上における機械強度を確保しつつ、光取り出し効率に優れた半導体発光素子１とするために、３０ｎｍ〜２００ｎｍであることが好ましく、５０ｎｍ〜１５０ｎｍであることがより好ましい。第２透明導電層１５ｂの膜厚が３０ｎｍ未満である場合、第２透明導電層１５ｂの機械強度が不十分となり、ワイヤボンディングをする際に金属反射層２ａから剥離する恐れがある。また、第２透明導電層１５ｂの膜厚が２００ｎｍを超える場合、透過率が低下して光取り出し効率が低下し、半導体発光素子１の出力が不十分となる恐れがある。
＜正極＞
正極１７は、図１および図４に示すように、金属反射層２ａと平面視で重なる位置の第２透明導電層１５ｂ上に形成されている。本実施形態において、正極１７は、ボンディングパッドとして使用される。本実施形態では、正極１７が、正極１７との密着性に優れた第２透明導電層１５ｂ上に形成されているので、正極１７にワイヤボンディングをする際に正極１７が剥がれにくいものとなる。
また、正極１７の平面積は、小さいほど正極１７に吸収される発光層１３からの光の量が少なくなり、光取り出し性が向上するため好ましい。しかし、正極１７をボンディングパッドとして使用するためには、十分な平面積を確保する必要がある。具体的には、例えば、正極１７が平面視円形である場合、直径を８０ｎｍ以上とすることが好ましい。
正極１７としては、Ａｕ、Ａｌ、ＮｉおよびＣｕ等の周知の材料を用いた各種構造を何ら制限無く用いることができる。正極１７の厚さは１００ｎｍ〜１０μｍであることが好ましく、３００ｎｍ〜３μｍであることがより好ましい。正極１７の厚さを３００ｎｍ以上とすることにより、ボンディングパッドとしてのボンダビリティーを向上させることができる。また、正極１７の厚さを３μｍ以下にすることで、製造コストを低減できる。
＜負極＞
負極１８は、ｎ型半導体層１２の露出面１２ａ上に形成されることにより、ｎ型半導体層１２に接している。負極１８は、ボンディングパッドとして使用される。負極１８としては、周知の各種組成および構造を何ら制限無く用いることができる。
「半導体発光素子の製造方法」
図１〜図４に示す半導体発光素子１を製造するには、まず、図３に示すように、基板１１の一面上に、中間層３１と下地層３２とｎ型半導体層１２と発光層１３とｐ型半導体層１４とをこの順で積層する。
ｎ型半導体層１２と発光層１３とｐ型半導体層１４とを構成するＧａＮ系化合物半導体の形成方法は、特に限定されず、ＭＯＣＶＤ（有機金属化学気相成長法）、ＨＶＰＥ（ハイドライド気相成長法）、ＭＢＥ（分子線エピタキシー法）などの方法を適用できる。ＧａＮ系化合物半導体の形成方法としては、膜厚制御性、量産性の観点からＭＯＣＶＤ法を用いることが好ましい。
ＧａＮ系化合物半導体の形成方法としてＭＯＣＶＤ法を用いる場合、キャリアガスとして水素（Ｈ２）または窒素（Ｎ２）などを用いることができ、ＩＩＩ族原料であるＧａ源としてトリメチルガリウム（ＴＭＧ）またはトリエチルガリウム（ＴＥＧ）、Ａｌ源としてトリメチルアルミニウム（ＴＭＡ）またはトリエチルアルミニウム（ＴＥＡ）、Ｉｎ源としてトリメチルインジウム（ＴＭＩ）またはトリエチルインジウム（ＴＥＩ）、Ｖ族原料であるＮ源としてアンモニア（ＮＨ３）、ヒドラジン（Ｎ２Ｈ４）などを用いることができる。
また、ＭＯＣＶＤ法を用いてＧａＮ系化合物半導体を形成する場合、ｎ型ドーパントとしてＳｉ原料であるモノシラン（ＳｉＨ４）またはジシラン（Ｓｉ２Ｈ６）や、Ｇｅ原料であるゲルマンガス（ＧｅＨ４）や、テトラメチルゲルマニウム（（ＣＨ３）４Ｇｅ）やテトラエチルゲルマニウム（（Ｃ２Ｈ５）４Ｇｅ）等の有機ゲルマニウム化合物などを用いることができる。
また、ＭＯＣＶＤ法を用いる場合、ｐ型ドーパントとしてＭｇ原料であるビスシクロペンタジエニルマグネシウム（Ｃｐ２Ｍｇ）やビスエチルシクロペンタジエニルマグネシウム（ＥｔＣｐ２Ｍｇ）などを用いることができる。
また、ＧａＮ系化合物半導体の形成方法としてＭＢＥ法を用いる場合、ｎ型ドーパントとして元素状のゲルマニウムを用いることができる。
次に、ｐ型半導体層１４上に、スパッタ法によりＩＴＯやＩＺＯなどのＩｎ２Ｏ３を８０質量％以上含む材料を用いて、図４に示すように、第１透明導電層１５ａを形成する。次いで、導電性および光透過性を向上させるために第１透明導電層１５ａの熱処理を行う。第１透明導電層１５ａの熱処理は、例えば、４００〜６００℃の温度で、１〜６０分間行うことが好ましい。なお、第１透明導電層１５ａの熱処理は、金属反射層２ａを形成する前に行うことが好ましい。金属反射層２ａを形成した後に、第１透明導電層１５ａの熱処理を行った場合、熱処理によって金属反射層２ａの反射率が低下して、反射率が不足する恐れがある。
次に、第１透明導電層１５ａ上に、高周波（ＲＦ）スパッタ法などを用いて部分的に金属反射層２ａを形成する。
本実施形態においては、図４に示すように、金属反射層２ａとして、縁部が第１透明導電層１５ａに向かって連続して広がる傾斜面２ｂとされているものを形成する。このような外周側に向けて膜厚が漸次薄くなる傾斜面２ｂを有する金属反射層２ａの形成方法は、特に限定されるものではなく、例えば、逆テーパー型マスクを利用する方法などにより形成できる。
次に、金属反射層２ａ上を覆うように、スパッタ法によりＩＴＯやＩＺＯなどのＩｎ２Ｏ３を８０質量％以上含む材料を用いて、図４に示すように、第２透明導電層１５ｂを形成する。なお、本実施形態においては、第１透明導電層１５ａを形成する工程において使用したスパッタターゲットと同じ組成のスパッタターゲットを用いて、スパッタ法により第２透明導電層１５ｂを形成することにより、第１透明導電層１５ａおよび第２透明導電層１５ｂを、Ｉｎ２Ｏ３を８０質量％以上含む同じ材料からなるものとすることが好ましい。この場合、第１透明導電層１５ａおよび第２透明導電層１５ｂを、同じスパッタ装置およびスパッタターゲットを用いて効率よく形成できる。
次に、例えば、一般に知られたフォトリソグラフィーの手法によって所定の領域以外の第１透明導電層１５ａおよび第２透明導電層１５ｂを除去する。
続いて、例えばフォトリソグラフィーの手法によりパターニングして、図１および図２に示すように、所定の領域の半導体層１０（ｐ型半導体層１４、発光層１３、ｎ型半導体層１２）の一部をエッチングして、ｎ型コンタクト層３３からなる露出面１２ａを露出させる。
次に、図１および図２に示すように、ｎ型コンタクト層３３からなる露出面１２ａに負極１８を形成する。負極（ｎ型電極）１８としては、露出面１２ａ側からＴｉ／Ａｕの二層構造のものを形成することが好ましい。
その後、図１および図２に示すように、金属反射層２ａと平面視で重なる位置の第２透明導電層１５ｂ上に正極１７を形成する。正極（ｐ型電極）１７としては、第２透明導電層１５ｂ側から例えば、Ａｌからなる金属反射層とＴｉからなるバリア層とＡｕからなるボンディング層とからなる３層構造のものを、フォトリソグラフィの手法を用いて形成することが好ましい。
また、正極１７と負極１８とは、同じ構造であってもよいし、異なる構造であってもよい。正極１７と負極１８とが、同じ構造である場合、例えば、Ａｕからなる第１の層、Ｔｉからなる第２の層、Ａｌからなる第３の層、Ｔｉからなる第４の層、Ａｕからなる第５の層を順に積層してなる５層構造のものとしてもよい。
その後、正極１７および負極１８の形成された基板を分割（チップ化）することにより、図１および図２に示す半導体発光素子１が得られる。
本実施形態の半導体発光素子１は、ｎ型半導体層１２と発光層１３とｐ型半導体層１４とがこの順に積層された半導体層１０と、ｐ型半導体層１４上に形成された第１透明導電層１５ａと、第１透明導電層１５ａ上に部分的に形成された金属反射層２ａと、金属反射層２ａ上を覆うように形成された第２透明導電層１５ｂと、金属反射層２ａと平面視で重なる位置の第２透明導電層１５ｂ上に形成された正極１７とを備えたものであり、発光層１３からの光が金属反射層２ａに反射されるものであるため、発光層１３からの光が正極１７に達して正極１７に吸収されることを防止できる。
しかも、本実施形態の半導体発光素子１は、ｐ型半導体層１４上に形成された第１透明導電層１５ａと、第１透明導電層１５ａ上に部分的に形成された金属反射層２ａと、金属反射層２ａ上を覆うように形成された第２透明導電層１５ｂとを備え、第１透明導電層１５ａおよび第２透明導電層１５ｂが、Ｉｎ２Ｏ３を８０質量％以上含むものであるので、金属反射層２ａが、密着性の優れた第１透明導電層１５ａと第２透明導電層１５ｂとの間に埋め込まれた状態で配置されているものとなり、第１透明導電層１５ａと第２透明導電層１５ｂとの密着性によって、半導体発光素子１における金属反射層２ａの密着性が確保される。したがって、第１透明導電層１５ａおよび／または第２透明導電層１５ｂとの密着性を考慮せずに、金属反射層２ａの材料を決定できる。また、金属反射層２ａが正極１７と接触しないので、金属反射層２ａの導電率を考慮する必要はない。したがって、金属反射層２ａの材料として、金属反射層２ａを挟む層との間の密着性や導電率を考慮せずに高い反射性を有する材料を選択することができる。
「ランプ」
次に、本発明のランプとして、図１〜図４に示す半導体発光素子１を備えたランプを例に挙げて説明する。
図５は、本発明のランプの一例を示した断面模式図である。図５に示すランプ５（ＬＥＤ）においては、図１〜図４に示す半導体発光素子１がフレーム５１、５２にワイヤー５３、５４により接合され、透明な樹脂からなるモールド５５で砲弾型に封止されている。
本実施形態のランプ５は、図１〜図４に示す半導体発光素子１を用いて、従来公知の方法により製造でき、例えば、以下に示す方法などにより製造できる。
まず、半導体発光素子１を、２本のフレーム５１、５２の内の一方（図５ではフレーム５１）に樹脂等を用いて接着し、半導体発光素子１の正極１７及び負極１８を、金等の材質からなるワイヤー５３、５４でそれぞれフレーム５１、５２に接合することにより、半導体発光素子１を実装する。その後、半導体発光素子１の周辺を、モールド５５で封止することにより、ランプ５とする方法などにより得られる。
なお、本発明のランプは、図５に示すランプ５に限定されるものではない。例えば、本発明のランプは、半導体発光素子１の発光色と蛍光体の発光色とが混色されることにより、白色光を出射するランプとされていてもよい。また、本発明のランプは、一般用途の砲弾型であってもよいし、携帯のバックライト用途のサイドビュー型、表示器に用いられるトップビュー型等であってもよい。
本実施形態のランプ５は、図１〜図４に示す半導体発光素子１を備えたものであるので、優れた光取り出し効率を有する半導体発光素子１を備えるものとなる。
以下に、本発明を、実施例を挙げて詳細に説明するが、本発明はこれらの実施例にのみ限定されるものではない。
なお、実施例に関連する評価については、下記の方法で行なった。
＜密着性評価（剥れ数）＞
以下に示す実施例１〜６及び比較例１〜４の半導体発光素子の正極（パッド電極）について、密着性試験（テープ剥れ試験）を実施した。テープ剥がれ試験は、それぞれ１０００箇所のテストパッド箇所に対して実施し、１０００箇所中の剥がれを生じたパッド部の個数を数えた。各実施例及び比較例における結果を表２に記載した。
＜発光出力Ｐｏ評価方法＞
実施例１〜６及び比較例１〜４の半導体発光素子をＴＯ−１８缶パッケージに実装し、テスターによって印加電流２０ｍＡにおける発光出力を計測した。その結果を表２に記載した。
（実施例１）
以下に示す方法により、図１〜図４に示す半導体発光素子１を製造した。
まず、ＭＯＣＶＤ法を用いて、図３に示すように、基板１１の一面に、ＡｌＮからなる中間層３１と、アンドープＧａＮからなる下地層３２とを形成した。
その後、下地層３２上に、Ｓｉドープｎ型ＧａＮからなるｎ型コンタクト層３３と、Ｉｎ０．０３Ｇａ０．９７Ｎからなるｎ型クラッド層３４とをこの順に積層して、ｎ型半導体層１２を形成した。次に、ｎ型半導体層１２上に、ＡｌＧａＮ障璧層とＧａＩｎＮ井戸層とを６回積層し、最後にＡｌＧａＮ障璧層を積層して多重量子井戸構造からなる発光層１３を形成した。次に、発光層１３上に、ＭｇドープＡｌＧａＮからなるｐ型クラッド層３７と、Ｍｇドープｐ型ＧａＮからなるｐ型コンタクト層３８とを積層してｐ型半導体層１４を形成した。これにより、基板１１上に、ｎ型半導体層１２と発光層１３とｐ型半導体層１４とからなる半導体層１０を形成した。
次に、ｐ型半導体層１４上の全面に、スパッタ法により、図４に示すように、膜厚１５０ｎｍの第１透明導電層１５ａを形成した。スパッタターゲットとしては、ＺｎＯを１０質量％含むＩＺＯ（Ｉｎ２Ｏ３−ＺｎＯ）を用いた。
次いで、６００℃の温度で、１分間、第１透明導電層１５ａの熱処理を行なって結晶性ＩＺＯ（六方晶）を得た。
次に、第１透明導電層１５ａ上の所定の位置に、逆テーパー型マスクを利用した高周波（ＲＦ）スパッタ法を用いてアルミニウム（Ａｌ）からなる、膜厚１００ｎｍの金属反射層２ａを形成し、縁部が第１透明導電層１５ａに向かって連続して広がる傾斜面２ｂとされている金属反射層２ａを形成した。
次に、第１透明導電層１５ａを形成する工程において使用したスパッタターゲットを用いて、スパッタ法により膜厚１００ｎｍの第２透明導電層１５ｂ（アモルファスＩＺＯ）を、金属反射層２ａ上を覆うように形成した。このことにより、Ｉｎ２Ｏ３を８０質量％以上含む同じ組成材料からなる第１透明導電層１５ａおよび第２透明導電層１５ｂを得た。
次に、一般に知られたフォトリソグラフィーの手法によって所定の領域以外の第１透明導電層１５ａおよび第２透明導電層１５ｂを除去した。
続いて、フォトリソグラフィーの手法によりパターニングして、図１および図２に示すように、所定の領域の半導体層（ｐ型半導体層１４、発光層１３、ｎ型半導体層１２）の一部をエッチングしてｎ型コンタクト層３３からなる露出面１２ａを露出させた。
次に、ｎ型コンタクト層３３からなる露出面１２ａに、負極１８を形成した。その後、第２透明導電層１５ｂ上の金属反射層２ａと平面視で重なる位置に、正極１７を形成した。
なお、正極１７および負極１８としては、Ｔｉからなる第１の層、Ｐｔからなる第２の層、Ａｕからなる第３の層を順に積層してなる３層構造のものを形成した。
その後、正極１７および負極１８の形成された基板を分割（チップ化）することにより、図１〜図４に示す実施例１の半導体発光素子１を得た。
（実施例２）
第１透明導電層１５ａの膜厚を２５０ｎｍとし、第２透明導電層１５ｂの膜厚を５０ｎｍとしたこと以外は、実施例１と同様にして実施例２の半導体発光素子を得た。
（実施例３）
第１透明導電層１５ａの膜厚を５０ｎｍとし、第２透明導電層１５ｂの膜厚を２００ｎｍとしたこと以外は、実施例１と同様にして実施例３の半導体発光素子を得た。
（実施例４）
金属反射層２ａの膜厚を５０ｎｍとしたこと以外は、実施例１と同様にして実施例４の半導体発光素子を得た。
（実施例５）
第１透明導電層１５ａを膜厚１５０ｎｍのＩＴＯからなるものとし、第１透明導電層１５ａの熱処理温度を４００℃とした以外は、実施例１と同様にして実施例５の半導体発光素子を得た。
（実施例６）
金属反射層２ａをＡＰＣ系合金（Ａｇ／Ｐｄ／Ｃｕ合金）（株）フルヤ金属製）にしたこと以外は、実施例１と同様にして実施例６の半導体発光素子を得た。
（比較例１）
以下に示す方法により、図６に示す半導体発光素子１ａを製造した。図６は、比較例１の半導体発光素子１ａを説明するための図であり、半導体発光素子１ａの一部を示した拡大断面図である。なお、図６に示す半導体発光素子１ａの半導体層１０は、図１〜図４に示す実施例１の半導体発光素子１と同じであるので、同じ符号を付し、製造方法の説明を省略する。
比較例１においては、図６に示すように、ｐ型半導体層１４上の全面に、スパッタ法により膜厚２５０ｎｍの透明導電層４１を形成した。スパッタターゲットとしては、実施例１と同様に、ＺｎＯを１０質量％含むＩＺＯ（Ｉｎ２Ｏ３−ＺｎＯ）を用いた。次いで、６００℃の温度で、１分間、透明導電層４１の熱処理を行った。
次に、透明導電層４１上の所定の位置に、逆テーパー型マスクを利用した高周波（ＲＦ）スパッタ法を用いてＡｌからなる膜厚２００ｎｍの金属反射層２１を形成し、縁部が、透明導電層４１に向かって連続して広がる傾斜面とされている金属反射層２１を形成した。
次に、一般に知られたフォトリソグラフィーの手法によって所定の領域以外の透明導電層４１を除去した。
続いて、実施例１と同様にして、所定の領域の半導体層（ｐ型半導体層１４、発光層１３、ｎ型半導体層１２）の一部をエッチングしてｎ型コンタクト層３３からなる露出面１２ａを露出させた。
次に、ｎ型コンタクト層３３からなる露出面１２ａに、実施例１と同様にして負極１８を形成した。その後、金属反射層２１上に、実施例１と同様にして正極１７を形成した。
その後、正極１７および負極１８の形成された基板を分割（チップ化）することにより、図６に示す比較例１の半導体発光素子１ａを得た。
（比較例２）
以下に示す方法により、図７に示す半導体発光素子１ｂを製造した。図７は、比較例２の半導体発光素子を説明するための図であり、半導体発光素子の一部を示した拡大断面図である。なお、図７に示す半導体発光素子１ｂの半導体層１０は、図１〜図４に示す実施例１の半導体発光素子１と同じであるので、同じ符号を付し、製造方法の説明を省略する。
比較例２においては、図７に示すように、ｐ型半導体層１４上の所定の位置に、逆テーパー型マスクを利用した高周波（ＲＦ）スパッタ法を用いてＡｌからなる膜厚１００ｎｍの金属反射層２２を形成し、縁部がｐ型半導体層１４に向かって連続して広がる傾斜面とされている金属反射層２２を形成した。
次に、金属反射層２２上を覆うようにｐ型半導体層１４上の全面に、スパッタ法により膜厚２００ｎｍの透明導電層４２を形成した。スパッタターゲットとしては、実施例１と同一のものを用いた。
次に、一般に知られたフォトリソグラフィーの手法によって所定の領域以外の透明導電層４２を除去した。
続いて、実施例１と同様にして、所定の領域の半導体層（ｐ型半導体層１４、発光層１３、ｎ型半導体層１２）の一部をエッチングしてｎ型コンタクト層３３からなる露出面１２ａを露出させた。
次に、ｎ型コンタクト層３３からなる露出面１２ａに、実施例１と同様にして負極１８を形成した。その後、金属反射層２２と平面視で重なる位置の透明導電層４２上に、実施例１と同様にして正極１７を形成した。
その後、正極１７および負極１８の形成された基板を分割（チップ化）することにより、図７に示す比較例２の半導体発光素子１ｂを得た。
（比較例３）
以下に示す方法により、図８に示す半導体発光素子１ｃを製造した。図８は、比較例３の半導体発光素子を説明するための図であり、半導体発光素子の一部を示した拡大断面図である。なお、図８に示す半導体発光素子１ｃの半導体層１０は、図１〜図４に示す実施例１の半導体発光素子１と同じであるので、同じ符号を付し、製造方法の説明を省略する。
比較例３においては、図８に示すように、ｐ型半導体層１４上の全面に、スパッタ法により膜厚２５０ｎｍの透明導電層４３ａを形成した。スパッタターゲットとしては、実施例１と同一のものを用いた。
次いで、６００℃の温度で、１分間、透明導電層４３ａの熱処理を行った。
次に、一般に知られたフォトリソグラフィーの手法によって所定の領域以外の透明導電層４３ａを除去した。
次いで、透明導電層４３ａ上の所定の位置に公知な方法で正極１７０を形成した。正極１７０としては、透明導電層４３ａ側からＡｌからなる第１の層１７ａ（反射層）、Ｔｉからなる第２の層１７ｂ（拡散防止層）、Ａｕからなる第３の層１７ｃ（ボンデイングパッド層）をこの順に積層してなる３層構造のものを形成した。
続いて、実施例１と同様にして、所定の領域の半導体層（ｐ型半導体層１４、発光層１３、ｎ型半導体層１２）の一部をエッチングしてｎ型コンタクト層３３からなる露出面１２ａを露出させた。
次に、ｎ型コンタクト層３３からなる露出面１２ａに、実施例１と同様にして負極１８を形成した。
その後、正極１７および負極１８の形成された基板を分割（チップ化）することにより、図８に示す比較例３の半導体発光素子１ｃを得た。
（比較例４）
金属反射層２ａを形成しないことと、第１透明導電層１５ａを形成し後、４１０℃の温度で、１分間、第１透明導電層１５ａの熱処理を行ったこと以外は、実施例１と同様にして比較例４の半導体発光素子を得た。
このようにして得られた実施例１〜実施例６、比較例１〜比較例４の半導体発光素子の第１透明導電層、金属反射層、第２透明導電層の材料および膜厚と、第１透明導電層の熱処理温度を表１に示す。
また、実施例１〜実施例６、比較例１〜比較例４の半導体発光素子について、上述した方法により密着性、発光出力を評価した。その結果を表２に示す。
Figure 0005652358
Figure 0005652358
表１および表２に示すように、実施例１〜実施例６は、密着性および発光出力が優れていることが確認できた。
これに対し、比較例１〜比較例４では、密着性と発光出力の一方または両方の評価が不十分であった。より詳細には、透明導電層が１層であり、金属反射層が第１透明導電層と第２透明導電層との間に埋め込まれた状態で配置されているものではない比較例１〜比較例３では、実施例１〜実施例６と比較して、１０００箇所中の剥がれ数が多かった。また、金属反射層のない比較例４では、発光出力が小さかった。
１…半導体発光素子、２ａ…金属反射層（反射層）、５…ランプ、１０…半導体層、１１…基板、１２…ｎ型半導体層、１３…発光層、１４…ｐ型半導体層、１５ａ…第１透明導電層、１５ｂ…第２透明導電層、１７…正極（パッド電極）、１８…負極、３１…中間層、３２…下地層、３３…ｎ型コンタクト層、３４…ｎ型クラッド層、３７…ｐ型クラッド層、３８…ｐ型コンタクト層、５１、５２…フレーム、５３、５４…ワイヤー、５５…モールド。

Claims (11)

  1. ｎ型半導体層と発光層とｐ型半導体層とがこの順に積層された半導体層と、
    前記ｐ型半導体層上に形成された第１透明導電層と、
    前記第１透明導電層上に部分的に形成された反射層と、
    前記反射層上を覆うとともに、前記第１透明導電層と接触面を有するように形成された第２透明導電層と、
    前記反射層と平面視で重なる位置の前記第２透明導電層上に形成されたパッド電極とを備え、
    前記第１透明導電層および前記第２透明導電層が、Ｉｎ２Ｏ３を８０質量％以上含むものであり、
    前記反射層が前記第１透明導電層と前記第２透明導電層との間に埋め込まれた状態で配置されていることを特徴とする半導体発光素子。
  2. 前記第１透明導電層が結晶化されているものであり、前記第２透明導電層が非結晶状態であることを特徴とする請求項１に記載の半導体発光素子。
  3. 前記第１透明導電層および前記第２透明導電層が、同じ材料からなるものであることを特徴とする請求項１または請求項２に記載の半導体発光素子。
  4. 前記第１透明導電層の膜厚が５０ｎｍ〜３００ｎｍの範囲であることを特徴とする請求項１〜請求項３のいずれか一項に記載の半導体発光素子。
  5. 前記第２透明導電層の膜厚が３０ｎｍ〜２００ｎｍの範囲であることを特徴とする請求項１〜請求項４のいずれか一項に記載の半導体発光素子。
  6. 前記反射層の膜厚が１００ｎｍ〜３００ｎｍの範囲であることを特徴とする請求項１〜請求項５のいずれか一項に記載の半導体発光素子。
  7. 前記反射層が、Ｐｔ、Ａｌ、Ａｇ、Ｒｕ、Ｒｈ，Ｎｄから選ばれた１種または２種以上の元素を含むことを特徴とする請求項１〜請求項６のいずれか一項に記載の半導体発光素子。
  8. 請求項１に記載の半導体発光素子を備えたことを特徴とするランプ。
  9. 基板上にｎ型半導体層と発光層とｐ型半導体層とをこの順に積層する工程と、
    前記ｐ型半導体層上に、Ｉｎ２Ｏ３を８０質量％以上含む材料を用いて第１透明導電層を形成する工程と、
    前記第１透明導電層上に、部分的に反射層を積層する工程と、
    前記反射層上を覆い、さらに前記第１透明導電層と接触面を有するようにＩｎ２Ｏ３を８０質量％以上含む材料を用いて第２透明導電層を形成する工程と、
    前記反射層と平面視で重なる位置の前記第２透明導電層上にパッド電極を形成する工程とを備え、
    前記反射層が前記第１透明導電層と前記第２透明導電層との間に埋め込まれた状態で形成されることを特徴とする半導体発光素子の製造方法。
  10. 前記第１透明導電層を形成する工程において、前記第１透明導電層を熱処理することを特徴とする請求項９に記載の半導体発光素子の製造方法。
  11. 前記第１透明導電層を形成する工程が、スパッタ法により第１透明導電層を形成する工程であり、
    前記第２透明導電層を形成する工程が、前記第１透明導電層を形成する工程において使用したスパッタターゲットと同じ組成のスパッタターゲットを用いて、スパッタ法により第２透明導電層を形成する工程であることを特徴とする請求項９または請求項１０に記載の半導体発光素子の製造方法。
JP2011196039A 2011-09-08 2011-09-08 半導体発光素子、ランプおよび半導体発光素子の製造方法 Active JP5652358B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011196039A JP5652358B2 (ja) 2011-09-08 2011-09-08 半導体発光素子、ランプおよび半導体発光素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011196039A JP5652358B2 (ja) 2011-09-08 2011-09-08 半導体発光素子、ランプおよび半導体発光素子の製造方法

Publications (2)

Publication Number Publication Date
JP2013058608A JP2013058608A (ja) 2013-03-28
JP5652358B2 true JP5652358B2 (ja) 2015-01-14

Family

ID=48134231

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011196039A Active JP5652358B2 (ja) 2011-09-08 2011-09-08 半導体発光素子、ランプおよび半導体発光素子の製造方法

Country Status (1)

Country Link
JP (1) JP5652358B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014115740A1 (de) * 2014-10-29 2016-05-04 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
JP6519464B2 (ja) * 2015-12-24 2019-05-29 日亜化学工業株式会社 発光素子及びその製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5323468B2 (ja) * 2008-12-17 2013-10-23 昭和電工株式会社 半導体発光素子の製造方法、電極構造の製造方法、半導体発光素子、電極構造
JP5332882B2 (ja) * 2009-04-30 2013-11-06 豊田合成株式会社 半導体発光素子

Also Published As

Publication number Publication date
JP2013058608A (ja) 2013-03-28

Similar Documents

Publication Publication Date Title
US10840412B2 (en) Semiconductor light emitting device
TWI425664B (zh) 半導體發光元件及半導體發光元件之製造方法
JP4882792B2 (ja) 半導体発光素子
TWI377698B (en) Gan type semiconductor light emitting element and lamp
TWI359509B (en) Semiconductor light emitting element, process for
JP5276959B2 (ja) 発光ダイオード及びその製造方法、並びにランプ
TWI343131B (en) Process for producing gallium nitride type compound semiconductor light emitting element, gallium nitride type compound semiconductor light emitting element, and lamp using the same
US9548416B2 (en) Light emitting device and light emitting device package having the same
JP4450199B2 (ja) 半導体発光素子
JP2008192710A (ja) 半導体発光素子
JP2011009502A (ja) 発光素子、その製造方法、ランプ、電子機器及び機械装置
WO2012005252A1 (ja) 半導体発光素子およびランプ、電子機器、機械装置
JP2006041403A (ja) 半導体発光素子
JP2012124321A (ja) 半導体発光素子、ランプおよび半導体発光素子の製造方法
JP2011034989A (ja) 半導体発光素子、その製造方法、ランプ、電子機器及び機械装置
JP2007073789A (ja) 半導体発光素子用電極
KR101690508B1 (ko) 발광소자
JP5353809B2 (ja) 半導体発光素子及び発光装置
JP2007115941A (ja) 窒化ガリウム系化合物半導体及び発光素子
JP5652358B2 (ja) 半導体発光素子、ランプおよび半導体発光素子の製造方法
KR20140013249A (ko) 자외선 발광 소자 및 발광 소자 패키지
JP5630276B2 (ja) 半導体発光素子、半導体発光装置
CN113228311B (zh) 一种半导体发光元件及其制作方法
JP5381680B2 (ja) 半導体発光素子、半導体発光素子の製造方法、ランプ、電子機器及び機械装置
US20230047372A1 (en) Semiconductor light emitting device

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20130206

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130918

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140319

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140401

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140522

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141021

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141103

R150 Certificate of patent or registration of utility model

Ref document number: 5652358

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150