WO2012005252A1 - 半導体発光素子およびランプ、電子機器、機械装置 - Google Patents

半導体発光素子およびランプ、電子機器、機械装置 Download PDF

Info

Publication number
WO2012005252A1
WO2012005252A1 PCT/JP2011/065385 JP2011065385W WO2012005252A1 WO 2012005252 A1 WO2012005252 A1 WO 2012005252A1 JP 2011065385 W JP2011065385 W JP 2011065385W WO 2012005252 A1 WO2012005252 A1 WO 2012005252A1
Authority
WO
WIPO (PCT)
Prior art keywords
type electrode
layer
semiconductor layer
light emitting
semiconductor
Prior art date
Application number
PCT/JP2011/065385
Other languages
English (en)
French (fr)
Inventor
裕直 篠原
玲美 大庭
Original Assignee
昭和電工株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 昭和電工株式会社 filed Critical 昭和電工株式会社
Priority to US13/809,121 priority Critical patent/US8835966B2/en
Publication of WO2012005252A1 publication Critical patent/WO2012005252A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

　半導体層（１０）と、半導体層（１０）の一部を切り欠くことにより露出されたｎ型半導体層の露出面（１２ａ）上に設けられたｎ型電極（１８）と、半導体層（１０）上に設けられた透明導電膜と、透明導電膜上に設けられたｐ型電極（１７）とを備え、半導体層（１０）と透明導電膜との間に、平面視で少なくとも一部がｐ型電極（１７）と重なり合う光反射層（３９）が備えられ、ｐ型電極（１７）が、パッド部（Ｐ）と、パッド部（Ｐ）から線状に延在する平面視環状の線状部（Ｌ）とからなり、ｎ型電極（１８）が、平面視でパッド部（Ｐ）の中心（１７ａ）と半導体層（１０）の中心（１０ａ）とを通る直線（Ｌ１）上であって、かつ線状部（Ｌ）に囲まれた内側の領域に配置され、ｎ型電極（１８）の中心（１８ａ）とパッド部（Ｐ）の中心（１７ａ）との間の距離（Ｄ３）が、パッド部（Ｐ）の中心（１７ａ）と半導体層（１０）の中心（１０ａ）との距離（Ｄ４）以上である半導体発光素子（１）である。

Description

半導体発光素子およびランプ、電子機器、機械装置
　本発明は、半導体発光素子およびランプ、電子機器、機械装置に関し、特に、高い電流を印加した場合でも順方向電圧（ＶＦ）を十分に小さくすることができるとともに、高い発光出力（以下出力ともいう。）が得られる半導体発光素子および半導体発光素子を備えたランプ、電子機器、機械装置に関する。
　本願は、２０１０年７月９日に、日本に出願された特願２０１０－１５６７７３号に基づき優先権を主張し、その内容をここに援用する。
　従来から、発光ダイオード（ＬＥＤ）などに用いられる半導体発光素子において、発光面内の輝度むらを減少させて輝度の均一性を向上させることが要求されている。
　このような要求に対応する技術として、チップ面内においてｐ側電極およびｎ側電極の少なくとも一部がそれぞれ互いに並行配置され、ｐ側電極およびｎ側電極において並行配置された部位を横切る方向ではｐ側電極とｎ側電極とが交互に配列されていることを特徴とするＬＥＤチップが提案されている（例えば、特許文献１参照）。
　一方、電流を効率良く利用する電極パッドを有する半導体光素子を提供する為に、ｐｎ接合の利用面上の電極パッドの下部に通電電流を制限する高抵抗層を設けることが提案されている（例えば、特許文献２参照）。また、ここでは、ｐ、ｎ電極の一部に線状電極をつける技術が用いられている。
特開２００２－３１９７０４号公報 特開平８－２５０７６９号公報
　しかしながら、ｐ型電極の下層に絶縁膜を設けた従来の半導体発光素子であっても、高い電流を印加した場合における出力をより一層向上させることが望まれていた。また、線状電極等の金属電極の下で発光した光は、この金属電極によって吸収され、発光出力の低下を招いていた。
　本発明は、このような事情に鑑みて提案されたものであり、高い電流を印加した場合に高い出力が得られる半導体発光素子および半導体発光素子を備えたランプ、電子機器、機械装置を提供することを目的とする。
　また、本発明では、従来に比べてチップサイズの大きな半導体発光素子に対して、順方向電圧（ＶＦ）を十分に小さくすることができる半導体発光素子および半導体発光素子を備えたランプを提供することを目的とする。
　さらにまた、ボンディングパッド部から線状に延在する線状部を有する金属からなる電極を備えた半導体発光素子において、前記金属からなる電極に吸収されてしまう光の量を低減して、十分に高い発光出力を得ることができる半導体発光素子および半導体発光素子を備えたランプを提供することを目的とする。
　また、発光層に注入される電流の拡散効率を高めることができる半導体発光素子および半導体発光素子を備えたランプを提供することを目的とする。
　本発明者らは、上記課題を解決し、高い電流を印加した場合における半導体発光素子の出力を向上させるべく鋭意検討を行った。
　その結果、半導体層上に透明導電膜を設け、前記半導体層と前記透明導電膜との間に、平面視で少なくとも一部がｐ型電極と重なり合う光反射層を備えることにより、光反射層を設けない場合にｐ型電極によって吸収されてしまう発光層から出力された光の量を少なくし、さらに、ｐ型電極を、パッド部と、前記パッド部から線状に延在する平面視環状の線状部とからなる電極にするとともに、ｎ型電極を、平面視でパッド部の中心と半導体層の中心とを通る直線上における線状部に囲まれた内側の領域に配置し、ｎ型電極の中心とパッド部の中心との間の距離を、パッド部の中心と半導体層の中心との距離以上とすることにより、ｐ型電極によって吸収される発光層から出力された光の量を効果的に抑制しつつ、透明導電膜における電流拡散の均一性を向上させればよいことを見出した。すなわち、本発明は、以下の手段を提供する。
　（１）　基板上に、ｎ型半導体層と発光層とｐ型半導体層とを有する半導体層と、前記半導体層の一部を切り欠くことにより露出された前記ｎ型半導体層の露出面上に設けられたｎ型電極と、前記半導体層上に設けられた透明導電膜と、前記透明導電膜上に設けられたｐ型電極とが備えられ、前記半導体層と前記透明導電膜との間に、平面視で少なくとも一部が前記ｐ型電極と重なり合う光反射層が備えられ、前記ｐ型電極が、パッド部と、前記パッド部から線状に延在する平面視環状の線状部とからなる電極であり、前記ｎ型電極が、平面視で前記パッド部の中心と前記半導体層の中心とを通る直線上であってかつ前記線状部に囲まれた内側の領域に配置され、前記ｎ型電極の中心と前記パッド部の中心との間の距離が、前記パッド部の中心と前記半導体層の中心との距離以上であることを特徴とする半導体発光素子。
　（２）　前記線状部が、一部分断されていることを特徴とする（１）に記載の半導体発光素子。
　（３）　前記ｎ型電極の前記パッド部に対向する部分の形状が、平面視で前記パッド部側に凸の曲面とされていることを特徴とする（１）または（２）に記載の半導体発光素子。
　（４）　光反射層が絶縁材料からなるものであることを特徴とする（１）～（３）のいずれか一項に記載の半導体発光素子。
　（５）　前記半導体層の屈折率が、１．９～２．６の範囲であり、前記透明導電膜の屈折率が、１．９～２．２の範囲であり、前記光反射層がＳｉＯ２からなることを特徴とする（１）～（４）のいずれか一項に記載の半導体発光素子。
　（６）前記半導体層が、辺の長さが４５０μｍ～１．５ｍｍの範囲の平面視矩形であり、
　前記線状部の太さが、０．１μｍ～２０μｍの範囲であることを特徴とする（１）～（５）のいずれか一項に記載の半導体発光素子。
　（７）（１）～（６）のいずれか一項に記載の半導体発光素子を備えることを特徴とするランプ。
　（８）（７）に記載のランプが組み込まれていることを特徴とする電子機器。
　（９）（８）に記載の電子機器が組み込まれていることを特徴とする機械装置。
　本発明の半導体発光素子は、基板上に、ｎ型半導体層と発光層とｐ型半導体層とを有する半導体層と、前記半導体層の一部を切り欠くことにより露出された前記ｎ型半導体層の露出面上に設けられたｎ型電極と、前記半導体層上に設けられた透明導電膜と、前記透明導電膜上に設けられたｐ型電極とが備えられ、前記半導体層と前記透明導電膜との間に、平面視で少なくとも一部が前記ｐ型電極と重なり合う光反射層が備えられ、前記ｐ型電極が、パッド部と、前記パッド部から線状に延在する平面視環状の線状部とからなるものである。従って、ｐ型電極によって吸収される光の量を効果的に抑制できるとともに、透明導電膜における電流拡散の均一性に優れたものとなり、高い電流を印加した場合でも順方向電圧（ＶＦ）を十分に小さくすることができ、しかも高い発光出力が得られるものとなる。
　さらに、本発明の半導体発光素子においては、前記ｎ型電極が、平面視で前記パッド部の中心と前記半導体層の中心とを通る直線上における前記線状部に囲まれた内側の領域に配置され、前記ｎ型電極の中心と前記パッド部の中心との間の距離が、前記パッド部の中心と前記半導体層の中心との距離以上であるので、高い発光出力が得られる。
　さらに、本発明の半導体発光素子では、ｐ型電極が、パッド部と、前記パッド部から線状に延在する平面視環状の線状部とからなるものであるので、ｎ型電極として線状部を有する電極を形成する場合に比べて、発光層領域を大きく取ることができ、高い発光出力が得られる。
　また、本発明のランプは、本発明の半導体発光素子を備えたものであるので、高い電流を印加した場合でも順方向電圧（ＶＦ）を十分に小さくすることができるとともに、高い出力が得られるものとなる。
本発明の半導体発光素子の一例を示した平面図である。 図１に示す半導体発光素子のＡ－Ａ’線における断面図である。 本発明のランプの一例を示した断面模式図である。 図４Ａは、実験例１～実験例３の半導体発光素子の電流（ｍＡ）と順方向電圧（ＶＦ）との関係とを示したグラフである。 図４Ｂは、実験例１～実験例３の半導体発光素子の電流（ｍＡ）と発光出力（Ｐｏ）との関係とを示したグラフである。 図５Ａは、実験例１、実験例４、実験例５の半導体発光素子の電流（ｍＡ）と順方向電圧（ＶＦ）との関係とを示したグラフである。 図５Ｂは、実験例１、実験例４、実験例５の半導体発光素子の電流（ｍＡ）と発光出力（Ｐｏ）との関係とを示したグラフである。 図６Ａは、実験例１、実験例６、実験例７の半導体発光素子の電流（ｍＡ）と順方向電圧（ＶＦ）との関係とを示したグラフである。 図６Ｂは、実験例１、実験例６、実験例７の半導体発光素子の電流（ｍＡ）と発光出力（Ｐｏ）との関係とを示したグラフである。 図７は比較例１の半導体発光素子の一例を示した平面図である。 図８は図７に示す半導体発光素子のＢ－Ｂ’線における断面図である。
　以下、本発明の半導体発光素子およびランプについて、図面を参照して詳細に説明する。なお、以下の説明で用いる図面は、特徴をわかりやすくするために、便宜上特徴となる部分を模式的に示している場合があり、各部の寸法比率などが実際と同じであるとは限らない。また本発明はこれら例のみに限定されず、発明を逸脱しない範囲で大きさ、数値、数や位置などの変更、省略や追加をする事ができる。
「半導体発光素子」
　図１は、本発明の半導体発光素子の一例を示した平面図であり、図２は、図１に示す半導体発光素子のＡ－Ａ’線における断面図である。図１および図２に示す半導体発光素子１は、フェイスアップ型の半導体発光素子１である。図１および図２に示す半導体発光素子１は、基板１１上に、ｎ型半導体層１２と、発光層１３と、ｐ型半導体層１４とを有する半導体層１０と、半導体層１０の一部を切り欠くことにより露出されたｎ型半導体層１２の露出面１２ａ上に設けられたｎ型電極１８と、半導体層１０上に設けられた透明導電膜１５と、透明導電膜１５上に設けられたｐ型電極１７とが備えられ、半導体層１０と透明導電膜１５との間に、平面視した時にｐ型電極１７と重なり合う絶縁層３９（光反射層）が備えられている。
　また、図１および図２に示す半導体発光素子１では、ｎ型電極１８とｐ型電極１７のパッド部Ｐの中心部を除く全域に、保護膜１６が形成されている。
　なお、図１においては、図面を見やすくするために、保護膜１６の記載を省略して示している。
＜基板＞
　基板１１としては、サファイア単結晶（Ａｌ２Ｏ３；Ａ面、Ｃ面、Ｍ面、Ｒ面）、スピネル単結晶（ＭｇＡｌ２Ｏ４）、ＺｎＯ単結晶、ＬｉＡｌＯ２単結晶、ＬｉＧａＯ２単結晶、ＭｇＯ単結晶等の酸化物単結晶、Ｓｉ単結晶、ＳｉＣ単結晶、ＧａＡｓ単結晶、ＡｌＮ単結晶、ＧａＮ単結晶及びＺｒＢ２等のホウ化物単結晶等の周知の基板材料を何ら制限なく用いることができる。これらの基板材料の中でも、特に、基板１１としてサファイア単結晶及びＳｉＣ単結晶を用いることが好ましい。基板１１は、その一面の少なくとも一部の領域に凹凸形状を形成した加工基板であってもよい。
＜半導体層＞
　図２に示すように、基板１１上には、ｎ型半導体層１２と発光層１３とｐ型半導体層１４とが積層されてなる半導体層１０が形成されている。半導体層１０の屈折率は、１．９～２．６の範囲であることが好ましい。半導体層１０の屈折率が１．９未満であると、半導体層１０の屈折率が、絶縁層３９の屈折率未満となってしまい、半導体層１０の発光層１３から出射された光を絶縁層３９に反射させて半導体層１０に戻す機能が十分に得られず、ｐ型電極１７によって吸収されてしまい、発光層１３から出力された光の量を少なくする効果が不十分となる場合がある。また、半導体層１０の屈折率が２．６を超えると、半導体層１０の形成に用いる材料が限定されてしまうため、良好な半導体層が得られない場合がある。
　本実施形態の半導体発光素子１では、半導体層１０は、ＧａＮ系化合物半導体からなるものであることが好ましい。ＧａＮ系化合物半導体の屈折率は２．４である。ＧａＮ系化合物半導体としては、例えば、一般式ＡｌＸＧａＹＩｎＺＮ１－ＡＭＡ（０≦Ｘ≦１、０≦Ｙ≦１、０≦Ｚ≦１で且つ、Ｘ＋Ｙ＋Ｚ＝１。記号Ｍは窒素（Ｎ）とは別の第Ｖ族元素を表し、０≦Ａ＜１である。）で表わされるものを用いることができる。
　本実施形態の半導体発光素子１においては、基板１１とｎ型半導体層１２との間に、基板１１側から順に中間層(バッファ層)と下地層とが形成されていてもよい。
　中間層は、多結晶のＡｌＸＧａ１―ＸＮ（０≦ｘ≦１）からなるものが好ましく、単結晶のＡｌＸＧａ１―ＸＮ（０≦ｘ≦１）のものがより好ましく、例えば、多結晶のＡｌＸＧａ１―ＸＮ（０≦ｘ≦１）からなる厚さ０．０１～０．５μｍの層とすることができる。中間層は、基板１１と下地層との格子定数の違いを緩和し、基板１１の（０００１）面（Ｃ面）上にｃ軸配向した単結晶層の形成を容易にする働きがある。したがって、中間層の上に単結晶の下地層を積層すると、より一層結晶性の良い下地層を形成できる。なお、本発明において、中間層は必須の構成ではない。
　下地層は、ＡｌＸＧａ１―ＸＮ層（０≦ｘ≦１、好ましくは０≦ｘ≦０．５、さらに好ましくは０≦ｘ≦０．１）から構成されることが好ましい。下地層は、アンドープ（＜１×１０１７／ｃｍ３）であることが好ましい。下地層がアンドープである場合、良好な結晶性を維持できる。また、下地層にｎ型不純物をドープする場合、１×１０１７～１×１０１９／ｃｍ３の範囲内であることが好ましい。下地層にドープされるｎ型不純物としては、特に限定されないが、例えば、Ｓｉ、Ｇｅ及びＳｎ等を挙げることができ、Ｓｉ及びＧｅが好ましい。
＜ｎ型半導体層＞
　ｎ型半導体層１２は、ｎ型コンタクト層と、ｎ型クラッド層とから構成されていることが好ましい。なお、ｎ型コンタクト層は、ｎ型クラッド層を兼ねてもよい。
　ｎ型コンタクト層は、ＡｌＸＧａ１―ＸＮ層（０≦ｘ≦１、好ましくは０≦ｘ≦０．５、さらに好ましくは０≦ｘ≦０．１）からなるものであることが好ましい。ｎ型コンタクト層は、ｎ型不純物がドープされたものであることが好ましい。ｎ型コンタクト層のｎ型不純物の濃度は１×１０１７～１×１０１９／ｃｍ３であることが好ましく、１×１０１８～１×１０１９／ｃｍ３であることがより好ましい。ｎ型コンタクト層のｎ型不純物の濃度が１×１０１７～１×１０１９／ｃｍ３である場合、負極と良好なオーミック接触を維持できるとともに、クラックの発生を抑制でき、良好な結晶性を維持できる。ｎ型コンタクト層のｎ型不純物としては、特に限定されないが、例えば、Ｓｉ、Ｇｅ及びＳｎ等を挙げることができ、Ｓｉ及びＧｅが好ましい。
　ｎ型クラッド層は、ｎ型コンタクト層の最表面に平坦性の悪化した箇所があった場合にこれを埋めることができる層であり、ｎ型クラッド層を設けることにより、良好な平坦性が得られ、好ましい。ｎ型クラッド層は、ＡｌＧａＮ、ＧａＮ、ＧａＩｎＮ等によって形成できる。なお、明細書中、各元素の組成比を省略してＡｌＧａＮ、ＧａＩｎＮに記述することがある。ｎ型クラッド層は、これらの組成から選択される２つ以上の組成を複数回積層した超格子構造であってもよい。また、ｎ型クラッド層のバンドギャップは、発光層１３のバンドギャップよりも大きいものとされている。
＜発光層＞
　発光層１３に用いられるＧａＮ系化合物半導体としては、Ｇａ１－ｓＩｎｓＮ（０＜ｓ＜０．４）が挙げられる。発光層１３の膜厚は、特に限定されないが、量子効果の得られる程度の膜厚、即ち臨界膜厚とすることが好ましい。具体的には、発光層１３の膜厚は１～１０ｎｍであることが好ましく、２～６ｎｍであることがより好ましい。発光層１３の膜厚を１～１０ｎｍとすることにより、発光出力を向上させることができる。
　発光層１３は、単一量子井戸（ＳＱＷ）構造であってもよいし、多重量子井戸（ＭＱＷ）構造であってもよい。多重量子井戸（ＭＱＷ）構造としては、例えば、Ｇａ１－ｓＩｎｓＮからなる井戸層（以下、ＧａＩｎＮ井戸層）と、この井戸層よりバンドギャップエネルギーの大きいＡｌｃＧａ１－ｃＮ（０≦ｃ＜０．３かつｂ＞ｃ）からなる障壁層（以下、ＡｌｃＧａ１－ｃＮ障璧層）とを互い違いになるように複数積層してなるものが挙げられる。多重量子井戸（ＭＱＷ）構造を構成する井戸層および／または障壁層には、それぞれ不純物をドープしてもよい。具体的には、多重量子井戸（ＭＱＷ）構造を構成する障壁層として、ＳｉドープＧａＮ障壁層を用いてもよい。
＜ｐ型半導体層＞
　ｐ型半導体層１４は、ｐクラッド層とｐコンタクト層とからなるものであることが好ましい。ｐコンタクト層は、ｐクラッド層を兼ねるものであってもよい。
　ｐクラッド層は、発光層１３のバンドギャップエネルギーより大きくなる組成であり、発光層１３へキャリアを閉じ込められるものであればよい。例えば、ｐクラッド層として、ＡｌｄＧａ１－ｄＮ（０≦ｄ≦０．４、好ましくは０．１≦ｄ≦０．３）からなるものが挙げられる。ｐクラッド層は、ＡｌＧａＮ、ＧａＮ等によって形成できる。ｐクラッド層は、これらの組成から選択される２つ以上の組成を複数回積層した超格子構造であってもよい。
　ｐクラッド層のｐ型ドープ濃度は１×１０１８～１×１０２１／ｃｍ３であることが好ましく、１×１０１９～１×１０２０／ｃｍ３であることがより好ましい。ｐクラッド層のｐ型ドープ濃度を１×１０１８～１×１０２１／ｃｍ３とすることにより、結晶性を低下させることなく良好なｐ型結晶が得られる。
　ｐコンタクト層としては、ＡｌｅＧａ１－ｅＮ（０≦ｅ＜０．５、好ましくは０≦ｅ≦０．２、より好ましくは０≦ｅ≦０．１）を含むＧａＮ系化合物半導体を用いることが好ましい。ＡｌｅＧａ１－ｅＮにおけるＡｌ組成を０≦ｅ＜０．５とすることにより、良好な結晶性を維持できるとともに、ｐオーミック電極と良好にオーミック接触させることができる。また、ｐコンタクト層のｐ型ドーパントの濃度は１×１０１８～１×１０２１／ｃｍ３であることが好ましく、５×１０１９～５×１０２０／ｃｍ３であることがより好ましい。ｐコンタクト層のｐ型ドーパントの濃度を１×１０１８～１×１０２１／ｃｍ３とすることで、良好なオーミック接触を維持できるとともに、クラックの発生を防止でき、良好な結晶性を維持できる。ｐコンタクト層のｐ型ドーパント（ｐ型不純物）としては、特に限定されないが、例えば、Ｍｇが挙げられる。
＜透明導電膜＞
　図２に示すように、半導体層１０のｐ型半導体層１４上には透明導電膜１５が設けられている。透明導電膜１５は、ｐ型半導体層１４上の広い範囲に電流を拡散させるために、図１および図２に示すように、ｐ型半導体層１４上の全域を覆うように形成することが好ましいが、隙間を開けて格子状や樹形状に形成してもよい。
　透明導電膜１５は、発光層１３からの光を効率良く半導体発光素子１の外部に取り出すために、光透過性に優れたものであることが好ましい。さらに、透明導電膜１５は、ｐ型半導体層１４の全面に渡って均一に電流を拡散させるために、優れた導電性を有していることが好ましい。
　また、透明導電膜１５の屈折率は、１．９～２．２の範囲であることが好ましい。透明導電膜１５の屈折率が１．９未満であると、透明導電膜１５の屈折率が絶縁層３９の屈折率未満となってしまい、ｐ型電極１７に吸収されてしまう発光層１３から出力された光の量を少なくするという絶縁層３９を設けることによって得られる効果が不十分となる場合がある。また、透明導電膜１５の屈折率が２．２を超えると、透明導電膜１５の形成に用いる材料の選択肢が狭くなるため、好ましくない。
　透明導電膜１５の比抵抗は、１０-５～１０-１Ω・ｃｍの範囲であることが好ましい。
透明導電膜１５の比抵抗が上記範囲内であると、ｐ型半導体層１４上に均一に効率よく電流を拡散させることができる。また、透明導電膜１５の比抵抗は低いほど好ましいが、上記範囲未満である場合、透明導電膜１５に用いる材料の選択肢が狭くなる。
　透明導電膜１５の材料の例としては、Ｉｎ、Ｚｎ、Ａｌ、Ｇａ、Ｔｉ、Ｂｉ、Ｍｇ、Ｗ、Ｃｅのうち少なくとも一種を含む導電性の酸化物、硫化亜鉛、及び硫化クロム、からなる群より選ばれる少なくとも一種の透光性の導電性材料が挙げられる。例えば、導電性の酸化物としては、ＩＴＯ（酸化インジウム錫（Ｉｎ２Ｏ３－ＳｎＯ２））、ＩＺＯ（酸化インジウム亜鉛（Ｉｎ２Ｏ３－ＺｎＯ））、ＡＺＯ（酸化アルミニウム亜鉛（ＺｎＯ－Ａｌ２Ｏ３））、ＧＺＯ（酸化ガリウム亜鉛（ＺｎＯ－Ｇａ２Ｏ３））、フッ素ドープ酸化錫、酸化チタン等が挙げられる。
　上記の中でも、光透過性および導電性に優れ、絶縁層３９との屈折率の差が十分に得られるＩＴＯまたはＩＺＯを用いることが好ましい。ＩＴＯおよびＩＺＯの屈折率は２～２．２の範囲である。
　透明導電膜１５の膜厚は、３５ｎｍ～２０００ｎｍであることが好ましく、５０ｎｍ～１０００ｎｍであることがより好ましく、１００ｎｍ～５００ｎｍであることが最も好ましい。透明導電膜１５の膜厚が３５ｎｍ未満である場合、電流拡散効率が不十分となり、十分な導電性が得られない場合がある。透明導電膜１５の膜厚が２０００ｎｍを超える場合には、透過率が低下して光取り出し効率が低下し、半導体発光素子１の出力が不十分となる場合がある。透明導電膜１５の膜厚が３５～２０００ｎｍの範囲である場合、良好な導電性が得られるため駆動電圧が低く、しかも、光取り出し効率に優れた半導体発光素子１となる。
＜絶縁層＞
　絶縁層３９は、光反射する絶縁材料からなるものであり、半導体層１０から出射された光を反射させる光反射層として機能するものである。なお、本実施形態では、光反射層として、絶縁材料からなる絶縁層３９を設ける場合を例に挙げて説明するが、絶縁層３９に代えて、光反射層としてのみ機能する光反射する材料からなるものを備えていてもよい。
　絶縁層３９は、図２に示すように、半導体層１０と透明導電膜１５との間に設けられ、図１および図２に示すように、平面視でｐ型電極１７と重なり合う領域に配置されている。なお、絶縁層３９は、平面視で少なくとも一部がｐ型電極１７と重なり合っていればよい。例えば、絶縁層３９の平面形状は、図１および図２に示すように、ｐ型電極１７の平面形状と同形であってもよいし、あるいは、ｐ型電極１７の平面形状を囲むようにｐ型電極１７の輪郭から一定の寸法で外側に拡大してなるｐ型電極１７よりも大きい形状や、逆にｐ型電極１７の輪郭から一定の寸法で内側に縮小してなるｐ型電極１７よりも小さい形状であってもよい。
　しかし、絶縁層３９の形状が大きすぎると、絶縁層３９の絶縁効果により、半導体層１０を構成する発光層１３のうち、発光層１３として機能しない領域が多くなり、出力が不十分となる場合がある。また、絶縁層３９の形状が小さすぎると、絶縁層３９を設けることによる効果が十分に得られない場合がある。
　したがって、絶縁層３９の平面形状は、絶縁層３９の面積がｐ型電極１７の面積の３０％～２００％の範囲、より好ましくは７０％～１５０％の範囲、さらに望ましくは８０％～１３０％の範囲となるようにするのがよい。絶縁層３９の面積がｐ型電極１７の面積の３０％未満であると、出射された光を絶縁層３９に反射させてｐ型電極１７に吸収される光を少なくする機能が十分に得られない恐れがある。また、絶縁層３９の面積がｐ型電極１７の面積の２００％を超えると、透明導電膜１５を介して発光層１３に注入される電流を制限してしまう恐れが生じる。なおｐ型電極１７は少なくともその面積の３０％以上が、絶縁層３９と重なり合うことが好ましい。
　絶縁層３９の屈折率は、半導体層１０および透明導電膜１５の屈折率未満とされていることが好ましく、具体的には１．９未満であることがより好ましい。絶縁層３９の屈折率が、半導体層１０および透明導電膜１５の屈折率以上であると、半導体層１０から出射された光を絶縁層３９に反射させてｐ型電極１７に吸収される光を少なくする機能が十分に得られない恐れがある。また、絶縁層３９の屈折率が、１．９未満であると、絶縁層３９の屈折率と半導体層１０および透明導電膜１５の屈折率との差を十分大きくすることができる。その結果、半導体層１０から出射された光を効率よく反射させることができ、半導体層１０から出射された光が透明導電膜１５に入射されてｐ型電極１７に吸収されることをより効果的に防止できる。
　本実施形態において、絶縁層３９に用いられる材料は、光反射する絶縁材料であればよく、特に限定されないが、屈折率１．４８であるＳｉＯ２からなるものであることが好ましい。ＳｉＯ２からなる絶縁層３９とすることで、絶縁層３９の光の反射効果と、透明導電膜１５とｐ型半導体層１４との間の絶縁効果とにより、半導体層１０から透明導電膜１５に入射されてｐ型電極１７に吸収される光をより効果的に抑制できる。
＜ｐ型電極＞
　ｐ型電極１７は、ボンディングパッドとして使用される平面視円形のパッド部Ｐと、パッド部Ｐから線状に延在する平面視環状の線状部Ｌとからなるものである。
　本実施形態においては、パッド部Ｐは、図１に示すように、平面視矩形の半導体層１０を構成するいずれかの辺の長さ方向中央部における半導体層１０の縁部近傍に配置されている。透明導電膜１５上におけるパッド部Ｐの配置を図１に示す配置とした場合、パッド部Ｐとｎ型電極１８との間の距離Ｄ３を容易に十分に長くすることができ、透明導電膜１５における電流拡散の均一性に優れたものとなる。
　なお、透明導電膜１５上におけるパッド部Ｐの配置は、特に限定されるものではなく、例えば、平面視矩形の半導体層１０の４つの頂点から選ばれる１つの頂点の近傍に配置されていてもよい。この場合、パッド部Ｐとｎ型電極１８との間の距離をさらに長くすることができ、透明導電膜１５における電流拡散の均一性に優れたものとなる。
　また、パッド部Ｐは、図１に示すように、平面視円形とされていることが、小さい平面積であってもワイヤーボンディングを行う際に容易に作業を行うことができ好ましい。なお、パッド部Ｐの平面形状は、円形であることが好ましいが、円形に限定されるものではなく、例えば、多角形であってもよいし、円形の輪郭の一部と多角形の輪郭の一部とを組み合わせた形状であってもよい。なお、パッド部Ｐの平面形状が円形でない場合、ｎ型電極１８に対向する部分が、平面視でｎ型電極１８側に凸（突出する形状）の曲面とされていることが好ましい。パッド部Ｐのｎ型電極１８に対向する部分が、平面視でｎ型電極１８側に凸の曲面とされている場合、透明導電膜１５における電流拡散の均一性がより一層優れたものとなる。
　線状部Ｌは、平面視矩形の半導体層１０の４つの辺に沿って、半導体層１０の縁部から内側に所定の間隔（図１において符合Ｄ１で示される間隔）で離れた位置に配置されており、線状部Ｌの平面形状は、半導体層１０の外形形状と略相似形状とされている。また、本実施形態においては、線状部Ｌが、一続きに連続して設けられているが、一部分断されているものであってもよい。
　ｐ型電極１７の線状部Ｌの外側縁部と半導体層１０の縁部（例えば半導体発光素子１の切断面（基板切断面））との間の距離Ｄ１が短すぎると、線状部Ｌの外側縁部が半導体発光素子１の切断面に近くなり、線状部Ｌを形成しにくくなる。また、線状部Ｌの外側縁部と半導体層１０の縁部との間の距離Ｄ１が長すぎると、ｎ型電極１８から遠い線状部Ｌと、半導体層１０の縁部との間の領域での発光出力が低下しやすくなる。したがって、線状部Ｌの外側縁部と半導体層１０の縁部との間の距離Ｄ１は、特に制限されるものではないが、２０μｍ～２００μｍの範囲であることが好ましく、３０μｍ～１２０μｍの範囲であることがより好ましい。
　また、線状部Ｌの太さが細すぎると、線状部Ｌの形成時にマスクプロセス（リソグラフィー技術）を用いることが困難となったり、スパッタ法によって線状部Ｌを形成することが困難となったりする虞がある。また、線状部Ｌの太さが太すぎると、線状部Ｌを設けることによる発光出力の低下が大きくなる。したがって、ｐ型電極１７の線状部Ｌの太さ（幅）は、特に制限されるものではないが、０．１μｍ～２０μｍの範囲であることが好ましく、１～１５μｍの範囲であることがより好ましい。
　ｐ型電極１７としては、Ａｌからなる金属反射層とＴｉからなるバリア層とＡｕからなるボンディング層とからなる３層構造のものなど、Ａｕ、Ａｌ、ＮｉおよびＣｕ等の周知の材料を用いた各種構造を何ら制限無く用いることができる。ｐ型電極１７の厚さは１００ｎｍ～４０μｍであることが好ましく、３００ｎｍ～１０μｍであることがより好ましい。ｐ型電極１７の厚さを１００ｎｍ以上とすることにより、ボンディングパッドとしてのボンダビリティーを向上させることができる。また、ｐ型電極１７の厚さを４０μｍ以下にすることで、製造コストを低減できる。
＜ｎ型電極＞
　ｎ型電極１８は、図１に示すように、平面視でｐ型電極１７のパッド部Ｐの中心１７ａと半導体層１０の中心１０ａとを通る直線Ｌ１上におけるｐ型電極１７の線状部Ｌに囲まれた内側の領域に配置されている。また、ｎ型電極１８の中心１８ａとパッド部Ｐの中心１７ａとの間の距離Ｄ３は、パッド部Ｐの中心１７ａと半導体層１０の中心１０ａとの距離Ｄ４以上とされている。
　本実施形態においては、ｎ型電極１８の平面形状は、円形の輪郭の一部と四角形の輪郭の一部とを組み合わせた形状である。ｎ型電極１８の、ｐ型電極１７のパッド部Ｐに対向する部分は、平面視でパッド部Ｐ側に凸（突出した）の円弧からなる曲面１８ｂとされており、それ以外の部分は矩形の半導体層１０の外形形状に沿って各辺が配置された略矩形の形状である。ｎ型電極１８のｐ型電極１７のパッド部Ｐに対向する部分の曲面１８ｂを構成する円弧の半径は、パッド部Ｐの円形の半径と同じ長さであることが好ましい。本実施形態においては、ｎ型電極１８の平面形状は、中心１８ａを中心とする円と、その円に外接する正方形とを組み合わせた形状とされている。
　なお、ｎ型電極１８の平面形状は、図１に示す形状であることが好ましいが、例えば、円形や多角形などであってもよく、図１に示す形状に限定されるものではない。
　また、ｎ型電極１８は、図１および図２に示すように、ｎ型半導体層１２の露出面１２ａ上に形成されている。露出面１２ａの平面形状は、ｎ型電極１８を設けることができる大きさおよび形状であればよく、特に限定されるものではないが、露出面１２ａの面積を必要以上に大きくすると、発光層１３の面積が小さくなるため、出力が不十分になる場合がある。このため、図１に示すように、露出面１２ａの平面形状を、ｎ型電極１８よりも一回り大きいｎ型電極１８の相似形状とし、ｎ型電極１８を設けることが可能な最小限の大きさを確保することが好ましい。
　また、ｎ型電極１８は、図１および図２に示すように、ｎ型半導体層１２の露出面１２ａ上に形成されることにより、ｎ型半導体層１２に接しており、ボンディングパッドとして使用される。ｎ型電極１８としては、例えば、露出面１２ａ側からＴｉ膜とＡｕ膜とを積層した二層構造のものなど、周知の各種組成および構造を何ら制限無く用いることができる。
　また、本実施形態においては、図１に示すように、ｎ型電極１８とｐ型電極１７のパッド部Ｐとは、異なる平面形状とされている。ｎ型電極１８とｐ型電極１７のパッド部Ｐとが、異なる平面形状である場合、ワイヤーボンディングを行う際に、ｎ型電極１８とｐ型電極１７のパッド部Ｐとを容易に判別することができ、ｎ型電極１８とｐ型電極１７のパッド部Ｐとを間違ってワイヤーボンディングしてしまうことを効果的に防止でき、好ましい。
　なお、ｎ型電極１８とｐ型電極１７のパッド部Ｐとは、上述したように、図１に示すように、異なる平面形状とされていることが好ましいが、同じ平面形状であってもよい。
　また、ｐ型電極１７のパッド部Ｐが平面視円形であって、ｎ型電極１８の平面形状がｐ型電極１７のパッド部Ｐと異なる場合、図１に示すように、ｎ型電極１８のｐ型電極１７のパッド部Ｐに対向する部分に、平面視でパッド部Ｐ側に凸の曲面１８ｂが、配置されていることが好ましい。この場合、透明導電膜１５における電流拡散の均一性がより一層優れたものとなる。
　また、ｎ型電極１８とｐ型電極１７とは、同じ材料からなるものであってもよいし、異なる材料からなるものであってもよい。ｎ型電極１８とｐ型電極１７とが、同じ材料からなるものある場合、例えば、Ａｕからなる第１の層、Ｔｉからなる第２の層、Ａｌからなる第３の層、Ｔｉからなる第４の層、Ａｕからなる第５の層を順に積層してなる５層構造のものとしてもよい。
＜保護膜＞
　保護膜１６は、透明導電膜１５上におけるｎ型電極１８とｐ型電極１７のパッド部Ｐの中心部を除く全域に設けられ、半導体発光素子１内部への水分等の浸入を防止して、半導体発光素子１の劣化を抑制するものである。保護膜１６としては、絶縁性透明膜が用いられる。具体的には、保護膜１６は、ＳｉＯ２を含む材料からなるものであることが好ましい。
　なお、保護膜１６は、半導体発光素子１の劣化を抑制するために設けられていることが好ましいが、設けられていなくてもよい。
　また、本実施形態の半導体発光素子１のサイズや形状は任意で選択されるが、半導体層１０の辺の長さが、例えば４５０μｍ～１．５ｍｍの範囲、より好ましくは４５０μｍ～６００μｍの平面視矩形（正方形及び長方形）の中型～大型チップであることが好ましい。
　本実施形態においては、半導体層１０が、辺の長さが４５０～６００μｍの平面視矩形であり、図１に示すように、ｐ型電極１７の線状部Ｌの外側縁部と半導体層１０の縁部との間の距離Ｄ１が、３０～１２０μｍの範囲であり、ｐ型電極１７のパッド部Ｐが、直径（図１においては符号Ｄ２で示す。）６０～１２０μｍの平面視円形であり、ｎ型電極１８の中心１８ａと半導体層１０の中心１０ａとの距離Ｄ５が、０～１２０μｍの範囲であり、ｐ型電極１７の線状部Ｌの太さ（幅）が、５～１２μｍの範囲であることが好ましい。
　上記寸法範囲の半導体発光素子１とした場合、半導体層１０上の面積におけるｐ型電極１７およびｎ型電極１８の設けられている面積の割合と、ｐ型電極１７およびｎ型電極１８の配置および面積によって決定される透明導電膜１５における電流の流れが、より効果的に制御されるものとなり、透明導電膜１５における電流拡散の均一性がより一層優れたものとなる。
　なお、ｐ型電極１７の線状部Ｌの外側縁部と半導体層１０の縁部との間の距離Ｄ１が、上記範囲未満であると駆動電圧が高くなる場合があり、上記範囲を超えると、平面視で線状部Ｌと半導体層１０の縁部との間に配置された発光層１３からの光が弱くなって出力が不十分になる場合がある。
　また、ｐ型電極１７のパッド部Ｐの直径Ｄ２が、上記範囲未満であるとワイヤーボンディングを行う際に支障を来たす恐れがある。また、ｐ型電極１７のパッド部Ｐの直径Ｄ２が、上記範囲を超えると、駆動電圧（順方向電圧（Ｖｆ））は低くなるが、ｐ型電極１７によって吸収される発光層１３から出力された光の量が多くなり、出力（発光出力（Ｐｏ））が不十分になる場合がある。
　また、ｎ型電極１８の中心１８ａと半導体層１０の中心１０ａとの距離Ｄ５が、上記範囲未満である（本発明においては、ｎ型電極１８の中心１８ａが、半導体層１０の中心よりもｐ型電極１７のパッド部Ｐに近づいた位置に配置された状態を意味する）と、駆動電圧（順方向電圧（Ｖｆ））は低くなるが、透明導電膜１５の面内に電流が十分に流れない領域が形成されやすくなり、出力が不十分になる場合がある。また、ｎ型電極１８の中心１８ａと半導体層１０の中心１０ａとの距離Ｄ５が、上記範囲を超えると、十分な出力（発光出力（Ｐｏ））が得られたとしても、透明導電膜１５の面内における電流拡散のムラが大きくなり、均一な発光が得られにくくなる。
　また、ｐ型電極１７の線状部Ｌの太さが、上記範囲未満であると、線状部Ｌを設けることによる駆動電圧（順方向電圧（Ｖｆ））の低下効果が不十分となる。また、ｐ型電極１７の線状部Ｌの太さが、上記範囲を超えると、ｐ型電極１７によって吸収される発光層１３から出力された光の量が多くなり、出力が不十分になる場合がある。
「半導体発光素子の製造方法」
　次に、本発明の半導体発光素子の製造方法として、図１および図２に示す半導体発光素子１の製造方法を例に挙げて説明する。
　図１および図２に示す半導体発光素子１を製造するには、まず、基板１１上に、ｎ型半導体層１２と発光層１３とｐ型半導体層１４とがこの順で積層されてなる半導体層１０を設ける。なお、基板１１とｎ型半導体層１２との間に基板１１側から中間層と下地層とを順次形成してもよい。
　半導体層１０の形成方法は、特に限定されず、例えば、ＭＯＣＶＤ（有機金属化学気相成長法）、ＨＶＰＥ（ハイドライド気相成長法）、ＭＢＥ（分子線エピタキシー法）などの方法を適用できる。
　半導体層１０がＧａＮ系化合物半導体である場合、膜厚制御性、量産性の観点からＭＯＣＶＤ法を用いることが好ましい。
　ＧａＮ系化合物半導体の形成方法としてＭＯＣＶＤ法を用いる場合、キャリアガスとして水素（Ｈ２）または窒素（Ｎ２）などを用いることができ、ＩＩＩ族原料であるＧａ源としてトリメチルガリウム（ＴＭＧ）またはトリエチルガリウム（ＴＥＧ）、Ａｌ源としてトリメチルアルミニウム（ＴＭＡ）またはトリエチルアルミニウム（ＴＥＡ）、Ｉｎ源としてトリメチルインジウム（ＴＭＩ）またはトリエチルインジウム（ＴＥＩ）、Ｖ族原料であるＮ源としてアンモニア（ＮＨ３）、ヒドラジン（Ｎ２Ｈ４）などを用いることができる。
　また、ＭＯＣＶＤ法を用いてＧａＮ系化合物半導体を形成する場合、ｎ型ドーパントとしてＳｉ原料であるモノシラン（ＳｉＨ４）またはジシラン（Ｓｉ２Ｈ６）や、Ｇｅ原料であるゲルマンガス（ＧｅＨ４）や、テトラメチルゲルマニウム（（ＣＨ３）４Ｇｅ）やテトラエチルゲルマニウム（（Ｃ２Ｈ５）４Ｇｅ）等の有機ゲルマニウム化合物などを用いることができる。
　また、ｐ型ドーパントとしてＭｇ原料であるビスシクロペンタジエニルマグネシウム（Ｃｐ２Ｍｇ）やビスエチルシクロペンタジエニルマグネシウム（ＥｔＣｐ２Ｍｇ）などを用いることができる。
　また、ＧａＮ系化合物半導体の形成方法としてＭＢＥ法を用いる場合、ｎ型ドーパントとして元素状のゲルマニウムを用いることができる。
　次に、公知のフォトリソグラフィー技術を用いて、ｐ型半導体層１４上のｐ型電極１７の平面形状に対応する領域に、スパッタ法やＣＶＤ法などを用いて絶縁層３９を形成する。
　次に、絶縁層３９の形成された半導体層１０上に、公知のフォトリソグラフィー技術を用いて、所定の形状の透光性電極１５を形成する。
　次に、公知のフォトリソグラフィー技術を用いて、絶縁層３９および透光性電極１５の形成された半導体層１０の一部をエッチングして切り欠くことにより、ｎ型電極１８を設けるべき所定の位置に、所定の形状でｎ型半導体層１２の露出面１２ａを露出させる。その後、ｎ型半導体層１２の露出面１２ａ上に所定の形状のｎ型電極１８を設ける。
　次いで、透光性電極１５上の所定の位置に所定の形状のｐ型電極１７を形成する。
　次に、保護膜１６を形成する。保護膜１６は、公知のフォトリソグラフィー技術及びリフトオフ技術を用いて、ｎ型電極１８とｐ型電極１７のパッド部Ｐの中心部を除く全域に、スパッタ法やＣＶＤ法などの緻密な膜ができる成膜方法を用いて形成することが好ましい。特に、保護膜１６の形成方法として、緻密な膜の得られるＣＶＤ法を用いることが好ましい。
　その後、保護層１６の形成された基板１１を分割（チップ化）することにより、図１および図２に示す半導体発光素子１が得られる。
　本実施形態の半導体発光素子１は、半導体層１０と透明導電膜１５との間に、平面視で少なくとも一部がｐ型電極１７と重なり合う絶縁層３９が備えられ、ｐ型電極１７が、パッド部Ｐと、パッド部Ｐから線状に延在する平面視環状の線状部Ｌとからなるものである。またｎ型電極１８が、平面視でｐ型電極１７のパッド部Ｐの中心１７ａと半導体層１０の中心１０ａとを通る直線Ｌ１上におけるｐ型電極１７の線状部Ｌに囲まれた内側の領域に配置され、ｎ型電極１８の中心１８ａとパッド部Ｐの中心１７ａとの間の距離Ｄ３が、パッド部Ｐの中心１７ａと半導体層１０の中心１０ａとの距離Ｄ４以上であるものである。従って、絶縁層３９の存在によって、ｐ型電極１７に吸収される発光層１３から出力された光の量を効果的に抑制できるとともに、透明導電膜１５における電流拡散の均一性に優れたものとなる。その結果、高い電流を印加した場合でも順方向電圧（ＶＦ）を十分に小さくすることができるとともに、高い出力が得られるものとなる。
　さらに、本実施形態の半導体発光素子１においては、絶縁層３９が反射効果を有するものであるので、絶縁層３９に反射されて半導体層１０に戻された反射光が、半導体層１０内で多重反射されて、例えば、半導体発光素子１の厚み方向に対して±３０°以下の光などの直進性の高い光とされて、透明導電膜１５を透過して出射されるものとなる。その結果、本実施形態の半導体発光素子１では、優れた光取り出し効率が得られ、高い出力が得られる。
「ランプ」
　次に、本発明のランプとして、図１および図２に示す半導体発光素子１を備えたランプを例に挙げて説明する。
　図３は、本発明のランプの一例を示した断面模式図である。図３に示すランプ５（ＬＥＤランプ）においては、図１および図２に示す半導体発光素子１がフレーム５１、５２にワイヤー５３、５４により接合され、透明な樹脂からなるモールド５５で砲弾型に封止されている。
　本実施形態のランプ５は、図１および図２に示す半導体発光素子１を用いて、例えば、以下に示す方法などにより製造できる。
　まず、半導体発光素子１を、２本のフレーム５１、５２の内の一方（図３ではフレーム５１）に樹脂等を用いて接着する。次に、半導体発光素子１のｐ型電極１７のパッド部Ｐ及びｎ型電極１８を、フレーム５１、５２と、金等からなるワイヤー５３、５４でそれぞれに接合し、半導体発光素子１を実装する。その後、半導体発光素子１の周辺を、モールド５５で封止することにより、ランプ５とする方法などにより得られる。
　なお、本発明のランプは、図３に示すランプ５に限定されるものではない。例えば、本発明のランプは、半導体発光素子１の発光色と蛍光体の発光色とが混色されることにより、白色光を出射するランプとされていてもよい。
　また、本発明のランプは、一般用途の砲弾型であってもよいし、携帯のバックライト用途のサイドビュー型、表示器に用いられるトップビュー型等であってもよい。
　本実施形態のランプ５は、図１および図２に示す半導体発光素子１を備えたものであるので、高い電流を印加した場合でも順方向電圧（ＶＦ）を十分に小さくすることができるとともに、高い出力が得られるランプとなる。
　また、本実施形態のランプ５を組み込んだバックライト、携帯電話、ディスプレイ、各種パネル類、コンピュータ、ゲーム機、照明などの電子機器や、それらの電子機器を組み込んだ自動車などの機械装置は、高い発光出力が得られる半導体発光素子１を備えたものとなる。特に、バックライト、携帯電話、ディスプレイ、ゲーム機、照明などのバッテリ駆動させる電子機器においては、高い発光出力が得られる半導体発光素子１を具備した優れた製品を提供することができるため、好ましい。
「実施例」
　以下に、本発明を、実施例を挙げて詳細に説明するが、本発明はこれらの実施例にのみ限定されるものではない。
（実験例１）
　以下に示す方法により、図１および図２に示す半導体発光素子１を製造した。
　まず、基板１１上に、スパッタ法を用いる公知の方法によりＡｌＮからなるバッファ層を形成し、次いで通常のＭＯＣＶＤ法を用いて、アンドープＧａＮからなる下地層と、Ｓｉドープｎ型ＧａＮからなるｎ型コンタクト層と、Ｉｎ０．０３Ｇａ０．９７Ｎからなるｎ型クラッド層とをこの順に積層して、ｎ型半導体層１２を形成した。
　次に、ｎ型半導体層１２上に、ＡｌｃＧａ１－ｃＮ障壁層とＧａＩｎＮ井戸層とを交互に６回積層し、最後にＡｌｃＧａ１－ｃＮ障壁層を積層することにより、多重量子井戸構造からなる発光層１３を形成した。
　次に、発光層１３上に、ＭｇドープＡｌＧａＮからなるｐ型クラッド層と、Ｍｇドープｐ型ＧａＮからなるｐ型コンタクト層とを積層することにより、ｐ型半導体層１４を形成した。
　これにより、基板１１上に、ｎ型半導体層１２と発光層１３とｐ型半導体層１４とからなる屈折率２．４の半導体層１０を形成した。
　次に、ｐ型半導体層１４上にスパッタ法により、膜厚１７０ｎｍのＳｉＯ２（屈折率１．４５）からなる絶縁層３９を、ｐ型半導体層１４上に設けられる予定のｐ型電極１７の平面形状に対応する領域に形成した。なお、ｐ型電極１７のパッド部Ｐと平面視で重なり合う絶縁層３９は、パッド部Ｐと同形とし、ｐ型電極１７の線状部Ｌと平面視で重なり合う部分の絶縁層３９の太さ（幅）は、１４μｍとした。
　次に、絶縁層３９の形成された半導体層１０上に、膜厚２５０ｎｍのＩＴＯ（屈折率２．０、比抵抗１×１０－４Ω・ｃｍ）からなる透明導電膜１５を形成した。
　続いて、フォトリソグラフィーの手法によりパターニングして、所定の領域の半導体層１０（ｐ型半導体層１４、発光層１３、ｎ型半導体層１２）の一部をエッチングして、ｎ型電極１８を設けるべき所定の位置を含む領域に、ｎ型コンタクト層からなる露出面１２ａを露出させた。
　次に、ｎ型コンタクト層からなる露出面１２ａに、ｎ型電極１８を形成した。その後、透光性電極１５上にｐ型電極１７を形成した。
　なお、ｎ型電極１８は、平面視でｐ型電極１７のパッド部Ｐの中心１７ａと半導体層１０の中心１０ａとを通る直線Ｌ１上であり、かつｐ型電極１７の線状部Ｌに囲まれた内側の領域であって、ｎ型電極１８の中心１８ａと半導体層１０の中心１０ａとの距離が０μｍである（すなわち、ｎ型電極の中心と半導体層の中心とが一致する）位置に形成した。
　また、ｎ型電極１８の平面形状は、ｎ型電極１８のｐ型電極１７のパッド部Ｐに対向する部分が、平面視でパッド部Ｐ側に凸の円弧からなる曲面１８ｂとされていて、それ以外の部分は矩形の半導体層１０の外形形状に沿って各辺が配置されてなる略矩形の形状とされているものとした。なお、ｎ型電極１８のｐ型電極１７のパッド部Ｐに対向する部分の曲面１８ｂは、パッド部Ｐの円形の半径と同じ長さの半径を有する半円とした。
　また、ｐ型電極１７としては、絶縁層３９の平面形状と同形で、絶縁層３９と平面視で重なり合う平面形状であって、直径（図１に示される符号Ｄ２）９０μｍの平面視円形のパッド部Ｐと、パッド部Ｐから線状に延在する平面視環状の線状部Ｌとからなるものを形成した。なお、線状部Ｌとしては、線状部Ｌの外側縁部と半導体層１０の縁部との間の距離Ｄ１が３６μｍであり、線状部Ｌの太さが４μｍであるものを形成した。
　また、ｐ型電極１７としては、窒化タンタルからなる第１の層、Ｐｔからなる第２の層、Ａｕからなる第３の層を順に積層してなる３層構造のものを形成した。
　ｎ型電極１８としては、Ａｌからなる第１の層、Ｔｉからなる第２の層、Ａｕからなる第３の層を順に積層してなる３層構造のものを形成した。
　次に、基板１１上のｐ型電極１７のパッド部Ｐ及びｎ型電極１８の中心部を除く全域に、ＣＶＤ法を用いてＳｉＯ２からなる保護膜１６を形成した。
　その後、保護層１６の形成された基板１１を分割（チップ化）することにより、半導体層１０の一辺の長さが５００μｍの平面視正方形である図１および図２に示す実験例１の半導体発光素子１を得た。
（実験例２）
　ｎ型電極１８の、ｐ型電極１７のパッド部Ｐに対向する部分の曲面１８ｂを構成する円弧の半径を、パッド部Ｐの半径より小さくした（円弧の半径を４０μｍ）。また、ｎ型電極１８の、ｐ型電極１７のパッド部Ｐとは反対側の、すなわち対向していない部分を構成する正方形の辺も小さくし（辺の長さを８０μｍ）、実験例１のｎ型電極１８と相似形にした。ｎ型電極１８の大きさを変えたこと以外は、実験例１と同様にして実験例２の半導体発光素子を得た。
（実験例３）
　パッド部Ｐの形状に対応する領域に形成された絶縁層３９の平面形状を直径１００μｍの平面視円形とし、ｎ型電極１８の曲面１８ｂを構成する円弧の半径を５０μｍとしたこと以外は、実験例１と同様にして実験例３の半導体発光素子を得た。なお、ｎ型電極１８の形状は実験例１と相似形である。
　実験例１～実験例３の構造上の特徴を表１にまとめた。
　なお、表１において、「曲面」とは、ｎ型電極１８のｐ型電極１７のパッド部Ｐに対向する部分に形成された、平面視でパッド部Ｐ側に凸の曲面１８ｂを意味し、「曲面の半径」とは、曲面１８ｂを構成する円弧の半径を意味する。また、「Ｄ１」とは、線状部Ｌの外側縁部と半導体層１０の縁部との間の距離を意味し、「Ｄ５」とは、ｎ型電極１８の中心１８ａと半導体層１０の中心１０ａとの距離を意味する。また、「パッド部Ｐ下の大きさ」とは、ｐ型電極１７のパッド部Ｐと平面視で重なり合う平面視円形の絶縁層３９の直径を意味し、「線状部下の太さ」とは、ｐ型電極１７の線状部Ｌと平面視で重なり合う絶縁層３９の太さを意味する。
Figure JPOXMLDOC01-appb-T000001
　このようにして得られた実験例１～実験例３の半導体発光素子について、プローブ針による通電で印加電流２０ｍＡ～１８０ｍＡの範囲における順方向電圧（ＶＦ）を測定した。
　また、実験例１～実験例３の半導体発光素子について、ＴＯ－１８缶パッケージに実装し、テスターによって印加電流２０ｍＡ～１８０ｍＡの範囲における発光出力（Ｐｏ）を測定した。
　その結果を図４に示す。
　図４Ａは、実験例１～実験例３の半導体発光素子の電流（ｍＡ）と順方向電圧（ＶＦ）との関係とを示したグラフであり、図４Ｂは、実験例１～実験例３の半導体発光素子の電流（ｍＡ）と発光出力（Ｐｏ）との関係とを示したグラフである。
　図４Ａに示すように、曲面の半径が大きいものほど（実験例３）、順方向電圧（ＶＦ）が小さくなっており、電流（ｍＡ）が大きいほど、曲面の半径による順方向電圧（ＶＦ）の差が大きくなっている。
　また、図４Ｂに示すように、曲面の半径が小さいもの（実験例２）ほど、発光出力（Ｐｏ）が大きくなっている。
（実験例４）
　ｎ型電極１８の中心１８ａと半導体層１０の中心１０ａとの距離（Ｄ５）を－３５μｍ（すなわち、ｎ型電極１８の中心１８ａが半導体層１０の中心１０ａから３５μｍ分、ｐ型電極１７のパッド部Ｐに近づいた位置に配置されたもの）としたこと以外は、実験例１と同様にして実験例４の半導体発光素子を得た。
（実験例５）
　ｎ型電極１８の中心１８ａと半導体層１０の中心１０ａとの距離（Ｄ５）を＋８０μｍ（すなわち、ｎ型電極１８の中心１８ａが半導体層１０の中心１０ａから８０μｍ分、ｐ型電極１７のパッド部Ｐから遠ざかる位置に配置されたもの）としたこと以外は、実験例１と同様にして実験例５の半導体発光素子を得た。
　実験例４、実験例５の構造上の特徴を表１にまとめた。
　このようにして得られた実験例４～実験例５の半導体発光素子について、実験例１と同様にして印加電流２０ｍＡ～１８０ｍＡの範囲における順方向電圧（ＶＦ）を測定するとともに、印加電流２０ｍＡ～１８０ｍＡの範囲における発光出力（Ｐｏ）を測定した。
　その結果を図５に示す。
　図５Ａは、実験例１、実験例４、実験例５の半導体発光素子の電流（ｍＡ）と順方向電圧（ＶＦ）との関係とを示したグラフであり、図５Ｂは、実験例１、実験例４、実験例５の半導体発光素子の電流（ｍＡ）と発光出力（Ｐｏ）との関係とを示したグラフである。
　図５Ａに示すように、ｎ型電極１８とｐ型電極１７のパッド部Ｐとが近い方（実験例４）が、順方向電圧（ＶＦ）が小さくなる傾向が確認でき、電流（ｍＡ）が大きいほど、ｎ型電極１８とｐ型電極１７のパッド部Ｐとの距離による順方向電圧（ＶＦ）の差が大きくなっている。
　また、図５Ｂに示すように、ｎ型電極１８とｐ型電極１７のパッド部Ｐとが遠いほど（実験例５）、発光出力（Ｐｏ）が大きくなっており、電流（ｍＡ）が大きいほど、ｎ型電極１８とｐ型電極１７のパッド部Ｐとの距離による発光出力（Ｐｏ）の差が大きくなっている。
（実験例６）
　ｐ型電極１７の線状部Ｌの太さを８μｍとし、線状部Ｌと重なり合う領域に形成された絶縁層３９の太さを１８μｍとしたこと以外は、実験例１と同様にして実験例６の半導体発光素子を得た。
（実験例７）
　ｐ型電極１７の線状部Ｌの太さを１３μｍとし、線状部Ｌと重なり合う領域に形成された絶縁層３９の太さを２３μｍとしたこと以外は、実験例１と同様にして実験例７の半導体発光素子を得た。
　実験例５、実験例７の構造上の特徴を表１にまとめた。
　このようにして得られた実験例６～実験例７の半導体発光素子について、実験例１と同様にして印加電流２０ｍＡ～１８０ｍＡの範囲における順方向電圧（ＶＦ）を測定するとともに、印加電流２０ｍＡ～１８０ｍＡの範囲における発光出力（Ｐｏ）を測定した。
　その結果を図６に示す。
　図６Ａは、実験例１、実験例６、実験例７の半導体発光素子の電流（ｍＡ）と順方向電圧（ＶＦ）との関係とを示したグラフであり、図６Ｂは、実験例１、実験例６、実験例７の半導体発光素子の電流（ｍＡ）と発光出力（Ｐｏ）との関係とを示したグラフである。
　図６Ａに示すように、ｐ型電極１７の線状部Ｌの太さが太いものほど（実験例７）、順方向電圧（ＶＦ）が小さくなっており、電流（ｍＡ）が大きいほど、線状部Ｌの太さによる順方向電圧（ＶＦ）の差が大きくなっている。
　また、図６Ｂに示すように、ｐ型電極１７の線状部Ｌの太さが４μｍである実験例１とｐ型電極１７の線状部Ｌの太さが８μｍである実験例６では、ｐ型電極１７の線状部Ｌの太さが１３μｍである実験例７と比較して、発光出力（Ｐｏ）が大きくなっている。
（比較例１）
　図７は比較例１の半導体発光素子の一例を示した平面図であり、図８は図７に示す半導体発光素子のＢ－Ｂ’線における断面図である。図７および図８に示す比較例１の半導体発光素子は、ｐ型電極１７に線状部Ｌを設けず、ｎ型電極１８０をパッド部８Ｐと線状部８Ｌとからなるものとしたことと、絶縁層を設けなかったこと以外は実験例１と同様にして、製造したものである。
　なお、比較例１においては、ｎ型電極１８０の線状部８Ｌの外側縁部と半導体層１０の縁部との間の距離を３６μｍとし、ｐ型電極１７０の中心と半導体層の中心との距離を０μｍとした。また、図７および図８において、図１および図２に示す半導体発光素子と同じ部材については、同じ符号を付し、説明を省略する。
　比較例１の半導体発光素子について、実験例１と同様にして印加電流２０ｍＡ～１８０ｍＡの範囲における発光出力（Ｐｏ）を測定した。
　その結果、比較例１の半導体発光素子の発光出力（Ｐｏ）は、実験例１の半導体発光素子よりも約１０％低かった。
　高い電流を印加した場合における出力を向上させた半導体発光素子を提供できる。
１　半導体発光素子
５　ランプ
１０　半導体層
１０ａ　半導体層の中心
１１　基板
１２　ｎ型半導体層
１２ａ　ｎ型半導体層の露出面
１３　発光層
１４　ｐ型半導体層
１５　透明導電膜
１６　保護膜
１７　ｐ型電極
１７ａ　ｐ型電極のパッド部の中心
１８　ｎ型電極
１８ａ　ｎ型電極の中心
１８ｂ　曲面
３９　絶縁層（光反射層）
５１、５２　フレーム
５３、５４　ワイヤー
５５　モールド
１７０　ｐ型電極
１８０　ｎ型電極
Ｄ１　ｐ型電極の線状部の外側縁部と半導体層の縁部との距離
Ｄ２　ｐ型電極のパッド部の直径
Ｄ３　パッド部とｎ型電極との間の距離
Ｄ４　パッド部の中心と半導体層の中心との距離
Ｄ５　ｎ型電極の中心と半導体層の中心との距離
Ｐ、８Ｐ　ｐ型電極のパッド部
Ｌ、８Ｌ　ｐ型電極の線状部
Ｌ１　直線
Ｐｏ　発光出力
Ｖｆ　順方向電圧

Claims (9)

  1. 　基板上に、ｎ型半導体層と発光層とｐ型半導体層とを有する半導体層と、
    　前記半導体層の一部を切り欠くことにより露出された前記ｎ型半導体層の露出面上に設けられたｎ型電極と、
    　前記半導体層上に設けられた透明導電膜と、
    　前記透明導電膜上に設けられたｐ型電極とが備えられ、
    　前記半導体層と前記透明導電膜との間に、平面視で少なくとも一部が前記ｐ型電極と重なり合う光反射層が備えられ、
    　前記ｐ型電極が、パッド部と、前記パッド部から線状に延在する平面視環状の線状部とからなる電極であり、
    　前記ｎ型電極が、平面視で前記パッド部の中心と前記半導体層の中心とを通る直線上であって、かつ前記線状部に囲まれた内側の領域に配置され、前記ｎ型電極の中心と前記パッド部の中心との間の距離が、前記パッド部の中心と前記半導体層の中心との距離以上であることを特徴とする半導体発光素子。
  2. 　前記線状部が、一部分断されていることを特徴とする請求項１に記載の半導体発光素子。
  3. 　前記ｎ型電極の前記パッド部に対向する部分の形状が、平面視で前記パッド部側に凸の曲面とされていることを特徴とする請求項１に記載の半導体発光素子。
  4. 　光反射層が絶縁材料からなるものであることを特徴とする請求項１に記載の半導体発光素子。
  5. 　前記半導体層の屈折率が、１．９～２．６の範囲であり、
    　前記透明導電膜の屈折率が、１．９～２．２の範囲であり、
    　前記光反射層がＳｉＯ２からなることを特徴とする請求項１に記載の半導体発光素子。
  6. 　前記半導体層が、辺の長さが４５０μｍ～１．５ｍｍの範囲の平面視矩形であり、
    　前記線状部の太さが、０．１μｍ～２０μｍの範囲であることを特徴とする請求項１に記載の半導体発光素子。
  7. 　請求項１に記載の半導体発光素子を備えることを特徴とするランプ。
  8. 　請求項７に記載のランプが組み込まれていることを特徴とする電子機器。
  9. 　請求項８に記載の電子機器が組み込まれていることを特徴とする機械装置。
PCT/JP2011/065385 2010-07-09 2011-07-05 半導体発光素子およびランプ、電子機器、機械装置 WO2012005252A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US13/809,121 US8835966B2 (en) 2010-07-09 2011-07-05 Semiconductor light-emitting element, lamp, electronic device and machine

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010156773A JP2012019140A (ja) 2010-07-09 2010-07-09 半導体発光素子およびランプ、電子機器、機械装置
JP2010-156773 2010-07-09

Publications (1)

Publication Number Publication Date
WO2012005252A1 true WO2012005252A1 (ja) 2012-01-12

Family

ID=45441230

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/065385 WO2012005252A1 (ja) 2010-07-09 2011-07-05 半導体発光素子およびランプ、電子機器、機械装置

Country Status (4)

Country Link
US (1) US8835966B2 (ja)
JP (1) JP2012019140A (ja)
TW (1) TWI446598B (ja)
WO (1) WO2012005252A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102593113B (zh) * 2011-01-10 2015-04-01 展晶科技(深圳)有限公司 发光二极管封装结构
CN105047783B (zh) * 2015-05-31 2018-04-13 厦门大学 一种氮化物半导体发光器件及其制备方法
KR102455091B1 (ko) * 2016-02-16 2022-10-14 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광 소자 및 이를 포함하는 발광 소자 패키지
WO2017135763A1 (ko) * 2016-02-05 2017-08-10 엘지이노텍 주식회사 발광소자 및 이를 포함하는 발광소자 패키지
KR102443694B1 (ko) * 2016-03-11 2022-09-15 삼성전자주식회사 전류 확산 특성 및 광 추출 효율을 향상시킬 수 있는 발광 소자
JP6976039B2 (ja) * 2016-05-17 2021-12-01 ローム株式会社 半導体発光素子
JP6119906B2 (ja) * 2016-05-26 2017-04-26 日亜化学工業株式会社 発光素子
JP6319371B2 (ja) * 2016-07-21 2018-05-09 日亜化学工業株式会社 半導体発光素子
US20190189850A1 (en) * 2017-12-19 2019-06-20 Epistar Corporation Light-emitting device

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10163531A (ja) * 1996-11-26 1998-06-19 Nichia Chem Ind Ltd 周縁に電極を有する発光ダイオード
JP2002094118A (ja) * 2000-09-04 2002-03-29 Samsung Electro Mech Co Ltd 電流密度分散用電極構造を備えた青色発光素子
JP2003069074A (ja) * 2001-08-14 2003-03-07 Shurai Kagi Kofun Yugenkoshi 半導体装置
WO2006006555A1 (ja) * 2004-07-12 2006-01-19 Rohm Co., Ltd. 半導体発光素子
JP2006128296A (ja) * 2004-10-27 2006-05-18 Kyocera Corp 発光素子およびそれを用いた照明装置
JP2006156590A (ja) * 2004-11-26 2006-06-15 Mitsubishi Cable Ind Ltd 発光ダイオード
JP2008300719A (ja) * 2007-06-01 2008-12-11 Nichia Corp 半導体発光素子およびその製造方法
JP2009010280A (ja) * 2007-06-29 2009-01-15 Nichia Corp 半導体発光素子
JP2009049267A (ja) * 2007-08-22 2009-03-05 Toshiba Corp 半導体発光素子及びその製造方法
WO2010024375A1 (ja) * 2008-08-29 2010-03-04 日亜化学工業株式会社 半導体発光素子及び半導体発光装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3841460B2 (ja) 1995-03-13 2006-11-01 豊田合成株式会社 半導体光素子
JP2002319704A (ja) 2001-04-23 2002-10-31 Matsushita Electric Works Ltd Ｌｅｄチップ
TW521445B (en) 2002-02-01 2003-02-21 United Epitaxy Co Ltd LED having composite upper electrode
KR100833309B1 (ko) * 2006-04-04 2008-05-28 삼성전기주식회사 질화물계 반도체 발광소자
JP5023691B2 (ja) * 2006-12-26 2012-09-12 日亜化学工業株式会社 半導体発光素子
JP2011009502A (ja) * 2009-06-26 2011-01-13 Showa Denko Kk 発光素子、その製造方法、ランプ、電子機器及び機械装置

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10163531A (ja) * 1996-11-26 1998-06-19 Nichia Chem Ind Ltd 周縁に電極を有する発光ダイオード
JP2002094118A (ja) * 2000-09-04 2002-03-29 Samsung Electro Mech Co Ltd 電流密度分散用電極構造を備えた青色発光素子
JP2003069074A (ja) * 2001-08-14 2003-03-07 Shurai Kagi Kofun Yugenkoshi 半導体装置
WO2006006555A1 (ja) * 2004-07-12 2006-01-19 Rohm Co., Ltd. 半導体発光素子
JP2006128296A (ja) * 2004-10-27 2006-05-18 Kyocera Corp 発光素子およびそれを用いた照明装置
JP2006156590A (ja) * 2004-11-26 2006-06-15 Mitsubishi Cable Ind Ltd 発光ダイオード
JP2008300719A (ja) * 2007-06-01 2008-12-11 Nichia Corp 半導体発光素子およびその製造方法
JP2009010280A (ja) * 2007-06-29 2009-01-15 Nichia Corp 半導体発光素子
JP2009049267A (ja) * 2007-08-22 2009-03-05 Toshiba Corp 半導体発光素子及びその製造方法
WO2010024375A1 (ja) * 2008-08-29 2010-03-04 日亜化学工業株式会社 半導体発光素子及び半導体発光装置

Also Published As

Publication number Publication date
US20130113012A1 (en) 2013-05-09
US8835966B2 (en) 2014-09-16
TW201210090A (en) 2012-03-01
TWI446598B (zh) 2014-07-21
JP2012019140A (ja) 2012-01-26

Similar Documents

Publication Publication Date Title
WO2012005252A1 (ja) 半導体発光素子およびランプ、電子機器、機械装置
KR100993085B1 (ko) 발광 소자, 발광 소자 패키지 및 라이트 유닛
JP5719110B2 (ja) 発光素子
TWI460888B (zh) 發光裝置
JP4899825B2 (ja) 半導体発光素子、発光装置
KR101324442B1 (ko) Ⅰⅰⅰ족 질화물 반도체 발광 소자 및 그의 제조 방법, 및 램프
JP5479384B2 (ja) 発光素子、発光素子パッケージ及び照明システム
JP5858633B2 (ja) 発光素子、発光素子パッケージ
JP2013058729A (ja) 発光素子
KR20110126435A (ko) 질화물 반도체 발광소자
CN102194847B (zh) 发光器件、发光器件封装、发光器件的制造方法及照明系统
JP2011009502A (ja) 発光素子、その製造方法、ランプ、電子機器及び機械装置
JP2011129922A (ja) 発光素子、発光素子の製造方法、発光素子パッケージ及び照明システム
KR20120111364A (ko) 발광 소자 및 발광 소자 패키지
JP2012124321A (ja) 半導体発光素子、ランプおよび半導体発光素子の製造方法
KR101877396B1 (ko) 발광소자
JP5947520B2 (ja) 発光素子、照明システム
JP2007073789A (ja) 半導体発光素子用電極
US20130146906A1 (en) Ultraviolet semiconductor light emitting device
JP2013258177A (ja) Ｉｉｉ族窒化物半導体発光素子
KR101778159B1 (ko) 발광소자 및 발광소자 패키지
JP5381680B2 (ja) 半導体発光素子、半導体発光素子の製造方法、ランプ、電子機器及び機械装置
JP5652358B2 (ja) 半導体発光素子、ランプおよび半導体発光素子の製造方法
KR20130043708A (ko) 발광소자
JP2014007181A (ja) Ｉｉｉ族窒化物半導体発光素子およびその製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11803586

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 13809121

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 11803586

Country of ref document: EP

Kind code of ref document: A1