JP7531089B2 - 画像表示装置の製造方法および画像表示装置 - Google Patents

画像表示装置の製造方法および画像表示装置 Download PDF

Info

Publication number
JP7531089B2
JP7531089B2 JP2020157907A JP2020157907A JP7531089B2 JP 7531089 B2 JP7531089 B2 JP 7531089B2 JP 2020157907 A JP2020157907 A JP 2020157907A JP 2020157907 A JP2020157907 A JP 2020157907A JP 7531089 B2 JP7531089 B2 JP 7531089B2
Authority
JP
Japan
Prior art keywords
light
insulating film
layer
wiring
wiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020157907A
Other languages
English (en)
Other versions
JP2022051428A (ja
Inventor
肇 秋元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Corp
Original Assignee
Nichia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Corp filed Critical Nichia Corp
Priority to JP2020157907A priority Critical patent/JP7531089B2/ja
Publication of JP2022051428A publication Critical patent/JP2022051428A/ja
Application granted granted Critical
Publication of JP7531089B2 publication Critical patent/JP7531089B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Led Device Packages (AREA)

Description

本発明の実施形態は、画像表示装置の製造方法および画像表示装置に関する。
高輝度、広視野角、高コントラストで低消費電力の薄型の画像表示装置の実現が望まれている。このような市場要求に対応するように、自発光素子を利用した表示装置の開発が進められている。
自発光素子として、微細発光素子であるマイクロＬＥＤを用いた表示装置の登場が期待されている。マイクロＬＥＤを用いた表示装置の製造方法として、個々に形成されたマイクロＬＥＤを駆動回路に順次転写する方法が紹介されている。しかしながら、フルハイビジョンや４Ｋ、８Ｋ等と高画質になるにつれて、マイクロＬＥＤの素子数が多くなると、多数のマイクロＬＥＤを個々に形成して、駆動回路等を形成した基板に順次転写するのでは、転写工程に膨大な時間を要する。さらに、マイクロＬＥＤと駆動回路等との接続不良等が発生し、歩留りの低下を生じるおそれがある。
Ｓｉ基板上に発光層を含む半導体層を成長させ、半導体層に電極を形成した後、駆動回路が形成された回路基板に貼り合わせる技術が知られている（たとえば、特許文献１参照）。
特開２００２－１４１４９２号公報
本発明の一実施形態は、発光素子の転写工程を短縮し、歩留りを向上した画像表示装置の製造方法および画像表示装置を提供する。
本発明の一実施形態に係る画像表示装置の製造方法は、透光性基板の第１面上に形成された回路素子と、前記回路素子に接続された第１配線層と、前記回路素子および前記第１配線層を覆う第１絶縁膜と、を含む第１基板を準備する工程と、発光層を含む半導体層を準備する工程と、前記半導体層を、第１メタル層を介して第２基板に接合する工程と、前記半導体層を前記第１基板に貼り合わせる工程と、前記第２基板を除去する工程と、前記半導体層をエッチングして、前記第１絶縁膜上の発光面と前記発光面に対向して設けられた上面とを含む発光素子を形成する工程と、前記第１メタル層をエッチングして、前記上面を覆い前記上面に電気的に接続された電極を形成する工程と、前記第１絶縁膜、前記発光素子および前記電極を覆う第２絶縁膜を形成する工程と、前記第１絶縁膜および前記第２絶縁膜を貫通する第１ビアを形成する工程と、前記第２絶縁膜上に第２配線層を形成する工程と、を備える。前記第１ビアは、前記第１配線層と前記第２配線層との間に設けられ、前記第１配線層と前記第２配線層とを電気的に接続する。
本発明の一実施形態に係る画像表示装置の製造方法は、透光性基板の第１面上に形成された回路素子と、前記回路素子に接続された第１配線層と、前記回路素子および前記第１配線層を覆う第１絶縁膜と、を含む第１基板を準備する工程と、発光層を含む半導体層を準備する工程と、前記半導体層を前記第１基板に貼り合わせる工程と、前記半導体層を貼り合わせる工程の後に前記半導体層上に第２メタル層を形成する工程と、前記半導体層をエッチングして、前記第１絶縁膜上の発光面と前記発光面に対向する上面とを含む発光素子を形成する工程と、前記第２メタル層をエッチングして、前記上面を覆い前記上面に電気的に接続された電極を形成する工程と、前記第１絶縁膜、前記発光素子および前記電極を覆う第２絶縁膜を形成する工程と、前記第１絶縁膜および前記第２絶縁膜を貫通する第１ビアを形成する工程と、前記第２絶縁膜上に第２配線層を形成する工程と、を備える。前記第１ビアは、前記第１配線層と前記第２配線層との間に設けられ、前記第１配線層と前記第２配線層とを電気的に接続する。
本発明の一実施形態に係る画像表示装置は、第１面を有する光透過性部材と、前記第１面上に設けられた回路素子と、前記回路素子に電気的に接続された第１配線層と、前記第１面、前記回路素子および前記第１配線層を覆う第１絶縁膜と、前記第１絶縁膜上に発光面と前記発光面に対向する上面とを含む発光素子と、前記上面上を覆い前記上面に電気的に接続された電極と、前記第１絶縁膜、前記発光素子および前記電極を覆う第２絶縁膜と、前記第１絶縁膜および前記第２絶縁膜を貫通して設けられた第１ビアと、前記第２絶縁膜上に設けられた第２配線層と、を備える。前記第１ビアは、前記第１配線層と前記第２配線層との間に設けられ、前記第１配線層と前記第２配線層とを電気的に接続する。
本発明の一実施形態に係る画像表示装置は、第１面を有する光透過性部材と、前記第１面上に設けられた複数のトランジスタと、前記複数のトランジスタに電気的に接続された第１配線層と、前記第１面、前記複数のトランジスタおよび前記第１配線層を覆う第１絶縁膜と、前記第１絶縁膜上に、複数の発光領域を形成し得る発光面を含む第１半導体層と、前記第１半導体層上に設けられた複数の発光層と、前記複数の発光層上にそれぞれ設けられ、前記第１半導体層とは異なる導電形を有する複数の第２半導体層と、前記複数の第２半導体層上にそれぞれ設けられ前記複数の第２半導体層に電気的に接続された複数の電極と、前記第１絶縁膜、前記第１半導体層、前記複数の発光層、前記複数の第２半導体層および前記複数の電極を覆う第２絶縁膜と、前記第１絶縁膜および前記第２絶縁膜を貫通して設けられた複数の第１ビアと、前記第２絶縁膜上に設けられた第２配線層と、を備える。前記複数の第１ビアは、前記第１配線層と前記第２配線層との間に設けられ、前記第１配線層および前記第２配線層を電気的に接続する。
本発明の一実施形態に係る画像表示装置は、第１面を有する光透過性部材と、前記第１面上に設けられた回路素子と、前記回路素子に電気的に接続された第１配線層と、前記第１面、前記回路素子および前記第１配線層を覆う第１絶縁膜と、前記第１絶縁膜上に発光面と前記発光面に対向する上面とを含む複数の発光素子と、前記上面上を覆い前記上面に電気的に接続された複数の電極と、前記第１絶縁膜、前記複数の発光素子および前記複数の電極を覆う第２絶縁膜と、前記第１絶縁膜および前記第２絶縁膜を貫通して設けられた第１ビアと、前記第２絶縁膜上に設けられた第２配線層と、を備える。前記第１ビアは、前記第１配線層と前記第２配線層との間に設けられ、前記第１配線層と前記第２配線層とを電気的に接続する。
本発明の一実施形態によれば、発光素子の転写工程を短縮し、歩留りを向上した画像表示装置の製造方法が実現される。
本発明の一実施形態によれば、発光素子の転写工程を短縮し、歩留りを向上した画像表示装置が実現される。
第１の実施形態に係る画像表示装置の一部を例示する模式的な断面図である。 第１の実施形態の変形例に係る画像表示装置の一部を例示する模式的な断面図である。 第１の実施形態の画像表示装置を例示する模式的なブロック図である。 第１の実施形態の画像表示装置の一部を例示する模式的な平面図である。 第１の実施形態の画像表示装置の製造方法の一部を例示する模式的な断面図である。 第１の実施形態の画像表示装置の製造方法の一部を例示する模式的な断面図である。 第１の実施形態の画像表示装置の製造方法の一部を例示する模式的な断面図である。 第１の実施形態の画像表示装置の製造方法の一部を例示する模式的な断面図である。 第１の実施形態の画像表示装置の製造方法の一部を例示する模式的な断面図である。 第１の実施形態の画像表示装置の製造方法の一部を例示する模式的な断面図である。 第１の実施形態の画像表示装置の製造方法の一部を例示する模式的な断面図である。 第１の実施形態の画像表示装置の製造方法の一部を例示する模式的な斜視図である。 第１の実施形態の画像表示装置の一部を例示する模式的な断面図である。 第１の実施形態の画像表示装置の一部を例示する模式的な断面図である。 第１の実施形態の画像表示装置を例示する模式的な斜視図である。 第２の実施形態に係る画像表示装置の一部を例示する模式的な断面図である。 第２の実施形態の画像表示装置を例示する模式的なブロック図である。 第２の実施形態の画像表示装置の製造方法の一部を例示する模式的な断面図である。 第２の実施形態の画像表示装置の製造方法の一部を例示する模式的な断面図である。 第２の実施形態の画像表示装置の製造方法の一部を例示する模式的な断面図である。 第２の実施形態の画像表示装置の製造方法の一部を例示する模式的な断面図である。 第２の実施形態の画像表示装置の製造方法の一部を例示する模式的な断面図である。 第２の実施形態の画像表示装置の製造方法の一部を例示する模式的な断面図である。 第２の実施形態の画像表示装置の製造方法の一部を例示する模式的な断面図である。 第２の実施形態の画像表示装置の製造方法の一部を例示する模式的な断面図である。 第２の実施形態の画像表示装置の製造方法の一部を例示する模式的な断面図である。 第３の実施形態に係る画像表示装置の一部を例示する模式的な断面図である。 第３の実施形態の画像表示装置を例示する模式的なブロック図である。 第３の実施形態の画像表示装置の製造方法の一部を例示する模式的な断面図である。 第３の実施形態の画像表示装置の製造方法の一部を例示する模式的な断面図である。 第３の実施形態の画像表示装置の製造方法の一部を例示する模式的な断面図である。 第３の実施形態の画像表示装置の製造方法の一部を例示する模式的な断面図である。 第３の実施形態の画像表示装置の製造方法の一部を例示する模式的な断面図である。 第３の実施形態の画像表示装置の製造方法の一部を例示する模式的な断面図である。 第３の実施形態の画像表示装置の製造方法の一部を例示する模式的な断面図である。 第３の実施形態の画像表示装置の製造方法の一部を例示する模式的な断面図である。 第３の実施形態の画像表示装置の製造方法の一部を例示する模式的な断面図である。 第３の実施形態の画像表示装置の製造方法の一部を例示する模式的な断面図である。 第３の実施形態の画像表示装置の製造方法の一部を例示する模式的な断面図である。 第３の実施形態の画像表示装置の製造方法の一部を例示する模式的な断面図である。 第３の実施形態の画像表示装置を例示する模式的な斜視図である。 第４の実施形態に係る画像表示装置の一部を例示する模式的な断面図である。 第４の実施形態の画像表示装置の製造方法の一部を例示する模式的な断面図である。 第４の実施形態の画像表示装置の製造方法の一部を例示する模式的な断面図である。 第４の実施形態の画像表示装置の製造方法の一部を例示する模式的な断面図である。 第４の実施形態の画像表示装置の製造方法の一部を例示する模式的な断面図である。 第４の実施形態の画像表示装置の製造方法の一部を例示する模式的な断面図である。 第４の実施形態の画像表示装置の製造方法の一部を例示する模式的な断面図である。 第５の実施形態に係る画像表示装置の一部を例示する模式的な断面図である。 第５の実施形態の画像表示装置の一部を例示する模式的な断面図である。 第６の実施形態に係る画像表示装置の一部を例示する模式的な断面図である。 第６の実施形態の画像表示装置の一部を例示する模式的な断面図である。 第７の実施形態に係る画像表示装置を例示するブロック図である。 第７の実施形態の変形例に係る画像表示装置を例示するブロック図である。
以下、図面を参照しつつ、本発明の実施形態について説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して詳細な説明を適宜省略する。
（第１の実施形態）
図１は、本実施形態に係る画像表示装置の一部を例示する模式的な断面図である。
図１には、本実施形態の画像表示装置のサブピクセル２０の構成が模式的に示されている。本実施形態および後述する他の実施形態のうち第２の実施形態、第５の実施形態および第６の実施形態では、カラーフィルタを装着しない場合の例を示しているので、たとえば、これらをモノクロの画像表示装置等とする場合には、サブピクセルは、１つのピクセルとなる。本明細書では、１つのサブピクセルで１つのピクセルを形成する場合にも、複数のサブピクセルで１つのピクセルを形成する場合でも、１つの発光素子を含む発光要素をサブピクセルと呼ぶこととする。
以下では、ＸＹＺの３次元座標系を用いて説明することがある。発光素子１５０は、後述する図１１に示すように、２次元平面状に配列されている。発光素子１５０は、サブピクセル２０ごとに設けられている。サブピクセル２０が配列された２次元平面をＸＹ平面とする。サブピクセル２０は、Ｘ軸方向およびＹ軸方向に沿って配列されている。図１は、後述の図４のＡＡ'線における矢視断面を表しており、ＸＹ平面に垂直な複数の平面における断面を１つの平面上でつなげた断面図としている。他の図においても、図１のように、ＸＹ平面に垂直な複数の平面における断面図では、Ｘ軸およびＹ軸は図示されず、ＸＹ平面に垂直なＺ軸が示されている。つまり、これらの図では、Ｚ軸に垂直な平面がＸＹ平面とされている。
以下では、Ｚ軸の正方向を「上」や「上方」、Ｚ軸の負方向を「下」や「下方」のようにいうことがあるが、Ｚ軸に沿う方向は、必ずしも重力がかかる方向に限定するものではない。Ｚ軸に沿った方向の長さを高さということがある。
サブピクセル２０は、ＸＹ平面にほぼ平行な発光面１５１Ｓを有している。発光面１５１Ｓは、主として、ＸＹ平面に直交するＺ軸の負方向に向かって光を放射する面である。本実施形態および後述する変形例やすべての実施形態においては、発光面は、Ｚ軸の負方向に向かって光を放射する。
図１に示すように、画像表示装置のサブピクセル２０は、基板（光透過性部材）１０２と、トランジスタ（回路素子）１０３と、第１配線層１１０と、第１層間絶縁膜（第１絶縁膜）１１２と、発光素子１５０と、光反射性を有する電極１６５ａと、第２層間絶縁膜（第２絶縁膜）１５６と、ビア（第１ビア）１６１ｄと、第２配線層１６０と、を含む。
本実施形態では、基板１０２は、２つの面を有しており、一方の面１０２ａ上には、ＴＦＴ下層膜１０６が設けられている。ＴＦＴ下層膜１０６上には、トランジスタ１０３等の回路素子が形成されている。第１面１０２ａは、ＸＹ平面にほぼ平行な平坦面である。本実施形態の画像表示装置にカラーフィルタを設ける場合には、カラーフィルタは、基板１０２の他方の面１０２ｂ上に形成される。他方の面１０２ｂは、一方の面１０２ａに対向する面である。後述する他の実施形態についても、カラーフィルタを設けていない場合には、上述と同様に、基板の２つの面のうち発光素子が形成された面に対向する面にカラーフィルタを設けるようにしてもよい。基板１０２は、透光性基板であり、たとえばガラス基板である。
基板１０２上にＴＦＴ下層膜１０６を介して、回路１０１が形成され、回路１０１は、光透過性を有する第１層間絶縁膜１１２で覆われている。発光素子１５０は、第１層間絶縁膜１１２上に設けられている。発光素子１５０は、第１層間絶縁膜１１２を介して設けられたトランジスタ１０３によって駆動される。トランジスタ１０３は、薄膜トランジスタ（Thin Film Transistor、ＴＦＴ）である。ＴＦＴを含む回路素子を大型のガラス基板上に形成するプロセスは、液晶パネルや有機ＥＬパネル等の製造のために確立しており、既存のプラントを利用することができる利点がある。
以下、サブピクセル２０の構成について、詳細に説明する。
トランジスタ１０３は、ＴＦＴ下層膜１０６上に形成されている。ＴＦＴ下層膜１０６は、トランジスタ１０３の形成時に平坦性を確保するとともに、加熱処理時にトランジスタ１０３のＴＦＴチャネルを汚染等から保護するために設けられている。ＴＦＴ下層膜１０６は、ＳｉＯ２等の絶縁膜であり、光透過性を有している。
ＴＦＴ下層膜１０６上には、トランジスタ１０３のほか、他のトランジスタやキャパシタ等の回路素子が形成され、配線等によって回路１０１を構成している。たとえば、後述する図３において、トランジスタ１０３は、駆動トランジスタ２６に対応する。そのほか図３において、選択トランジスタ２４やキャパシタ２８等が回路素子である。回路１０１は、ＴＦＴチャネル１０４、絶縁層１０５、絶縁膜１０８、ビア１１１ｓ，１１１ｄおよび第１配線層１１０を含むものとする。
トランジスタ１０３は、この例では、ｐチャネルのＴＦＴである。トランジスタ１０３は、ＴＦＴチャネル１０４と、ゲート１０７と、を含む。ＴＦＴチャネル１０４は、好ましくは、低温ポリシリコン（Low Temperature Poly Silicon、ＬＴＰＳ）プロセスによって形成されている。ＬＴＰＳプロセスでは、ＴＦＴチャネル１０４は、ＴＦＴ下層膜１０６上に形成されたアモルファスＳｉの領域を多結晶化し、活性化することによって形成される。たとえば、アモルファスＳｉの領域の多結晶化、活性化には、レーザによるレーザアニーリングが用いられる。ＬＴＰＳプロセスによって形成されたＴＦＴは、十分高い移動度を有する。
ＴＦＴチャネル１０４は、領域１０４ｓ，１０４ｉ，１０４ｄを含む。領域１０４ｓ，１０４ｉ，１０４ｄは、いずれもＴＦＴ下層膜１０６上に設けられている。領域１０４ｉは、領域１０４ｓと領域１０４ｄとの間に設けられている。領域１０４ｓ，１０４ｄは、ホウ素イオン（Ｂ＋）もしくはフッ化ホウ素イオン（ＢＦ２＋）等のｐ形不純物がドープされており、ビア１１１ｓ，１１１ｄとオーミック接続されている。
絶縁層１０５は、ＴＦＴ下層膜１０６およびＴＦＴチャネル１０４上に設けられている。絶縁層１０５は、たとえばＳｉＯ２である。絶縁層１０５は、覆っている領域に応じてＳｉＯ２やＳｉ３Ｎ４等を含む多層の絶縁層であってもよい。絶縁層１０５は、光透過性を有するように十分薄く形成されている。
ゲート１０７は、絶縁層１０５を介して、ＴＦＴチャネル１０４上に設けられている。絶縁層１０５は、ＴＦＴチャネル１０４とゲート１０７とを絶縁するとともに、隣接する他の回路素子から絶縁するために設けられている。領域１０４ｓよりも低い電位がゲート１０７に印加されると、領域１０４ｉにチャネルが形成されることによって、領域１０４ｓ，１０４ｄ間に流れる電流を制御することができる。
ゲート１０７は、たとえば多結晶Ｓｉで形成されていてもよいし、Ｗ、Ｍｏ等の高融点金属で形成されていてもよい。ゲート１０７は、多結晶Ｓｉ膜によって形成される場合には、たとえばＣＶＤ等によって形成される。
絶縁膜１０８は、絶縁層１０５およびゲート１０７上に設けられている。絶縁膜１０８は、光透過性を有する絶縁材料で形成され、たとえばＳｉＯ２やＳｉ３Ｎ４等の無機膜である。好ましくは、絶縁膜１０８は、ＳｉＯ２およびＳｉ３Ｎ４等の積層膜である。絶縁膜１０８は、隣接して配置されたトランジスタ１０３等の回路素子を互いに分離するために設けられている。絶縁膜１０８は、第１配線層１１０を形成するのに支障のない程度の平坦度を有する面を提供する。
第１配線層１１０は、絶縁膜１０８上に設けられている。第１配線層１１０は、電位の異なり得る複数の配線を含むことができる。第１配線層１１０は、配線１１０ｓ，１１０ｄを含む。配線１１０ｓ，１１０ｄは、分離して形成されており、異なる電位に接続することができる。
図１以降の断面図においては、特に断らない限り、配線層を表す符号は、その配線層を構成する配線の横に表示されるものとする。
配線１１０ｓは、領域１０４ｓの上方に設けられている。配線１１０ｓは、たとえば後述する図３に示される電源線３に接続されている。配線１１０ｄは、領域１０４ｄの上方に設けられている。配線１１０ｄには、ビア１６１ｄの一端が接続されている。ビア１６１ｄの他端は、第２配線層１６０に接続されている。
ビア１１１ｓ，１１１ｄは、絶縁膜１０８および絶縁層１０５を貫通して設けられている。ビア１１１ｓは、配線１１０ｓと領域１０４ｓとの間に設けられ、配線１１０ｓおよび領域１０４ｓを電気的に接続している。ビア１１１ｄは、配線１１０ｄと領域１０４ｄとの間に設けられ、配線１１０ｄおよび領域１０４ｄを電気的に接続している。
配線１１０ｓは、ビア１１１ｓを介して、領域１０４ｓに接続されている。領域１０４ｓは、トランジスタ１０３のソース領域である。したがって、トランジスタ１０３のソース領域は、ビア１１１ｓおよび配線１１０ｓを介して、たとえば図３の回路の電源線３に電気的に接続される。
配線１１０ｄは、ビア１１１ｄを介して、領域１０４ｄに接続されている。領域１０４ｄは、トランジスタ１０３のドレイン領域である。したがって、トランジスタ１０３のドレイン領域は、ビア１１１ｄ、配線１１０ｄおよびビア１６１ｄを介して、第２配線層１６０に電気的に接続される。
第１層間絶縁膜１１２は、絶縁膜１０８および第１配線層１１０上を覆って設けられている。第１層間絶縁膜１１２は、光透過性を有する材料で形成されている。第１層間絶縁膜１１２は、たとえば、有機樹脂によって形成されており、有機透明樹脂である。第１層間絶縁膜１１２は、後述する製造方法において説明するように、発光層を有する半導体層を貼り合わせるための平坦化面１１２Ｆを提供する。
基板１０２、ＴＦＴ下層膜１０６、回路１０１および第１層間絶縁膜１１２は、駆動回路部１００を構成する。発光素子１５０は、駆動回路部１００上に設けられている。
発光素子１５０は、平坦化面１１２Ｆ上に設けられた発光面１５１Ｓを含む。発光素子１５０は、発光面１５１Ｓに対向して設けられた上面１５３Ｕを含む。この例では、発光面１５１Ｓおよび上面１５３ＵのＸＹ平面視での外周形状は、方形または長方形であり、発光素子１５０は、平坦化面１１２Ｆ上に発光面１５１Ｓを有する角柱状の素子である。角柱の断面は、５角形以上の多角形でもよい。発光素子１５０は、角柱状の素子に限らず、円柱状の素子であってもよい。
発光素子１５０は、ｎ形半導体層１５１と、発光層１５２と、ｐ形半導体層１５３と、を含む。ｎ形半導体層１５１、発光層１５２およびｐ形半導体層１５３は、発光面１５１Ｓから上面１５３Ｕに向かってこの順に積層されている。ｎ形半導体層１５１である発光面１５１Ｓは、平坦化面１１２Ｆに接して設けられている。したがって、発光素子１５０は、第１層間絶縁膜１１２、絶縁膜１０８、絶縁層１０５、ＴＦＴ下層膜１０６および基板１０２を介して、Ｚ軸の負方向に光を放射する。
ｎ形半導体層１５１は、接続部１５１ａを含む。接続部１５１ａは、平坦化面１１２Ｆ上をｎ形半導体層１５１から一方向に突出するように設けられている。接続部１５１ａの平坦化面１１２Ｆからの高さは、ｎ形半導体層１５１の平坦化面１１２Ｆからの高さと同じか、ｎ形半導体層１５１の平坦化面１１２Ｆからの高さよりも低い。接続部１５１ａは、ｎ形半導体層１５１の一部である。接続部１５１ａは、ビア１６１ｋの一端に接続されて、ｎ形半導体層１５１は、接続部１５１ａを介して、ビア１６１ｋに電気的に接続される。
発光素子１５０が角柱状の形状の場合には、発光素子１５０のＸＹ平面視の形状は、たとえばほぼ正方形または長方形である。発光素子１５０のＸＹ平面視の形状が方形を含む多角形の場合には、発光素子１５０の角部は丸くてもよい。発光素子１５０のＸＹ平面視の形状が円柱状の形状の場合には、発光素子１５０のＸＹ平面視の形状は、円形に限らず、たとえば楕円形であってもよい。平面視での発光素子の形状や配置等を適切に選定することによって、配線レイアウト等の自由度が向上する。
発光素子１５０には、たとえば、ＩｎＸＡｌＹＧａ１－Ｘ－ＹＮ（０≦Ｘ、０≦Ｙ、Ｘ＋Ｙ＜１）等の発光層を含む窒化ガリウム系化合物半導体が好適に用いられる。以下では、上述の窒化ガリウム系化合物半導体を、単に窒化ガリウム（ＧａＮ）と呼ぶことがある。本発明の一実施形態における発光素子１５０は、いわゆる発光ダイオードである。発光素子１５０が発光する光の波長は、近紫外域から可視光域の範囲の波長であればよく、たとえば４６７ｎｍ±２０ｎｍ程度である。発光素子１５０が発光する光の波長は、４１０ｎｍ±２０ｎｍ程度の青紫発光としてもよい。発光素子１５０が発光する光の波長は、上述の値に限らず、適切なものとすることができる。
光反射性を有する電極１６５ａは、上面１５３Ｕ上にわたって設けられている。電極１６５ａは、上面１５３Ｕと接続部１６１ａの一端との間に設けられている。電極１６５ａは、遮光性を有する導電材料で形成されており、遮光性を発揮するように十分な厚さで形成されている。電極１６５ａは、ｐ形半導体層１５３とオーミック接続を実現する。電極１６５ａは、光反射性を有する金属材料等によって形成されており、発光素子１５０の上方への放射光や散乱光を発光面１５１Ｓ側に反射する。これによって、発光素子１５０では、実質的な発光効率が向上される。
第２層間絶縁膜１５６は、平坦化面１１２Ｆ、発光素子１５０および電極１６５ａを覆っている。第２層間絶縁膜１５６は、隣接して配置された発光素子１５０を分離する。第２層間絶縁膜１５６は、隣接して配置された発光素子１５０に設けられた電極１６５ａも分離する。第２層間絶縁膜１５６は、発光素子１５０を覆うことによって、周囲環境から、発光素子１５０を保護する。第２層間絶縁膜１５６の表面は、層間絶縁膜１５６上に第２配線層１６０が形成できる程度の平坦性があればよい。
第２層間絶縁膜１５６は、有機絶縁材料によって形成されている。第２層間絶縁膜１５６に用いられる有機絶縁材料は、好ましくは白色樹脂である。第２層間絶縁膜１５６を白色樹脂とすることによって、発光素子１５０の横方向の出射光や、発光面１５１Ｓと平坦化面１１２Ｆとの界面等に起因する戻り光を反射することができる。そのため、発光素子１５０の発光効率は、実質的に向上される。
白色樹脂は、ＳＯＧ（Spin On Glass）等のシリコン系樹脂やノボラック型フェノール系樹脂等の透明樹脂に、ミー（Mie）散乱効果を有する散乱性微粒子を分散させることによって形成される。散乱性微粒子は、無色または白色であり、発光素子１５０が発光する光の波長の１／１０程度から数倍程度の直径を有する。好適に用いられる散乱性微粒子は、光の波長の１／２程度の直径を有する。たとえば、このような散乱性微粒子としては、ＴｉＯ２、Ａｌ２Ｏ３、ＺｎＯ等が挙げられる。
白色樹脂は、透明樹脂内に分散された多数の微細な空孔などを活用することによっても、形成されることができる。第１層間絶縁膜１１２を白色化する場合には、ＳＯＧ等に重ねて、たとえば、ＡＬＤ（Atomic-Layer-Deposition）やＣＶＤで形成されたＳｉＯ２膜等を用いてもよい。
第２層間絶縁膜１５６は、黒色樹脂であってもよい。第２層間絶縁膜１５６を黒色樹脂とすることによって、サブピクセル２０内における光の散乱が抑制され、迷光がより効果的に抑制される。迷光が抑制された画像表示装置は、よりシャープな画像を表示することが可能である。
第２配線層１６０は、第２層間絶縁膜１５６上に設けられている。第２配線層１６０は、電位の異なり得る複数の配線を含むことができる。第２配線層１６０は、配線１６０ｋ，１６０ａを含む。配線１６０ｋ，１６０ａは、分離して形成されており、異なる電位に接続することができる。
配線１６０ｋの一部は、接続部１５１ａの上方に設けられている。配線１６０ｋの他の一部は、たとえば図３の回路の接地線４に接続される。配線１６０ａの一部は、上面１５３Ｕの上方に設けられている配線１６０ａと上面１５３Ｕとの間に接続部１６１ａが設けられており、上面１５３Ｕは、接続部１６１ａによって配線１６０ａに接続されている。配線１６０ａの他の一部は、配線１１０ｄの上方に設けられている。
ビア１６１ｄは、第２層間絶縁膜１５６および第１層間絶縁膜１１２を貫通して配線１１０ｄに達するように設けられている。ビア１６１ｄは、配線（第１配線）１６０ａと配線１１０ｄとの間に設けられ、配線１６０ａと配線１１０ｄとを電気的に接続する。したがって、ｐ形半導体層１５３は、電極１６５ａ、接続部１６１ａ、配線１６０ａ、ビア１６１ｄ、配線１１０ｄおよびビア１１１ｄを介して、トランジスタ１０３のドレイン領域に電気的に接続されている。
ビア（第２ビア）１６１ｋは、第２層間絶縁膜１５６を貫通し接続部１５１ａに達するように設けられている。ビア１６１ｋは、配線（第２配線）１６０ｋと接続部１５１ａとの間に設けられ、配線１６０ｋと接続部１５１ａとを接続する。したがって、ｎ形半導体層１５１は、接続部１５１ａ、ビア１６１ｋおよび配線１６０ｋを介して、たとえば図３の回路の接地線４に電気的に接続される。
配線層１１０、接続部１６１ａおよびビア１１１ｓ，１１１ｄ，１６１ｋ，１６１ｄは、たとえばＡｌやＡｌの合金、ＡｌとＴｉ等との積層膜等によって形成されている。たとえば、ＡｌとＴｉの積層膜では、Ｔｉの薄膜上にＡｌが積層され、さらにＡｌ上にＴｉが積層されている。
外部の環境から保護するために、これらを覆う保護層を、第２層間絶縁膜１５６および第２配線層１６０上にわたって設けるようにしてもよい。
図２は、本実施形態の変形例に係る画像表示装置の一部を例示する模式的な断面図である。
図２の変形例では、第１配線層１１０を構成する配線１１０ｓ，１１０ｄの形状が第１の実施形態の場合と相違する。他の構成要素は、第１の実施形態の場合と同じである。同一の構成要素には、同一の符号を付して詳細な説明を適宜省略する。
図２に示すように、変形例の画像表示装置は、サブピクセル２０ａを含む。サブピクセル２０ａは、第１配線層１１０を含んでいる。第１配線層１１０は、配線１１０ｓ１，１１０ｄ１を含む。配線１１０ｓ１は、ビア１１１ｓを介して、トランジスタ１０３のソース領域に接続されており、たとえば後述の図３の回路の電源線３に接続される。配線１１０ｄ１は、ビア１１１ｄを介して、トランジスタのドレイン領域に接続されており、ビア１６１ｄを介して、配線１６０ａに接続されている。
配線１１０ｓ１，１１０ｄ１は、このような回路接続機能のほか、ＴＦＴチャネル１０４を遮光する第１部分として機能する。すなわち、第１部分は、配線１１０ｓ１，１１０ｄ１のうち少なくとも一方が、トランジスタ１０３のＴＦＴチャネル１０４を覆うように設けられており、発光素子１５０からの光を遮光する。配線１１０ｓ１，１１０ｄ１が第１部分としてＴＦＴチャネル１０４を覆い、あるいは、配線１１０ｓ１が単独で第１部分としてＴＦＴチャネルを覆うことができ、配線１１０ｄ１が単独で第１部分としてＴＦＴチャネル１０４を覆うことができる。第１部分がＴＦＴチャネル１０４のほとんどを覆うことによって、発光素子１５０から放射された光は、第１部分によってＴＦＴチャネル１０４に到達することが抑制される。そのため、光の照射によるトランジスタ１０３の誤動作を防止することができる。
図３は、本実施形態に係る画像表示装置を例示する模式的なブロック図である。
図３に示すように、本実施形態の画像表示装置１は、表示領域２を備える。表示領域２には、サブピクセル２０が配列されている。サブピクセル２０は、たとえば格子状に配列されている。たとえば、サブピクセル２０は、Ｘ軸に沿ってｎ個配列され、Ｙ軸に沿ってｍ個配列される。
画像表示装置１は、電源線３および接地線４をさらに有する。電源線３および接地線４は、サブピクセル２０の配列に沿って、格子状に布線されている。電源線３および接地線４は、各サブピクセル２０に電気的に接続され、電源端子３ａとＧＮＤ端子４ａとの間に接続された直流電源から各サブピクセル２０に電力を供給する。電源端子３ａおよびＧＮＤ端子４ａは、電源線３および接地線４の端部にそれぞれ設けられ、表示領域２の外部に設けられた直流電源回路に接続される。電源端子３ａは、ＧＮＤ端子４ａを基準にして正の電圧が供給される。
画像表示装置１は、走査線６および信号線８をさらに有する。走査線６は、Ｘ軸に平行な方向に布線されている。つまり、走査線６は、サブピクセル２０の行方向の配列に沿って布線されている。信号線８は、Ｙ軸に平行な方向に布線されている。つまり、信号線８は、サブピクセル２０の列方向の配列に沿って布線されている。
画像表示装置１は、行選択回路５および信号電圧出力回路７をさらに有する。行選択回路５および信号電圧出力回路７は、表示領域２の外縁に沿って設けられている。行選択回路５は、表示領域２の外縁のＹ軸方向に沿って設けられている。行選択回路５は、各列のサブピクセル２０に走査線６を介して電気的に接続され、各サブピクセル２０に選択信号を供給する。
信号電圧出力回路７は、表示領域２の外縁のＸ軸方向に沿って設けられている。信号電圧出力回路７は、各行のサブピクセル２０に信号線８を介して電気的に接続され、各サブピクセル２０に信号電圧を供給する。
サブピクセル２０は、発光素子２２と、選択トランジスタ２４と、駆動トランジスタ２６と、キャパシタ２８と、を含む。図３および後述する図４において、選択トランジスタ２４はＴ１と表示され、駆動トランジスタ２６はＴ２と表示され、キャパシタ２８はＣｍと表示されることがある。
発光素子２２は、駆動トランジスタ２６と直列に接続されている。本実施形態では、駆動トランジスタ２６はｐチャネルのＴＦＴであり、駆動トランジスタ２６のドレイン電極に、発光素子２２のアノード電極が接続されている。駆動トランジスタ２６および選択トランジスタ２４の主電極は、ドレイン電極およびソース電極である。発光素子２２のアノード電極は、ｐ形半導体層に接続されている。発光素子２２のカソード電極は、ｎ形半導体層に接続されている。発光素子２２および駆動トランジスタ２６の直列回路は、電源線３と接地線４との間に接続されている。駆動トランジスタ２６は、図１におけるトランジスタ１０３に対応し、発光素子２２は、図１における発光素子１５０に対応する。発光素子２２に流れる電流は、駆動トランジスタ２６のゲート－ソース間に印加される電圧によって決定され、発光素子２２は、流れる電流に応じた輝度で発光する。
選択トランジスタ２４は、駆動トランジスタ２６のゲート電極と信号線８との間に主電極を介して接続されている。選択トランジスタ２４のゲート電極は、走査線６に接続されている。駆動トランジスタ２６のゲート電極と電源線３との間には、キャパシタ２８が接続されている。
行選択回路５は、ｍ行のサブピクセル２０の配列から、１行を選択して走査線６に選択信号を供給する。信号電圧出力回路７は、選択された行の各サブピクセル２０に必要なアナログ電圧値を有する信号電圧を供給する。選択された行のサブピクセル２０の駆動トランジスタ２６のゲート－ソース間には、信号電圧が印加される。信号電圧は、キャパシタ２８によって保持される。駆動トランジスタ２６は、信号電圧に応じた電流を発光素子２２に流す。発光素子２２は、流れた電流に応じた輝度で発光する。
行選択回路５は、選択する行を順次切り替えて選択信号を供給する。つまり、行選択回路５は、サブピクセル２０が配列された行を走査する。順次走査されたサブピクセル２０の発光素子２２には、信号電圧に応じた電流が流れて発光する。サブピクセル２０は、発光素子２２の流れる電流によって輝度が決定される。サブピクセル２０は、決定された輝度にもとづく階調で発光し、表示領域２に画像が表示される。
図４は、本実施形態の画像表示装置の一部を例示する模式的な平面図である。
図４では、ＡＡ’線は、図１等の断面図における切断線を表している。本実施形態では、発光素子１５０および駆動用のトランジスタ１０３は、第１層間絶縁膜１１２および第２層間絶縁膜１５６を介して、Ｚ軸方向に積層されている。発光素子１５０は、図３では発光素子２２に対応する。駆動用のトランジスタ１０３は、図３では駆動トランジスタ２６に対応し、Ｔ２とも表記される。
図４に示すように、発光素子１５０のアノード電極は、図１に示したｐ形半導体層１５３によって提供される。電極１６５ａは、ｐ形半導体層１５３の上面１５３Ｕ上に設けられている。電極１６５ａは、接続部１６１ａを介して、配線１６０ａに接続されている。配線１６０ａは、コンタクトホール１６１ｄ１によってビア１６１ｄに接続され、配線１６０ａは、ビア１６１ｄを介して、下層に設けられた配線１１０ｄに接続される。
配線１１０ｄは、図１に示したビア１１１ｄを介して、トランジスタ１０３のドレイン電極に接続されている。トランジスタ１０３のドレイン電極は、図１に示した領域１０４ｄである。トランジスタ１０３のソース電極は、図１に示したビア１１１ｓを介して、配線１１０ｓに接続されている。トランジスタ１０３のソース電極は、図１に示した領域１０４ｓである。この例では、第１配線層１１０は、電源線３を含んでおり、配線１１０ｓは、電源線３に接続されている。
発光素子１５０のカソード電極は、接続部１５１ａによって提供される。接続部１５１ａは、トランジスタ１０３や配線層１１０の上層に設けられている。接続部１５１ａは、ビア１６１ｋを介して、配線１６０ｋに電気的に接続される。より具体的には、ビア１６１ｋの一端は、接続部１５１ａに接続されている。ビア１６１ｋの他端は、コンタクトホール１６１ｋ１を介して、配線１６０ｋに接続されている。配線１６０ｋは、接地線４に接続されている。
このように、発光素子１５０は、ビア１６１ｄを用いることによって、発光素子１５０よりも下層に設けられた第１配線層１１０を第２配線層１６０に電気的に接続させることができる。発光素子１５０は、ビア１６１ｋを用いることによって、第２配線層１６０よりも下方に設けられた接続部１５１ａを第２配線層１６０に電気的に接続させることができる。
本実施形態の画像表示装置１の製造方法について説明する。
図５Ａ～図８Ｂは、本実施形態の画像表示装置の製造方法の一部を例示する模式的な断面図である。
図５Ａに示すように、本実施形態の画像表示装置１の製造方法では、基板１０２が準備される。ＴＦＴ下層膜１０６は、第１面１０２ａ上に形成される。ＴＦＴ下層膜１０６は、たとえばＣＶＤ法によって形成される。形成されたＴＦＴ下層膜１０６上に、Ｓｉ層１１０４が形成される。Ｓｉ層１１０４は、成膜時にはアモルファスＳｉの層であり、成膜後に、たとえばエキシマレーザパルスを複数回走査することによって多結晶化されたＳｉ層１１０４が形成される。
図５Ｂに示すように、ＴＦＴ下層膜１０６上の所定の位置に、トランジスタ１０３が形成される。たとえば、ＬＴＰＳプロセスでは、トランジスタ１０３は、次のようにして形成される。
図５Ａに示した多結晶化されたＳｉ層１１０４は、図４で示されるトランジスタ１０３のようにアイランド状に加工され、ＴＦＴチャネル１０４が形成される。ＴＦＴ下層膜１０６およびＴＦＴチャネル１０４を覆うように絶縁層１０５が形成される。絶縁層１０５は、ゲート絶縁膜として機能する。ＴＦＴチャネル１０４上に絶縁層１０５を介して、ゲート１０７が形成される。ゲート１０７に対して、Ｂ＋等の不純物を選択的にドーピングし、熱活性化することによって、トランジスタ１０３は形成される。領域１０４ｓ，１０４ｄは、ｐ形の活性領域とされ、それぞれトランジスタ１０３のソース領域、ドレイン領域として機能する。領域１０４ｉは、ｎ形の活性領域とされ、チャネルとして機能する。
図６に示すように、絶縁膜１０８は、絶縁層１０５およびゲート１０７を覆うように設けられる。絶縁膜１０８の形成には、絶縁膜１０８の材質に応じて適切な製法が適用される。たとえば、絶縁膜１０８がＳｉＯ２で形成される場合には、ＡＬＤやＣＶＤ等の技術が用いられる。
絶縁膜１０８の平坦度は、第１配線層１１０を形成することができる程度でよく、必ずしも平坦化工程を行わなくてもよい。絶縁膜１０８に平坦化工程を施さない場合には、平坦化工程のための工程数を削減することができる。
絶縁膜１０８および絶縁層１０５を貫通してビア１１１ｓ，１１１ｄが形成される。ビア１１１ｓは、領域１０４ｓに達するように形成される。ビア１１１ｄは、領域１０４ｄに達するように形成される。ビア１１１ｓ，１１１ｄを形成するためのビアホール形成には、たとえばＲＩＥ等が用いられる。
配線１１０ｓ，１１０ｄを含む第１配線層１１０は、絶縁膜１０８上に形成される。配線１１０ｓは、ビア１１１ｓの一端に接続される。配線１１０ｄは、ビア１１１ｄの一端に接続される。第１配線層１１０は、ビア１１１ｓ，１１１ｄの形成と同時に形成されてもよい。
第１層間絶縁膜（第１絶縁膜）１１２は、絶縁膜１０８および第１配線層１１０上を覆って形成される。第１層間絶縁膜１１２は、化学機械研磨（Chemical Mechanical Polishing、ＣＭＰ）等によって表面を平坦化し、平坦化面１１２Ｆが形成される。
このようにして、基板１０２を含む駆動回路部（第１基板）１００が形成される。駆動回路部１００の製造工程は、この後説明するウェハー貼り合わせの工程とは別のプラントで実行されてもよいし、ウェハー貼り合わせの工程と同じプラントで実行されてもよい。
図７Ａに示すように、半導体成長基板１１９４が準備される。半導体成長基板１１９４は、結晶成長用基板１００１および半導体層１１５０を含む。結晶成長用基板１００１は、たとえばＳｉ基板やサファイア基板等である。好ましくは、Ｓｉ基板が結晶成長用基板１００１として用いられる。また、低温スパッタ法等の低温結晶成長プロセスを用いる場合には、より安価なガラス基板等を用いることも可能である。
半導体層１１５０は、結晶成長用基板１００１上に形成されている。半導体層１１５０は、ｎ形半導体層１１５１、発光層１１５２およびｐ形半導体層１１５３を含む。ｎ形半導体層１１５１、発光層１１５２およびｐ形半導体層１１５３は、結晶成長用基板１００１の側から、この順に積層されている。
半導体層１１５０の形成には、たとえばＣＶＤ法が用いられ、有機金属気相成長法（Metal Organic Chemical Vapor Deposition、ＭＯＣＶＤ法）が好適に用いられる。あるいは、低温スパッタ法を用いることによって、７００℃以下のプロセス温度でも、半導体層１１５０のエピタキシャル結晶成長が可能である。このような低温スパッタ法を用いることによって、耐熱性の低いガラス基板や装置を使うことが可能になるため、製造コストの低減をはかることができる。
半導体層１１５０は、たとえば、ＧａＮを含み、より詳細には、ＩｎＸＡｌＹＧａ１－Ｘ－ＹＮ（０≦Ｘ、０≦Ｙ、Ｘ＋Ｙ＜１）等を含む。
結晶成長の初期には結晶格子定数の不整合に起因する結晶欠陥を生じる場合があり、結晶欠陥を生じた結晶はｎ形を呈する。そのため、この例のように、半導体層１１５０を、結晶成長用基板１００１上にｎ形半導体層１１５１から形成した場合には、生産プロセス上のマージンを大きくとることができるので、歩留りを向上し易いという長所がある。
ｐ形半導体層１１５３上にメタル層（第１メタル層）１１６１が形成される。メタル層１１６１は、ｐ形半導体層１１５３の露出面１１５３Ｅ上に形成される。
結晶成長用基板１００１上に半導体層１１５０を形成する場合に、図７Ａでは図示しないが、バッファ層を介して半導体層１１５０を形成するようにしてもよい。バッファ層は、たとえばＡｌＮ等の窒化物が用いられる。結晶成長用基板１００１上にバッファ層を介して半導体層１１５０を結晶成長させることによって、ＧａＮの結晶と結晶成長用基板１００１との界面での不整合を緩和することができる。そのため、半導体層１１５０の半導体結晶の品質が向上することが期待される。一方、本実施形態では、ｎ形半導体層１１５１を平坦化面１１２Ｆに貼り合わせるので、貼り合わせの前にバッファ層を除去する工程が追加される。後述の他の実施形態の場合も同様である。
図７Ｂに示すように、支持基板（第２基板）１１９０が準備される。支持基板１１９０は、一方の面１１９０Ｅ上にメタル層（第１メタル層）１１６２が形成されている。支持基板１１９０は、たとえば石英ガラスやＳｉ等によって形成されている。
半導体成長基板１１９４は、半導体成長基板１１９４上に形成されたメタル層１１６１を、支持基板１１９０上に形成されたメタル層１１６２に対向させて配置される。半導体層１１５０は、メタル層１１６１，１１６２を介して、支持基板１１９０に接合される。メタル層１１６１，１１６２は、光反射性を有する導電材料であれば、同じ材料であってもよいし、異なる材料であってもよい。メタル層は、図１に示した電極１６５ａに成形した場合に、遮光性を有することで十分な光反射性を実現できる程度の厚さであれば、半導体成長基板１１９４または支持基板１１９０のいずれか一方に形成するようにしてもよい。
図８Ａに示すように、半導体層１１５０にメタル層（第１メタル層）１１６３を介して支持基板１１９０が接合された後には、図７Ｂに示した結晶成長用基板１００１は除去され、基板１１９５が形成される。メタル層１１６３は、２つのメタル層１１６１，１１６２の接合形成物である。結晶成長用基板１００１の除去には、たとえばウェットエッチングやレーザリフトオフが用いられる。
基板１１９５の半導体層１１５０は、平坦化面１１２Ｆに貼り合わせられる。平坦化面１１２Ｆに貼り合わされる面は、ｎ形半導体層１１５１の露出面１１５１Ｅである。その後、支持基板１１９０は除去される。支持基板１１９０の除去もウェットエッチングやレーザリフトオフが用いられる。
基板貼り合わせの工程では、たとえば、それぞれの基板を加熱して熱圧着することによって、基板同士が貼り合わせられる。上述のほか、それぞれの基板の貼り合わせ面をＣＭＰ等を用いてさらに平坦化した上で、真空中で貼り合わせ面をプラズマ処理により清浄化して密着させるようにしてもよい。
半導体層１１５０を駆動回路部１００に貼り合わせる場合には、１つの半導体層１１５０を１つの駆動回路部１００に貼り合わせるときと、複数の半導体層１１５０を１つの駆動回路部１００に貼り合わせるときがある。１つの半導体層１１５０を１つの駆動回路部１００に貼り合わせるときには、駆動回路部１００を構成する基板１０２のサイズは、たとえば数１０ｍｍ角から１５０ｍｍ角程度の長方形状や正方形状等とすることができる。この場合には、基板１１９５上に形成された半導体層１１５０は、基板１０２のサイズに応じたサイズとすることができる。
複数の半導体層１１５０を１つの駆動回路部１００に貼り合わせるときには、駆動回路部１００を構成する基板１０２は、たとえば、１５００ｍｍ×１８００ｍｍ程度のほぼ長方形のガラス基板を用いることができる。基板１１９５に形成された半導体層１１５０は、数１０ｍｍ角から１５０ｍｍ角程度の長方形状または正方形状とされ、ウェハー寸法に換算して、たとえば、４インチから６インチ程度のサイズとすることができる。基板１０２のサイズは、画像表示装置のサイズ等に応じて、適切に選定される。
図９は、本実施形態の画像表示装置の製造方法の一部を例示する斜視図である。
図９は、複数の半導体層１１５０を１つの駆動回路部１００に貼り合わせるときの例を模式的に示している。
図９の矢印の上の図は、複数の基板１１９５が格子状に配置されていることを示している。図９の矢印の下の図は、平坦化面１１２Ｆが形成された駆動回路部１００が配置されていることを示している。図９は、格子状に配置された複数の基板１１９５が２点鎖線の位置に貼り合わされることを、矢印によって示している。
半導体層１１５０の端部およびその付近では、半導体結晶の品質が低下するため、半導体層１１５０の端部およびその付近に発光素子１５０が形成されないように留意する必要がある。
図９に示すように、半導体層１１５０の端部は、支持基板１１９０の端部とほぼ一致するように形成されている。そのため、複数の基板１１９５は、隣接する基板１１９５同士で、なるべく隙間を生じないように、たとえば図９の実線で示したように、格子状に、駆動回路部１００に対向して配置される。半導体層１１５０は、図９の２点鎖線で示したように、駆動回路部１００の平坦化面１１２Ｆ上に貼り合わされる。
１つの駆動回路部１００に複数の半導体層１１５０が貼り合わされた場合には、その後の工程において、複数の半導体層１１５０が貼り合わされた駆動回路部１００を基板１０２ごと分割して、分割数に応じた数量およびサイズの画像表示装置とすることができる。半導体結晶の品質の低下している半導体層１１５０の端部が、表示領域の端部となることが好ましいので、分割する単位は、好ましくは、基板１１９５の形状に一致するように設定される。
ウェハー貼り合わせの製造工程では、半導体成長基板１１９４を形成するまでの工程および基板１１９５を形成した後の処理を行う工程は、同一のプラントで実行されてもよいし、異なるプラントで実行されてもよい。たとえば、基板１１９５を第１プラントで製造し、第１プラントとは異なる第２プラントに基板１１９５を搬入して、貼り合わせ工程を実行してもよい。
半導体層１１５０を基板１０２に貼り合わせる方法は、上述に限らず、次の方法とすることもできる。すなわち、半導体層１１５０は、結晶成長用基板１００１上に形成後、容器に収納され、たとえば容器内では支持基板１１９０を装着されて、保管される。保管後、半導体層１１５０は、容器から取り出されて、駆動回路部１００に貼り合わせられる。また、半導体層１１５０は、支持基板１１９０に装着されることなく、容器に保管される。保管後、半導体層１１５０は、容器から取り出されて、そのまま駆動回路部１００に貼り合わされる。
図１０Ａおよび図１０Ｂは、本実施形態の画像表示装置の製造方法の一部を例示する模式的な断面図である。
図１０Ａに示すように、図８Ｂに示したメタル層１１６３は、エッチングによって所定の形状に加工され、電極１６５ａが形成される。電極１６５ａの形成には、ドライエッチングやウェットエッチングが用いられる。
図８Ｂに示した半導体層１１５０は、エッチングによって所定の形状に加工され、発光素子１５０が形成される。発光素子１５０では、接続部１５１ａが形成され、その後、さらにエッチングすることによって、他の部分が形成される。これによって、平坦化面１１２Ｆ上をｎ形半導体層１５１から一方向に突出する接続部１５１ａを有する発光素子１５０を形成することができる。発光素子１５０の形成には、たとえばドライエッチングプロセスが用いられ、好適には、異方性プラズマエッチング（Reactive Ion Etching、ＲＩＥ）が用いられる。
第２層間絶縁膜（第２絶縁膜）１５６は、平坦化面１１２Ｆ、発光素子１５０および電極１６５ａを覆うように形成される。
図１０Ｂに示すように、ビア１６１ｄ（第１ビア）は、第２層間絶縁膜１５６および第１層間絶縁膜１１２を貫通し、配線１１０ｄに達するビアホールを導電材料で埋め込むことによって形成される。ビア（第２ビア）１６１ｋは、第２層間絶縁膜１５６を貫通し、接続部１５１ａに達するビアホールを導電材料で埋め込むことによって形成される。接続部１６１ａは、電極１６５ａに達するように形成されたコンタクトホールを埋め込んで形成される。ビアホールやコンタクトホールの形成には、たとえばＲＩＥ等が用いられる。
配線１６０ａ，１６０ｋを含む第２配線層１６０は、第２層間絶縁膜１５６上に形成される。配線１６０ａは、接続部１６１ａおよびビア１６１ｄの一端に接続される。配線１６０ｋは、ビア１６１ｋの一端に接続される。第２配線層１６０は、ビア１６１ｋ，１６１ｄおよび接続部１６１ａの形成と同時に形成されてもよい。
図２に示す、本実施形態の変形例のサブピクセル２０ａの場合には、第１配線層１１０の形成工程において、配線１１０ｓ１，１１０ｄ１の少なくとも一方を含む第１部分がＴＦＴチャネル１０４を覆うような形状に成形される。第１配線層１１０を形成した後には、上述の第１の実施形態の場合と同様の製造工程によって、図２に示したサブピクセル２０ａが形成される。
このようにして、サブピクセル２０，２０ａが形成され、画像表示装置が形成される。
図１１は、本実施形態の画像表示装置を例示する模式的な斜視図である。
図１１に示すように、本実施形態の画像表示装置は、駆動回路部１００の平坦化面１１２Ｆ上に、多数の発光素子１５０を有する発光回路部１７２が設けられている。発光回路部１７２は、発光素子１５０、電極１６５ａ、これらを覆う第２層間絶縁膜１５６および第２配線層１６０を含む構造体である。上述したように、発光回路部１７２および駆動回路部１００は、図１等に示したビア１６１ｄで電気的に接続されている。
図１１に示した構成は、カラーフィルタを設けていない場合の例であり、後述する他の実施形態においてカラーフィルタを設けない場合に適用される。また、後述する図１９に示す第３の実施形態や図２７に示す第４の実施形態の場合を適用して、本実施形態においても、カラーフィルタを設けることができる。
本実施形態の画像表示装置１の効果について説明する。
本実施形態の画像表示装置１の製造方法では、駆動回路部１００の平坦化面１１２Ｆ上に半導体層１１５０を貼り合わせた後、半導体層１１５０をエッチングして発光素子１５０が形成される。その後、発光素子１５０は、第２層間絶縁膜１５６で覆われ、第１配線層１１０や外部回路との電気的接続をはかる第２配線層１６０が形成される。そのため、平坦化面１１２Ｆ上に個片化された発光素子を個々に転写するのに比べて、製造工程が著しく短縮される。
たとえば、４Ｋ画質の画像表示装置では、サブピクセルの数は２４００万個を超え、８Ｋ画質の画像表示装置の場合には、サブピクセルの数は９９００万個を超える。これだけ大量の発光素子を個々に形成し、回路基板に実装するのでは、膨大な時間を要することとなる。そのため、マイクロＬＥＤによる画像表示装置を現実的なコストで実現することは困難である。また、大量の発光素子を個々に実装したのでは、実装時の接続不良等による歩留りが低下し、さらなるコスト上昇が避けられないが、本実施形態の画像表示装置の製造方法では以下のような効果が得られる。
上述したとおり、本実施形態の画像表示装置１の製造方法では、半導体層１１５０全体を平坦化面１１２Ｆに貼り合わせた後に、エッチングにより発光素子を形成するので、発光素子の転写工程は１回で完了する。したがって、本実施形態の画像表示装置１の製造方法では、従来の製造方法に対して転写工程の時間を短縮し、工程数を削減することができる。
さらに、半導体層１１５０をあらかじめ個片化したり、回路素子に対応した位置に電極を形成したりすることなく、半導体層１１５０をウェハレベルで平坦化面１１２Ｆに貼り合わせる。そのため、貼り合わせの段階での位置合わせが不要となる。したがって、貼り合わせ工程を短時間で容易に行うことが可能になる。貼り合わせ時に位置合わせをする必要がないので、発光素子１５０の小型化も容易であり、高精細化されたディスプレイに好適である。
本実施形態では、駆動回路部１００は、ＴＦＴ等を含む駆動回路や走査回路等を含むことができる。ＬＴＰＳプロセス等を用いることにより、ガラス基板等の光透過性のある基板に駆動回路部１００を構成する回路１０１を作りこむことができ、既存のフラットパネルディスプレイの製造プロセスやプラントを利用することができるとの利点がある。
本実施形態では、発光素子１５０は、トランジスタ１０３等よりも上層に形成される。異なる層に形成された発光素子１５０およびトランジスタ１０３等を含む回路１０１、第２層間絶縁膜１５６および第１層間絶縁膜１１２を貫通するビア１６１ｄを形成することによって、相互に接続することができる。このように技術的に確立した多層配線技術を用いることによって、均一な接続構造を容易に実現することができ、歩留りを向上させることができる。したがって、発光素子等の接続不良による歩留りの低下が抑制される。
本実施形態の画像表示装置１では、発光面１５１Ｓから出力された光は、第１層間絶縁膜１１２、絶縁膜１０８、絶縁層１０５、ＴＦＴ下層膜１０６および基板１０２を含む光路を介して、画像表示装置１の外部へ放射される。第１層間絶縁膜１１２、絶縁膜１０８、絶縁層１０５およびＴＦＴ下層膜１０６の合計の厚さは、たとえば１μｍ程度から数μｍ程度におよぶ場合がある。つまり、発光面１５１Ｓから出力された光は、１μｍ程度から数μｍ程度の光路を経て、外部に放射される。そのため、発光面１５１Ｓから出力された光は、外部に直接放射される場合よりも光路の長さに応じて減衰される。
本実施形態では、発光面１５１Ｓに対向して設けられた上面１５３Ｕ上にわたって、電極１６５ａが設けられている。そのため、発光素子１５０の上方への散乱等は、電極１６５ａによって発光面１５１Ｓ側に反射される。
発光素子１５０は、発光面１５１Ｓおよび上面１５３Ｕ以外を第２層間絶縁膜１５６によって覆われている。第２層間絶縁膜１５６を白色樹脂等の光反射性の高い材料で形成することによって、発光素子１５０の側方への散乱光等を反射して、発光素子１５０の側方に漏れないようにすることができる。
このように、本実施形態の画像表示装置では、電極１６５ａおよび第２層間絶縁膜１５６で発光素子１５０を覆って、発光面１５１Ｓ以外の方向へ進行する光を発光素子１５０内に閉じ込めることができる。発光素子１５０内に閉じ込められた光は、発光素子１５０と第２層間絶縁膜１５６との界面で反射され、一部は、発光面１５１Ｓ側に誘導される。したがって、発光素子１５０は、実質的な発光効率が向上され、発光面１５１Ｓから外部に放射されるまでの光路が長く、光の強度が減衰されても、十分な強度の光を外部に放射することができる。
本実施形態では、上述のように発光面１５１Ｓからは、十分な強度の光が出力されるので、出力された光がＴＦＴチャネル１０４に照射されると、トランジスタ１０３が誤動作するおそれがある。本変形例の画像表示装置では、配線１１０ｓ１，１１０ｄ１の少なくとも一方を含む第１部分は、ＴＦＴチャネル１０４を覆うように設けられている。そのため、発光面１５１Ｓから出力された光が第１部分によって、大部分が遮光されて、発光面１５１Ｓから出力された光は、ＴＦＴチャネル１０４に到達しにくくなる。したがって、光の照射によるトランジスタ１０３の誤動作が抑制される。
（第２の実施形態）
図１２は、本実施形態に係る画像表示装置の一部を例示する模式的な断面図である。
図１２に示すように、本実施形態の画像表示装置は、サブピクセル２２０を備えており、サブピクセル２２０は、ｐ形半導体層２５３が発光面２５３Ｓを提供する点で、上述した他の実施形態の場合と相違する。本実施形態では、発光素子２５０の構成が上述した他の実施形態の場合と相違することにより、発光素子２５０を駆動するトランジスタ２０３の構成も相違する。他の実施形態の場合と同一の構成要素には、同一の符号を付して、詳細な説明を適宜省略する。
本実施形態の画像表示装置のサブピクセル２２０は、基板１０２と、トランジスタ２０３と、第１配線層１１０と、第１層間絶縁膜１１２と、発光素子２５０と、電極２６５ｋと、第２層間絶縁膜１５６と、ビア１６１ｄと、第２配線層１６０と、を含む。
トランジスタ２０３は、ＴＦＴ下層膜１０６上に設けられている。トランジスタ２０３は、ｎチャネルのＴＦＴである。トランジスタ２０３は、ＴＦＴチャネル２０４と、ゲート１０７と、を含む。好ましくは、トランジスタ２０３は、上述の他の実施形態の場合と同様に、ＬＴＰＳプロセス等によって形成されている。本実施形態では、回路１０１は、ＴＦＴチャネル２０４、絶縁層１０５、絶縁膜１０８、ビア１１１ｓ，１１１ｄおよび第１配線層１１０を含むものとする。
ＴＦＴチャネル２０４は、領域２０４ｓ，２０４ｉ，２０４ｄを含む。領域２０４ｓ，２０４ｉ，２０４ｄは、ＴＦＴ下層膜１０６上に設けられている。領域２０４ｓ，２０４ｄは、リンイオン（Ｐ－）等のｎ形不純物がドープされている。領域２０４ｓは、ビア１１１ｓとオーミック接続されている。領域２０４ｄは、ビア１１１ｄとオーミック接続されている。
ゲート１０７は、絶縁層１０５を介して、ＴＦＴチャネル２０４上に設けられている。絶縁層１０５は、ＴＦＴチャネル２０４とゲート１０７とを絶縁する。
トランジスタ２０３では、領域２０４ｓよりも高い電圧がゲート１０７に印加されると、領域２０４ｉにチャネルが形成される。領域２０４ｓ，２０４ｄ間に流れる電流は、ゲート１０７の領域２０４ｓに対する電圧によって制御される。ＴＦＴチャネル２０４やゲート１０７は、上述の他の実施形態の場合のＴＦＴチャネル１０４やゲート１０７と同様の材料、製法で形成されている。絶縁層１０５およびゲート１０７は、上述の他の実施形態の場合と同様に、絶縁膜１０８で覆われており、絶縁膜１０８上には、第１配線層１１０が設けられている。
第１配線層１１０は、配線１１０ｓ，１１０ｄを含んでいる。配線１１０ｓは、領域２０４ｓの上方に設けられている。配線１１０ｓは、たとえば後述する図１３に示される接地線４に接続される。配線１１０ｄは、領域２０４ｄの上方に設けられている。上述した他の実施形態の場合と同様に、配線１１０ｄは、ビア１６１ｄに接続され、ビア１６１ｄを介して、第２配線層１６０に電気的に接続されている。
ビア１１１ｓは、配線１１０ｓと領域２０４ｓとの間に設けられている。ビア１１１ｓは、配線１１０ｓと領域２０４ｓとを電気的に接続している。ビア１１１ｄは、配線１１０ｄと領域２０４ｄとの間に設けられている。ビア１１１ｄは、配線１１０ｄと領域２０４ｄとを電気的に接続している。ビア１１１ｓ，１１１ｄは、上述の他の実施形態の場合と同様の材料および製法で形成されている。
第１層間絶縁膜１１２は、上述の他の実施形態の場合と同様に、絶縁膜１０８および第１配線層１１０を覆って設けられており、平坦化面１１２Ｆを含む。
発光素子２５０は、平坦化面１１２Ｆ上に設けられている。発光素子２５０は、平坦化面１１２Ｆ上に設けられた発光面２５３Ｓを含む。発光面２５３Ｓは、平坦化面１１２Ｆに接している。発光素子２５０は、発光面２５３Ｓに対向して設けられた上面２５１Ｕを含む。発光素子２５０は、上述の他の実施形態の場合と同様に、角柱状あるいは円柱状の素子である。
発光素子２５０は、ｐ形半導体層２５３と、発光層２５２と、ｎ形半導体層２５１と、を含む。ｐ形半導体層２５３、発光層２５２およびｎ形半導体層２５１は、発光面２５３Ｓから上面２５１Ｕに向かって、この順に積層されている。本実施形態では、発光面２５３Ｓは、ｐ形半導体層２５３によって提供される。
発光素子２５０は、接続部２５３ａを含んでいる。接続部２５３ａは、平坦化面１１２Ｆ上をｐ形半導体層２５３から一方向に突出するように設けられている。接続部２５３ａの平坦化面１１２Ｆからの高さは、ｐ形半導体層２５３の平坦化面１１２Ｆからの高さと同じか低い。接続部２５３ａは、ｐ形半導体層２５３の一部である。接続部２５３ａは、ビア２６１ａの一端に接続されており、ｐ形半導体層２５３は、ビア２６１ａを介して、第２配線層１６０に電気的に接続されている。
発光素子２５０は、上述の他の実施形態の場合と同様のＸＹ平面視の形状を有する。回路素子のレイアウト等に応じて、適切な形状が選定される。
発光素子２５０は、上述の他の実施形態の場合と同様の発光ダイオードである。すなわち、発光素子２５０が発光する光の波長は、たとえば４６７ｎｍ±２０ｎｍ程度の青色発光、あるいは、４１０ｎｍ±２０ｎｍ程度の青紫発光である。発光素子２５０が発光する光の波長は、上述の値に限らず、適切なものとすることができる。
上述の他の実施形態の場合と同様に、第２層間絶縁膜１５６は、平坦化面１１２Ｆおよび発光素子２５０を覆って設けられている。第２層間絶縁膜１５６上には、第２配線層１６０が設けられている。
第２配線層１６０は、配線２６０ａ，２６０ｋを含む。配線２６０ａ，２６０ｋは、分離して形成されており、異なる電位に接続することができる。配線２６０ａの一部は、接続部２５３ａの上方に設けられている。配線２６０ａの他の一部は、たとえば図１３の回路の電源線３に接続される。配線２６０ｋの一部は、上面２５１Ｕの上方に設けられている。配線２６０ｋと上面２５１Ｕとの間には、接続部２６１ｋが設けられており、上面２５１Ｕは、接続部２６１ｋによって配線２６０ｋに接続されている。配線２６０ｋの他の一部は、配線１１０ｄの上方に設けられている。
ビア１６１ｄは、配線２６０ｋと配線１１０ｄとの間に設けられ、配線２６０ｋと配線１１０ｄとを電気的に接続する。したがって、ｎ形半導体層２５１は、光反射性を有する電極２６５ｋ、配線２６０ｋ、ビア１６１ｄ、配線１１０ｄおよびビア１１１ｄを介して、トランジスタ２０３のドレイン領域に電気的に接続されている。
ビア２６１ａは、第２層間絶縁膜１５６を貫通し、接続部２５３ａに達するように設けられている。ビア２６１ａは、配線２６０ａと接続部２５３ａとの間に設けられ、配線２６０ａと接続部２５３ａとを電気的に接続する。したがって、ｐ形半導体層２５３は、接続部２５３ａ、ビア２６１ａおよび配線２６０ａを介して、たとえば図１３の回路の電源線３に電気的に接続される。
図１３は、本実施形態に係る画像表示装置を例示する模式的なブロック図である。
図１３に示すように、本実施形態の画像表示装置２０１は、表示領域２、行選択回路２０５および信号電圧出力回路２０７を備える。表示領域２には、上述の他の実施形態の場合と同様に、たとえばサブピクセル２２０がＸＹ平面上に格子状に配列されている。
サブピクセル２２０は、発光素子２２２と、選択トランジスタ２２４と、駆動トランジスタ２２６と、キャパシタ２２８と、を含む。図１３において、選択トランジスタ２２４はＴ１と表示され、駆動トランジスタ２２６はＴ２と表示され、キャパシタ２２８はＣｍと表示されることがある。
本実施形態では、発光素子２２２が電源線３側に設けられており、発光素子２２２に直列に接続された駆動トランジスタ２２６は、接地線４側に設けられている。つまり、駆動トランジスタ２２６は、発光素子２２２よりも低電位側に接続されている。駆動トランジスタ２２６は、ｎチャネルのトランジスタである。
駆動トランジスタ２２６のゲート電極と信号線２０８との間には、選択トランジスタ２２４が接続されている。キャパシタ２２８は、駆動トランジスタ２２６のゲート電極と接地線４との間に接続されている。
行選択回路２０５および信号電圧出力回路２０７は、ｎチャネルのトランジスタである駆動トランジスタ２２６を駆動するために、上述の他の実施形態と異なる極性の信号電圧を、信号線２０８に供給する。
本実施形態では、駆動トランジスタ２２６の極性がｎチャネルであることから、信号電圧の極性等が上述の他の実施形態の場合と相違する。すなわち、行選択回路２０５は、ｍ行のサブピクセル２２０の配列から、順次１行を選択するように走査線２０６に選択信号を供給する。信号電圧出力回路２０７は、選択された行の各サブピクセル２２０に必要なアナログ電圧値を有する信号電圧を供給する。選択された行のサブピクセル２２０の駆動トランジスタ２２６は、信号電圧に応じた電流を発光素子２２２に流す。発光素子２２２は、流れた電流に応じた輝度で発光する。
本実施形態の画像表示装置の製造方法について説明する。
図１４Ａ～図１５は、本実施形態の画像表示装置の製造方法の一部を例示する模式的な断面図である。
図１４Ａに示すように、半導体成長基板１１９４が準備される。半導体成長基板１１９４については、図７Ａに関連してすでに説明したが、本実施形態では、半導体成長基板１１９４の半導体層１１５０上に図７Ａに示したメタル層１１６１を形成しない。
図１４Ｂに示すように、半導体成長基板１１９４の半導体層１１５０は、駆動回路部１００に貼り合わされる。この貼り合わせ工程では、ｐ形半導体層１１５３の露出面１１５３Ｅは、平坦化面１１２Ｆに貼り合わされる。
その後、結晶成長用基板１００１は除去され、図１５に示すように、平坦化面１１２Ｆに貼り合わされた半導体層１１５０上に、メタル層（第２メタル層）１１６４が形成される。メタル層１１６４は、ｎ形半導体層１１５１の露出面１１５１Ｅ上に形成される。メタル層１１６４は、上述した他の実施形態の場合のメタル層１１６１，１１６２の形成材料と同様の材料を用いることができる。
図１６Ａ～図１７Ｂは、本実施形態の画像表示装置の製造方法の一部を例示する模式的な断面図である。
図１６Ａ～図１７Ｂに示された工程は、図１４Ａ～図１５に示された工程に代えて適用される。図１６Ａ～図１７Ｂに示された工程では、半導体層１１５０を支持基板１１９０に転写した後に、駆動回路部１００に貼り合わせる。メタル層１１６１，１１６２は、半導体層１１５０を駆動回路部１００に貼り合わせる前に形成される。
図１６Ａに示すように、半導体成長基板１２９４が準備される。半導体成長基板１２９４は、図７Ａや図１４Ａで示した半導体成長基板１１９４とは異なる構成を有している。半導体成長基板１２９４では、半導体層１１５０は、結晶成長用基板１００１の側から、ｐ形半導体層１１５３、発光層１１５２およびｎ形半導体層１１５１の順に積層されている。メタル層１１６１は、ｎ形半導体層１１５１の露出面１１５１Ｅ上に形成される。
図１６Ｂに示すように、支持基板１１９０が準備される。支持基板１１９０は、一方の面１１９０Ｅにメタル層１１６２が形成される。半導体層１１５０は、メタル層１１６１，１１６２を介して、支持基板１１９０に接合され、図１７Ａに示す基板１２９５が準備される。
図１７Ａに示すように、基板１２９５は、駆動回路部１００に貼り合わされる。基板１２９５は、支持基板１１９０上にメタル層１１６３を介して半導体層１１５０が接合されている。平坦化面１１２Ｆとの貼り合わせ面は、ｐ形半導体層１１５３の露出面１１５３Ｅである。
図１７Ｂに示すように、支持基板１１９０が除去される。支持基板１１９０の除去には、ウェットエッチングやレーザリフトオフが用いられるのは、上述の他の実施形態の場合と同様である。このようにして、ｐ形半導体層１１５３を駆動回路部１００に貼り合わせることができる。
図１８Ａおよび図１８Ｂは、本実施形態の画像表示装置の製造方法の一部を例示する模式的な断面図である。
図１８Ａに示すように、図１５に示したメタル層１１６４または図１７Ｂに示したメタル層１１６３は、所定の形状に加工され、電極２６５ｋが形成される。図１５または図１７Ｂに示した半導体層１１５０は、所定の形状に加工され、発光素子２５０が形成される。発光素子２５０の形成では、上述の他の実施形態の場合と同様に、接続部２５３ａが形成され、他の部分が形成される。
第２層間絶縁膜１５６は、平坦化面１１２Ｆ、発光素子２５０および電極２６５ｋを覆って形成される。
図１８Ｂに示すように、第２層間絶縁膜１５６および第１層間絶縁膜１１２を貫通し、配線１１０ｄに達するように、ビア１６１ｄが形成される。第２層間絶縁膜１５６を貫通し、接続部２５３ａに達するようにビア２６１ａが形成される。接続部２６１ｋは、電極２６５ｋに達するように形成される。配線２６０ａ，２６０ｋを含む第２配線層１６０が形成され、配線２６０ａとビア２６１ａが接続され、配線２６０ｋとビア１６１ｄが接続される。配線２６０ｋは、接続部２６１ｋとも接続される。第２配線層１６０は、ビア２６１ａ，１６１ｄおよび接続部２６１ｋの形成と同時に形成されてもよい。
このようにして、サブピクセル２２０が形成され、画像表示装置２０１が形成される。
本実施形態の画像表示装置の効果について説明する。
本実施形態の画像表示装置では、上述の他の実施形態の場合と同様に、発光素子２５０を形成するための転写工程の時間を短縮し、工程数を削減することができる。このほか、半導体層１１５０の結晶成長工程において、ｎ形半導体層１１５１から結晶成長させた場合に、支持基板１１９０への転写を不要とすることができるので、工程数を削減することができる。
本実施形態の画像表示装置２０１では、ｐ形半導体層２５３を発光面２５３Ｓとすることができるので、回路構成上の自由度が増し、製品の設計効率を向上させることが可能になる。
（第３の実施形態）
図１９は、本実施形態に係る画像表示装置の一部を例示する模式的な断面図である。
本実施形態では、ｎ形半導体層１５１を発光面１５１Ｓ１とする発光素子１５０とする点で上述の他の実施形態の場合と相違する。本実施形態では、遮光層３３０を含んでいる。本実施形態では、発光面１５１Ｓ１側にカラーフィルタ１８０を装着している。上述の他の実施形態の場合と同一の構成要素には、同一の符号を付して詳細な説明を適宜省略する。
図１９に示すように、本実施形態の画像表示装置のサブピクセル３２０は、カラーフィルタ１８０と、トランジスタ１０３と、第１配線層１１０と、遮光層３３０と、第１層間絶縁膜１１２と、発光素子１５０と、電極１６５ａと、第２層間絶縁膜１５６と、ビア１６１ｄと、を含む。トランジスタ１０３は、ｐチャネルのＴＦＴであり、第１の実施形態および第２の実施形態の場合と同じである。発光素子１５０は、ｎ形半導体層１５１による発光面１５１Ｓ１を提供する。本実施形態では、発光面１５１Ｓ１は、粗面化されている。
カラーフィルタ１８０は、遮光部１８１と色変換部１８２とを含む。このようにカラーフィルタ（波長変換部材）１８０は、光透過性を有する色変換部１８２を含んでいるので、光透過性の部材である。色変換部１８２は、発光素子１５０の発光面１５１Ｓ１の直下に発光面１５１Ｓ１の形状に応じて設けられている。カラーフィルタ１８０では、色変換部１８２以外の部分は、遮光部１８１とされている。遮光部１８１は、いわゆるブラックマトリクスであり、隣接する色変換部１８２から発光される光の混色等によるにじみを低減し、シャープな画像を表示することを可能にする。
色変換部１８２は、１層または２層以上とされる。図１９には、色変換部１８２が２層の場合が示されている。色変換部１８２が１層であるか２層であるかは、サブピクセル３２０が発光する光の色、すなわち波長によって決定される。サブピクセル３２０の発光色が赤の場合には、好ましくは、色変換部１８２は、色変換層１８３および赤色の光を通過させるフィルタ層１８４の２層とされる。サブピクセル３２０の発光色が緑の場合には、好ましくは、色変換部１８２は、色変換層１８３および緑色の光を通過させるフィルタ層１８４の２層とされる。サブピクセル３２０の発光色が青の場合には、好ましくは１層とされる。
色変換部１８２が２層の場合には、１層目が色変換層１８３であり、２層目がフィルタ層１８４である。１層目の色変換層１８３は、発光素子１５０により近い位置に設けられている。フィルタ層１８４は、色変換層１８３上に積層されている。
色変換層１８３は、発光素子１５０が発光する光の波長を所望の波長に変換する。赤色を発光するサブピクセル３２０の場合には、発光素子１５０の波長である４６７ｎｍ±２０ｎｍの光を、たとえば６３０ｎｍ±２０ｎｍ程度の波長の光に変換する。緑色を発光するサブピクセル３２０の場合には、発光素子１５０の波長である４６７ｎｍ±２０ｎｍの光を、たとえば５３２ｎｍ±２０ｎｍ程度の波長の光に変換する。
フィルタ層１８４は、色変換層１８３で色変換されずに残存した青色発光の波長成分を遮断する。
サブピクセル３２０が発光する光の色が青色の場合には、色変換層１８３を介してもよいし、色変換層１８３を介さずにそのまま出力するようにしてもよい。発光素子１５０が発光する光の波長が４６７ｎｍ±２０ｎｍ程度の場合には、色変換層１８３を介さずに光を出力してもよい。発光素子１５０が発光する光の波長を４１０ｎｍ±２０ｎｍとする場合には、出力する光の波長を４６７ｎｍ±２０ｎｍ程度に変換するために、１層の色変換層１８３を設けることが好ましい。
青色のサブピクセル３２０の場合であっても、サブピクセル３２０は、フィルタ層１８４を有してもよい。青色のサブピクセル３２０に青色の光が透過するフィルタ層１８４を設けることによって、発光素子１５０の表面で生じる青色の光以外の微小な外光反射が抑制される。
カラーフィルタ１８０は、第１面１８０ａを有している。第１面１８０ａ上には、透明薄膜接着層１８８が設けられている。駆動回路部１００は、透明薄膜接着層１８８を介して、第１面１８０ａ上に設けられている。本実施形態では、駆動回路部１００は、ＴＦＴ下層膜１０６、回路１０１および第１層間絶縁膜１１２を含んでいる。
本実施形態では、ＴＦＴ下層膜１０６上にｐチャネルのトランジスタ１０３が形成されている。トランジスタ１０３は、ＴＦＴであり、その構成等については、上述した第１の実施形態および第２の実施形態の場合と同じであり、詳細な説明を省略する。
本実施形態では、第１層間絶縁膜１１２は、２つの絶縁膜１１２ａ，１１２ｂを含む。絶縁膜１１２ａ，１１２ｂは、同じ材料で形成されて、第１層間絶縁膜１１２を形成している。絶縁膜（第１絶縁膜）１１２ａは、絶縁膜１０８および第１配線層１１０上に設けられている。絶縁膜１１２ａ上には、遮光層３３０が設けられている。遮光層３３０上には、絶縁膜（第３絶縁膜）１１２ｂが設けられており、遮光層３３０は、絶縁膜１１２ａ，１１２ｂの間に設けられている。遮光層３３０は、第１層間絶縁膜１１２と第２層間絶縁膜１５６との間にわたって一部を除いて全面に設けられている。
遮光層３３０は、遮光性を有する材料であれば導電性の有無を問わないが、たとえば、光反射性を有する金属材料で形成されている。遮光層３３０は、黒色樹脂によって形成するようにしてもよい。遮光層３３０を黒色樹脂により形成した場合には、あらかじめビアの径よりも大きい貫通孔を形成することなく、第１層間絶縁膜１１２等とともに一括してビアを形成することができる。
発光素子１５０は、第１層間絶縁膜１１２、絶縁膜１０８、絶縁層１０５およびＴＦＴ下層膜１０６を介して、出射した光をカラーフィルタ１８０に到達させる。そのため、遮光層３３０は、発光素子１５０が出射した光のための経路を確保するために、貫通孔３３１Ｌが設けられている。ビア１６１ｄは、第２層間絶縁膜１５６および第１層間絶縁膜１１２を貫通して設けられているので、遮光層３３０を導電材料で形成した場合には、ビア１６１ｄを通すための貫通孔３３１ｄが設けられる。
発光素子１５０からの発光は、発光面１５１Ｓ１と貫通孔３３１Ｌの重なる領域から射出される。したがって、製造上のばらつき等によって両者の位置がずれると、発光素子１５０ごとに光が射出される領域の大きさにばらつきが生じるおそれがある。そのため、製造上のばらつき等が生じた場合を想定して、貫通孔３３１Ｌの内径が発光面１５１Ｓ１の外周を含むように設定することが望ましい。たとえば、貫通孔３３１Ｌの内径は、発光面１５１Ｓ１の外周よりも若干大きめに形成される。
遮光層３３０は、遮光部３３０ａを含んでおり、遮光部３３０ａは、ＴＦＴチャネル１０４のほとんどを覆うように設けられている。好ましくは、遮光部３３０ａの外周は、ＸＹ平面視で、遮光部３３０ａにＴＦＴチャネル１０４を投影したときに、ＴＦＴチャネル１０４の外周を含むように設定される。
このように遮光部３３０ａを設定することによって、発光素子１５０の下方に光が放射された場合であっても、散乱光等は、遮光部３３０ａによって遮光され、ＴＦＴチャネル１０４にほとんど到達できないので、トランジスタ１０３の誤動作を抑制することができる。
遮光層３３０は、ＴＦＴチャネル１０４の直上部分を含む限定された領域に他の部分から分離されて設けられてもよい。この例では、遮光層３３０は、いずれの電位にも接続されないが、接地電位や電源電位等の特定の電位に接続されるようにしてもよい。遮光層３３０が分離された複数の部分を有する場合には、すべてを共通の電位にしてもよいし、部分ごとに異なる電位に接続してもよい。
発光素子１５０は、平坦化面１１２Ｆ上に設けられている。発光素子１５０の発光面１５１Ｓ１は、粗面化されている。発光面１５１Ｓ１と第１層間絶縁膜１１２との間には、透明平坦化膜１５５が設けられている。透明平坦化膜１５５は、粗面化された発光面１５１Ｓ１を平坦化面１１２Ｆに密着するように平坦化面を提供する。
発光素子１５０は、発光面１５１Ｓ１および上面１５３Ｕを含む角柱状あるいは円柱状の素子である。発光面１５１Ｓ１は、透明平坦化膜１５５を介して透明薄膜接着層１８８に接している。上面１５３Ｕは、発光面１５１Ｓ１に対向して設けられた面である。
発光素子１５０は、ｎ形半導体層１５１と、発光層１５２と、ｐ形半導体層１５３と、を含んでいる。ｎ形半導体層１５１、発光層１５２およびｐ形半導体層１５３は、発光面１５１Ｓ１から上面１５３Ｕに向かって、この順に積層されている。
発光素子１５０は、接続部１５１ａを含んでいる。接続部１５１ａは、透明平坦化膜１５５を介して、平坦化面１１２Ｆ上をｎ形半導体層１５１から一方向に突出するように形成されている。接続部１５１ａは、ｎ形半導体層１５１の一部である。接続部１５１ａは、ビア１６１ｋの一端に接続されて、ｎ形半導体層１５１を、ビア１６１ｋを介して、配線１６０ｋに接続する。発光素子１５０の構成は、発光面１５１Ｓ１が粗面化されているほかは、上述の第１の実施形態の場合と同じであるので、さらなる詳細な説明を省略する。
電極１６５ａは、上面１５３Ｕにわたって設けられている。電極１６５ａは、上面１５３Ｕと接続部１６１ａとの間に設けられている。電極１６５ａは、発光素子１５０の上面１５３Ｕ側への散乱光等を発光面１５１Ｓ１側に反射して、発光素子１５０の発光効率を向上させる点で上述の他の実施形態の場合と同じであり、さらなる詳細な説明を省略する。
第２層間絶縁膜１５６は、平坦化面１１２Ｆ、発光素子１５０および透明平坦化膜１５５を覆って設けられている。ビア１６１ｄ、接続部１６１ａおよび第２配線層１６０のそれぞれの構成は、上述の第１の実施形態の場合と同じであり、詳細な説明を省略する。
図２０は、本実施形態の画像表示装置を例示する模式的なブロック図である。
図２０に示すように、本実施形態の画像表示装置３０１では、表示領域２には、サブピクセル３２０が配列されている。サブピクセル３２０は、たとえば格子状に配列されている。たとえば、サブピクセル３２０は、Ｘ軸に沿ってｎ個配列され、Ｙ軸に沿ってｍ個配列される。
ピクセル１０は、異なる色の光を発光する複数のサブピクセル３２０を含む。サブピクセル３２０Ｒは、赤色の光を発光する。サブピクセル３２０Ｇは、緑色の光を発光する。サブピクセル３２０Ｂは、青色の光を発光する。３種類のサブピクセル３２０Ｒ，３２０Ｇ，３２０Ｂが所望の輝度で発光することによって、１つのピクセル１０の発光色および輝度が決定される。
１つのピクセル１０は、３つのサブピクセル３２０Ｒ，３２０Ｇ，３２０Ｂを含んでおり、サブピクセル３２０Ｒ，３２０Ｇ，３２０Ｂは、たとえばＸ軸上を直線状に配列されている。各ピクセル１０は、同じ色のサブピクセルが同じ列に配列されていてもよいし、この例のように、列ごとに異なる色のサブピクセルが配列されていてもよい。
本実施形態の画像表示装置３０１では、電源線３、接地線４、走査線６および信号線８の構成は、上述した第１の実施形態の場合と同じである。画像表示装置３０１では、３種類のサブピクセルをそれぞれ設定された輝度で発光させて、１つのピクセル１０の発光色および輝度を決定する点では、第１の実施形態の場合と相違する。そのための信号の構成等が異なり得る以外には、第１の実施形態の場合の図３の例と同じであるため、回路構成についての詳細な説明を省略する。
本実施形態の画像表示装置の製造方法について説明する。
図２１Ａ～図２３Ｂは、本実施形態の画像表示装置の製造方法の一部を例示する模式的な断面図である。
本実施形態の画像表示装置の製造方法では、図６に示した駆動回路部１００を準備する工程のうち、第１配線層１１０を形成するまでは、同じ製造工程が適用される。本実施形態の製造方法では、第１配線層１１０を形成した後の工程から説明する。
図２１Ａに示すように、絶縁膜１０８および第１配線層１１０上に、絶縁膜１１２ａが形成される。貫通孔３３１Ｌ，３３１ｄを含む遮光層３３０は、たとえば絶縁膜１１２ａ上にメタル層を形成した後、エッチングにより加工されて形成される。遮光部３３０ａは、遮光層３３０形成時に、ＴＦＴチャネル１０４上に形成される。
図２１Ｂに示すように、絶縁膜１１２ａおよび遮光層３３０上に、絶縁膜１１２ｂが形成される。貫通孔３３１Ｌ，３３１ｄは、絶縁膜１１２ｂによって埋め込まれ、表面が平坦化され平坦化面１１２Ｆが形成される。
図２２Ａに示すように、図８Ａに示した基板１１９５が準備される。基板１１９５は、図７Ａ～図８Ａにおいて説明した工程が適用される。基板１１９５のｎ形半導体層１１５１は、粗面化され、粗面化された露出面１１５１Ｅ１が形成される。露出面１１５１Ｅ１上にわたって、透明平坦化膜１１５５が形成される。透明平坦化膜１１５５は、光透過性を有する膜である。形成された透明平坦化膜１１５５の露出面１１５５Ｅは、平坦化される。露出面１１５５Ｅの平坦化には、たとえばＣＭＰが用いられる。
図２２Ｂに示すように、半導体層１１５０は、駆動回路部１００に貼り合わされる。貼り合わせの面は、半導体層１１５０は、透明平坦化膜１１５５の露出面１１５５Ｅであり、駆動回路部１００は、平坦化面１１２Ｆである。
上述は、半導体層１１５０および支持基板１１９０の少なくとも一方にメタル層を形成し、メタル層を介して支持基板１１９０に半導体層１１５０を転写した後に、半導体層１１５０を基板１０２に貼り合わせる工程についての説明である。第２の実施形態において図１４Ａ～図１５を用いて説明したように、半導体層１１５０を支持基板１１９０に転写せず、半導体層１１５０を基板１０２に貼り合わせた後に、半導体層１１５０上にメタル層を形成するようにしてもよい。
図２３Ａに示すように、図２２Ｂに示したメタル層１１６３および半導体層１１５０は、所定の形状にエッチングされ、電極１６５ａおよび発光素子１５０が形成される。電極１６５ａおよび発光素子１５０の形成工程は、上述した他の実施形態の場合と同じである。透明平坦化膜１５５は、発光素子１５０の形成時に同時に形成される。この例では、基板１０２は後に除去されるため、駆動回路部１００は、ＴＦＴ下層膜１０６、回路１０１および第１層間絶縁膜１１２を含む構成となっている。
第２層間絶縁膜１５６は、平坦化面１１２Ｆ、発光素子１５０および電極１６５ａを覆って形成される。透明平坦化膜１５５が発光素子１５０の側面で露出する場合には、第２層間絶縁膜１５６は、透明平坦化膜１５５上も覆って設けられる。
図２３Ｂに示すように、ビア１６１ｄ，１６１ｋ、接続部１６１ａおよび第２配線層１６０は、上述の他の実施形態の場合と同様にして、第２層間絶縁膜１５６上に形成される。
図２４Ａに示すように、第２層間絶縁膜１５６および第２配線層１６０上に、接着層１１７０が形成され、接着層１１７０を介して補強基板１１８０が接着される。その後、基板１０２は、除去されて、カラーフィルタ１８０の形成面１１９２Ａが露出される。基板１０２の除去には、ウェットエッチングやレーザリフトオフが用いられる。
図２４Ｂに示すように、形成面１１９２Ａに、透明薄膜接着層１８８を介してカラーフィルタ（波長変換部材）１８０が接着される。
カラーフィルタ１８０を装着する際に基板１０２を除去する目的は、発光面１５１Ｓ１からの放射光の透過損失を低減することにある。そのため、基板１０２の除去に際しては、基板１０２のすべてを除去する場合に限らず、たとえば基板１０２の一部を除去してカラーフィルタ１８０を形成するようにしてもよい。基板１０２の一部を除去するとは、基板１０２をエッチング等により薄層化することである。あるいは、基板１０２をあらかじめ透明樹脂等で多層構造に構成しておき、一部の層を剥離することによって、実質的に薄層化するようにしてもよい。
図２５Ａ～図２５Ｄは、本実施形態の画像表示装置の製造方法の一部を例示する模式的な断面図である。
図２５Ａ～図２５Ｄには、カラーフィルタをインクジェット方式で形成する方法が示されている。この製造工程は、上述した図２４Ｂに示した工程に代えて適用される。
図２５Ａに示すように、基板１０２が除去され、形成面１１９２Ａが露出された構造体１１９２が準備される。構造体１１９２は、駆動回路部１００、発光素子１５０、ビア１６１ｄ，１６１ｋ、第２配線層１６０、接着層１１７０および補強基板１１８０を含んでいる。
図２５Ｂに示すように、カラーフィルタの形成面１１９２Ａ上に遮光部１８１が形成される。遮光部１８１は、たとえばスクリーン印刷やフォトリソグラフィ技術等を用いて形成される。
図２５Ｃに示すように、発光色に応じた蛍光体は、インクジェットノズルから噴出され、色変換層１８３を形成する。蛍光体は、遮光部１８１が形成されていない領域を着色する。蛍光体は、たとえば一般的な蛍光体材料やペロブスカイト蛍光体材料、量子ドット蛍光体材料を用いた蛍光塗料が用いられる。ペロブスカイト蛍光体材料や量子ドット蛍光体材料を用いた場合には、各発光色を実現できるとともに、単色性が高く、色再現性を高くできるので好ましい。インクジェットノズルによる描画の後、適切な温度および時間で乾燥処理を行う。着色時の塗膜の厚さは、遮光部１８１の厚さよりも薄く設定されている。
すでに説明したように、青色発光のサブピクセルについては、色変換部を形成しない場合には、色変換層１８３は形成されない。また、青色発光のサブピクセルについて、青色の色変換層を形成する際に、色変換部は１層でよい場合には、好ましくは、青色の蛍光体の塗膜の厚さは、遮光部１８１の厚さと同じ程度とされる。
図２５Ｄに示すように、フィルタ層１８４のための塗料は、インクジェットノズルから噴出される。塗料は、蛍光体の塗膜に重ねて塗布される。蛍光体および塗料の塗膜の合計の厚さは、遮光部１８１の厚さと同じ程度とされる。
フィルムタイプのカラーフィルタであっても、インクジェット式のカラーフィルタであっても、色変換効率を向上させるためには、色変換層１８３は可能な限り厚いことが望ましい。その一方で、色変換層１８３が厚すぎると、色変換された光の出射光はランバーシアンに近似されるのに対して、色変換されない青色光は、遮光部１８１によって射出角が制限される。そのために、表示画像の表示色に視角依存性が生じてしまうという問題が生じてしまう。色変換されない青色光の配光に、色変換層１８３を設けるサブピクセルの光の配光を合わせるためには、色変換層１８３の厚さは、遮光部１８１の開口サイズの半分程度とすることが望ましい。
たとえば、２５０ｐｐｉ程度の高精細な画像表示装置の場合には、サブピクセル２０のピッチは、３０μｍ程度となるので、色変換層１８３の厚さは、１５μｍ程度が望ましい。ここで、色変換材料が球状の蛍光体粒子からなる場合には、発光素子１５０からの光漏れを抑制するために、最密構造状に積層されることが好ましい。そのためには、少なくとも粒子の層は３層とされる必要がある。したがって、色変換層１８３を構成する蛍光体材料の粒径は、たとえば、５μｍ程度以下とすることが好ましく、３μｍ程度以下とすることがさらに好ましい。ペロブスカイト蛍光体材料や量子ドット蛍光体材料等は、酸素や水分で容易に劣化するため、色変換層１８３は、ＳｉＯ２等の無機膜で封止されることが好ましい。
図２６は、本実施形態の画像表示装置を例示する模式的な斜視図である。
図２６に示すように、本実施形態の画像表示装置は、カラーフィルタ１８０上に、駆動回路部１００が設けられている。多数の発光素子１５０を有する発光回路部１７２は、駆動回路部１００上に設けられている。発光回路部１７２および駆動回路部１００は、ビア１６１ｄで電気的に接続されている。
本実施形態では、カラーフィルタ１８０を設けて、フルカラーの画像表示装置３０１を構成可能とするものであるが、上述の他の実施形態の場合と同様に、カラーフィルタを設けずに、画像表示装置を構成してもよい。その場合には、たとえば基板１０２を除去せず、そのまま残すようにしてもよい。
本実施形態の画像表示装置３０１の効果について説明する。
本実施形態の画像表示装置３０１の製造方法では、上述の他の実施形態の場合と同様に、発光素子１５０を形成するための転写工程の時間を短縮し、工程数を削減することができるとの効果のほか、発光面１５１Ｓ１をｐ形よりも低抵抗のｎ形半導体層１５１としているので、ｎ形半導体層１５１を厚く形成でき、発光面１５１Ｓ１を十分に粗面化することができる。
本実施形態の画像表示装置３０１では、発光面１５１Ｓ１を粗面化することによって、放射光が拡散されるので、小形の発光素子１５０であっても、十分な発光面積の光源として用いられることができる。
本実施形態の画像表示装置３０１では、遮光層３３０が、絶縁膜１１２ａ，１１２ｂの間に設けられている。遮光層３３０は、発光素子１５０とトランジスタ１０３との間に設けられている。そのため、発光素子１５０が光を放射しても、放射された光がＴＦＴチャネル１０４まで到達しにくく、トランジスタ１０３の誤動作を防止することができる。
遮光層３３０は、金属等の導電材料で形成することができ、遮光層３３０をいずれかの電位に接続することができる。たとえば遮光層３３０の一部をトランジスタ１０３等のスイッチング素子等の直下に配置し、接地電位や電源電位等に接続することによって、ノイズ抑制に役立てることも可能である。
遮光層３３０は、本実施形態の場合の適用に限らず、上述した他の実施形態や後述する他の実施形態のサブピクセルに共通して適用することができる。他の実施形態に適用した場合においても、上述と同様の効果を得ることができる。
上述の例では、粗面化された発光面を有する発光素子の構成および製造方法について説明した。接続部を有する発光素子では、本実施形態の場合のように、粗面化された発光面を適用することができる。具体的な適用では、第１の実施形態およびその変形例の場合の発光素子１５０、第２の実施形態の場合の発光素子２５０および後述する第６の実施形態の半導体層６５０である。これらの発光素子の構成要素に発光面の粗面化を適用することによって、上述の効果を有するものとすることができる。なお、他の実施形態の場合においても、接続部を設けた発光素子を適用することによって、発光面の粗面化を適用することができる。
（第４の実施形態）
図２７は、本実施形態の画像表示装置の一部を例示する模式的な断面図である。
本実施形態では、発光素子１５０と平坦化面１１２Ｆとの間に第３配線層４４０を含む点で上述した他の実施形態の場合と相違する。第３配線層４４０は、光透過性を有する導電膜によって形成されており、発光素子１５０に電気的に接続されている。発光素子１５０は、発光面１５１Ｓで第３配線層４４０に接続されている。本実施形態では、有機透明樹脂の基板４０２上に発光素子１５０を含む構造物が形成され、基板４０２を介してカラーフィルタ１８０が設けられている点で上述の他の実施形態の場合と相違する。他の点では、上述した他の実施形態の場合と同じであり、同一の構成要素には、同一の符号を付して詳細な説明を適宜省略する。
図２７に示すように、本実施形態の画像表示装置のサブピクセル４２０は、カラーフィルタ１８０と、基板（光透過性部材）４０２と、トランジスタ１０３と、第１配線層１１０と、第１層間絶縁膜１１２と、第３配線層４４０と、発光素子１５０と、電極１６５ａと、第２層間絶縁膜１５６と、ビア１６１ｄと、第２配線層１６０と、を含む。
基板４０２は、光透過性を有する基板であり、たとえば透明樹脂製の基板である。好ましくは、この例のように、基板４０２の一方の面である第１面４０２ａ上には、ＴＦＴ下層膜１０６が形成されている。基板４０２の他方の面（第２面）４０２ｂには、カラーフィルタ（波長変換部材）１８０が設けられている。本実施形態では、駆動回路部１００は、基板４０２、ＴＦＴ下層膜１０６、回路１０１および第１層間絶縁膜１１２を含む構成とされている。駆動回路部１００の構成は、基板４０２を除き、第１の実施形態や第２の実施形態の場合と同じであり、詳細な説明を省略する。
第３配線層４４０は、平坦化面１１２Ｆ上に設けられている。第３配線層４４０は、配線４４０ａを含む。配線４４０ａは、発光素子１５０と平坦化面１１２Ｆとの間に設けられている。第３配線層４４０は、複数の発光素子１５０に応じて、複数の配線４４０ａを含んでおり、この例では、それぞれの配線４４０ａは、分離されている。
第３配線層４４０は、光透過性を有する導電膜で形成されている。導電膜は、たとえばＩＴＯやＺｎＯ等の透明導電膜とされる。配線４４０ａも同じ材料で形成されている。
第３配線層４４０および配線４４０ａは、平坦化面１１２Ｆに接している。発光素子１５０は、発光面１５１Ｓで配線４４０ａに接しており、配線４４０ａに電気的に接続されている。配線４４０ａの外周は、ＸＹ平面視で、配線４４０ａに発光素子１５０を投影したときに、発光素子１５０の外周を含むように設定されている。配線４４０ａは、発光面１５１Ｓの直下から平坦化面１１２Ｆ上を一方向に突出するように設けられている。配線４４０ａの突出した領域には、ビア１６１ｋの一端が接続されている。ビア１６１ｋは、配線１６０ｋと配線４４０ａとの間で、配線１６０ｋと配線４４０ａとを電気的に接続する。したがって、ｎ形半導体層１５１は、配線４４０ａ、ビア１６１ｋおよび配線１６０ｋを介して、たとえば上述した図２０の回路の接地線４に電気的に接続されている。
カラーフィルタ１８０は、基板４０２の他方の面４０２ｂ上に設けられている。カラーフィルタ１８０は、第３の実施形態において説明したものと同じである。カラーフィルタ１８０は、貼り付けられたフィルム形式のものであってもよいし、インクジェット方式で形成されたものでもよい。
その他の構成は、第１の実施形態の場合と同じであり、詳細な説明を省略する。
本実施形態の画像表示装置の製造方法について説明する。
図２８Ａ～図３０Ｂは、本実施形態の画像表示装置の製造方法の一部を例示する模式的な断面図である。
図２８Ａに示すように、基板１１９５が準備される。基板１１９５は、図８Ａにおいて示したものと同じである。基板１１９５は、図７Ａおよび図７Ｂに示した工程によって、形成される。基板１１９５のｎ形半導体層１１５１上に、光透過性を有する導電層１４４０が形成される。導電層１４４０は、ｎ形半導体層１１５１の露出面１１５１Ｅ上に形成される。
図２８Ｂに示すように、基板１０２上に形成された駆動回路部１００が準備される。半導体層１１５０は、導電層１４４０を介して、駆動回路部１００の平坦化面１１２Ｆに貼り合わされる。その後、支持基板１１９０は、ウェットエッチングやレーザリフトオフによって除去される。
図２９Ａに示すように、図２８Ｂに示したメタル層１１６３および半導体層１１５０は、エッチングによって、それぞれ所定の形状に加工され、電極１６５ａおよび発光素子１５０がそれぞれ形成される。
導電層１４４０は、配線４４０ａを含む形状に加工され、第３配線層４４０が形成される。第３配線層４４０および配線４４０ａの形成工程は、電極１６５ａおよび発光素子１５０の形成工程の前でもよいし、後でもよい。
その後、他の実施形態の場合と同様に、第２層間絶縁膜１５６が形成される。第２層間絶縁膜１５６は、平坦化面１１２Ｆ、第３配線層４４０、発光素子１５０および電極１６５ａを覆う。
図２９Ｂに示すように、ビア１６１ｄ，１６１ｋ、接続部１６１ａおよび第２配線層１６０は、上述の他の実施形態の場合と同様にして、第２層間絶縁膜１５６上に形成される。ビア１６１ｋは、配線１６０ｋと配線４４０ａとの間に設けられ、配線１６０ｋと配線４４０ａとを電気的に接続する。
図３０Ａに示すように、基板１０２は、ウェットエッチングやレーザリフトオフを用いて除去される。基板１０２を除去する前に、第３の実施形態の場合と同様に、第２配線層１６０の側に接着層を介して、補強基板を設けるようにしてもよい。
図３０Ｂに示すように、カラーフィルタ（波長変換部材）１８０は、第２面４０２ｂに形成される。カラーフィルタ１８０の形成は、フィルム形式であってもよいし、インクジェット方式であってもよい。
本実施形態では、有機透明樹脂の基板４０２に代えて、第３の実施形態の場合と同様に、ガラス基板を薄層化したり、ガラス基板をすべて除去して、ガラス基板が除去された面にカラーフィルタ１８０を設けるようにしてもよい。
本実施形態の画像表示装置の効果について説明する。
本実施形態の画像表示装置では、上述の他の実施形態の場合と同様に、発光素子１５０を形成するための転写工程の時間を短縮し、工程数を削減することができるとの効果を有する。
第３配線層４４０および配線４４０ａは、ＩＴＯ等の光透過性を有する導電膜によって形成されているので、加工が容易であり、発光素子１５０、電極１６５ａおよび第３配線層４４０の一連の製造工程を短縮できる場合がある。
本実施形態では、第３配線層４４０および配線４４０ａを用いて、発光面１５１Ｓ側の電極引き出しを行っているので、縦型の発光素子１５０とすることができる。縦型の発光素子１５０では、半導体層を流れる電流を、ＸＹ平面に沿った方向の成分を減らして、ほぼＺ軸に沿った方向とすることができるので、半導体層における損失を低減することができるとのメリットがある。
本実施形態では、基板４０２が有機透明樹脂により形成されているので、可撓性を有する。そのため、画像表示装置４０１は、曲げ加工が可能になり、曲面への貼り付けや、ウェアラブル端末等への利用等を違和感なく実現することができる。
本実施形態では、画像表示装置は、カラーフィルタ１８０を備えているが、上述の他の実施形態のようにカラーフィルタを備えない構成としてもよい。
（第５の実施形態）
図３１は、本実施形態の画像表示装置の一部を例示する模式的な断面図である。
本実施形態では、発光素子５５０の構成が他の実施形態の場合と相違する。その他の構成要素は、上述の他の実施形態の場合と同じである。同一の構成要素には同一の符号を付して、詳細な説明を適宜省略する。
図３２に示すように、第３配線層４４０は、配線５４０ａを含む。第３配線層４４０および配線５４０ａは、平坦化面１１２Ｆに接している。発光素子５５０は、発光面５５１Ｓで配線５４０ａに接しており、配線５４０ａに電気的に接続されている。配線５４０ａの外周は、ＸＹ平面視で、配線５４０ａに発光素子５５０を投影したときに、発光素子５５０の外周を含むように設定されている。配線５４０ａは、発光面５５１Ｓの直下から平坦化面１１２Ｆ上を一方向に突出するように設けられている。配線５４０ａの突出した領域には、ビア１６１ｋの一端が接続されている。したがって、ｎ形半導体層１５１は、配線５４０ａ、ビア１６１ｋおよび配線１６０ｋを介して、たとえば上述した図３の回路の接地線４に電気的に接続されている。
本実施形態では、遮光層３３０が設けられている。遮光層３３０は、第３の実施形態において図１９を用いて説明したものと同じである。遮光層３３０は、遮光部３３０ａを含んでいる。好ましくは、遮光部３３０ａの外周は、ＸＹ平面視で、遮光部３３０ａにＴＦＴチャネル１０４を投影したときに、ＴＦＴチャネル１０４の外周を含むように設定されている。遮光層３３０は、貫通孔３３１Ｌ，３３１ｄが設けられている。貫通孔３３１Ｌは、光路のために設けられ、貫通孔３３１ｄは、ビア１６１ｄからの絶縁のために設けられている。
発光素子５５０は、配線５４０ａ上に設けられている。発光素子５５０は、Ｚ軸の正方向に向かって、ＸＹ平面視での面積が小さくなるように形成された角錐台状または円錐台状の素子である。
図３２は、図３１の発光素子５５０部分の拡大図であり、平坦化面１１２Ｆと発光素子５５０との詳細な位置関係が示されている。
図３２に示すように、平坦化面１１２Ｆは、ＸＹ平面にほぼ平行な平面である。発光素子５５０は、平坦化面１１２Ｆ上に設けられており、発光面５５１Ｓは、平坦化面１１２Ｆにほぼ平行な面である。平坦化面１１２Ｆ上には、配線５４０ａが設けられ、発光面５５１Ｓは、配線５４０ａを介して平坦化面１１２Ｆ上に設けられている。配線５４０ａの厚さは、十分に薄く、光の反射および吸収は、十分に小さいものとする。
発光素子５５０は、側面５５５ａを有する。側面５５５ａは、上面５５３Ｕと平坦化面１１２Ｆとの間の面であり、発光面５５１Ｓに隣接する面である。側面５５５ａと平坦化面１１２Ｆとの間でなす角度の内角θは、９０°よりも小さい。好ましくは、内角θは７０°程度である。さらに好ましくは、内角θは、発光素子５５０の屈折率および第２層間絶縁膜１５６の屈折率にもとづいて決定される側面５５５ａにおける臨界角よりも小さい。発光素子５５０は、第２層間絶縁膜１５６に覆われており、側面５５５ａは、第２層間絶縁膜１５６と接している。
発光素子５５０の側面５５５ａと平坦化面１１２Ｆとがなす内角θの臨界角θｃは、たとえば以下のように決定される。
発光素子５５０の屈折率ｎ０および第２層間絶縁膜１５６の屈折率ｎ１とすると、発光素子５５０から第２層間絶縁膜１５６に出射する光の臨界角θｃは、以下の式（１）を用いて求められる。
θｃ＝９０°－ｓｉｎ－１（ｎ１／ｎ０） （１）
たとえば、アクリル樹脂等の一般的な透明有機絶縁材料の屈折率は１．４～１．５前後であることが知られている。そこで、発光素子５５０がＧａＮによって形成され、第２層間絶縁膜１５６が一般的な透明有機絶縁材料によって形成されている場合には、発光素子５５０の屈折率ｎ０＝２．５、第２層間絶縁膜１５６の屈折率ｎ＝１．４とすることができる。これらの値を、式（１）に代入することによって、臨界角θｃ＝５６°を得る。
このことは、平坦化面１１２Ｆと側面５５５ａとのなす内角θをθｃ＝５６°とした場合に、発光層５５２から放射された光のうち平坦化面１１２Ｆに平行な光は、側面５５５ａで全反射されることを示している。また、発光層５５２から放射された光のうち、Ｚ軸の正方向の成分を有する光も、側面５５５ａで全反射されることを示している。上述では、簡単のため、第２層間絶縁膜１５６を透明樹脂としたが、透明樹脂を白色樹脂とした場合であっても、白色樹脂のための散乱性微粒子の屈折率への影響は小さいので、上述の計算では無視している。
一方、発光層５５２から放射された光のうち、Ｚ軸の負方向の成分を有する光は、側面５５５ａで屈折率に応じた出射角度で側面５５５ａから出射される。第２層間絶縁膜１５６に入射した光は、第２層間絶縁膜１５６の屈折率で決定される角度で第２層間絶縁膜１５６から出射される。
側面５５５ａで全反射された光は、光反射性を有する電極５６５ａによって再度反射され、再度反射された光のうちＺ軸の負方向の成分を有する光は、発光面５５１Ｓおよび側面５５５ａから出射される。平坦化面１１２Ｆに平行な光およびＺ軸の正方向の成分を有する光は、側面５５５ａで全反射される。
このようにして、発光層５５２から放射された光のうち、平坦化面１１２Ｆに平行な光およびＺ軸の正方向の成分を有する光は、側面５５５ａおよび電極５６５ａによって、Ｚ軸の負方向に向かう成分を有する光に変換される。したがって、発光素子５５０から出射される光では、発光面５５１Ｓに向かう割合が増加して、発光素子５５０の実質的な発光効率は向上する。
θ＜θｃとすることによって、平坦化面１１２Ｆに平行な成分を有する光のほとんどを発光素子５５０内に全反射させることができる。第２層間絶縁膜１５６の屈折率をｎ＝１．４とすると、臨界角θｃは５６°程度となるので、設定される内角θは、４５°や３０°等にすることがより好ましい。また、屈折率ｎがより大きい材料では臨界角θｃはより小さくなる。ただし、内角θを７０°程度に設定しても、Ｚ軸の負方向の成分を有する光のほとんどを、Ｚ軸の正方向の成分を有する光に変換することできるので、製造ばらつき等を考慮して、たとえば、内角θを８０°以下等に設定するようにしてもよい。
本実施形態の画像表示装置の製造方法について説明する。
本実施形態では、発光素子５５０および電極５６５ａの製造工程が他の実施形態の場合と相違し、他の製造工程は、上述した他の実施形態の場合を適用することができる。以下では、製造工程のうち相違する部分について説明する。
本実施形態では、図３２に示した発光素子５５０の形状とするために、以下の工程が実行される。
図２８Ｂに示した半導体層１１５０は、平坦化面１１２Ｆに貼り合わされた後、図３１に示した発光素子５５０の形状にエッチングによって加工される。発光素子５５０の成形には、図３２に示した側面５５５ａが平坦化面１１２Ｆに対して、内角θをなすように、エッチングのレートが選定される。たとえば、エッチングは、上面５５３Ｕに近いほど高いエッチングレートが選定される。好ましくは、エッチングレートは、発光面５５１Ｓの側から上面５５３Ｕの側に向かって、線形的に増大するように設定される。
具体的には、たとえば、ドライエッチング時のレジストマスクパターンをその端部に向かって次第に薄くなるように露光時に工夫しておく。これにより、ドライエッチング時にレジストの薄い部分から徐々に後退して、発光面５５１Ｓから上面５５３Ｕの側に向かってエッチング量を大きくすることができる。これによって、発光素子５５０の側面５５５ａは、平坦化面１１２Ｆに対して、一定の角度をなすように形成される。このため、発光素子５５０では、上面５５３Ｕからの各層のＸＹ平視での面積は、ｐ形半導体層５５３、発光層５５２、ｎ形半導体層５５１の順に面積が大きくなるように形成される。
その後、他の実施形態の場合と同様にして、サブピクセル５２０が形成される。
本実施形態の画像表示装置の効果について説明する。
本実施形態の画像表示装置は、上述した他の実施形態の画像表示装置と同様に、発光素子５５０を形成するための転写工程の時間を短縮し、工程数を削減することができるとの効果のほか、以下の効果を奏する。
本実施形態の画像表示装置では、発光素子５５０が設けられた平坦化面１１２Ｆに対して、内角θをなす側面５５５ａを有するように、発光素子５５０が形成される。内角θは、９０°よりも小さく、発光素子５５０および第２層間絶縁膜１５６のそれぞれの材質の屈折率で決定される臨界角θｃにもとづいて設定される。内角θは、発光層５５２から放射される光のうち、発光素子５５０の側方や上方に向かう光を、発光面５５１Ｓ側に向かう光に変換して出射することができる。内角θを十分小さくすることによって、発光素子５５０では、実質的な発光効率が向上される。
本実施形態では、発光素子５５０は、縦型の素子とし、第３配線層４４０を用いてビア１６１ｋと接続する。これに限らず、発光素子に、平坦化面１１２Ｆ上に形成される接続部を設け、接続部を介してビア１６１ｋと接続するようにしてもよい。
（第６の実施形態）
図３３は、本実施形態の画像表示装置の一部を例示する模式的な断面図である。
本実施形態では、画像表示装置は、１つの発光面に複数の発光領域を含むサブピクセル群６２０を備える点で他の実施形態と相違する。同一の構成要素には、同一の符号を付して詳細な説明を適宜省略する。
図３３に示すように、本実施形態の画像表示装置は、サブピクセル群６２０を備える。サブピクセル群６２０は、基板１０２と、複数のトランジスタ１０３－１，１０３－２と、第１配線層１１０と、第１層間絶縁膜１１２と、半導体層６５０と、光反射性を有する電極６６０ａ１，６６０ａ２と、第２層間絶縁膜１５６と、ビア６６１ｄ１，６６１ｄ２と、を含む。半導体層６５０は、平坦化面１１２Ｆ上に設けられている。
本実施形態では、ｐチャネルのトランジスタ１０３－１，１０３－２をオンすることによって、第１配線層１１０およびビア６６１ｄ１，６６１ｄ２を介して半導体層６５０の一方から正孔を注入する。ｐチャネルのトランジスタ１０３－１，１０３－２をオンすることによって、第２配線層１６０を介して半導体層６５０の他方から電子を注入する。半導体層６５０は、正孔および電子を注入され、正孔および電子の結合によって、分離された発光層６５２ａ１，６５２ａ２が発光する。発光層６５２ａ１，６５２ａ２を駆動するための駆動回路は、たとえば図２に示した回路構成が適用される。第２の実施形態の例を用いて、半導体層のｎ形半導体層とｐ形半導体層を入れ替えて、ｎチャネルのトランジスタで半導体層を駆動する構成とすることもできる。その場合には、駆動回路は、図１３の回路構成が適用される。
サブピクセル群６２０の構成について詳細に説明する。
ＴＦＴ下層膜１０６は、第１面１０２ａ上に形成されている。ＴＦＴ下層膜１０６は、平坦化されており、ＴＦＴ下層膜１０６上にＴＦＴチャネル１０４－１，１０４－２等が形成されている。
絶縁層１０５は、ＴＦＴ下層膜１０６およびＴＦＴチャネル１０４－１，１０４－２を覆っている。ゲート１０７－１は、絶縁層１０５を介して、ＴＦＴチャネル１０４－１上に設けられている。ゲート１０７－２は、絶縁層１０５を介して、ＴＦＴチャネル１０４－２上に設けられている。トランジスタ１０３－１は、ＴＦＴチャネル１０４－１とゲート１０７－１とを含む。トランジスタ１０３－２は、ＴＦＴチャネル１０４－２とゲート１０７－２とを含む。
ＴＦＴチャネル１０４－１は、ｐ形にドープされた領域１０４ｓ１，１０４ｄ１を含んでおり、領域１０４ｓ１，１０４ｄ１は、トランジスタ１０３－１のソース領域、ドレイン領域である。領域１０４ｉ１は、ｎ形にドープされており、トランジスタ１０３－１のチャネルを形成する。ＴＦＴチャネル１０４－２も同様に、ｐ形にドープされた領域１０４ｓ２，１０４ｄ２を含んでおり、領域１０４ｓ２，１０４ｄ２は、トランジスタ１０３－２のソース領域、ドレイン領域である。領域１０４ｉ２は、ｎ形にドープされており、トランジスタ１０３－２のチャネルを形成する。
絶縁膜１０８は、絶縁層１０５およびゲート１０７－１，１０７－２を覆っている。本実施形態では、回路１０１は、ＴＦＴチャネル１０４－１，１０４－２、絶縁層１０５、絶縁膜１０８、ビア１１１ｓ１，１１１ｄ１，１１１ｓ２，１１１ｄ２および第１配線層１１０を含むものとする。
第１配線層１１０は、絶縁膜１０８上に設けられている。第１配線層１１０は、配線６１０ｆ，６１０ｓ１，６１０ｓ２，６１０ｄ１，６１０ｄ２，を含む。
配線（第２部分）６１０ｆは、発光領域６５１Ｒ１，６５１Ｒ２の間に設けられている。配線６１０ｆは、この例では、図３３に図示された回路要素のいずれにも電気的に接続されていないが、任意の電位あるいは回路要素に接続することができる。配線６１０ｆは、発光領域６５１Ｒ１，６５１Ｒ２の間に配置されることによって、発光領域６５１Ｒ１，６５１Ｒ２のそれぞれから出射される光を遮蔽する。
配線６１０ｓ１は、領域１０４ｓ１の上方に設けられている。ビア１１１ｓ１は、配線６１０ｓ１と領域１０４ｓ１との間に設けられ、配線６１０ｓ１と領域１０４ｓ１とを電気的に接続する。配線６１０ｓ２は、領域１０４ｓ２の上方に設けられている。ビア１１１ｓ２は、配線６１０ｓ２と領域１０４ｓ２との間に設けられ、配線６１０ｓ２と領域１０４ｓ２とを電気的に接続する。配線６１０ｓ１，６１０ｓ２は、たとえば図３に示した回路の電源線３に接続される。
配線６１０ｄ１は、領域１０４ｄ１の上方に設けられている。ビア１１１ｄ１は、配線６１０ｄ１と領域１０４ｄ１との間に設けられ、配線６１０ｄ１と領域１０４ｄ１とを電気的に接続する。配線６１０ｄ１は、ビア６６１ｄ１の一端に接続されている。配線６１０ｄ２は、領域１０４ｄ２の上方に設けられている。ビア１１１ｄ２は、配線６１０ｄ２と領域１０４ｄ２との間に設けられ、配線６１０ｄ２と領域１０４ｄ２とを電気的に接続する。配線６１０ｄ２は、ビア６６１ｄ２の一端に接続されている。
第１層間絶縁膜１１２は、絶縁膜１０８および第１配線層１１０を覆って設けられている。第１層間絶縁膜１１２は、平坦化面１１２Ｆを有する。
半導体層６５０は、平坦化面１１２Ｆに接する発光面６５１Ｓを有する。発光面６５１Ｓは、ｎ形半導体層６５１の面である。発光面６５１Ｓは、複数の発光領域６５１Ｒ１，６５１Ｒ２を含む。
半導体層６５０は、ｎ形半導体層６５１と、発光層６５２ａ１，６５２ａ２と、ｐ形半導体層６５３ａ１，６５３ａ２と、を含む。発光層６５２ａ１は、ｎ形半導体層６５１上に設けられている。発光層６５２ａ２は、発光層６５２ａ１と分離され離間して、ｎ形半導体層６５１上に設けられている。ｐ形半導体層６５３ａ１は、発光層６５２ａ１上に設けられている。ｐ形半導体層６５３ａ２は、ｐ形半導体層６５３ａ１とは分離され離間して、発光層６５２ａ２上に設けられている。
ｐ形半導体層６５３ａ１は、発光層６５２ａ１が設けられた面に対向して設けられた上面６５３Ｕ１を有する。ｐ形半導体層６５３ａ２は、発光層６５２ａ２が設けられた面に対向して設けられた上面６５３Ｕ２を有する。
発光領域６５１Ｒ１は、発光面６５１Ｓのうち、上面６５３Ｕ１に対向する領域にほぼ一致する領域である。発光領域６５１Ｒ２は、発光面６５１Ｓのうち、上面６５３Ｕ２に対向する領域にほぼ一致する領域である。
図３４は、本実施形態の画像表示装置の一部を例示する模式的な断面図である。
図３４は、発光領域６５１Ｒ１，６５１Ｒ２を説明するための模式図である。
図３４に示すように、発光領域６５１Ｒ１，６５１Ｒ２は、発光面６５１Ｓ上の面である。図３４では、半導体層６５０のうち、発光領域６５１Ｒ１，６５１Ｒ２を含む部分を発光部Ｒ１，Ｒ２とそれぞれ呼ぶ。発光部Ｒ１は、ｎ形半導体層６５１の一部、発光層６５２ａ１およびｐ形半導体層６５３ａ１を含んでいる。発光部Ｒ２は、ｎ形半導体層６５１の一部、発光層６５２ａ２およびｐ形半導体層６５３ａ２を含んでいる。
半導体層６５０は、接続部Ｒ０を含んでいる。接続部Ｒ０は、発光部Ｒ１，Ｒ２の間に設けられており、ｎ形半導体層６５１の一部である。接続部Ｒ０には、図３３に示したビア６６１ｋの一端が接続されており、発光部Ｒ１，Ｒ２間の電流の経路を提供する。
発光部Ｒ１では、接続部Ｒ０を介して供給された電子は、発光層６５２ａ１に供給される。発光部Ｒ１では、電極６６０ａ１を介して供給された正孔は、発光層６５２ａ１に供給される。発光層６５２ａ１に供給された電子および正孔は、結合されて発光する。発光層６５２ａ１で発光された光は、発光部Ｒ１のｎ形半導体層６５１の部分をとおって発光面６５１Ｓに達する。光は、発光部Ｒ１内をＺ軸方向に沿ってほぼ直進するので、発光面６５１Ｓのうち発光するのは、発光領域６５１Ｒ１となる。したがって、この例では、発光領域６５１Ｒ１は、ＸＹ平面視で、発光面６５１Ｓに投影された発光層６５２ａ１の外周が囲む領域にほぼ一致する。
発光部Ｒ２についても発光部Ｒ１と同様である。すなわち、発光部Ｒ２では、接続部Ｒ０を介して供給された電子は、発光層６５２ａ２に供給される。発光部Ｒ２では、電極６６０ａ２を介して供給された正孔は、発光層６５２ａ２に供給される。発光層６５２ａ２に供給された電子および正孔は、結合されて発光する。発光層６５２ａ２で発光された光は、発光部Ｒ２のｎ形半導体層６５１の部分をとおって発光面６５１Ｓに達する。光は、発光部Ｒ２内をＺ軸方向に沿ってほぼ直進するので、発光面６５１Ｓのうち発光するのは、発光領域６５１Ｒ２となる。したがって、この例では、発光領域６５１Ｒ２は、ＸＹ平面視で、発光面６５１Ｓに投影された発光層６５２ａ２の外周が囲む領域にほぼ一致する。
このようにして、半導体層６５０において、ｎ形半導体層６５１を共有して、発光面６５１Ｓ上に複数の発光領域６５１Ｒ１，６５１Ｒ２を形成するようにできる。
本実施形態では、半導体層６５０の複数の発光層６５２ａ１，６５２ａ２および複数のｐ形半導体層６５３ａ１，６５３ａ２において、ｎ形半導体層６５１の一部を接続部Ｒ０とすることによって、半導体層６５０を形成することができる。したがって、上述した第１の実施形態や第２の実施形態等の場合の発光素子１５０，２５０の形成方法と同様にして、半導体層６５０を形成することができる。
図３３に戻って説明を続ける。
第２層間絶縁膜１５６は、平坦化面１１２Ｆ、半導体層６５０および電極６６０ａ１，６６０ａ２上に設けられている。
第２配線層１６０は、第２層間絶縁膜１５６上に設けられている。第２配線層１６０は、配線６６０ｄ１，６６０ｄ２，６６０ｋを含む。配線６６０ｄ１は、接続部６６１ａ１を介して、電極６６０ａ１に接続されている。配線６６０ｄ２は、接続部６６１ａ２を介して、電極６６０ａ２に接続されている。配線６６０ｋは、たとえば図２の回路の接地線４に接続されている。
ビア６６１ｄ１は、第２層間絶縁膜１５６および第１層間絶縁膜１１２を貫通し、配線６１０ｄ１に達するように設けられている。ビア６６１ｄ１は、配線６６０ｄ１と配線６１０ｄ１との間に設けられ、配線６６０ｄ１と配線６１０ｄ１とを電気的に接続する。ビア６６１ｄ２は、第２層間絶縁膜１５６および第１層間絶縁膜１１２を貫通し、配線６１０ｄ２に達するように設けられている。ビア６６１ｄ２は、配線６６０ｄ２と配線６１０ｄ２との間に設けられ、配線６６０ｄ２と配線６１０ｄ２とを電気的に接続する。
ビア６６１ｋは、第２層間絶縁膜１５６を貫通し、ｎ形半導体層６５１に達するように設けられている。ビア６６１ｋは、配線６６０ｋとｎ形半導体層６５１との間で、配線６６０ｋとｎ形半導体層６５１とを電気的に接続する。
たとえば、トランジスタ１０３－１，１０３－２は、隣接するサブピクセルの駆動トランジスタであり、順次駆動される。トランジスタ１０３－１から供給された正孔が発光層６５２ａ１に注入され、配線６６０ｋから供給された電子が発光層６５２ａ１に注入されると、発光層６５２ａ１は発光し、発光領域６５１Ｒ１から光が放射される。トランジスタ１０３－２から供給された正孔が発光層６５２ａ２に注入され、配線６６０ｋから供給された電子が発光層６５２ａ２に注入されると、発光層６５２ａ２は発光し、発光領域６５１Ｒ２から光が放射される。
本実施形態の画像表示装置の効果について説明する。
本実施形態の画像表示装置は、上述した他の実施形態の画像表示装置と同様に、半導体層６５０を形成するための転写工程の時間を短縮し、工程数を削減することができるとの効果を奏する。このほか、複数の発光部Ｒ１，Ｒ２について、接続部Ｒ０を共有することができるので、接続部Ｒ０に設けるビア６６１ｋの数を減らすことが可能になる。ビアの本数を減らすことによって、サブピクセル群６２０を構成する発光部Ｒ１，Ｒ２のピッチを縮小することが可能になり、小型、高精細の画像表示装置とすることが可能になる。
本実施形態では、発光領域６５１Ｒ１，６５１Ｒ２は、出射した光が外部に放射されるまでに、第１層間絶縁膜１１２、絶縁膜１０８、絶縁層１０５、ＴＦＴ下層膜１０６および基板１０２を通過する必要がある。このため、外部に放射されるまでの経路で、光が広がることが考えられる。本実施形態では、光が外部に放射されるまでの経路の途中に配線６１０ｆを設けているので、広がる光を遮蔽することによって、隣接する画素から出射される光が混光することを防止する。そのため、画素ピッチを狭くして高画質の画像表示装置を実現することが可能になる。この例では、２つの発光領域の場合について説明したが、発光面に形成される発光領域の数は、２つに限るものではなく、３つ以上の任意の数にすることができる。
（第７の実施形態）
上述した画像表示装置は、適切なピクセル数を有する画像表示モジュールとして、たとえばコンピュータ用ディスプレイ、テレビ、スマートフォンのような携帯用端末、あるいは、カーナビゲーション等とすることができる。
図３５は、本実施形態に係る画像表示装置を例示するブロック図である。
図３５には、コンピュータ用ディスプレイの構成の主要な部分が示されている。
図３５に示すように、画像表示装置７０１は、画像表示モジュール７０２を備える。画像表示モジュール７０２は、たとえば上述した第１の実施形態の場合の構成を備えた画像表示装置である。画像表示モジュール７０２は、サブピクセル２０を含む複数のサブピクセルが配列された表示領域２、行選択回路５および信号電圧出力回路７を含む。
画像表示装置７０１は、コントローラ７７０をさらに備えている。コントローラ７７０は、図示しないインタフェース回路によって分離、生成される制御信号を入力して、行選択回路５および信号電圧出力回路７に対して、各サブピクセルの駆動および駆動順序を制御する。
（変形例）
上述した画像表示装置は、適切なピクセル数を有する画像表示モジュールとして、たとえばコンピュータ用ディスプレイ、テレビ、スマートフォンのような携帯用端末、あるいは、カーナビゲーション等とすることができる。
図３６は、本実施形態の変形例に係る画像表示装置を例示するブロック図である。
図３６には、高精細薄型テレビの構成が示されている。
図３６に示すように、画像表示装置８０１は、画像表示モジュール８０２を備える。画像表示モジュール８０２は、たとえば上述した第１の実施形態の場合の構成を備えた画像表示装置１である。画像表示装置８０１は、コントローラ８７０およびフレームメモリ８８０を備える。コントローラ８７０は、バス８４０によって供給される制御信号にもとづいて、表示領域２の各サブピクセルの駆動順序を制御する。フレームメモリ８８０は、１フレーム分の表示データを格納し、円滑な動画再生等の処理のために用いられる。
画像表示装置８０１は、Ｉ／Ｏ回路８１０を有する。Ｉ／Ｏ回路８１０は、図３６では、単に「Ｉ／Ｏ」と表記されている。Ｉ／Ｏ回路８１０は、外部の端末や装置等と接続するためのインタフェース回路等を提供する。Ｉ／Ｏ回路８１０には、たとえば外付けのハードディスク装置等を接続するＵＳＢインタフェースや、オーディオインタフェース等が含まれる。
画像表示装置８０１は、受信部８２０および信号処理部８３０を有する。受信部８２０には、アンテナ８２２が接続され、アンテナ８２２によって受信された電波から必要な信号を分離、生成する。信号処理部８３０は、ＤＳＰ（Digital Signal Processor）やＣＰＵ（Central Processing Unit）等を含んでおり、受信部８２０によって分離、生成された信号は、信号処理部８３０によって、画像データや音声データ等に分離、生成される。
受信部８２０および信号処理部８３０を、携帯電話の送受信用やＷｉＦｉ用、ＧＰＳ受信器等の高周波通信モジュールとすることによって、他の画像表示装置とすることもできる。たとえば、適切な画面サイズおよび解像度の画像表示モジュールを備えた画像表示装置は、スマートフォンやカーナビゲーションシステム等の携帯情報端末とすることができる。
本実施形態の場合の画像表示モジュールは、第１の実施形態の場合の画像表示装置の構成に限らず、その変形例や他の実施形態の場合としてもよい。本実施形態および変形例の場合の画像表示モジュールは、図９および図２６で示したように、多数のサブピクセルを含む構成とされる。
以上説明した実施形態によれば、発光素子の転写工程を短縮し、歩留りを向上した画像表示装置の製造方法および画像表示装置を実現することができる。
以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他のさまざまな形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明およびその等価物の範囲に含まれる。また、前述の各実施形態は、相互に組み合わせて実施することができる。
１，２０１，３０１，７０１，８０１ 画像表示装置、２ 表示領域、３ 電源線、４ 接地線、５，２０５ 行選択回路、６，２０６ 走査線、７，２０７ 信号電圧出力回路、８，２０８ 信号線、１０ ピクセル、２０，２２０，３２０，４２０，５２０ サブピクセル、２２，２２２ 発光素子、２４，２２４ 選択トランジスタ、２６，２２６ 駆動トランジスタ、２８，２２８ キャパシタ、１００ 駆動回路部、１０１ 回路、１０２，４０２ 基板、１０３ａ，１８０ａ，４０２ａ 第１面、１０３，１０３－１，１０３－２，２０３ トランジスタ、１０４，１０４－１，１０４－２，２０４ ＴＦＴチャネル、１０５ 絶縁層、１０７，１０７－１，１０７－２ ゲート、１０８ 絶縁膜、１１０ 第１配線層、１１２ 第１層間絶縁膜、１５０，２５０，５５０ 発光素子、１５１Ｓ，１５１Ｓ１，２５３Ｓ，５５１Ｓ，６５１Ｓ 発光面、１５６ 第２層間絶縁膜、１６５ａ，２６５ｋ，５６５ａ，６６０ａ１，６６０ａ２ 電極、１６１ｄ，１６１ｋ，６６１ｋ ビア、１７２ 発光回路部、１８０ カラーフィルタ、６２０ サブピクセル群、６６１ａ１，６６１ａ２ 接続部、１００１ 結晶成長用基板、１１５０ 半導体層、１１６１，１１６２，１１６３，１１６４ メタル層、１１８０ 補強基板、１１９０ 支持基板、１１９２ 構造体、１１９４，１２９４ 半導体成長基板

Claims (23)

  1. 透光性基板の第１面上に形成された回路素子と、前記回路素子に接続された第１配線層と、前記回路素子および前記第１配線層を覆う第１絶縁膜と、を含む第１基板を準備する工程と、
    発光層を含む半導体層を準備する工程と、
    前記半導体層を、第１メタル層を介して第２基板に接合する工程と、
    前記半導体層を前記第１基板に貼り合わせる工程と、
    前記第２基板を除去する工程と、
    前記半導体層をエッチングして、前記第１絶縁膜上の発光面と前記発光面に対向して設けられた上面とを含む発光素子を形成する工程と、
    前記第１メタル層をエッチングして、前記上面を覆い前記上面に電気的に接続された電極を形成する工程と、
    前記第１絶縁膜、前記発光素子および前記電極を覆う第２絶縁膜を形成する工程と、
    前記第１絶縁膜および前記第２絶縁膜を貫通する第１ビアを形成する工程と、
    前記第２絶縁膜上に第２配線層を形成する工程と、
    を備え、
    前記第１ビアは、前記第１配線層と前記第２配線層との間に設けられ、前記第１配線層と前記第２配線層とを電気的に接続する画像表示装置の製造方法。
  2. 前記半導体層を準備する工程は、前記半導体層を形成した後、前記半導体層上に前記第１メタル層を形成する工程を含む請求項１記載の画像表示装置の製造方法。
  3. 前記半導体層を接合する工程の前に前記第２基板の接合面上に前記第１メタル層を形成する工程をさらに備えた請求項１記載の画像表示装置の製造方法。
  4. 透光性基板の第１面上に形成された回路素子と、前記回路素子に接続された第１配線層と、前記回路素子および前記第１配線層を覆う第１絶縁膜と、を含む第１基板を準備する程と、
    発光層を含む半導体層を準備する工程と、
    前記半導体層を前記第１基板に貼り合わせる工程と、
    前記半導体層を貼り合わせる工程の後に前記半導体層上に第２メタル層を形成する工程と、
    前記半導体層をエッチングして、前記第１絶縁膜上の発光面と前記発光面に対向する上面とを含む発光素子を形成する工程と、
    前記第２メタル層をエッチングして、前記上面を覆い前記上面に電気的に接続された電極を形成する工程と、
    前記第１絶縁膜、前記発光素子および前記電極を覆う第２絶縁膜を形成する工程と、
    前記第１絶縁膜および前記第２絶縁膜を貫通する第１ビアを形成する工程と、
    前記第２絶縁膜上に第２配線層を形成する工程と、
    を備え、
    前記第１ビアは、前記第１配線層と前記第２配線層との間に設けられ、前記第１配線層と前記第２配線層とを電気的に接続する画像表示装置の製造方法。
  5. 前記半導体層を貼り合わせる工程の前に、前記半導体層の露出面を粗面化し、粗面化された面上にわたって光透過性を有する膜を形成する工程をさらに備えた請求項１～４のいずれか１つに記載の画像表示装置の製造方法。
  6. 前記第２絶縁膜を貫通する第２ビアを形成する工程をさらに備え、
    前記発光素子は、前記第１絶縁膜上に形成された接続部を含み、
    前記第２ビアは、前記第２配線層と前記接続部との間に設けられ、前記第２配線層と前記接続部とを電気的に接続する請求項１～５のいずれか１つに記載の画像表示装置の製造方法。
  7. 前記半導体層を前記第１基板に貼り合わせる工程の前に前記半導体層上に光透過性を有する導電層を形成する工程と、
    前記半導体層を前記第１基板に貼り合わせる工程の後に前記導電層をエッチングして第３配線層を形成する工程と、
    をさらに備えた請求項１～４のいずれか１つに記載の画像表示装置の製造方法。
  8. 前記第２絶縁膜を貫通する第２ビアを形成する工程をさらに備え、
    前記第２ビアは、前記第２配線層と前記第３配線層との間に設けられ、前記第２配線層と前記第３配線層とを電気的に接続する請求項７記載の画像表示装置の製造方法。
  9. 前記第１基板を準備する工程は、前記回路素子を覆う遮光層を形成する工程を含む請求項１～８のいずれか１つに記載の画像表示装置の製造方法。
  10. 前記半導体層は、窒化ガリウム系化合物半導体を含む請求項１～９のいずれか１つに記載の画像表示装置の製造方法。
  11. 前記第１面に対向する第２面に波長変換部材を形成する工程をさらに備えた請求項１～１０のいずれか１つに記載の画像表示装置の製造方法。
  12. 前記透光性基板を除去し、前記透光性基板に代えて波長変換部材を形成する工程をさらに備えた請求項１～１０のいずれか１つの記載の画像表示装置の製造方法。
  13. 第１面を有する光透過性部材と、
    前記第１面上に設けられた回路素子と、
    前記回路素子に電気的に接続された第１配線層と、
    前記第１面、前記回路素子および前記第１配線層を覆う第１絶縁膜と、
    前記第１絶縁膜上に発光面と前記発光面に対向する上面とを含む発光素子と、
    前記上面上を覆い前記上面に電気的に接続された電極と、
    前記第１絶縁膜、前記発光素子および前記電極を覆う第２絶縁膜と、
    前記第１絶縁膜および前記第２絶縁膜を貫通して設けられた第１ビアと、
    前記第２絶縁膜上に設けられた第２配線層と、
    前記第２絶縁膜を貫通して設けられた第２ビアと、
    を備え、
    前記第１ビアは、前記第１配線層と前記第２配線層との間に設けられ、前記第１配線層と前記第２配線層とを電気的に接続し、
    前記発光素子は、前記第１絶縁膜上に形成された接続部を含み、
    前記第２配線層は、第１配線と、前記第１配線から分離された第２配線と、を含み、
    前記第１ビアは、前記第１配線と前記第１配線層との間に設けられ、前記第１配線と前記第１配線層とを電気的に接続し、
    前記第２ビアは、前記第２配線と前記接続部との間に設けられ、前記第２配線と前記接続部とを電気的に接続する画像表示装置。
  14. 前記発光面は、粗面化された請求項１３記載の画像表示装置。
  15. 第１面を有する光透過性部材と、
    前記第１面上に設けられた回路素子と、
    前記回路素子に電気的に接続された第１配線層と、
    前記第１面、前記回路素子および前記第１配線層を覆う第１絶縁膜と、
    前記第１絶縁膜上に発光面と前記発光面に対向する上面とを含む発光素子と、
    前記上面上を覆い前記上面に電気的に接続された電極と、
    前記第１絶縁膜、前記発光素子および前記電極を覆う第２絶縁膜と、
    前記第１絶縁膜および前記第２絶縁膜を貫通して設けられた第１ビアと、
    前記第２絶縁膜上に設けられた第２配線層と、
    前記第１絶縁膜と前記発光面との間に設けられた光透過性を有する第３配線層と、
    前記第２絶縁膜を貫通して設けられた第２ビアと、
    を備え、
    前記第１ビアは、前記第１配線層と前記第２配線層との間に設けられ、前記第１配線層と前記第２配線層とを電気的に接続し、
    前記第２配線層は、第１配線と、前記第１配線から分離された第２配線と、を含み、
    前記第１ビアは、前記第１配線と前記第１配線層との間に設けられ、前記第１配線と前記第１配線層とを電気的に接続し、
    前記第２ビアは、前記第２配線と前記第３配線層との間に設けられ、前記第２配線と前記第３配線層とを電気的に接続する画像表示装置。
  16. 前記発光面と前記発光素子の側面とのなす角度は、９０°よりも小さい請求項１５記載の画像表示装置。
  17. 前記第１配線層は、前記回路素子を覆う第１部分を含む請求項１３～１６のいずれか１つに記載の画像表示装置。
  18. 前記第１絶縁膜上に設けられた遮光層と、
    前記遮光層と前記第２絶縁膜との間に設けられた第３絶縁膜と、
    をさらに備えた請求項１３～１７のいずれか１つに記載の画像表示装置。
  19. 第１面を有する光透過性部材と、
    前記第１面上に設けられた回路素子と、
    前記回路素子に電気的に接続された第１配線層と、
    前記第１面、前記回路素子および前記第１配線層を覆う第１絶縁膜と、
    前記第１絶縁膜上に発光面と前記発光面に対向する上面とを含む発光素子と、
    前記上面上を覆い前記上面に電気的に接続された電極と、
    前記第１絶縁膜、前記発光素子および前記電極を覆う第２絶縁膜と、
    前記第１絶縁膜および前記第２絶縁膜を貫通して設けられた第１ビアと、
    前記第２絶縁膜上に設けられた第２配線層と、
    前記第１絶縁膜上に設けられた遮光層と、
    前記遮光層と前記第２絶縁膜との間に設けられた第３絶縁膜と、
    を備え、
    前記第１ビアは、前記第１配線層と前記第２配線層との間に設けられ、前記第１配線層
    と前記第２配線層とを電気的に接続する画像表示装置。
  20. 前記発光素子は、窒化ガリウム系化合物半導体を含む請求項１３～１９のいずれか１つに記載の画像表示装置。
  21. 前記第１面に対向する第２面に設けられた波長変換部材をさらに備えた請求項１３～２０のいずれか１つに記載の画像表示装置。
  22. 第１面を有する光透過性部材と、
    前記第１面上に設けられた複数のトランジスタと、
    前記複数のトランジスタに電気的に接続された第１配線層と、
    前記第１面、前記複数のトランジスタおよび前記第１配線層を覆う第１絶縁膜と、
    前記第１絶縁膜上に、複数の発光領域を形成し得る発光面を含む第１半導体層と、
    前記第１半導体層上に設けられた複数の発光層と、
    前記複数の発光層上にそれぞれ設けられ、前記第１半導体層とは異なる導電形を有する複数の第２半導体層と、
    前記複数の第２半導体層上にそれぞれ設けられ前記複数の第２半導体層に電気的に接続された複数の電極と、
    前記第１絶縁膜、前記第１半導体層、前記複数の発光層、前記複数の第２半導体層および前記複数の電極を覆う第２絶縁膜と、
    前記第１絶縁膜および前記第２絶縁膜を貫通して設けられた複数の第１ビアと、
    前記第２絶縁膜上に設けられた第２配線層と、
    を備え、
    前記複数の第２半導体層、前記複数の発光層および前記複数の電極は、前記第２絶縁膜によって分離され、
    前記複数の第１ビアは、前記第１配線層と前記第２配線層との間に設けられ、前記第１配線層および前記第２配線層を電気的に接続する画像表示装置。
  23. 前記複数の発光領域は、前記複数の発光層の平面視での位置に応じて形成され、
    前記第１配線層は、前記複数の発光領域のうち隣接して形成された発光領域間に設けられた第２部分を含む請求項２２記載の画像表示装置。
JP2020157907A 2020-09-18 2020-09-18 画像表示装置の製造方法および画像表示装置 Active JP7531089B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020157907A JP7531089B2 (ja) 2020-09-18 2020-09-18 画像表示装置の製造方法および画像表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020157907A JP7531089B2 (ja) 2020-09-18 2020-09-18 画像表示装置の製造方法および画像表示装置

Publications (2)

Publication Number Publication Date
JP2022051428A JP2022051428A (ja) 2022-03-31
JP7531089B2 true JP7531089B2 (ja) 2024-08-09

Family

ID=80854959

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020157907A Active JP7531089B2 (ja) 2020-09-18 2020-09-18 画像表示装置の製造方法および画像表示装置

Country Status (1)

Country Link
JP (1) JP7531089B2 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170336690A1 (en) 2016-05-20 2017-11-23 Innolux Corporation Display apparatus
CN107393940A (zh) 2017-09-06 2017-11-24 严光能 Led显示设备及其制造方法
JP2018101785A (ja) 2016-12-20 2018-06-28 エルジー ディスプレイ カンパニー リミテッド 発光ダイオードチップ及びこれを含む発光ダイオードディスプレイ装置
CN109300932A (zh) 2018-11-12 2019-02-01 严光能 Led显示器及其制作方法
WO2019124684A1 (en) 2017-12-18 2019-06-27 Lg Display Co., Ltd. Micro light emitting diode(led) display device
JP2019534564A (ja) 2016-10-25 2019-11-28 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ オプトエレクトロニクス半導体素子の製造方法およびオプトエレクトロニクス半導体素子
JP2020507107A (ja) 2017-01-13 2020-03-05 マサチューセッツ インスティテュート オブ テクノロジー ピクセル化ディスプレイ用多層構造体を形成する方法およびピクセル化ディスプレイ用多層構造体

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170336690A1 (en) 2016-05-20 2017-11-23 Innolux Corporation Display apparatus
JP2019534564A (ja) 2016-10-25 2019-11-28 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ オプトエレクトロニクス半導体素子の製造方法およびオプトエレクトロニクス半導体素子
JP2018101785A (ja) 2016-12-20 2018-06-28 エルジー ディスプレイ カンパニー リミテッド 発光ダイオードチップ及びこれを含む発光ダイオードディスプレイ装置
JP2020507107A (ja) 2017-01-13 2020-03-05 マサチューセッツ インスティテュート オブ テクノロジー ピクセル化ディスプレイ用多層構造体を形成する方法およびピクセル化ディスプレイ用多層構造体
CN107393940A (zh) 2017-09-06 2017-11-24 严光能 Led显示设备及其制造方法
WO2019124684A1 (en) 2017-12-18 2019-06-27 Lg Display Co., Ltd. Micro light emitting diode(led) display device
CN109300932A (zh) 2018-11-12 2019-02-01 严光能 Led显示器及其制作方法

Also Published As

Publication number Publication date
JP2022051428A (ja) 2022-03-31

Similar Documents

Publication Publication Date Title
US20230215907A1 (en) Image display device manufacturing method and image display device
US20230290808A1 (en) Method for manufacturing image display device and image display device
US20220149113A1 (en) Method for manufacturing image display device and image display device
JP7489605B2 (ja) 画像表示装置の製造方法および画像表示装置
WO2021095603A1 (ja) 画像表示装置の製造方法および画像表示装置
JP7531089B2 (ja) 画像表示装置の製造方法および画像表示装置
JP7523738B2 (ja) 画像表示装置の製造方法および画像表示装置
CN116420240A (zh) 图像显示装置的制造方法以及图像显示装置
TW202121677A (zh) 圖像顯示裝置之製造方法及圖像顯示裝置
WO2022059527A1 (ja) 画像表示装置の製造方法および画像表示装置
WO2022209823A1 (ja) 画像表示装置の製造方法および画像表示装置
WO2022209824A1 (ja) 画像表示装置の製造方法および画像表示装置
WO2022209748A1 (ja) 画像表示装置の製造方法および画像表示装置
US20240014354A1 (en) Image display device and method for manufacturing image display device
JP7428919B2 (ja) 画像表示装置の製造方法および画像表示装置
WO2021256190A1 (ja) 画像表示装置の製造方法および画像表示装置
US20230122669A1 (en) Production method for image display device and image display device
JP2024099072A (ja) 画像表示装置の製造方法および画像表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230818

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240319

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240322

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240509

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240627

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240710

R150 Certificate of patent or registration of utility model

Ref document number: 7531089

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150