JP2013069970A - 半導体積層基板およびその製造方法 - Google Patents
半導体積層基板およびその製造方法 Download PDFInfo
- Publication number
- JP2013069970A JP2013069970A JP2011208739A JP2011208739A JP2013069970A JP 2013069970 A JP2013069970 A JP 2013069970A JP 2011208739 A JP2011208739 A JP 2011208739A JP 2011208739 A JP2011208739 A JP 2011208739A JP 2013069970 A JP2013069970 A JP 2013069970A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- ingaas
- substrate
- silicon
- inalas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
【課題】様々な基板の上にシリコン以外の半導体の高品質なチャネル層によるCMOS構造が、複雑な工程を必要とせずに形成できるようにする。
【解決手段】半導体積層基板は、シリコン基板101の上に形成された酸化シリコン層102と、酸化シリコン層102の上に形成されたInAlAs層103と、InAlAs層103の上に形成されたGaAsSb層104と、GaAsSb層104の上に形成されたInGaAs層105と、InGaAs層105の上に形成されたp型のInAlAs層106と、p型のInAlAs層106の上に形成されたn型のInGaAs層107とを備える。
【選択図】 図1
【解決手段】半導体積層基板は、シリコン基板101の上に形成された酸化シリコン層102と、酸化シリコン層102の上に形成されたInAlAs層103と、InAlAs層103の上に形成されたGaAsSb層104と、GaAsSb層104の上に形成されたInGaAs層105と、InGaAs層105の上に形成されたp型のInAlAs層106と、p型のInAlAs層106の上に形成されたn型のInGaAs層107とを備える。
【選択図】 図1
Description
本発明は、化合物半導体によるCMOSが構成可能となる化合物半導体層をシリコン基板などの上に積層した半導体積層基板およびその製造方法に関するものである。
近年、微細化によるシリコンCMOSトランジスタの性能向上は、様々な物理的限界によって飽和しつつある。このため、シリコンよりも優れたキャリア輸送特性を有するIII−V族化合物半導体やゲルマニウムをCMOSトランジスタのチャネルに適用し、性能の向上を図ろうという試みが活発化している。例えば、シリコン基板の上に形成した他のシリコン素子と上述したCMOSトランジスタとを組み合わせることで、より高速に動作する様々な集積回路が構成できる。
上述したシリコン以外の半導体によるCMOSトランジスタをシリコン基板の上に形成するために、シリコン基板の上に絶縁層を介して化合物半導体やゲルマニウムの層を形成する技術がある(非特許文献1参照)。この技術では、最終的なCMOS構造としては、SOI(Silicon on Insulator)構造を発展させ、埋め込み絶縁層の上に、薄層のnチャネルおよびpチャネルとして、III−V化合物半導体層およびゲルマニウム層を形成したIII−V−OI(III-V-on-insulator)およびGOI(Ge-on-insulator)構造を形成している。
また、シリコン基板の上に形成するIII−V族化合物半導体によるnチャネルについては、高い電子移動度を有するInGaAsを適用する試みが提案されている。このInGaAsのチャネルをシリコン基板の上にSiO2からなる絶縁層を介して形成する手法としては、分子線エピタキシー(Molecular Beam Epitaxy:MBE)法、または有機金属気相成長(Metal-Organic Vapor-Phase Epitaxy:MOVPE)法などの結晶成長法によって、シリコン基板上に直接成長する方法が検討されている。
一例として、主表面を(111)面とした単結晶シリコンの基板上に、開口部を有するSiO2マスクを形成して選択成長を行い、SiO2のマスク上にInGaAs層を横方向成長させる試みがなされている(非特許文献2参照)。
しかし、実用的なトランジスタを形成するのに十分な面積と、均一な組成を有する高品質のInGaAsの層を形成することは容易ではない。これは、一般にシリコン基板上への結晶成長では、シリコンとInGaAsとの間の大きな格子不整合が原因となる。また、無極性結晶であるシリコン基板の上に極性結晶であるInGaAsを成長することに伴うアンチフェイズドメイン(antiphase domain)の形成が、高品質結晶の形成を難しくしている。
このようなシリコン基板上への化合物半導体の結晶成長に伴う困難を回避するために、例えば、InP基板上に成長したInGaAsエピタキシャル薄膜の上にSiO2膜を堆積し、これをシリコン基板に貼り合わせ、不要なInP基板部分をウエットエッチングで除去し、InGaAs/SiO2/Si構造を形成する方法が提案されている(非特許文献3参照)。この方法では、シリコンとInGaAsとの格子不整合や、極性の差異に伴う結晶成長中の結晶欠陥の生成を回避することが可能となり、シリコン基板上に均一に高品質のInGaAsチャネルを形成することが可能となる。
一方、シリコン基板の上に形成可能な他の半導体によるpチャネルとしては、正孔の輸送特性に優れるゲルマニウムを用いることが提案されている。例えば、エピタキシャル成長技術によるゲルマニウムチャネルの形成(非特許文献4参照)、また、ウエハの貼り合わせによるゲルマニウムチャネルの形成(非特許文献5参照)などがある。
上述したように、InGaAsからなるnチャネル、あるいはゲルマニウムからなるpチャネルのいずれか一方をシリコン基板上に形成することは、上述した非特許文献に記載のように可能となりつつある。しかし、nチャネルとpチャネルとを混載するCMOS集積回路を形成するためには、同一のシリコン基板上に、nチャネルとpチャネルとを形成する必要があり、この工程は複雑になる。
III−V族化合物半導体によるnチャネルと、ゲルマニウムによるpチャネルとを、シリコン基板の上に混載するためには、例えば、次に示す方法がある。まず、図5Aに示すように、InP基板501の上にInGaAs層502を結晶成長する。次に、図5Bに示すように、InGaAs層502の上にSiO2を堆積して絶縁層503を形成する。
次に、図5Cに示すように、絶縁層503にシリコン基板504を貼り合わせる。次に、InP基板501をエッチング除去することで、図5Dに示すように、シリコン基板504の上に、絶縁層503を介してInGaAs層502が形成された状態とする。
次に、InGaAs層502をパターニングし、図5Eに示すように、絶縁層503の上の一部の領域にInGaAsチャネル層502aが形成された状態とし、絶縁層503の上の他の領域は、絶縁層503が露出した状態とする。次に、図5Fに示すように、例えば酸化シリコンからなる選択成長マスク505を、InGaAsチャネル層502aを覆って形成し、選択成長マスク505で覆われていない絶縁層503の上に、ゲルマニウムを堆積してゲルマニウムチャネル層506を形成する。この後、選択成長マスク505を除去すれば、図5Gに示すように、シリコン基板504の上に、絶縁層503を介し、InGaAsチャネル層502aとゲルマニウムチャネル層506とが形成された状態が得られる。
以上のようにして各チャネル層を形成した後、図5Hに示すように、InGaAsチャネル層502aに、ゲート絶縁層512を介してゲート電極513を形成し、これらを挟むように選択的にn型不純物を導入してn領域514,n領域515を形成し、n領域514,n領域515にソース電極516,ドレイン電極517を形成すれば、InGaAsによるnチャネルトランジスタ511が形成できる。
また、ゲルマニウムチャネル層506に、ゲート絶縁層522を介してゲート電極523を形成し、これらを挟むように選択的にp型不純物を導入してp領域524,p領域525を形成し、p領域524,p領域525にソース電極526,ドレイン電極527を形成すれば、ゲルマニウムによるpチャネルトランジスタ521が形成できる。このように、nチャネルトランジスタ511とpチャネルトランジスタ521とを形成することで、CMOS構造が得られる。
また、次にようにして上記CMOS構造を形成することもできる。まず、図6Aに示すように、ゲルマニウム基板601の上に酸化シリコン層602aを形成する。また、図6Bに示すように、シリコン基板603の上に酸化シリコン層602bを形成する。次に、ゲルマニウム基板601とシリコン基板603とを、酸化シリコン層602aと酸化シリコン層602bとで貼り合わせ、エッチングによりゲルマニウム基板601を薄層化し、図6Cに示すように、シリコン基板603の上に、絶縁層602を介してゲルマニウム層601aが形成された状態とする。
次に、ゲルマニウム層601aをパターニングし、図6Dに示すように、絶縁層602の上の一部の領域にゲルマニウムチャネル層601bが形成された状態とし、絶縁層602の上の他の領域は、絶縁層602が露出した状態とする。次に、図6Eに示すように、例えば酸化シリコンからなる選択成長マスク604を、ゲルマニウムチャネル層601bを覆って形成し、選択成長マスク604で覆われていない絶縁層602の上に、InGaAsを成長してInGaAsチャネル層605を形成する。この後、選択成長マスク604を除去すれば、図6Fに示すように、シリコン基板603の上に、絶縁層602を介し、ゲルマニウムチャネル層601bとInGaAsチャネル層605とが形成された状態が得られる。
以上のようにして各チャネル層を形成した後、図6Gに示すように、ゲルマニウムチャネル層601bに、ゲート絶縁層612を介してゲート電極613を形成し、これらを挟むように選択的にp型不純物を導入してp領域614,p領域615を形成し、p領域614,p領域615にソース電極616,ドレイン電極617を形成すれば、ゲルマニウムによるpチャネルトランジスタ611が形成できる。
また、InGaAsチャネル層605に、ゲート絶縁層622を介してゲート電極623を形成し、これらを挟むように選択的にn型不純物を導入してn領域624,n領域625を形成し、n領域624,n領域625にソース電極626,ドレイン電極627を形成すれば、InGaAsによるnチャネルトランジスタ621が形成できる。このように、pチャネルトランジスタ611とnチャネルトランジスタ621とを形成することで、CMOS構造が得られる。
S. Takagi et al. , "Device structures and carrier transport properties of advanced CMOS using high mobility channels",Solid-State Electronics, vol.51, pp.526-536, 2007.
M. Deura et al. , "Dislocation-Free InGaAs on Si(111) Using Micro-Channel Selective-Area Metalorganic Vapor Phase Epitaxy",Applied Physics Express 2, 011101, 2009.
M. Yokoyama et al. , "Thin Body III.V-Semiconductor-on-Insulator Metal.Oxide.Semiconductor Field-Effect Transistors on Si Fabricated Using Direct Wafer Bonding", Applied Physics Express 2, 124501, 2009.
N. A. Bojarczuk et al. , "Epitaxial silicon and ゲルマニウムrmanium on buried insulator heterostructures and devices", Applied Physics Letters, vol.83, no.26, pp.5443-5445, 2003.
C. H. Huang et al. , "Very Low Defects and High Performance ゲルマニウム-On-Insulator p-MOSFETs with Al203 Gate Dielectrics", VLSI Technol, pp.119-120, 2003.
M. Tong et al. , "Selective Wet Etching Characteristics of Lattice-Matched InGaAs/InAIAs/InP", J. Electrochem. Soc. , vol.139, no.10, pp.L91-L93, 1992.
S. K. Murad et al. , "Selective reactive ion etching of InGaAs and InP over InAlAs in SiCl4/SiF4/HBr plasmas",J. Vac. Sci. Technol. B, vol.13, no.6, pp.2344-2349, 1995.
しかしながら、上述した製造方法では、まず、基板の全域に形成したnチャネル層となるInGaAs層、またはpチャネル層となるゲルマニウム層を、選択的に除去してnチャネル層またはpチャネル層を形成している。また、この次に、選択成長マスクを形成し、ゲルマニウムを堆積してpチャネル層を形成し、または、InGaAsを堆積してnチャネル層を形成している。このように、複雑な工程が必要となる。また、選択成長マスクを用いた各層の形成では、シリコンに対する格子不整合が大きいInGaAsやゲルマニウム層を堆積するため、高品質の結晶を形成することが容易ではない。
このように、上述したような、シリコン基板などの基板の上に、シリコン以外の半導体によるCMOSトランジスタを製造する場合、工程が複雑となり、また、高品質のチャネル層が形成しにくいという問題があった。
本発明は、以上のような問題点を解消するためになされたものであり、様々な基板の上にシリコン以外の半導体の高品質なチャネル層によるCMOS構造が、複雑な工程を必要とせずに形成できるようにすることを目的とする。
本発明に係る半導体積層基板は、基板の上に形成された酸化シリコン層と、酸化シリコン層の上に形成されたInAlAs層と、InAlAs層の上に形成されたGaAsSb層と、GaAsSb層の上に形成されたInGaAs層と、InGaAs層の上に形成されたp型のInAlAs層と、p型のInAlAs層の上に形成されたn型のInGaAs層とを備える。なお、基板は、シリコンから構成されていればよい。
また、本発明に係る半導体積層基板の製造方法は、InP基板の上にn型のInGaAsを成長してn型のInGaAs層を成長する工程と、n型のInGaAs層の上にp型のInAlAsを成長してp型のInAlAs層を成長する工程と、p型のInAlAs層の上にInGaAsを成長してInGaAs層を成長する工程と、InGaAs層の上にGaAsSbを成長してGaAsSb層を成長する工程と、GaAsSb層の上にInAlAsを成長してInAlAs層を成長する工程と、InAlAs層の上に酸化シリコンを堆積して酸化シリコン層を形成する工程と、酸化シリコン層の上に基板を貼り合わせる工程と、基板を貼り合わせた後で、InP基板を除去する工程とを備える。なお、基板は、シリコンから構成されていればよい。
以上説明したことにより、本発明によれば、様々な基板の上にシリコン以外の半導体の高品質なチャネル層によるCMOS構造が、複雑な工程を必要とせずに形成できるようになるという優れた効果が得られる。
以下、本発明の実施の形態について図を参照して説明する。図1は、本発明の実施の形態における半導体積層基板の構成を模式的に示す断面図である。この半導体積層基板は、シリコン基板101の上に形成された酸化シリコン層102と、酸化シリコン層102の上に形成されたInAlAs層103と、InAlAs層103の上に形成されたGaAsSb層104と、GaAsSb層104の上に形成されたInGaAs層105と、InGaAs層105の上に形成されたp型のInAlAs層106と、p型のInAlAs層106の上に形成されたn型のInGaAs層107とを備える。
例えば、酸化シリコン層102は、SiO2から構成され、層厚100nm程度とされていればよい。また、InAlAs層103は、アンドープのIn0.52Al0.48Asから構成され、層厚100nm程度とされていればよい。また、GaAsSb層104は、アンドープのGaAs0.5Sb0.5から構成され、層厚20nm程度とされていればよい。また、InGaAs層105は、アンドープのIn0.53Ga0.47Asから構成され、層厚10nm程度とされていればよい。
また、p型のInAlAs層106は、約1×1018cm-3のp型不純物がドーピングされたIn0.52Al0.48Asから構成され、層厚20nm程度とされてればよい。また、n型のInGaAs層107は、約5×1018cm-3のn型不純物がドーピングされたIn0.53Ga0.47Asから構成され、層厚100nm程度とされていればよい。
次に、本実施の形態における半導体積層基板の製造方法について図2A〜図2Cを用いて説明する。図2A〜図2Cは、本発明の実施の形態における半導体積層基板の製造方法を説明するための各工程における状態を模式的に示す断面図である。
まず、図2Aに示すように、InP基板201の上に、n型のInGaAs、p型のInAlAs、アンドープのInGaAs、アンドープのGaAsSb、アンドープのInAlAsを順次にエピタキシャル成長し、n型のInGaAs層107、p型のInAlAs層106、InGaAs層105、GaAsSb層104、InAlAs層103を積層する。
例えば、約5×1018cm-3のn型不純物がドーピングされたIn0.53Ga0.47Asを100nm成長し、次いで、約1×1018cm-3のp型不純物がドーピングされたIn0.52Al0.48Asを20nm成長し、次いで、アンドープのIn0.53Ga0.47Asを10nm成長し、次いで、アンドープのGaAs0.5Sb0.5を20nm成長し、次いで、アンドープのIn0.52Al0.48Asを100nm成長すればよい。これらのことにより、InP基板201の上に格子整合して各化合物半導体層がエピタキシャル成長する。これらは、よく知られた分子線エピタキシー(Molecular Beam Epitaxy:MBE)法もしくは有機金属気相成長(Metal-Organic Vapor Phase Epitaxy:MOVPE)法などにより結晶成長することで行えばよい。
次に、図2Bに示すように、InAlAs層103の上に酸化シリコンを堆積して酸化シリコン層102を形成する。例えば、広く用いられている電子サイクロトロン共鳴(Electron Cyclotron Resonance:ECR)スパッタ法などの薄膜堆積法によりSiO2を堆積することで形成すればよい。
次に、図2Cに示すように、酸化シリコン層102にシリコン基板101を貼り合わせる。例えば、真空中でECRプラズマを照射して酸化シリコン層102の表面(貼り合わせ面)を活性化し、この活性化した酸化シリコン層102にシリコン基板101の表面(貼り合わせ面)を当接させ、また、所定の加熱処理を加えることで貼り合わせればよい(非特許文献3参照)。
次に、上述したようにシリコン基板101を貼り合わせた後で、InP基板201を除去することで、図1に示したように、本実施の形態における半導体積層基板が得られる。例えば、塩酸系のエッチャント(エッチング液)を用いた選択化学エッチングによりInP基板201をエッチング除去すればよい(非特許文献3参照)。塩酸系のエッチャントによれば、InPとInGaAsに対する大きな選択比があり、InGaAsに対してInPの方が選択的にエッチングされる。従って、n型のInGaAs層107は、InP基板201の除去におけるエッチング停止層として機能する。
上述した本実施の形態における半導体積層基板を用いることで、例えば、図3に示すようなCMOS構造が形成できる。図3は、本発明の実施の形態における半導体積層基板を用いて作製されたCMOS構造の構成を模式的に示す断面図である。このCMOS構造では、まず、InAlAs層103およびp型のInAlAs層106が、障壁層として機能する。また、GaAsSb層104が、正孔走行層として機能する。また、InGaAs層105が、電子走行層として機能する。
このような層構成としている半導体積層基板において、nチャネル領域301とpチャネル領域302とを、素子間分離領域303を挟んで配置することができる。nチャネル領域301では、ゲート領域にパターニングしたn型のInGaAs層107にゲート電極311がショットキー接続している。また、ゲート電極311を挟むように、p型のInAlAs層106,InGaAs層105,GaAsSb層104,およびInAlAs層103の途中までn型不純物を高濃度に導入したn領域312,n領域313が形成されている。これらは、イオン注入法により形成すればよい。また、n領域312,n領域313には、p型のInAlAs層106においてソース電極314,ドレイン電極315がオーミック接続している。これらにより、nチャネルトランジスタが構成されている。
また、pチャネル領域302では、n型のInGaAs層107を除去して露出させたp型のInAlAs層106にゲート電極321がショットキー接続している。また、ゲート電極321を挟むように、p型のInAlAs層106,InGaAs層105,GaAsSb層104,およびInAlAs層103の途中までp型不純物を高濃度に導入したp領域322,p領域323が形成されている。これらは、イオン注入法により形成すればよい。また、p領域322,p領域323には、p型のInAlAs層106においてソース電極324,ドレイン電極325がオーミック接続している。これらにより、pチャネルトランジスタが構成されている。
上述では、n型のInGaAs層107を選択的に除去することで、nチャネル領域301では、ゲート領域にn型のInGaAs層107を残し、pチャネル領域302では、p型のInAlAs層106を露出させる。このn型のInGaAs層107の選択的な除去(パターニング)は、ウエットエッチング(非特許文献6参照)、また、反応性イオンエッチング(非特許文献7参照)により行えばよい。
上述した各トランジスタにおいては、電子走行層となるInGaAs層105を電子が走行する。また、が、電子走行層となるGaAsSb層104を正孔が走行する。
次に、本実施の形態における半導体積層基板におけるバンド構造について説明する。図4は、InAlAs層103,GaAsSb層104,InGaAs層105,p型のInAlAs層106におけるバンド構造を示すバンド図である。これらの各化合物半導体層は、InP基板に格子整合してエピタキシャル成長させて形成したものである。図4において、電荷中性準位E0を0eVとして基準としている。
図5に示すように、電子は価電子帯端の低いInGaAs層105に蓄積し、正孔は価電子帯端の高いGaAsSb層104に蓄積することがわかる。また、p型のInAlAs層106の伝導体端は、InPに格子整合するInGaAs層105の伝導帯端よりも約0.5eV高く、InGaAs層105は電子の量子井戸として作用する。同様に、InAlAs層103とGaAsSb層104との価電子帯バンド不連続は0.6eVであり、GaAsSb層104は正孔の量子井戸として作用する。これらの閉じ込め効果により高い電子および正孔移動度がもたらされる。
以上に説明したように、本発明では、InP基板上に堆積したIII−V族化合物半導体からなるエピタキシャル膜およびSiO2膜を、シリコン基板に貼り合わせることによって、nチャネルとして作用するInGaAs電子走行層と、pチャネルとして作用するGaAsSb正孔走行層を有する半導体積層基板を形成している。このように、本発明によれば、半導体積層基板を1回の貼り合わせ工程で作製できる。
また、このように作製した本発明の半導体積層基板を用いることで、同一基板上にnチャネル、pチャネルを有する相補型回路素子が、容易に作製できるようになる。まず、pチャネルとして作用する領域ではn型のInGaAs層を選択的に除去し、nチャネルとして作用する領域では必要に応じてn型のInGaAs層を選択的に除去すればよい。また、nチャネル領域では、高濃度にn型ドープしたn領域にソース電極,ドレイン電極を形成し、pチャネル領域では、高濃度p型ドープをしたp領域にソース電極,ドレイン電極を形成すればよい、また、各領域で、ソース・ドレインの間にゲート電極を形成することにより、InGaAs層、GaAsSb層が各々nチャネル(電子走行層)、pチャネル(正孔走行層)として動作するトランジスタの作製が可能となる。
本発明の半導体積層基板によれば、シリコンよりも高い電子および正孔移動度を有するInGaAsおよびGaAsSbを、各々nチャネル、およびpチャネルとして用いることができるため、表面シリコン層、埋め込み絶縁層およびシリコン基部からなるSOI構造で形成されるCMOSトランジスタよりも優れた素子特性のCMOSトランジスタを、シリコン基板の上に簡便な方法で作製しまた提供することができる。
なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形および組み合わせが実施可能であることは明白である。
例えば、上述した実施の形態では、InAlAs層、InGaAs層、GaAsSb層の組成をInP基板に格子整合するものとして説明したが、各層の混晶組成および層厚は、上述した限りではない。各層は、エピタキシャル成長する際の基板であるInPに対する臨界膜厚を越えない範囲で、トランジスタ動作が可能となるように設計すればよい。各層を臨界膜厚以下とすることによって、格子不整合に伴う結晶欠陥の生成を抑制できるようになる。
また、例えば、電子走行層として機能させるInGaAs層では、In組成がGa組成よりも大きいInリッチな組成とすることにより、電子移動度の向上が期待できる。同様に、正孔走行層として機能させるGaAsSb層では、Sb組成がAs組成よりも大きいSbリッチな組成とすることによって、正孔の移動度を向上させることが可能となる。また、n型のInGaAs層のIn組成を下げることによって、ショットキー障壁高さを調整し、nチャネルのトランジスタの閾値を調整することも可能となる。
例えば、アンドープのGaAs0.25Sb0.75からなる層厚約20nmのGaAsSb層(正孔走行層)、アンドープのIn0.7Ga0.3Asからなる層厚約10nmのInGaAs層(電子走行層)、n型不純物がドーピングされたIn0.4Ga0.6Asからなる層厚10nmのn型のInGaAs層(エッチング停止層)を用いることが可能である。
また、アンドープのInAlAs層、アンドープのGaAsSb層、アンドープのInGaAs層、p型のInAlAs層、n型のInGaAs層の各層の層厚さ、p型のInAlAsおよびn型のInGaAsにおけるドーピング濃度は、トランジスタの閾値設計を勘案して適宜に設定すればよい。また、トランジスタの閾値電圧の設計によっては、nチャネル領域のゲート電極直下のn型のInGaAs層は除去してもかまわない。
また、上述では、InP基板上に積層されたエピタキシャル膜およびSiO2膜を、シリコン基板上に貼り合わせた例について説明したが、この基板はシリコンだけに限定されるものではなく、SiO2膜との密着性が良好な材料であれば、いずれの材料を用いてもかまわない。本発明によれば、様々な素子が形成される様々な基板の上に、上述したCMOS構造を形成することが可能である。
101…シリコン基板、102…酸化シリコン層、103…InAlAs層、104…GaAsSb層、105…InGaAs層、106…InAlAs層、107…InGaAs層、201…InP基板。
Claims (4)
- 基板の上に形成された酸化シリコン層と、
前記酸化シリコン層の上に形成されたInAlAs層と、
前記InAlAs層の上に形成されたGaAsSb層と、
前記GaAsSb層の上に形成されたInGaAs層と、
前記InGaAs層の上に形成されたp型のInAlAs層と、
前記p型のInAlAs層の上に形成されたn型のInGaAs層と
を備えることを特徴とする半導体積層基板。 - 請求項1記載の半導体積層基板において、
前記基板は、シリコンから構成されていることを特徴とする半導体積層基板。 - InP基板の上にn型のInGaAsを成長してn型のInGaAs層を成長する工程と、
前記n型のInGaAs層の上にp型のInAlAsを成長してp型のInAlAs層を成長する工程と、
前記p型のInAlAs層の上にInGaAsを成長してInGaAs層を成長する工程と、
前記InGaAs層の上にGaAsSbを成長してGaAsSb層を成長する工程と、
前記GaAsSb層の上にInAlAsを成長してInAlAs層を成長する工程と、
前記InAlAs層の上に酸化シリコンを堆積して酸化シリコン層を形成する工程と、
前記酸化シリコン層の上に基板を貼り合わせる工程と、
前記基板を貼り合わせた後で、前記InP基板を除去する工程と
を備えることを特徴とする半導体積層基板の製造方法。 - 請求項3記載の半導体積層基板の製造方法において、
前記基板は、シリコンから構成されていることを特徴とする半導体積層基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011208739A JP2013069970A (ja) | 2011-09-26 | 2011-09-26 | 半導体積層基板およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011208739A JP2013069970A (ja) | 2011-09-26 | 2011-09-26 | 半導体積層基板およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013069970A true JP2013069970A (ja) | 2013-04-18 |
Family
ID=48475278
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011208739A Withdrawn JP2013069970A (ja) | 2011-09-26 | 2011-09-26 | 半導体積層基板およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013069970A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020507107A (ja) * | 2017-01-13 | 2020-03-05 | マサチューセッツ インスティテュート オブ テクノロジー | ピクセル化ディスプレイ用多層構造体を形成する方法およびピクセル化ディスプレイ用多層構造体 |
-
2011
- 2011-09-26 JP JP2011208739A patent/JP2013069970A/ja not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020507107A (ja) * | 2017-01-13 | 2020-03-05 | マサチューセッツ インスティテュート オブ テクノロジー | ピクセル化ディスプレイ用多層構造体を形成する方法およびピクセル化ディスプレイ用多層構造体 |
JP7079940B2 (ja) | 2017-01-13 | 2022-06-03 | マサチューセッツ インスティテュート オブ テクノロジー | ピクセル化ディスプレイ用多層構造体を形成する方法およびピクセル化ディスプレイ用多層構造体 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7282425B2 (en) | Structure and method of integrating compound and elemental semiconductors for high-performance CMOS | |
US7575968B2 (en) | Inverse slope isolation and dual surface orientation integration | |
JP5991018B2 (ja) | 半導体装置 | |
CN104350597A (zh) | 具有混合沟道材料的场效应晶体管 | |
JP2011518443A (ja) | シリコン上にバッファ層構造を形成する方法および当該方法により形成された構造 | |
TWI656638B (zh) | 用於iii-v族奈米線穿隧fet之方法及結構 | |
US9748098B2 (en) | Controlled confined lateral III-V epitaxy | |
WO2012169212A1 (ja) | 半導体デバイス、半導体基板、半導体基板の製造方法および半導体デバイスの製造方法 | |
US9412744B1 (en) | III-V CMOS integration on silicon substrate via embedded germanium-containing layer | |
JP2003209127A (ja) | 半導体装置及び半導体装置の製造方法 | |
WO2012094856A1 (zh) | 半导体结构及其制作方法 | |
US9548355B1 (en) | Compound finFET device including oxidized III-V fin isolator | |
JP3262747B2 (ja) | 半導体装置及びその製造方法 | |
US10236366B2 (en) | Semiconductor-on-insulator lateral heterojunction bipolar transistor having epitaxially grown intrinsic base and deposited extrinsic base | |
US10256092B2 (en) | Fabrication of semiconductor structures | |
TW202008586A (zh) | 穿隧式場效電晶體及其形成方法 | |
JP3368449B2 (ja) | 半導体装置及びその製造方法 | |
JP2013069970A (ja) | 半導体積層基板およびその製造方法 | |
JP2023503944A (ja) | Iii族窒化物半導体集積回路構造、その製造方法および使用 | |
JP3300339B1 (ja) | 半導体装置 | |
JPH11121737A (ja) | 電界効果トランジスタおよびその製造方法 | |
JP2010177297A (ja) | 半導体装置およびその製造方法 | |
JP7444285B2 (ja) | 半導体構造および電界効果トランジスタの作製方法 | |
JP6720775B2 (ja) | 化合物半導体装置、及び化合物半導体装置の製造方法 | |
US9564452B1 (en) | Fabrication of hybrid semiconductor circuits |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20141202 |