JP3595108B2 - 光集積回路デバイス - Google Patents
光集積回路デバイス Download PDFInfo
- Publication number
- JP3595108B2 JP3595108B2 JP13377197A JP13377197A JP3595108B2 JP 3595108 B2 JP3595108 B2 JP 3595108B2 JP 13377197 A JP13377197 A JP 13377197A JP 13377197 A JP13377197 A JP 13377197A JP 3595108 B2 JP3595108 B2 JP 3595108B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- emitting element
- integrated circuit
- optical
- light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
- Led Device Packages (AREA)
- Light Receiving Elements (AREA)
Description
【発明の属する技術分野】
本発明は半導体集積回路素子(IC)に関わり、特に光通信用の送信用発光素子と受信用受光素子が一体に集積化された送受信光集積回路デバイスに関するものである。
【0002】
【従来の技術】
光通信ネットワーク技術の進展に伴い、光加入者系の導入が進められている。そして、光通信には光ファイバに情報を伝送する半導体レーザ素子などの通信用光素子が不可欠である。
【0003】
しかしながら、半導体レーザ素子などの通信用光素子は、一般に高価である。これは主に、光の波長が小さく、そのため、素子とファイバ間のアライメン卜に高い精度が要求されるためである。
【0004】
そこで、複数の異なる機能の素子を同一半導体基板上に集積化し、一連のプロセスで作り込んでしまう光集積回路が光素子の低価格化に有望であると期待されている。
【0005】
例えば、半導体レーザ素子(LD)と電界吸収型(EA)光変調器を集積化したものはすでに実用化の段階である。ほかにも、光加入者系用に半導体レーザ素子と受信用フォトダイオード(PD)を集積化すると共に、これらを結合する波長フィルタや光導波路などを一連のプロセスで同一基板上に作り込んだ光ICがある。
【0006】
従来の送受信用の光ICには様々な形態が提案されている。しばしば見られる形態に、に示す如きのものがある。すなわち、の(a)は平面図,(b)はそのA−A’断面図であって、図に示すように光IC 13はInP基板5上における同一平面上に発光素子2と受光素子3を配置する形態をとったものである。
【0007】
なお、8は素子分離のための埋め込み部、18は光信号を導く導波路、19は底面である。
しかしながら、このような構造形態では、発光素子2から発光され、散乱された迷光がInP基板5の底面19に当たって反射し、受光素子3の領域に到達し、受光される。このようにして、発光素子‐受光素子間の光クロストークが生じる。
この受光素子3に入射する迷光は、僅かなものではあるが、しかし、雑音成分であることからその対策を講じる必要がある。
【0008】
【発明が解決しようとする課題】
光加入者系の導入計画が進められる中で、その普及に重要な鍵を握る要素の一つに、各加入者宅に設置される送受信器の低価格化があげられる。送受信器内で価格を律している部品は、光‐電気間の変換を行う光送受信部である。この光送受信部の低価格化の手法の一つとして期待されているのが、発光素子と受光素子、およびこれらを結合する波長フィルタや光導波路などを一連のプロセスで同一基板上に作り込む光IC技術である。
【0009】
送受信用光ICには様々な形態が提案されている。この送受信用光ICの構造形態に、図8の様に同一平面上に発光素子2と受光素子3を配置する形態がある。このような形態では、発光素子から散乱された迷光が基板5の底面19に当たって反射し、受光素子領域に到達し、受光される。このようにして、発光素子‐受光素子間の光クロストークが生じる。
【0010】
従って、基板経由の迷光により、発光素子−受光素子間の光クロストークが生じない低価格、高性能な送受信用光ICの開発が嘱望されている。
そこで、この発明の目的とするところは、迷光によるクロストークが無い低価格送受信光集積回路デバイスを提供することにある。
【0011】
【課題を解決するための手段】
上記目的を達成するため、本発明は集積回路基板上に少なくとも発光素子と受信用受光素子を集積化した光集積回路デバイスにおいて、集積回路基板に前記発光素子の発光波長と同等若しくはそれより長い波長をバンドギャップ波長として持つ半導体基板を用いることを基本構成とする。
【0012】
光ICの基板として、その基板上に形成する発光素子の発光波長と同等若しくはそれより長いバンドギャップ波長を持つ基板を用いるようにすると、発光素子から散乱された迷光は基板でほとんど吸収され、受光素子まで到達しない。従って、光クロストークが発生しない。
【0013】
光通信で良く用いられる波長は1.3〜1.5μm帯である。この波長帯では、通常InGaAsP系の半導体を用いて発光素子、受光素子を製作する。通常、基板にはInPが使用されるが、InPのバンドギャップ波長はInGaAsP系の発光素子の発光波長よりも短いため、発光素子の波長は吸収しない。1.3〜1.5μm帯より長いバンドギャップ波長を持つ半導体にはGaSb、InAs、InSbなどがある。
【0014】
しかしこれらは、InGaAsP系の発光素子、受光素子とは結晶の格子定数が合わない。そのため、通常の素子製作に用いられるエピタキシャル成長法でGaSbなどの基板上にInGaAsP系の素子を製作しようとしても、多くの転移が生じるなど、現在の技術では満足な素子が製作できない。
【0015】
そこで、本発明では先の基本構成において、発光素子および受光素子が形成されている部分と基板をダイレクトボンディングによって接合する構成とする。格子定数の合わない半導体同士を接合する技術に、ダイレクトボンディングという方法がある。これは、各々の半導体の界面を清浄にして張り合わせ、熱処理して接合する技法である。この方法を用いると、格子定数の不整合による転移は接合界面には見られるが、結晶内部にまでは届かない。このような技法を使用することによって本発明が容易に実施される。
【0016】
さらに、本発明では先の基本構成において、集積回路基板としてInGaAs半導体基板を用いることを特徴とする。InGaAsには、InGaAsP系の発光素子、受光素子と格子定数が合うInとGaの比率がある。そのようなInGaAsは、InGaAsP系の発光素子の発光波長よりバンドギャップ波長が長い。そこで、発光素子と受信用受光素子を集積化した光集積回路デバイスの集積回路基板として、そのようなInGaAsの半導体基板上に素子を積層すれば良い。この場合、ダイレクトボンディングを用いても良いが、基板上にエピタキシャル成長で素子を形成することが出来る。
【0017】
また、本発明は先の基本構成において、集積回路基板に発光素子の発光波長と同等若しくはそれより長い波長をバンドギャップ波長として持つInAs半導体基板を用い、かつ発光素子および受光素子が形成されている部分と集積回路基板をダイレクトボンディングにより接合したことを特徴とする。
【0018】
InAsは、前述のようにInGaAsP系の発光素子の発光波長よりバンドギャップ波長が長く、発光素子と受信用受光素子を集積化した光集積回路基板に用いることにより、迷光を吸収し、クロストークを軽減できる。
また、InGaAsのような3種類の元素からなる基板を一定の品質で製作するよりも、InAsのように2種類の元素からなる基板を一定の品質で製作するほうが容易である。
【0019】
通常、発光素子や発光素子を含むICは放熱のためのヒートシンク上に実装される。ヒートシンクをサブマウントとしてこのヒートシンクによるサブマウント上に実装する。ヒートシンクの材料としてはしばしばSiが用いられる。熱膨張係数の異なる物質をいくつか積層してつなげる場合には、熱膨張係数が徐々に変化するような順番でつなげると、できあがった接着物の熱的安定性が良い。InAsは熱膨張係数がInPとSiの間で、ややInPに近い値を持っている。このような理由から、InAs基板上に接合された(InP上の)InGaAsP系素子をSiサブマウント上に実装すると、InP基板をSiサブマウント上に実装した場合よりも、熱的な安定性が期待できる。また、InPとInAsはダイレクトボンディングで接着されているため、大きく熱膨張係数が異なることは望ましくない。したがって、InPとInAsの熱膨張係数が近いことは、好ましい状態である。さらに、InAsは弾性率が小さいやわらかい材料であり、これと接着、あるいは接合されるSiやInPとの熱膨張係数の差を吸収することが出来る。さらに、InAsはGaSbやInSbなどと比較すると融点が高く、高温な半導体プロセスに耐えられるという利点を持っている。
【0020】
このような様々な理由から、基板材料としてInAsが優れている。
なお、本発明は、発光素子と受光素子、およびこれらを結合する波長フィルタや光導波路などを一連のプロセスで同一基板上に作り込む光IC技術を踏襲しているので、デバイスを低価格で取得できる。
【0021】
【発明の実施の形態】
以下、本発明を図面を参照して具体的に説明する。
(実施の態様1)
図1は本発明の実施の形態の一つである光ICの断面図である。図1において、1はInAs(インジウム・砒素)基板であり、4は薄いInP(インジウム・リン)層である。InP層4の上面には、発光素子2と受光素子3が形成されており、これらは埋め込み層8により素子分離される。
【0022】
この光ICの特徴は、基板1の材料にInAsを用いたこと、このInAs基板1上に発光素子2と受光素子3を形成したこと、の2点である。
発光素子2として、半導体レーザ素子を使用するが、この素子の発光するレーザ光の波長λ1 は、1.3〜1.5μm帯である。
【0023】
そこで、この波長帯を吸収すべく、当該波長帯の波長より長いバンドギャップ波長λg を持つ材料を、基板の材料に選定する。
1.3〜1.5μm帯より長いバンドギャップを持つ材料としては、例えばInAsがある。そこで、ここでは、一例としてInAs基板を用いるようにした。
【0024】
このように、実施の態様1においては、1.3〜1.5μm帯の発光素子2の発光波長より長いバンドギャップ波長を持つ基板、例えばInAsの基板1上に、InP層4を介してInGaAsP系の発光素子2、および受光素子3が形成された構成を採用した。InGaAsP系の発光素子2は、通常、InGaAsPなどから素子形成されており、InGaAsP系の受光素子3は、通常InGaAsなどから素子形成されている。
【0025】
このようにすることによって、発光素子2からの迷光は基板1を進行する間に当該基板1に吸収されてしまい、受光素子3まで到達することがない。そのため、光クロストークが発生しない構造となる。
【0026】
発光素子2、受光素子3の形成されている部分と基板1とはダイレクトボンディングで接合されている。ダイレクトボンディングは、格子定数の合わない半導体同士を接合する技術である。これは、各々の半導体の界面を清浄にして張り合わせ、加圧しつつ熱処理して接合する技法であり、この方法を用いると、格子定数の不整合による転移は接合界面には見られるが、結晶内部にまでは届かない。故に、特性劣化が抑制出来るので都合が良い。
【0027】
製作手順は、図2の通りである。
まず、図2(a)に示すようにInP(インジウム・リン)のプレーンな基板4とInAsのプレーンな基板1を用意し、これらをダイレクトボンディングして、InAs基板1上にInP層4が接着された二層構造の基板を形成する(図2(b))。
【0028】
次に、InPの基板4を必要な薄さとなるまで研磨する(図2(c))。その後、薄くなったInPの層4上に発光素子2、受光素子3など光ICを構成する素子をエピタキシャル成長させる(図2(d))。
【0029】
別の方法もある。それは図3(a)に示すように、InPのプレーンな基板4上に発光素子2、受光素子3、素子間を分離する絶縁材による埋め込み層8などを形成した後、その上に、やや厚めに、InPの層9を積層する(図3(b))。
【0030】
次にInAsのプレーンな基板1を用意し、この基板1に層9が対向するようにして、基板1と層9をダイレクトボンデイングする(図3(c))。そして、InP基板4を十分な薄さまで研磨する(図3(d))。
【0031】
このような工程(プロセス)を経て図1に示すような光ICを作成するが、当該プロセスの終了したウェハーは、場合によっては、InAsの基板1を研磨してさらに薄くし、チップサイズに切り出す。
【0032】
なお、上述の例では基板1としてInAsを使用したが、InSbやGaSb(ガリウム・アンチモン)でも良い。発光素子2が、1.3μm帯のものであるならば、基板1にGe(ゲルマニウム)を使用しても良い。材料としてのGeは安価であり、しかも、比較的安定した性能の基板が得易い特徴がある。また、発光素子2、受光素子3はInGaAsP系でなくとも良い。GaAs系のGaInNAsという材料を用いた発光素子も、InGaAsP系と同様に1μm帯で発振する。
【0033】
この場合は、InAsなどの基板1とGaAsの基板4をダイレクトボンデイングして図2あるいは図3と同様の工程を踏み、作成する。
実施の態様1の光ICの基本的概念は、発光素子の発光波長より長いバンドギャップを持つ材料による基板を用い、この基板上に光素子を形成するようにした点にある。
【0034】
そして、本実施例ではこのような関係にある材料として、発光素子2と受光素子3にはInGaAsP、そして、基板1にはInAsを用いた。これらは、格子定数が必ず合うわけでないから、ここではダイレクトボンディング技術を採用して基板1上に発光素子と受光素子を形成した。
【0035】
ダイレクトボンディングは、格子定数の整合しない材料同士を接合したい場合に適用できる優れた技術である。そのためにこの例では、ダイレクトボンディングを採用したが、格子定数の整合する基板を使用し、エピタキシャル成長で、本実施例における基本的概念の光ICを作成できるならば、それでも良い。
【0036】
そのような例としては、InGaAsP系の材料による素子成長を行わせる基板にはInGaAsを用いる。素子と格子定数の合うInGaAsであるならば、素子の発光波長より基板のバンドギャップ波長の方が長く、発光素子の迷光を吸収する。逆に、入手可能なInGaAs基板に対して、その格子定数に合わせた組成のInGaAsPやInGaAsを用いて発光素子、受光素子を形成しても良い。
【0037】
あるいは、InGaAsPそのものを基板として用いても良い。このとき、基板の組成は発光素子の発光波長よりバンドギャップ波長が長くなるような組成にする。
【0038】
また、GaInNAs系の素子ならInNAs基板を用いても良い。
(実施の態様2)
実施の態様1で説明した工程を経て製作された光ICチップは、通常、サブマウント上に実装され、光IC素子となる。サブマウン卜として良く使用される材料はSi(シリコン)である。実装は、例えば図4に示すように、ヒートシンクとなるサブマウント11上に実施の態様1で説明した工程を経て製作された光ICチップ13を接着するが、その接着は光ICチップ13の基板1側をサブマウント11上に載せ、この基板1の面を以て接着剤12(あるいは融着材)により接着(融着)する。
【0039】
このように実装した場合、光ICチップ13は、光素子の形成されているInP系の層14とSiサブマウント11との間に1nAsなどの基板1の形成材料が挟まれている形状となる。
前述のように、このように挟まれた部分の材料は、両端の材料の熱膨張係数の違いを吸収できる材料が望ましい。なお、InAsは熱膨張係数(4.5×106 /K)がInP(4.8×10−6/K)とSi(2.6×10−6/K)の中間にあり、また、弾性率が小さい柔らかい材料であるため、基板材料として最適である。
【0040】
なお、実装の形態には図5のように素子領域14を下にするフリップチップ実装という形態がある。図5において、(a)は正面図、(b)はそのA部拡大図であり、光ICのチップ13はその素子領域14側の一部を接着材12によりサブマウント11上に接着保持される。
【0041】
そして、このように光ICチップ13を実装した場合、発光素子2からの迷光15がサブマウント11に反射して、受光素子3に入る可能性がある。
このような事態に対処するためには、図6に示すように、素子領域14の表面(図では素子領域14の上部表面)にも迷光15を吸収するための吸収層16を設けておくと良い。この吸収層16は成長によって作成された層でも良いし、素子領域14の表面(図では素子領域14の上部表面)にInAsなどの吸収材料による基板を、ダイレクトボンディングして形成したものであっても良い。
【0042】
あるいは図7に示すように、サブマウント11における光ICチップ13実装面に、InAsなどの吸収材料を積層、あるいはダイレクトボンデイングして吸収層17を形成しておくようにしても良い。
【0043】
すなわち、この吸収材料は、発光素子2の発光波長より長いバンドギャップを持つ材料である。
なお、サブマウント11上に吸収材をつける場合、Siのサブマウント11のヒートシンクとしての性能を損なわないよう、吸収材料の層17は薄い方が良い。それ故、ダイレクトボンディングで吸収材料の層17を接着形成した場合には、十分な薄さまで研磨する。また、Siの表面にInAsなど格子定数の合わない材料をエピタキシャル成長によって積層すると、多くの欠陥が生ずるが、この層17は単に光を吸収するだけで良く、素子としては使用しないので、欠陥の多いものでも問題ない。あるいは、Siと格子定数の合う、InNAsを用いても良い。
【0044】
ここで、本発明ではダイレクトボンディングを採用する場合、半導体基板(光ICの基板)1をInAsで構成している。これは次のような理由による。すなわち、エピタキシャル成長を利用する場合には上述したように、InGaAsを使用する例を示した。InGaAsのような3種類の元素からなる基板を一定の品質で製作するよりも、InAsのように2種類の元素からなる基板を一定の品質で製作するほうが容易であり、従って、コストダウンと品質の確保に有利である。
【0045】
通常、発光素子や発光素子を含むICのチップは放熱のためのヒートシンク上に実装される。つまり、ヒートシンクをサブマウントとしてこのヒートシンク上に実装する。そして、ヒートシンクの材料としてはしばしばSiが用いられる。つまり異なる物質複数種による多層構造となる。そして、この場合、異種の物質それぞれの熱膨張係数の違いに対する対策が必要となる。
【0046】
そこで、このように熱膨張係数の異なる物質をいくつか積層する必要がある場合には、熱膨張係数が徐々に変化するような順番でつなげるようにする。このようにすると、できあがった接着物の熱的安定性が良い。
【0047】
基板1に使用する材料としてのInAsは、熱膨張係数が、ダイレクトボンディグで接合されたInPとサブマウントの材料であるSiの間で、ややInPに近い値を持っている。このような理由から、InAs基板上に接合された(InP上の)InGaAsP系素子をSiサブマウント上に実装すると、InP基板をSiサブマウント上に実装した場合よりも、熱的な安定性が期待できる。また、InPとInAsはダイレクトボンディングで接着されているため、大きく熱膨張係数が異なることは望ましくない。
【0048】
したがって、InPとInAsの熱膨張係数が近いことは、好ましい状態である。さらに、InAsは弾性率が小さいやわらかい材料であり、これと接着、あるいは接合されるSiやInPとの熱膨張係数の差を吸収することが出来る。さらに、InAsはGaSbやInSbなどと比較すると融点が高く、高温な半導体プロセスに耐えられるという利点を持っている。
【0049】
このような様々な理由から、基板材料としてInAsが優れており、本発明ではこの材料を基板材料として使用した。
以上、本発明を詳述したが、要するに本発明は、発光素子と受光素子を備えた光ICにおいて、発光素子の発光波長と同等か、それより長いバンドギャップを持つ材料による基板を用い、この基板上に発光素子及び受光素子を形成するようにしたものである。また、サブマウント上にこの光ICをフリップチップ実装するにあたり、サブマウント上には発光素子の発光する光の波長より長いバンドギャップを持つ材料による吸収層を設けた点にある。
【0050】
このように、発光素子の発光波長より長いバンドギャップを持つ材料を基板として用いてこの基板上に発光素子を形成するようにしたことにより、発光素子からの迷光は、基板中で吸収され、光ICチップの受光素子に入射することがなくなる。また、サブマウント上で迷光が反射して光ICチップの受光素子に入射することがなくなる。従って、迷光によるクロストーク防止が図れる。
【0051】
また、本発明は、発光素子と受光素子、およびこれらを結合する波長フィルタや光導波路などを一連の製造プロセスで同一基板上に作り込む光IC技術を踏襲しているので、デバイスを低価格で取得できる。
なお、本発明は上述した実施例に限定することなく、種々変形して実施可能である。
【0052】
【発明の効果】
以上述べたように、本発明によれば、発光素子、受信用受光素子を集積化した光通信用光ICにおいて、発光素子の発振波長より長いバンドギャップ波長を有する基板を使用する。その結果、発光素子からの迷光が受光素子に到達する前に基板によって吸収され、発光素子からの迷光の受光素子への入射によるクロストークを無くすことができるようになり、良好な受信特性が得られる光通信用光ICを提供できる。
【図面の簡単な説明】
【図1】本発明を説明するための図であって、本発明の実施の形態1の一つを示す図である。
【図2】本発明を説明するための図であって、本発明の実施の態様1の製造プロセス例の概略を示す図である。
【図3】本発明を説明するための図であって、本発明の実施の態様1の製造プロセス例の概略を示す図である。
【図4】本発明を説明するための図であって、本発明の実施の態様2における実装例を説明するための図である。
【図5】本発明を説明するための図であって、図4に示す実相形態を採用する場合の問題点を説明するための図である。
【図6】本発明を説明するための図であって、本発明の実施の態様2における実装例を説明するための図である。
【図7】本発明を説明するための図であって、本発明の実施の態様2における実装例を説明するための図である。
【図8】本発明のバックグラウンドとなる問題点を説明するための図である。
【符号の説明】
1…InAs基板
2…発光素子
3…受光素子
4,9…InP層
5…InP基板
8…埋め込み部
10…InP基板を研磨して残ったInP層
11…サブマウント(ヒートシンク)
12…接着剤(融着材)
13…光ICチップ
14…光ICチップの素子領域
15…迷光
16,17…吸収層
18…導波路
19…底面
Claims (4)
- 集積回路基板上に少なくとも発光素子と受信用受光素子を含む素子領域を集積化した光集積回路をサブマウント上にフリップチップ実装した光集積回路デバイスにおいて、
前記素子領域の前記集積回路基板と反対側の表面上に前記発光素子からの迷光を吸収する吸収層を設けたことを特徴とする光集積回路デバイス。 - 集積回路基板上に少なくとも発光素子と受信用受光素子を含む素子領域を集積化した光集積回路をサブマウント上にフリップチップ実装した光集積回路デバイスにおいて、
前記サブマウントの前記光集積回路の実装面上に前記発光素子からの迷光を吸収する吸収層を設けたことを特徴とする光集積回路デバイス。 - 前記集積回路基板に前記発光素子の発光波長と同等若しくはそれより長い波長をバンドギャップ波長として持つ半導体基板を用い、かつ前記素子領域と前記集積回路基板をダイレクトボンディングにより接合したことを特徴とする請求項1または2に記載の光集積回路デバイス。
- 前記集積回路基板に前記発光素子の発光波長と同等若しくはそれより長い波長をバンドギャップ波長として持つInGaAs半導体基板を用いたことを特徴とする請求項1または2に記載の光集積回路デバイス。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13377197A JP3595108B2 (ja) | 1997-05-23 | 1997-05-23 | 光集積回路デバイス |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13377197A JP3595108B2 (ja) | 1997-05-23 | 1997-05-23 | 光集積回路デバイス |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10326908A JPH10326908A (ja) | 1998-12-08 |
JP3595108B2 true JP3595108B2 (ja) | 2004-12-02 |
Family
ID=15112596
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13377197A Expired - Fee Related JP3595108B2 (ja) | 1997-05-23 | 1997-05-23 | 光集積回路デバイス |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3595108B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007094336A (ja) * | 2005-08-31 | 2007-04-12 | Furukawa Electric Co Ltd:The | 光半導体素子および光半導体素子の製造方法 |
KR101033286B1 (ko) * | 2010-06-14 | 2011-05-09 | 주성엔지니어링(주) | 박막형 태양전지 및 그 제조방법 |
-
1997
- 1997-05-23 JP JP13377197A patent/JP3595108B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH10326908A (ja) | 1998-12-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10466413B2 (en) | Opto-electronic system including optical input/output device | |
JP5066321B2 (ja) | モノリシックoeic用埋め込み光電子材料を備えたシリコンウエハ | |
US10965369B2 (en) | Normal incidence photodetector with self-test functionality | |
KR100289040B1 (ko) | 단일광섬유를이용한양방향광통신모듈 | |
US20040252931A1 (en) | Multilayer monolithic electronic device and method for producing such a device | |
WO2001097294A2 (en) | Integrated electronic-optoelectronic devices and method of making the same | |
US20190123231A1 (en) | Optoelectronic integrated semiconductor module and method for manufacturing same | |
US20220270986A1 (en) | Enhanced bonding between iii-v material and oxide material | |
US11934007B2 (en) | Assembly of an active semiconductor component and of a silicon-based passive optical component | |
JPH08234063A (ja) | 送受信光モジュール | |
JP3595108B2 (ja) | 光集積回路デバイス | |
US6963061B2 (en) | Orthogonal coupled transceiver | |
WO2012002045A1 (ja) | 半導体装置およびその製造方法、集積基板、光モジュール、光通信装置 | |
JPH0567769A (ja) | 3次元光電子集積回路装置 | |
US10895684B2 (en) | Integrated laser transceiver | |
Fulbert et al. | Photonics—Electronics integration on CMOS | |
KR100327106B1 (ko) | 반도체 레이저 모듈 | |
KR100265858B1 (ko) | 반도체 레이저와 광검출기가 단일칩에 집적된 파장 분할 다중화 소자 | |
JP4438038B2 (ja) | 面型受光素子、およびその製造方法 | |
US11982850B2 (en) | Optical micro-electromechanical system with flip chip packaging | |
US7248616B2 (en) | Bidirectional transceiver and method for driving the same | |
KR100243411B1 (ko) | 반도체 레이저와 광검출기가 단일칩 집적된 양방향 광소자 구조및 제조 방법 | |
JP5750132B2 (ja) | 集積型光回路素子および集積型光回路素子の作製方法 | |
JP2001223369A (ja) | 端面入射導波路型半導体受光素子およびそれを用いた光受信モジュール | |
KR102031953B1 (ko) | 광 입출력 장치 및 그를 구비한 광 전자 시스템 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040309 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040510 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040831 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040902 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070910 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080910 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080910 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090910 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |