KR102031953B1 - 광 입출력 장치 및 그를 구비한 광 전자 시스템 - Google Patents
광 입출력 장치 및 그를 구비한 광 전자 시스템 Download PDFInfo
- Publication number
- KR102031953B1 KR102031953B1 KR1020130099082A KR20130099082A KR102031953B1 KR 102031953 B1 KR102031953 B1 KR 102031953B1 KR 1020130099082 A KR1020130099082 A KR 1020130099082A KR 20130099082 A KR20130099082 A KR 20130099082A KR 102031953 B1 KR102031953 B1 KR 102031953B1
- Authority
- KR
- South Korea
- Prior art keywords
- light source
- optical
- bulk silicon
- silicon substrate
- vertical
- Prior art date
Links
- 230000003287 optical effect Effects 0.000 title claims abstract description 127
- 239000000758 substrate Substances 0.000 claims abstract description 100
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 97
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 96
- 239000010703 silicon Substances 0.000 claims abstract description 96
- 239000004065 semiconductor Substances 0.000 claims abstract description 39
- 150000001875 compounds Chemical class 0.000 claims abstract description 27
- 239000010410 layer Substances 0.000 claims description 47
- 238000000034 method Methods 0.000 claims description 36
- 239000011241 protective layer Substances 0.000 claims description 21
- 238000002161 passivation Methods 0.000 claims description 15
- 229910052732 germanium Inorganic materials 0.000 claims description 10
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- 238000001514 detection method Methods 0.000 claims description 8
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 7
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 4
- 239000002096 quantum dot Substances 0.000 claims description 4
- 238000011084 recovery Methods 0.000 claims description 2
- 238000010521 absorption reaction Methods 0.000 claims 1
- 230000005693 optoelectronics Effects 0.000 description 15
- 238000004891 communication Methods 0.000 description 9
- 239000013307 optical fiber Substances 0.000 description 9
- 230000008569 process Effects 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 8
- 239000012790 adhesive layer Substances 0.000 description 7
- 238000004806 packaging method and process Methods 0.000 description 6
- 230000015654 memory Effects 0.000 description 5
- 230000004927 fusion Effects 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- DFXZOVNXZVSTLY-UHFFFAOYSA-N [Si+4].[GeH3+]=O Chemical compound [Si+4].[GeH3+]=O DFXZOVNXZVSTLY-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 239000013308 plastic optical fiber Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- 238000010923 batch production Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/43—Arrangements comprising a plurality of opto-electronic elements and associated optical interconnections
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B6/12007—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind forming wavelength selective elements, e.g. multiplexer, demultiplexer
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/26—Optical coupling means
- G02B6/30—Optical coupling means for use between fibre and thin-film device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Optical Integrated Circuits (AREA)
- Light Receiving Elements (AREA)
Abstract
본 발명은 광 입출력 장치, 및 그를 구비한 광 전자 시스템을 개시한다. 상기 장치는, 벌크 실리콘 기판, 벌크 실리콘 기판의 일측 상에 단일 집적된 수직 입사형 광검출 소자, 상기 수직 입사형 광검출 소자에 인접되는 상기 벌크 실리콘 기판 상의 타측 상에 단일 집적된 수직 출력형 광원 소자를 포함한다. 수직 출력형 광원 소자는 웨이퍼 본딩에 의해 실리콘 기판 상에 결합되어 형성되는 III-V족 화합물 반도체 광원 활성층을 포함할 수 있다.
Description
본 발명은 반도체 장치에 관한 것으로, 보다 상세하게는 광 입출력 장치, 및 그를 구비한 광전자 시스템에 관한 것이다.
컴퓨터의 CPU, 메모리, 및 로직 회로와 같은 반도체 장치들은 대부분 실리콘 기판에 집적될 수 있다. 이러한 집적회로들로 구성된 반도체 칩들은 금속배선을 통해 신호를 주고 받는다. 그러나, 이러한 금속 배선에 의한 인터커넥션 방법은 반도체 장치들의 신호처리 속도, 누적 사용 시간에 비례하여 발생되는 발열, 및 크로스토크와 같은 많은 문제점을 가지고 있다. 따라서, 컴퓨팅 시스템, 대용량 광통신 시스템, 및 영상처리(image processing) 시스템의 고성능, 및 초고속화 문제에 대한 해결책으로 실리콘 포토닉스 테크놀로지 기반의 칩(Chip) 간 또는 칩 내의 데이터 광 통신이 요구되고 있다. 이러한 요구에 부응하여, 최근에는 실리콘 칩 레벨의 광 인터커넥션을 위한 실리콘 포토닉스의 연구가 활발히 전개되고 있다.
일반적으로, 실리콘 포토닉스 테크놀로지에서 연구 개발되는 실리콘 광통신 소자들은, 일반적인 CMOS 집적회로를 구현하는 기존의 벌크 실리콘 기판이 아니라, SOI(silicon on insulator) 기판을 사용하는 광 도파로형 실리콘 포토닉스 소자들이 주류를 이루고 있다. 이러한 광 도파로형 실리콘 포토닉스 소자들을 기반으로 하는 실리콘 광 인터커넥션이 추구되고 있다. 그러나, 이러한 SOI 기판은 벌크 실리콘 기판에 비해 고가이다. SOI 기판은 그의 제작 시 여러 단계의 추가 공정을 통해 실리콘 기판 표면 근처에 BOX(buried oxide) 층을 형성해야 하기 때문이다. BOX 층 형성 단계에서 기인되는 기판 내부의 결정 결함들로 인해, 기존의 성숙되고 잘 확립된(well-established) 벌크 실리콘 기반의 소자보다 SOI 기반의 전자 소자의 성능이 떨어지게 된다. 또한, SOI 기반의 광전 융합 칩 제작에 있어, 전자집적 회로의 제작 공정이 SOI 기판 기반 기술로 변경되는 것으로 인한 추가적 노력 및 추가비용이 많다. 그 밖에, 벌크 실리콘 기판 상에 국부적으로 형성된 SOI 부분에 광 도파로형 실리콘 포토닉스 소자를 집적 공정하는 경우도 마찬가지이다. 벌크 실리콘 기판에 국부적 SOI 형성 과정에서 고온 열처리 등의 여러 단계의 추가적 공정이 요구되어, 벌크 실리콘 기판에 형성되어 있는 집적 회로의 성능에 영향을 줄 수 있다. 국부적 SOI 부분에 형성되는 광 도파로형 실리콘 포토닉스 소자 자체도 높은 광 손실, 및 낮은 성능과 같은 단점들을 가지고 있다.
그리고, 실리콘 광I/O를 위한 광원(light source)은 III-V 화합물 반도체 (compound semiconductor) 광원에 기반을 두고 있다. 실리콘 포토닉스 기반의 광원 집적화는, 하이브리드 레이저 방식, 다이 본딩(die-bonding) 패키징 방식, 또는 PCB 모듈 패키징 방식 등에 의해 이루어지고 있다. 하이브리드 레이저 방식은 SOI 기판에 III-V 화합물반도체 DFB LD와 같은 광도파로 기반의 광원을 웨이퍼 본딩하여 일괄 공정하는 방식이다. 다이 본딩 패키징 방식은 III-V 화합물반도체 DFB LD 칩을 SOI 기반의 실리콘 포토닉스 칩에 플립칩 본딩(flip-chip bonding)하는 실장 방식이다. 하이브리드 레이저 방식과 다이 본딩(die-bonding) 패키징 방식은 기본적으로 모두 고가의 SOI 기판을 사용해야만 한다. 따라서, 종래의 광 입출력 장치는 생산성이 떨어지는 단점이 있다.
따라서, 실리콘 포토닉스 소자들이 실리콘 집적회로에 실용적(practical)으로 사용되기 위해서는, 모든 전자 회로, 광소자(optical components) 들이 동일한 벌크 실리콘 기판 상에 구현될 필요가 있다. 이에 따라, 고성능, 고속, 고효율, 고기능성, 저생산가(low cost), 및 저 패키징 비용 등의 장점을 구현할 수 있는 광I/O 장치 및 광 인터커넥션 구도가 필요하다
본 발명의 목적은 광통신 소자들이 벌크 실리콘 기판 상에 단일 집적된(monolithically integrated) 광 입출력 장치, 및/또는 그를 구비한 광 전자 시스템을 제공하는 데 있다.
본 발명의 다른 목적은 생산성을 향상시킬 수 있는 광 입출력 장치, 및/또는 그를 구비한 광 전자 시스템을 제공하는 데 있다.
본 발명은 광 입출력 장치를 제공한다. 상기 장치는 벌크 실리콘 기판; 상기 벌크 실리콘 기판의 일측 상에 단일 집적된 적어도 하나의 수직 입사형 광검출 소자; 및 상기 수직 입사형 광검출 소자에 인접하는 상기 벌크 실리콘 기판의 타 측 상에 단일 집적된 적어도 하나의 수직 출력형 광원 소자를 포함하되, 상기 수직 출력형 광원 소자는 웨이퍼 본딩에 의해 상기 벌크 실리콘 기판 상에 결합되어 단일 집적되는 III-V족 화합물 반도체 광원 활성층을 포함한다.
일 예로, 상기 수직 입사형 광검출 소자는 게르마늄을 포함한다.
일 예로, 상기 수직 입사형 광검출 소자는 Ge1-xSix/Ge1-ySiy 초격자(0≤x,y≤1), 게르마늄 기반의 양자점 또는 양자선 어레이, 또는 실리콘 포토 다이오드를 포함한다.
일 예로, 상기 수직 출력형 광원 소자는 표면방출 레이저 또는 표면방출 발광 다이오드를 포함한다.
일 예로, 상기 수직 출력형 광원 소자 및 상기 수직 입사형 광검출 소자 상의 보호층을 더 포함한다.
일 예로, 상기 보호 층은 실리콘 산화물을 포함한다.
일 예로, 상기 보호층은 상기 수직 출력형 광원 소자 및 상기 수직 입사형 광검출 소자를 노출하는 홀들을 갖되, 상기 장치는 상기 홀들 내에 형성된 광 비어를 더 포함한다.
일 예로, 상기 광 비어는 실리콘 질화물을 포함한다.
일 예로, 상기 장치는 상기 보호층 상에 제공되고, 상기 광 비어에 결합되는 수평 광 도파로를 더 포함한다.
일 예로, 상기 장치는, 상기 보호층 상에 제공되고, 광 MUX/DEMUX, 광 스위치, 또는 그레이팅 커플러를 포함하고, 상기 수평 광 도파로에 결합되는, 광 수동 회로를 더 포함한다.
일 예로, 상기 장치는, 상기 수직 입력형 광검출 소자 또는 상기 수직 출력형 광원 소자와 전기적으로 연결되고 상기 벌크 실리콘 기판 상에 단일 집적되는 CMOS 인터페이스 회로를 더 포함한다.
상기 장치는 벌크 실리콘 기판; 상기 벌크 실리콘 기판의 일측 상에 단일 집적으로 형성된 적어도 하나의 수직 입사형 광 검출 소자; 및 상기 벌크 실리콘 기판의 타측 상에, III-V족 화합물 반도체 기판을 개재하여 다이 본딩으로 실장된 적어도 하나의 수직 출력형 광원 소자를 포함한다.
일 예로, 상기 수직 출력형 광원 소자는 III-V족 화합물 반도체 광원 활성층을 포함한다.
본 발명은 광 전자 시스템를 제공한다. 상기 시스템은 벌크 실리콘 기판; 상기 벌크 실리콘 기판 상에 집적된 신호 처리 장치; 및 상기 신호 처리 장치와 연결되고, 상기 벌크 실리콘 기판 상에 단일 집적된 수직 입사형 광 검출 소자 어레이 및 수직 출력형 광원 소자 어레이를 구비한 광 입출력 장치를 갖는 복수개의 신호처리 칩들을 포함하되, 상기 복수개의 신호처리 칩들은 3차원으로 스택되고, 상기 복수개의 신호처리 칩들 각각의 상기 수직 입사형 광 검출 에러이와 상기 수직 출력형 광원 어레이는 일대일로 서로 마주보도록 배치되어, 상기 복수개의 신호처리 칩들은 3차원적으로 광 연결된다.
일 예로, 상기 수직 출력형 광원 소자 어레이는 웨이퍼 본딩에 의해 상기 벌크 실리콘 기판 상에 접합된 III-V족 화합물 반도체 활성층을 포함한다.
일 예로, 상기 신호 처리 장치는 CPU, 메모리, 데이터 버스 인터페이스 회로, 주변 제어 장치, 유저정의 ASIC, 또는 광통신 회로를 포함한다.
상술한 바와 같이, 본 발명의 실시 예에 따른 광 입출력 장치는, 벌크 실리콘 기판 상에 단일 집적되는 수직 입사형 광 검출 소자들과 수직 출력형 광원 소자들(예를 들어, 표면방출 레이저 또는 표면방출 LED)을 포함한다. 수직 입사형 광 검출 소자들은 벌크 실리콘 기판으로부터 성장되는 게르마늄 포토 다이오드를 포함할 수 있다. 수직 출력형 광원 소자들은 웨이퍼 본딩에 의해 벌크 실리콘 기판 상에 접합된 III-V족 화합물 반도체 층을 포함할 수 있다. 수직 입사형 광 검출 소자들과 웨이퍼 본딩된 수직 출력형 광원 소자들은 벌크 실리콘 기판 상에 단일 집적될 수 있다. 또한, 광 입출력 장치는, 수직 입사형 광 검출 소자들과 수직 출력형 광원 소자들의 위에 광 비어들, 및 광도파로들 기반의 WDM 소자와 같은 수동 광 소자회로를 포함할 수 있다. 따라서, 본 발명의 실시 예에 따른, 광 입출력 장치 및 그를 구비한 광 전자 시스템은, 벌크 실리콘 기판 기반의 실리콘 광통신 및 인터커넥션을 위한 고기능/고성능 광전 융합 칩 시스템의 구도를 제공하고, 생산성을 크게 향상시킬 수 있다.
도 1a 및 도 1b는 본 발명의 제1 실시 예에 따른 광 전자 시스템을 나타내는 평면도들이다.
도 2 및 도 3은 도 1a 및 도 1b의 I-I' 선에 따른 단면도들이다.
도 4는 본 발명의 제2 실시 예에 따른 광 전자 시스템을 나타내는 평면도이다.
도 5는 도 4의 II-II' 선에 따른 나타낸 단면도이다.
도 6 및 도 7은 도 4의 III-III' 선에 따른 단면도들이다.
도 8 및 도 9는 각각 본 발명의 제3 실시 예에 따른 광 전자 시스템을 나타내는 단면도 및 분해 사시도이다.
도 10 내지 도 17은 제1 실시 예에 따른 광 전자 시스템의 제조 방법을 나타내는 공정 단면도들이다.
도 18a 및 도 18b는 본 발명의 제4 실시 예에 따른 광 전자 시스템을 나타내는 평면도들이다.
도 19는 도 18a 및 도 18b의 Ⅳ-Ⅳ' 선에 따른 단면도이다.
도 2 및 도 3은 도 1a 및 도 1b의 I-I' 선에 따른 단면도들이다.
도 4는 본 발명의 제2 실시 예에 따른 광 전자 시스템을 나타내는 평면도이다.
도 5는 도 4의 II-II' 선에 따른 나타낸 단면도이다.
도 6 및 도 7은 도 4의 III-III' 선에 따른 단면도들이다.
도 8 및 도 9는 각각 본 발명의 제3 실시 예에 따른 광 전자 시스템을 나타내는 단면도 및 분해 사시도이다.
도 10 내지 도 17은 제1 실시 예에 따른 광 전자 시스템의 제조 방법을 나타내는 공정 단면도들이다.
도 18a 및 도 18b는 본 발명의 제4 실시 예에 따른 광 전자 시스템을 나타내는 평면도들이다.
도 19는 도 18a 및 도 18b의 Ⅳ-Ⅳ' 선에 따른 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예를 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시 예는 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전문에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
본 명세서에서 사용된 용어는 실시 예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 '포함한다' 및/또는 '포함하는'은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
또한, 본 명세서에서 기술하는 실시 예들은 본 발명의 이상적인 예시도인 단면도 및/또는 평면도들을 참고하여 설명될 것이다. 도면들에 있어서, 막 및 영역들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 따라서, 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 따라서, 본 발명의 실시 예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다. 예를 들면, 직각으로 도시된 식각 영역은 라운드지거나 소정 곡률을 가지는 형태일 수 있다. 따라서, 도면에서 예시된 영역들은 개략적인 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이며 발명의 범주를 제한하기 위한 것이 아니다.
도 1a 및 도 1b는 본 발명의 제 1 실시 예에 따른 광 전자 시스템을 나타내는 평면도들이다. 도 2는 도 1a 및 도 1b의 I-I' 선에 따른 단면도이다.
도 1a, 도 1b, 및 도 2를 참조하면, 본 발명의 제 1 실시 예에 따른 광 전자 시스템은 벌크 실리콘 기판(bulk silicon substrate, 10)에 집적된 신호 처리 장치(100)와, 광 입출력 장치(200)를 포함할 수 있다. 신호 처리장치(100)는 광 입출력 장치(200)의 입출력 신호를 연산 및 제어할 수 있다. 신호 처리 장치 (100)는 적어도 하나의 신호처리 서브장치들(110~150)을 포함할 수 있다. 신호처리 서브장치들은 CPU, 메모리, ASIC, 데이터 버스 인터페이스 회로, 주변 제어 장치, 유저정의 ASIC, 또는 광 통신 회로의 블록을 포함할 수 있다. 본 발명은 이에 한정되지 않는다. 예를 들어, 신호 처리 장치(100)는 원칩 시스템(one-chip system)으로서 CPU 영역, 메모리 영역, ASIC영역, 데이터 버스 인터페이스 회로 영역, 주변 제어 장치 영역, 유저정의 ASIC 영역, 또는 광 통신 회로 영역을 포함하는 여러 조합의 블럭을 더 포함할 수도 있다.
광 입출력 장치(200)는 기존의 전기 신호 입출력 장치를 대체할 수 있다. 광 입출력 장치(200)는 벌크 실리콘 기판(10)에 단일 집적될(monolithically integrated) 수 있다. 광 입출력 장치(200)는 수직 입사형 광검출 소자들(210)과 수직 방출형(표면 방출형) 광원 소자들(220)과 CMOS 인터페이스 회로(230)를 포함할 수 있다. 수직 입사형 광검출 소자들(210)은 광 수신부이고, 수직 방출형(표면 방출형) 광원 소자들(220)은 광 송신부이다. 수직 방출형 광원 소자들(220)은 표면방출 레이저(220A) 또는 표면방출 발광다이오드(LED)(220B)를 포함할 수 있다. 수직 입사형 광검출 소자들(210)은 게르마늄-온-실리콘(Ge-on-Si)의 광 흡수 층을 갖는 포토 다이오드를 포함할 수 있다. 100% 게르마늄-온-실리콘 수직 입사형 광검출 소자들(210)은 650nm 내지 1600nm 파장대역의 광을 흡수할 수 있다.
본 발명은 이에 한정되지 않고 다양하게 실시 변경 가능하다. 예를 들어, 수직 입사형 광검출 소자들(210)은 Ge1 - xSix/Ge1 - ySiy 초격자(0≤x,y≤1), 또는 게르마늄 기반의 양자점 또는 양자선 어레이 구조의 포토다이오드를 포함할 수 있다. 또는, 수직 입사형 광검출 소자들(210)은 실리콘 포토다이오드를 포함할 수 있다. 이러한 경우들에서, 광파장은 650nm 보다 짧은 파장대역일 수 있다.
수직 방출형 광원 소자들(220)은 웨이퍼 본딩에 의해 접합된 III-V족 반도체의 광원 활성층을 포함할 수 있다. 수직 방출형 광원 소자들(220)은 벌크 실리콘 기판(10)에 단일 집적될 수 있다. 여기서, 수직 방출형 광원 소자들(220)은 수직공진 표면방출 레이저(VCSEL: Vertical-Cavity Surface-Emitting Laser), 또는 표면방출 DFB 레이저(surface-emitting distributed-feedback diode laser) 등의 광도파로 기반의 표면방출 레이저를 포함할 수 있다. 수직 방출형 광원 소자들(220)과 벌크 실리콘 기판(10)은 접착 층(20)에 의해 접합될 수 있다. 접착 층(20)은 산화막 또는 접착물질을 포함할 수 있다. 일 예에 따르면, 접착 층(20)은 수 nm에서 수백 nm의 두께를 가질 수 있다. 접착 층(20)은 웨이퍼 본딩에 위한 실리콘 산화막을 의미할 수 있다. 벌크 실리콘 기판(10)은 종래의 SOI 기판에 비해 상대적으로 저렴하기 때문에 상용성이 매우 높을 수 있다.
수직 입사형 광검출 소자들(210)과 수직 방출형 광원 소자들(220)은 수직형 입출력 어레이를 구성할 수 있다. CMOS 인터페이스 회로 (230)는 신호 처리 장치(100)와 수직 입사형 광검출 소자들(210) 사이, 또는 신호 처리 장치(100)와 수직 방출형 광원 소자들(220) 사이를 연결(interface)할 수 있다. CMOS 인터페이스 회로(interface circuitry, 230)는 트랜스임피던스 증폭기(Transimpedence Amplifier(TIA), 232), 광원 드라이버(234), 리미팅 증폭기(Limiting Amplifier (LA), 236), 씨리얼라이즈/디씨리얼라이즈(Serialize/Deserialize) 회로, 클럭 데이터 리커버리(CDR: Clock-data-recovery) 회로, PLL 회로, 또는 프로토콜 집적 회로를 포함할 수 있다.
수직 방출형 광원 소자들(220)은 480nm 대역, 650nm 대역, 780nm 대역, 850nm 대역, 980nm 대역, 1310nm 대역, 또는 1550nm 대역의 광을 출력할 수 있다. 다른 광원들의 조합을 사용하여 각 대역에서의 파장이 구성될 경우, WDM 기능이 부가될 수 있다. 850nm 파장을 가지는 웨이퍼 본딩(wafer-bonded) VCSEL 적용 시, 광 커플링 손실이 적은 멀티모드 광섬유들(multi-mode fiber)(50)이 사용될 수 있다. 650nm 파장대역을 가지는 웨이퍼 본딩(wafer-bonded) VCSEL 적용 시, 저렴한 플라스틱 광섬유들(POF)(50)이 사용될 수 있다.
수직 입사형 광검출 소자들(210)과 수직 방출형 광원 소자들(220) 상에 제1 보호층(30)이 제공될 수 있다. 제1 보호층(30)은 실리콘 산화막을 포함할 수 있다. 제1 보호층(30) 위에 광섬유들(50)이 형성되어, 수직 입사형 광검출 소자들(210)과 수직 방출형 광원 소자들(220)에 접속될 수 있다.
도 3은 도 2에 근거한 광 입출력 장치(200)의 다른 예를 보여준다. 도 3을 참조하여, 광 입출력 장치(200)는 수직 입사형 광검출 소자들(210)과 광섬유들(50) 사이, 또는 수직 방출형 광원 소자들(220)과 광섬유들(50) 사이의 광 비어들(40)을 포함할 수 있다. 광 비어들(40)은 수직 입사형 광검출 소자들(210)과 광섬유들(50) 사이, 또는 수직 방출형 광원 소자들(220)과 광섬유들(50) 사이의 제1 보호층(30)를 통과하는 수직 광 도파로이다.
광 비어들(40)은 실리콘 질화물(SixNy)을 포함할 수 있다. 예를 들면, x=3이고, y=4일 수 있다. 실리콘 질화막의 굴절률(refractive index)은 2 정도 일 수 있다. 제 1 보호층(30)의 굴절률은 1.537 정도 일 수 있다. 광 비어들(40)은 광을 수직 가이딩(guiding)할 수 있다. 광 비어들(40)은 광섬유들(50)과 수직 입사형 광검출 소자들(210) 사이의 광접속 효율(optical coupling efficiency)을 향상시킬 수 있다. 광 비어들(50)은 광섬유들(60)과 수직 방출형 광원 소자들(220) 사이의 광 접속 효율을 향상시킬 수 있다. 본 발명은 이에 한정되지 않고 다양하게 실시 변경 가능하다.
도 3의 광 입출력 장치(200)는 도 2의 수직 입사형 광검출 소자들(210)과 광섬유들(50) 사이 또는 수직 방출형 광원 소자들(220)과 광섬유들(50) 사이의 보호 층(30)에 광 비어들(40)을 추가한 것이다.
도 4는 본 발명의 제2 실시 예에 따른 광 전자 시스템을 보여 준다. 도 5는 도 4의 II-II' 선에 따른 광 입출력 장치(200)의 단면을 보여 준다. 도 6 및 도 7은 도 4의 III-III' 선에 따른 광 입출력 장치(200)의 광 비어들((40)과 수평 광 도파로들(60)의 접합 단면을 보여 준다. 제1 실시예와 유사한 구성의 설명은 생략되고, 차이점을 중심으로 설명된다.
도 4 내지 도 7을 참조하면, 광 입출력 장치(200)의 광 비어들(40)은 복수개의 수평 광 도파로들(60)에 연결될 수 있다. 수평 광 도파로들(60)과 광 비어들(40)은 그레이팅 커플러(grating coupler, 74) 또는 45°경사 거울면(76) 과 같은 연결 방법에 의해 광 접합(optically coupled)될 수 있다. 그레이팅 커플러(74)와 45o 경사 거울면(76)은 서로 대체될 수 있다.
수직 방출형 광원 소자들(220)에 광 결합된 수평 광 도파로들(60)은 광 MUX(70)에 결합될(coupled) 수 있다. 광 MUX(70)는 그의 아래에 집적된 수직 방출형 광원 소자들(220)로부터 제공되는 복수 개 파장의 광 신호들을 단일의 수평 광 도파로(62)로 출력할 수 있다. 수직 입사형 광검출 소자들(210)에 광 결합된 수평 광 도파로들(60)은 유전체(dielectric) 기반의 광 DEMUX(72)에 결합될 수 있다. 광 DEMUX(72)는 단일의 수평 광 도파로(62)에 입력된 광 신호를 복수개 파장의 신호로 분할하여 수직 입사형 광검출 소자들(210)에 개별적으로 제공할 수 있다. 복수개의 수평 광 도파로들(60), 단일의 수평 광 도파로(62), 및 광 MUX(70)/DEMUX(72)와 같은 수동 광소자 회로들은 제2 보호층(80) 내에 형성된다. 제3 보호층(90)이 수동 광소자 회로들 및 제2 보호층(80)을 덮을 수 있다. 여기서, 복수개의 수평 광 도파로들(60), 단일의 수평 광 도파로(62), 및 광 MUX(70)/DEMUX(72)와 같은 수동 광소자 회로들은 실리콘 질화물을 포함할 수 있다. 제2 보호층(80) 및 제3 보호층(90)은 실리콘 산화막을 포함할 수 있다.
벌크 실리콘 기판(10)에 단일 집적된 수직 입사형 광검출 소자들(210) 및 수직 방출형 광원 소자들(220) 상에, 수평 광 도파로들(60), 그레이팅 커플러(74), WDM 소자, 광스위치, 또는 기능성 수동 광 소자회로와 같은 광 기능 유전층(optical functional dielectric layer)은 단일 집적될 수 있다. 따라서, 본 발명의 제2 실시 예에 따른 광 전자 시스템은 고기능/고성능 광전 융합 칩 시스템을 제공할 수 있다.
도 8 및 도 9는 본 발명의 제3 실시 예에 따른 광 전자 시스템을 보여준다. 제1 실시예와 유사한 구성의 설명은 생략되고, 차이점을 중심으로 설명된다.
도 8 및 도 9를 참조하여, 본 발명의 제3 실시 예에 따른 광 전자 시스템은, 3 차원적으로 스택된 멀티 칩(3-dimensional stacked multi chip) 시스템에서, 효율적인 칩 투 칩(chip-to-chip) 광 인터커넥션을 구현할 수 있다. 예를 들어, 신호처리 칩들(101~106)은 각각 CPU(101), 메모리(102), 주변기기 제어장치(103), ASIC(104), 데이터 버스 인터페이스(105), 및 광통신회로(106)일 수 있다.
신호처리 칩들(101~106) 각각은 제1 내지 제5 벌크 실리콘 기판들(12, 14, 16, 18, 19)에 단일 집적된 제1 내지 제5 광검출 소자들(211~215) 및 광원 소자들(221~225)을 포함할 수 있다. 예를 들어, 제1 벌크 실리콘 기판(12) 상에 제1 수직 입사형 광검출 소자들(211) 및 제1 수직 방출형 광원 소자들(221)이 어레이로 단일 집적될 수 있다. 제2 벌크 실리콘 기판(14) 상에 제2 수직 입사형 광검출 소자들(212) 및 제2 수직 방출형 광원 소자들(222)이 어레이로 단일 집적될 수 있다. 제3 벌크 실리콘 기판(16) 상에 제3 수직 입사형 광검출 소자들(213) 및 제2 수직 방출형 광원 소자들(223)이 어레이로 단일 집적될 수 있다. 제4 벌크 실리콘 기판(18) 상에 제4 수직 입사형 광검출 소자들(214) 및 제4 수직 방출형 광원 소자들(224)이 어레이로 단일 집적될 수 있다. 제5 벌크 실리콘 기판(19) 상에 제5 수직 입사형 광검출 소자들(215) 및 제5 수직 방출형 광원 소자들(225)이 어레이로 단일 집적될 수 있다.
제1 내지 제5 광검출 소자들(211~215) 및 광원 소자들(221~225) 사이에 3 차원적으로 광 신호가 전달될 수 있다. 제1 수직 입사형 광검출 소자들(211)과 제2 수직 방출형 광원 소자들(222) 사이, 또는 제1 수직 방출형 광원 소자들(221)과 제2 수직 입사형 광검출 소자들(212) 간에 광 신호가 전달될 수 있다. 제4 보호막(32) 및 제5 보호막(34)은 제1 수직 입사형 광검출 소자들(211)과 제2 수직 방출형 광원 소자들(222) 사이, 및 제1 수직 방출형 광원 소자들(221)과 제2 수직 입사형 광검출 소자들(212) 사이에 배치될 수 있다.
이와 유사한 방법으로, 제2 내지 제5 수직 입사형 광검출 소자들(212, 213, 214, 215)과 제2 내지 제5 수직 방출형 광원 소자들(222, 223, 224, 205)은 각각 서로 인접하여 마주보도록 일대일(광원 소자 - 광검출 소자)로 정렬될 수 있다. 게다가, 제6 내지 제8 보호막들(34, 38, 39)이 제공될 수 있다. 이에 따라, 복수개의 신호처리 칩들은 3차원적으로 광 결합될 수 있다.
도 10 내지 도 17은 제1 실시 예에 따른 광 전자 시스템의 제조 방법을 나타내는 공정 단면도들이다.
도 10을 참조하면, 벌크 실리콘 기판(10)을 제공한다. 벌크 실리콘 기판(10)의 제공 단계는 도 1의 신호 처리 장치(100) 및 CMOS 인터페이스 회로(230)의 제조 공정을 포함할 수 있다.
도 1 및 도 11을 참조하면, 벌크 실리콘 기판(10)의 일측 상에 수직 입사 형 광 검출 소자들(210)을 단일 집적한다. 수직 입사형 광검출 소자들(210)은 벌크 실리콘 기판(10)의 표면으로부터 성장된 수직 입사형 게르마늄(Ge-on-Si: Germanium-on-silicon) 포토 다이오드를 포함할 수 있다. 게르마늄은 벌크 실리콘 기판(10) 상에 에피 성장될 수 있다. 수직 입사형 광검출 소자들(210)은 신호 처리 장치(100) 및 CMOS 인터페이스 회로(230)와 함께 일괄 공정되어 단일 집적될 수 있다. 본 발명은 이에 한정되지 않고 다양하게 실시 변경 가능하다. 예를 들면, 수직 입사형 광검출 소자들(210)은 벌크 실리콘 기판(10)에 형성된 Ge1 - xSix/Ge1 - ySiy 초격자, 게르마늄 기반의 양자점 또는 양자선 어레이 구조의 포토다이오드, 또는 실리콘 포토 다이오드를 포함할 수 있다.
도 1 및 도 12를 참조하면, 벌크 실리콘 기판(10)의 일측 상에 단일 집적된 수직 입사형 광검출 소자들(210), CMOS 인터페이스 회로(230), 및 신호 처리 장치(100)를 소자 보호층(31)으로 보호(passivation)한 후, 벌크 실리콘 기판(10)의 타측에 웨이퍼(290)를 본딩한다. 소자 보호층(31)은 수직 입사형 광검출 소자들(210)을 덮을 수 있다. 웨이퍼(290)는 III-V족 화합물 반도체 기판(280), 및 반도체 기판(280) 상의 III-V족 화합물 반도체 광원 활성층(270)을 포함할 수 있다. 더미 기판인 III-V족 화합물 반도체 기판(280)은 갈륨 아세나이드, 인디움 포스파이드, 또는 갈륨 나이트라이드과 같은 기판을 포함할 수 있다. III-V족 화합물 반도체 광원 활성층(270)은 접착층(20)을 사용하여 벌크 실리콘 기판(10)에 접착되거나, 벌크 실리콘 기판(10)에 웨이퍼 본딩될 수 있다. 접착층(20)은 실리콘 산화막이나 접착물질을 포함할 수 있다. 접착층(20)은 웨이퍼 본딩을 위한 실리콘 산화막을 의미할 수 있다.
도 13을 참조하면, 더미 기판인 III-V족 화합물 반도체 기판(280)을 제거한다. III-V족 화합물 반도체 기판(280)은 식각 방법에 의해 제거될 수 있다. 소자 보호층(31)은 III-V족 화합물 반도체 기판(280)의 제거 시 식각 가스 또는 식각 용액으로부터 수직 입사형 광검출 소자들(210)을 보호할 수 있다.
도 1 및 도 14를 참조하면, III-V족 화합물 반도체 광원 활성층(270)을 패터닝하여 수직 방출형 광원 소자들(예를 들면, 표면방출 레이저들)(220)을 형성한다. III-V족 화합물 반도체 광원 활성층(270)의 패터닝 공정은 복수의 포토리소그래피 공정 및 식각 공정을 포함할 수 있다. 소자 보호층(31)은 III-V족 화합물 반도체 광원 활성층(270)의 패터닝 공정 시에 수직 입사형 광검출 소자들(210)을 보호할 수 있다. III-V족 화합물 반도체 광원 활성층(270)의 패터닝이 완료되면, 수직 방출형 광원 소자들(220)과 수직 입사형 광검출 소자들(210)의 전극들이 CMOS 인터페이스 회로(230)과 연결되는 금속 배선들(미도시)과 단일집적되어 서로 전기적으로 연결될 수 있다. 수직 방출형 광원 소자들(220)은 종류에 따라서 수 ~ 수십㎛ 정도의 높이와, 수십 ~ 수천 ㎛2 정도의 넓이를 가질 수 있다. 수직 방출형 광원 소자들(220)과 수직 입사형 광검출 소자들(210)은 종래의 SOI 기판에 비해 저렴한 벌크 실리콘 기판(10) 상에 단일 집적될 수 있다. 또한, 본 발명은 통상적인 벌크 실리콘 CMOS 공정을 기반으로 하므로, 광전 융합형 실리콘 칩의 광I/O 도입이 최소한의 추가 공정/추가비용으로 가능하다. 본 발명은 고효율, 고속, 저전력, 고성능, 고기능성, 저생산가, 고효율 패키징의 장점을 가진다. 본 발명은 총체적으로 광전 융합 IC 구도를 크게 간소화할 수 있다. 본 발명은 실리콘 칩간(chip-to-chip) 광통신을 위한 실용적 광I/O 및 광 인터커넥션 구도를 제공하며, 3차원적으로 스택된 칩들에서 칩들 간 광 인터커넥션에 유리한 구도를 제공한다.
도 15를 참조하면, 수직 입사 형 광 검출 소자들(210)과 수직 방출형 광원 소자들(220) 상에 제1 보호층(30)을 형성한다. 제1 보호층(30)은 화학기상 증착방법 또는 원자층 증착방법으로 형성된 실리콘 산화막을 포함할 수 있다. 여기서, 제1 보호층(30)은 소자 보호층(31)을 포함할 수 있다. 소자 보호층(31)은 수직 입사형 광검출 소자들(210)을 보호하지만, 제1 보호층(30)은 광 가이드 특성을 가질 수 있다. 소자 보호층(31)은 수직 입사형 광검출 소자들(210)의 형성 시 복수개로 형성될 수 있다. 제1 보호층(30)은 수직 입사형 광검출 소자들(210)과 수직 방출형 광원 소자들(220)을 보호할 뿐만 아니라, 수직 입사형 광검출 소자들(210)과 수직 방출형 광원 소자들(220)의 광 가이드로서의 역할을 수행할 수 있다. 본 발명은 이에 한정되지 않고 다양하게 실시 변경 가능하다. 예를 들어, 소자 보호층(31)의 제거 후에 제1 보호층(30)이 벌크 실리콘 기판(10) 상에 형성될 수 있다.
도 16을 참조하면, 제1 보호층(30)을 국부적으로 식각하여 수직 입사형 광검출 소자들(210)과 수직 방출형 광원 소자들(220)을 노출하는 홀들(42)을 형성한다. 홀들(42)은 포토리소그래피 공정 및 식각 공정에 의해 형성될 수 있다. 제1 보호층(30)의 식각 공정은 건식 식각 방법을 포함할 수 있다.
도 17을 참조하면, 홀들(42) 내에 광 비어들(40)을 형성한다. 광 비어들(40)은 화학기상증착방법 또는 원자층 증착방법으로 형성된 실리콘 질화막을 포함할 수 있다.
도 18a 및 도 18b는 본 발명의 제4 실시 예에 따른 광 입출력 장치(200)를 보여준다. 도 19는 도 18a및 도 18b의 Ⅳ-Ⅳ' 선에 따른 단면도이다. 제1 실시예와 유사한 구성의 설명은 생략되고, 차이점을 중심으로 설명된다.
도 18a, 도 18b, 및 도 19를 참조하면, 본 발명의 제4 실시 예에 따른 광 입출력 장치(200)는 수직 입사형 광검출 소자들(210)이 모노리식하게 집적된 벌크 실리콘 기판(10) 상에 칩 다이(260)를 다이 본딩 방법으로 실장(mount)할 수 있다. 칩 다이(260)는 III-V족 화합물 반도체 기판(280)과 III-V족 화합물 반도체 기판(280) 상의 수직 방출형 광원 소자들(220)을 포함할 수 있다. 수직 방출형 광원 소자들(220)은 III-V족 화합물 반도체 광원 활성층으로부터 형성될 수 있다.
도시되지는 않았지만, 수직 방출형 광원 소자들(220)은 예를 들어, 표면방출 레이저들로서, 와이어 본딩 또는 플립칩 범프 본딩에 의해 벌크 실리콘 기판(10) 또는 CMOS 인터페이스 회로(230)와 전기적으로 연결될 수 있다. 제4 실시 예는 제1 실시 예에서의 수직 방출형 광원 소자들(220)을 실장한 III-V족 화합물 반도체 기판(280)을 포함한 것이다.
이상, 첨부된 도면을 참조하여 본 발명의 실시 예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
Claims (19)
- 벌크 실리콘 기판;
상기 벌크 실리콘 기판의 일측 상에 단일 집적된 적어도 하나의 수직 입사형 광검출 소자; 및
상기 수직 입사형 광검출 소자에 인접하는 상기 벌크 실리콘 기판의 타측 상에 단일 집적된 적어도 하나의 수직 출력형 광원 소자를 포함하되,
상기 수직 입사형 광검출 소자는 벌크 게르마늄, 게르마늄 기반의 양자점, 게르마늄 기반의 양자선 어레이, 또는 Ge1-xSix/Ge1-ySiy 초격자(0≤x,y≤1)을 포함하고, 상기 벌크 실리콘 기판 상에 단일집적으로 성장되어 상기 벌크 실리콘 기판에 직접적으로 접촉되고,
상기 수직 출력형 광원 소자는 웨이퍼 본딩에 의해 상기 벌크 실리콘 기판 상에 결합되어 단일 집적되는 III-V족 화합물 반도체 광원 활성층을 포함하는 광 입출력 장치. - 삭제
- 삭제
- 제 1 항에 있어서,
상기 수직 출력형 광원 소자는 표면방출 레이저 또는 표면방출 발광 다이오드를 포함하는 광 입출력 장치. - 제 1 항에 있어서,
상기 수직 출력형 광원 소자 및 상기 수직 입사형 광검출 소자 상의 보호층을 더 포함하는 벌크 실리콘 광 입출력 장치. - 제 5 항에 있어서,
상기 보호층은 실리콘 산화물을 포함하는 광 입출력 장치. - 제 5 항에 있어서,
상기 보호층은 상기 수직 출력형 광원 소자 및 상기 수직 입사형 광검출 소자를 노출하는 홀들을 갖되, 상기 홀들 내에 형성된 광 비어들을 더 포함하는 광 입출력 장치. - 제 7 항에 있어서,
상기 광 비어들은 실리콘 질화물을 포함하는 광 입출력 장치. - 제 8 항에 있어서,
상기 보호층 상에 제공되고, 상기 광 비어들에 결합되는 수평 광 도파로를 더 포함하는 광 입출력 장치. - 제 9 항에 있어서,
상기 보호층 상에 제공되고, 광 MUX/DEMUX, 광 스위치, 또는 그레이팅 커플러를 포함하고, 상기 수평 광 도파로에 결합되는, 광 수동 회로를 더 포함하는 광 입출력 장치. - 제 1 항에 있어서,
상기 수직 입사형 광검출 소자 또는 상기 수직 출력형 광원 소자와 전기적으로 연결되고 상기 벌크 실리콘 기판 상에 단일 집적되는 CMOS 인터페이스 회로를 더 포함하는 광 입출력 장치. - 제 11 항에 있어서,
상기 CMOS 인터페이스 회로는 트랜스임피던스 증폭기, 광원 드라이버 리미팅 증폭기, 씨리얼라이저/디씨리얼라이저 회로, PLL회로, 클럭 데이터 리커버리 회로, 또는 프로토콜 집적 회로를 포함하는 광 입출력 장치. - 삭제
- 삭제
- 삭제
- 벌크 실리콘 기판;
상기 벌크 실리콘 기판의 일측 상에 단일 집적으로 형성된 적어도 하나의 수직 입사형 광 검출 소자; 및
상기 벌크 실리콘 기판의 타측 상에, III-V족 화합물 반도체 기판을 개재하여 다이 본딩으로 실장된 적어도 하나의 수직 출력형 광원 소자를 포함하되,
상기 수직 입사형 광검출 소자는 상기 벌크 실리콘 기판 상에 단일집적으로 성장되어 상기 벌크 실리콘 기판의 상부면에 직접적으로 접촉되는 흡수층을 갖는 광 입출력 장치. - 제 16 항에 있어서,
상기 수직 출력형 광원 소자는 III-V족 화합물 반도체 광원 활성층을 포함하는 광 입출력 장치. - 벌크 실리콘 기판을 제공하는 단계;
상기 벌크 실리콘 기판의 일측 상에 수직 입사형 광검출 소자를 단일 집적으로 형성하는 단계; 및
상기 벌크 실리콘 기판의 타측 상에 수직 출력형 광원 소자를 단일 집적으로 형성하는 단계를 포함하되,
상기 수직 출력형 광원 소자의 형성 단계는:
상기 벌크 실리콘 기판의 일측 상의 상기 수직 입사형 광검출 소자를 덮는 소자 보호층을 형성하는 단계;
III-V족 반도체 기판 및 상기 III-V족 반도체 기판 상의 III-V족 반도체 광원 활성층을 포함하는 웨이퍼를 상기 벌크 실리콘 기판의 타측에 본딩하는 단계;
상기 III-V족 반도체 기판을 제거하는 단계;
상기 III-V족 반도체 광원 활성층을 패터닝하여 표면방출 레이저 또는 표면방출 발광 다이오드를 형성하는 단계; 및
상기 수직 입사형 광 검출 소자, 및 상기 수직 출력형 광원 소자 상에 보호 층을 형성하는 단계를 포함하되,
상기 수직 입사형 광검출 소자를 형성하는 단계는 상기 벌크 실리콘 기판 상에 상기 수직 입사형 광검출 소자의 흡수 층을 성장하는 단계를 포함하는 광 입출력 장치의 제조방법. - 제 18 항에 있어서,
상기 보호 층을 식각하여, 상기 수직 입사형 광검출 소자 및 상기 수직 출력형 광원 소자를 노출하는 홀들을 형성하는 단계;
상기 홀들 내에 광 비어들을 형성하는 단계;
상기 보호층 상에 상기 광 비어들에 결합되는 수평 광 도파로들을 접합하는 단계; 및
상기 보호층 상에, 상기 수평 광 도파로에 결합되고, 광 MUX/DEMUX, 광 스위치, 또는 그레이팅 커플러를 포함하는 광 수동회로를 형성하는 단계를 포함하는 광 입출력 장치의 제조방법.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US14/062,454 US9690042B2 (en) | 2013-05-23 | 2013-10-24 | Optical input/output device, optical electronic system including the same, and method of manufacturing the same |
| US15/607,717 US10466413B2 (en) | 2013-05-23 | 2017-05-30 | Opto-electronic system including optical input/output device |
| US15/607,726 US10168474B2 (en) | 2013-05-23 | 2017-05-30 | Method of manufacturing optical input/output device |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130058195 | 2013-05-23 | ||
| KR20130058195 | 2013-05-23 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20140138523A KR20140138523A (ko) | 2014-12-04 |
| KR102031953B1 true KR102031953B1 (ko) | 2019-10-15 |
Family
ID=52459200
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020130099082A KR102031953B1 (ko) | 2013-05-23 | 2013-08-21 | 광 입출력 장치 및 그를 구비한 광 전자 시스템 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102031953B1 (ko) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030022414A1 (en) * | 2001-07-25 | 2003-01-30 | Motorola, Inc. | Structure and method for fabricating anopto-electronic device having an electrochromic switch |
| US20110037078A1 (en) * | 2009-08-14 | 2011-02-17 | Electronics And Telecommunications Research Institute | Optical interconnection device |
| US20130039664A1 (en) * | 2011-08-12 | 2013-02-14 | Acorn Technologies, Inc. | Tensile strained semiconductor photon emission and detection devices and integrated photonics system |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101240558B1 (ko) * | 2007-11-05 | 2013-03-06 | 삼성전자주식회사 | 광 연결 수단을 구비한 멀티칩 |
-
2013
- 2013-08-21 KR KR1020130099082A patent/KR102031953B1/ko active IP Right Grant
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030022414A1 (en) * | 2001-07-25 | 2003-01-30 | Motorola, Inc. | Structure and method for fabricating anopto-electronic device having an electrochromic switch |
| US20110037078A1 (en) * | 2009-08-14 | 2011-02-17 | Electronics And Telecommunications Research Institute | Optical interconnection device |
| US20130039664A1 (en) * | 2011-08-12 | 2013-02-14 | Acorn Technologies, Inc. | Tensile strained semiconductor photon emission and detection devices and integrated photonics system |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20140138523A (ko) | 2014-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10466413B2 (en) | Opto-electronic system including optical input/output device | |
| US10365447B2 (en) | Method and system for a chip-on-wafer-on-substrate assembly | |
| US11424837B2 (en) | Method and system for large silicon photonic interposers by stitching | |
| US9829661B2 (en) | Method and system for hybrid integration of optical communication systems | |
| US9379276B2 (en) | Optical interconnection module and optical-electrical hybrid board | |
| TWI604701B (zh) | 用於光學通訊系統之混成整合的方法與系統 | |
| US11728894B2 (en) | Optically-enhanced multichip packaging | |
| US8853812B2 (en) | Photodetector, optical communication device equipped with the same, method for making of photodetector, and method for making of optical communication device | |
| US20190123231A1 (en) | Optoelectronic integrated semiconductor module and method for manufacturing same | |
| US20240036246A1 (en) | Multi-layer planar waveguide interconnects | |
| KR102031953B1 (ko) | 광 입출력 장치 및 그를 구비한 광 전자 시스템 | |
| CN220568968U (zh) | 封装结构 | |
| US20240192439A1 (en) | Heterogeneous package structures with photonic devices | |
| EP4394463A1 (en) | Semiconductor structure and method for fabricating a semiconductor structure | |
| US20240219651A1 (en) | Semiconductor structure and method for fabricating a semiconductor structure | |
| US20240219630A1 (en) | Chip package and manufacturing method thereof | |
| TW202414929A (zh) | 光學裝置與其製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |