JP2003523081A - 半導体構造体の製造方法 - Google Patents

半導体構造体の製造方法

Info

Publication number
JP2003523081A
JP2003523081A JP2001559048A JP2001559048A JP2003523081A JP 2003523081 A JP2003523081 A JP 2003523081A JP 2001559048 A JP2001559048 A JP 2001559048A JP 2001559048 A JP2001559048 A JP 2001559048A JP 2003523081 A JP2003523081 A JP 2003523081A
Authority
JP
Japan
Prior art keywords
layer
single crystal
compound semiconductor
substrate
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001559048A
Other languages
English (en)
Inventor
ラムダニ、ジャマル
ドルーパッド、ラビンドラナス
エル． ヒルト、リンディ
ウィリアム アイゼンバイザー、カート
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of JP2003523081A publication Critical patent/JP2003523081A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/026—Monolithically integrated components, e.g. waveguides, monitoring photo-detectors, drivers
    • H01S5/0261—Non-optical elements, e.g. laser driver components, heaters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02469—Group 12/16 materials
    • H01L21/02472—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/0256—Selenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8258—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using a combination of technologies covered by H01L21/8206, H01L21/8213, H01L21/822, H01L21/8252, H01L21/8254 or H01L21/8256
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02557—Sulfides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/021—Silicon based substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Recrystallisation Techniques (AREA)
  • Semiconductor Memories (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Formation Of Insulating Films (AREA)
  • Bipolar Transistors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

(57)【要約】 最初にシリコンウェハ（２２）上で調整緩衝層（２４）を成長させることによって、化合物半導体材料の高品質エピタキシャル層を、大きいシリコンウェハを覆うように成長させることができる。調整緩衝層は、酸化ケイ素の非晶質境界層（２８）によってシリコンウェハから空間的に分離された単結晶酸化物の層である。非晶質境界層は応力を消散させ、それによって高品質単結晶酸化物調整緩衝層が成長することができる。調整緩衝層は、下層のシリコンウェハおよび上層の単結晶化合物半導体層（２６）の両方に格子整合している。調整緩衝層と下層のシリコン基板との間の格子不整合は、非晶質境界層で対応している。

Description

【発明の詳細な説明】
【０００１】 （技術分野） 本発明は、半導体構造の作製方法に関するものであり、より詳細には化合物半
導体構造の作製、及び単結晶化合物半導体材料を有する半導体構造体の使用に関
する。
【０００２】 （背景技術） 大多数の半導体個別デバイスおよび集積回路が、少なくとも一部には安価な高
品質単結晶シリコン基板が入手可能であるため、シリコンから作製されている。
いわゆる化合物半導体材などの他の半導体材料は、シリコンより広いバンドギャ
ップおよび／または高い移動度、あるいはその材料がある種の半導体デバイスに
おいては有利なものとなる直接バンドギャップなどの物理的特性を有する。残念
ながら、化合物半導体材料はシリコンよりかなり高価であり、シリコンのような
大型のウェハは入手不可能である。最も容易に入手可能な化合物半導体材料であ
るガリウムヒ素（ＧａＡｓ）は、直径約１５０ミリメートル（ｍｍ）以下の場合
に限って利用可能である。それとは対照的に、シリコンウェハは約３００ｍｍま
で利用可能であり、２００ｍｍウェハは広く入手可能である。１５０ｍｍＧａＡ
ｓウェハは、それのシリコン相当品と比較して何倍も高価なものである。他の化
合物半導体材料のウェハはさらに入手困難で、ＧａＡｓより高価である。
【０００３】 化合物半導体材料は所望の特性を有し、しかも現在のところ高コストでバルク
で入手できる可能性が低いため、長年にわたり、異種材料上に化合物半導体材料
の薄膜を形成する試みが行われてきた。しかしながら、化合物半導体材料の最適
特性を得るには、高結晶品質の単結晶薄膜が望ましい。例えば、ゲルマニウム、
シリコンおよび各種絶縁体上に単結晶化合物半導体材料の層を成長させる試みが
行われてきた。これらの試みは、母体結晶と成長させた結晶との間の格子不整合
により、得られた化合物半導体材料薄膜が結晶品質の低いものとなったことから
奏功していない。
【０００４】 大面積の高品質単結晶化合物半導体材料薄膜が低コストで入手可能となると、
各種半導体デバイスがその薄膜において、化合物半導体材料のバルクウェハ上ま
たは化合物半導体材料のバルクウェハ上のそのような材料のエピタキシャル薄膜
にそのようなデバイスを作製するコストと比較して低コストで有利に製造できる
と考えられる。さらに、高品質単結晶化合物半導体材料の薄膜がシリコンウェハ
などのバルクウェハ上で実現できれば、シリコンと化合物半導体材料の両方の最
も優れた特性を利用した集積デバイス構造を得ることができると考えられる。
【０００５】 従って、別の単結晶材料上に高品質単結晶化合物半導体薄膜を設けた半導体構
造体の製造方法が必要とされている。 以下、本発明を実施例および添付の図面によって説明するが、本発明はその図
面に限定されるものではなく、図面において同じ参照符号は同様の構成要素を指
す。
【０００６】 当業者であれば、図中の要素は単純および明瞭とするためのものであって、必
ずしも寸法通りに描かれているわけではない。例えば、図中の要素の一部の寸法
を他の要素に対して誇張することで、本発明の実施形態の理解を深める上で役立
てることができる。
【０００７】 図面の詳細な説明 図１は、本発明の実施形態による半導体構造２０の一部を断面図で模式的に示
している。半導体構造２０には、単結晶基板２２、単結晶材料を含む調整緩衝層
２４および単結晶化合物半導体材料の層２６がある。この文脈において、「単結
晶」という用語は、半導体業界内で一般に使用される意味を有するものとする。
その用語は、単結晶または実質的に単結晶である材料を指すものであり、シリコ
ンもしくはゲルマニウムまたはシリコンとゲルマニウムの混合物の基板および半
導体業界で一般にあるそのような材料のエピタキシャル層で通常認められるよう
な転位などの比較的少数の欠陥を有する材料を含むものである。
【０００８】 本発明の１実施形態によれば構造２０は、基板２２と調整緩衝層２４との間に
位置する非晶質中間層２８も有する。構造２０には、調整緩衝層と化合物半導体
層２６との間にテンプレート層３０があってもよい。以下に詳細に説明するよう
に、テンプレート層は調整緩衝層上での化合物半導体層の成長を開始する上で役
立つ。非晶質中間層は、調整緩衝層における応力を緩和するのに役立ち、それに
よって高結晶品質の調整緩衝層が成長するのを助ける。
【０００９】 本発明の１実施形態によれば、基板２２は単結晶半導体ウェハであり、好まし
くは直径の大きいものである。ウェハは、周期律表のＩＶ族のものであることが
でき、好ましくはＩＶＡ族からの材料である。ＩＶ族半導体材料の例には、シリ
コン、ゲルマニウム、シリコンとゲルマニウムの混合物、シリコンと炭素の混合
物、シリコンおよびゲルマニウムおよび炭素の混合物などがある。好ましくは基
板２２は、シリコンまたはゲルマニウムからなるウェハであり、最も好ましくは
半導体業界で用いられるような高品質単結晶シリコンウェハである。調整緩衝層
２４は好ましくは、下層の基板上にエピタキシャル成長させた単結晶の酸化物ま
たは窒化物材料である。本発明の１実施形態によれば、非晶質中間層２８は、層
２４の成長時に基板２２を酸化することで、基板２２と成長する調整緩衝層との
間の界面で基板２２上に成長させる。非晶質中間層は、他の形態では基板と緩衝
層の格子定数差のために単結晶調整緩衝層で生じると考えられる応力を緩和する
上で役立つ。本明細書で使用する場合に格子定数とは、表面の面内で測定される
セルの原子間距離を指す。そのような応力が非晶質中間層によって緩和されない
と、応力のために調整緩衝層の結晶構造に欠陥を生じる場合がある。次に、調整
緩衝層の結晶構造における欠陥によって、単結晶化合物半導体層２６で高品質結
晶構造を得ることは困難になると考えられる。
【００１０】 調整緩衝層２４は好ましくは、下層の基板および上層の化合物半導体材料との
結晶適合性に関して選択される単結晶の酸化物または窒化物材料である。例えば
その材料は、基板およびその後に施される半導体材料に適合した格子構造を有す
る酸化物または窒化物であることができると考えられる。調整緩衝層に好適な材
料には、チタン酸アルカリ土類金属塩類、ジルコン酸アルカリ土類金属塩類、ハ
フニウム酸アルカリ土類金属塩類、タンタル酸アルカリ土類金属塩類、ルテニウ
ム酸アルカリ土類金属塩類、ニオブ酸アルカリ土類金属塩類、バナジウム酸アル
カリ土類金属塩類、アルカリ土類金属スズ系ペロブスカイト類、アルミン酸ラン
タン、ランタン酸化スカンジウムおよび酸化ガドリニウムなどの金属酸化物など
がある。さらに、窒化ガリウム、窒化アルミニウムおよび窒化ホウ素などの各種
窒化物も、調整緩衝層に使用可能である。これら材料のほとんどが絶縁体である
。ただし、例えばルテニウム酸ストロンチウムは導電体である。概してこれらの
材料は金属酸化物または金属窒化物であり、詳細にはその金属酸化物または窒化
物は少なくとも２種類の異なる金属元素を含むのが普通である。一部の具体的な
用途では、その金属酸化物または窒化物は３種類以上の異なる金属元素を含むこ
とができる。
【００１１】 非晶質界面層２８は好ましくは、基板２２の表面の酸化によって形成される酸
化物であり、より好ましくは酸化ケイ素で形成されている。層２８の厚さは、基
板２２と調整緩衝層２４の間の不整合のために生じる応力を緩和する上で十分な
ものである。代表的には層２８は、約０．５〜５ｎｍの範囲の厚さを有する。
【００１２】 層２６の化合物半導体材料は、特定の半導体構造についての必要に応じて、Ｉ
ＩＩＡ族およびＶＡ族元素（ＩＩＩ−Ｖ半導体化合物）、混合ＩＩＩ−Ｖ化合物
、ＩＩ族（ＡまたはＢ）およびＶＩＡ族元素（ＩＩ−ＶＩ半導体化合物）ならび
に混合ＩＩ−ＶＩ化合物のいずれかから選択することができる。例としては、ガ
リウムヒ素（ＧａＡｓ）、ガリウムインジウムヒ素（ＧａＩｎＡｓ）、ガリウム
アルミニウムヒ素（ＧａＡｌＡｓ）、リン化インジウム（ＩｎＰ）、硫化カドミ
ウム（ＣｄＳ）、テルル化カドミウム水銀（ＣｄＨｇＴｅ）、セレン化亜鉛（Ｚ
ｎＳｅ）、セレン化硫化亜鉛（ＺｎＳＳｅ）などがある。好適なテンプレート材
料は、特定の部位で調整緩衝層２４の表面に化学的に結合し、その後の化合物半
導体層２６のエピタキシャル成長の核形成のための部位を提供する。テンプレー
ト３０に適した材料について、以下に考察する。
【００１３】 図２には、本発明の別の実施形態による半導体構造４０の一部を断面図で示し
てある。構造４０は、別の緩衝層３２が調整緩衝層２４と単結晶化合物半導体材
料の層２６との間に配置されている以外、前述の半導体構造２０と同様である。
具体的にはその別の緩衝層は、テンプレート層３０と化合物半導体材料の上層と
の間に配置されている。その別の緩衝層は半導体または化合物半導体材料で形成
され、調整緩衝層の格子定数が、上層の単結晶化合物半導体材料層に十分一整合
できない場合に格子補償を提供する上で役立つ。
【００１４】 以下の非限定的な説明のための実施例は、本発明の各種別途実施形態による構
造２０および構造４０で有用な材料の各種組み合わせを説明するものである。こ
れらの実施例は単に説明のためのものであり、本発明がこれらの説明のための実
施例に限定されるものではない。
【００１５】 実施例１ 本発明の１実施形態によれば、単結晶基板２２は、（１００）方向に配向した
シリコン基板である。シリコン基板は例えば、直径約２００〜３００ｍｍを有す
る相補形金属酸化膜半導体（ＣＭＯＳ）集積回路の製造に通常使用されるような
シリコン基板であることができる。本発明のこの実施形態によれば、調整緩衝層
２４はＳｒｚＢａ１−ｚＴｉＯ３の単結晶層であり（ｚは０〜１の範囲である）
、非晶質中間層はシリコン基板と調整緩衝層の間の界面に形成された酸化ケイ素
（ＳｉＯｘ）の層である。ｚの値を選択して、その後に形成される層２６の相当
する格子定数の１以上と相当に一致する格子定数を得るようにする。調整緩衝層
は約２〜約１００ナノメートル（ｎｍ）の厚さを有することができ、好ましくは
約１０ｎｍの厚さを有する。概して、化合物半導体層を基板から分離して所望の
電気特性および光学特性を得るだけの厚さの調整緩衝層を有することが望ましい
。１００ｎｍより厚い層は、不必要にコスト上昇するが、ほとんど追加的効果は
ない。しかしながら、必要に応じてそれより厚い層を作製することができる。酸
化ケイ素の非晶質中間層は、約０．５〜５ｎｍの厚さ、好ましくは約１．５〜２
．５ｎｍの厚さを有することができる。
【００１６】 本発明のこの実施形態によれば、化合物半導体材料層２６は、厚さ約１ｎｍ〜
約１００ミクロメートル（μｍ）、好ましくは厚さ約０．５μｍ〜１０μｍのガ
リウムヒ素（ＧａＡｓ）またはアルミニウムガリウムヒ素（ＡｌＧａＡｓ）層で
ある。その厚さは、層を製造する用途によって決まる。単結晶酸化物上でのガリ
ウムヒ素またはアルミニウムガリウムヒ素のエピタキシャル成長を促進するため
、酸化層をキャッピングすることでテンプレート層を形成する。テンプレート層
は好ましくは、Ｔｉ−Ａｓ、Ｓｒ−Ｏ−Ａｓ、Ｓｒ−Ｇａ−ＯまたはＳｒ−Ａｌ
−Ｏの１〜１０個の単層である。好ましい例を挙げると、Ｔｉ−ＡｓまたはＳｒ
−Ｇａ−Ｏの１〜２個の単層が、ＧａＡｓ層を良好に成長させることが明らかに
なっている。
【００１７】 実施例２ 本発明のさらに別の実施形態によれば、単結晶基板２２は上記のシリコン基板
である。調整緩衝層は、立方相または斜方相のジルコン酸もしくはハフニウム酸
ストロンチウムもしくはバリウムの単結晶酸化物であり、酸化ケイ素の非晶質中
間層がシリコン基板と調整緩衝層との間の界面に形成されている。調整緩衝層は
、約２〜１００ｎｍの厚さを有することができ、好ましくは少なくとも５ｎｍの
厚さを有することで十分な結晶品質および表面品質を確保するようにし、単結晶
ＳｒＺｒＯ３、ＢａＺｒＯ３、ＳｒＨｆＯ３、ＢａＳｎＯ３またはＢａＨｆＯ３ から形成される。例えばＢａＺｒＯ３の単結晶酸化物層は、約７００℃の温度で
成長することができる。得られる結晶酸化物の格子構造は、基板シリコン格子構
造に関して４５°回転を示す。
【００１８】 これらのジルコン酸塩またはハフニウム酸塩材料から形成された調整緩衝層は
、リン化インジウム（ＩｎＰ）系での化合物半導体材料成長に好適である。化合
物半導体材料は例えば、厚さ約１．０ｎｍ〜１０μｍのリン化インジウム（Ｉｎ
Ｐ）またはインジウムガリウムヒ素（ＩｎＧａＡｓ）であることができる。この
構造に好適なテンプレートは、ジルコニウム−ヒ素（Ｚｒ−Ａｓ）、ジルコニウ
ム−リン（Ｚｒ−Ｐ）、ハフニウム−ヒ素（Ｈｆ−Ａｓ）、ハフニウム−リン（
Ｈｆ−Ｐ）、ストロンチウム−酸素−ヒ素（Ｓｒ−Ｏ−Ａｓ）、ストロンチウム
−酸素−リン（Ｓｒ−Ｏ−Ｐ）、バリウム−酸素−ヒ素（Ｂａ−Ｏ−Ａｓ）、イ
ンジウム−ストロンチウム−酸素（Ｉｎ−Ｓｒ−Ｏ）またはバリウム−酸素−リ
ン（Ｂａ−Ｏ−Ｐ）の１〜１０個の単層であり、好ましくはこれらいずれかの材
料の１〜２個の単層である。例を挙げると、ジルコニウム酸バリウム調整緩衝層
では、表面をジルコニウムの単層１〜２層で最終層とし、次にヒ素の単層１〜２
層を成膜して、Ｚｒ−Ａｓテンプレートを形成する。リン化インジウム系からの
化合物半導体材料の単結晶層を、テンプレート層上で成長させる。化合物半導体
材料の得られる格子構造は、調整緩衝層格子構造に関する４５°回転および２．
５％未満、好ましくは約１．０％未満の（１００）ＩｎＰに対する格子不整合を
示す。
【００１９】 実施例３ 本発明のさらに別の実施形態によれば、シリコン基板を覆うＩＩ−ＶＩ材料の
エピタキシャル薄膜の成長に好適な構造が提供される。基板は好ましくは、上記
のシリコンウェハである。好適な調整緩衝層材料は、厚さ約２〜１００ｎｍ、好
ましくは厚さ約５〜１５ｎｍのＳｒｘＢａ１−ｘＴｉＯ３（ｘは０〜１である）
である。ＩＩ−ＶＩ化合物半導体材料は例えば、セレン化亜鉛（ＺｎＳｅ）また
はセレン化硫化亜鉛（ＺｎＳＳｅ）であることができる。この材料系に好適なテ
ンプレートには、亜鉛−酸素（Ｚｎ−Ｏ）の単層１〜１０層、それに続く過剰の
亜鉛の単層１〜２層があり、それに続いて表面で亜鉛がセレン化されている。別
の形態として、テンプレートは例えば、ストロンチウム−硫黄（Ｓｒ−Ｓ）とそ
れに続くＺｎＳｅＳであることができる。
【００２０】 実施例４ 本発明のこの実施形態は、図２に示した構造４０の例である。基板２２、単結
晶酸化物層２４および単結晶化合物半導体材料層２６は、実施例１に記載のもの
と同様であることができる。さらに、別の緩衝層３２が、調整緩衝層の結晶格子
と単結晶半導体材料の格子の不整合によって生じると考えられる応力を軽減する
上で役立つ。緩衝層３２は、リン化ガリウムヒ素（ＧａＡｓｘＰ１−ｘ）または
リン化インジウムガリウム（ＩｎｙＧａ１−ｙＰ）応力補償超格子であることが
できる。リン化ガリウムヒ素超格子では、ｘの値は０〜１であり、リン化インジ
ウムガリウム超格子では、ｙの値は０〜１である。場合により、ｘまたはｙの値
をそのように変動させることで、超格子全体にわたって下から上まで変動させて
、下層の酸化物と上層の化合物半導体材料との間の格子定数間で整合を得るよう
にする。超格子は、約５０〜５００ｎｍの厚さを有することができ、好ましくは
約２００〜１００ｎｍの厚さを有する。この構造に対するテンプレートは、実施
例１に記載のものと同一であることができる。別の形態として緩衝層は、厚さ１
〜５０ｎｍ、好ましくは約２〜２０ｎｍの単結晶ゲルマニウム層であることがで
きる。ゲルマニウム緩衝層を用いる場合、約１単層分の厚さを有するゲルマニウ
ム−ストロンチウム（Ｇｅ−Ｓｒ）またはゲルマニウム−チタン（Ｇｅ−Ｔｉ）
のテンプレート層を用いることができる。酸化物層の形成を、ストロンチウムの
単層またはチタンの単層のいずれかによってキャッピングして、その後の単結晶
ゲルマニウム成膜用の核形成部位として働かせる。ストロンチウムまたはチタン
の単層は、ゲルマニウムの第１の単層が結合できる核形成部位を提供する。
【００２１】 実施例５ 本実施例も、図２に示した構造４０で有用な材料について説明するものである
。基板材料２２、調整緩衝層２４、単結晶化合物半導体材料層２６およびテンプ
レート層３０は、実施例２で前述のものと同一とすることができる。さらに緩衝
層３２を、調整緩衝層と上層の単結晶化合物半導体材料層との間に挿入する。さ
らに別の単結晶半導体材料である緩衝層は例えば、インジウム組成が０〜約４７
％で変動するインジウムガリウムヒ素（ＩｎＧａＡｓ）の傾斜層であることがで
きる。緩衝層は好ましくは、約１０〜３０ｎｍの厚さを有する。緩衝層組成のＧ
ａＡｓからＩｎＧａＡｓへの変動は、下層の単結晶酸化物材料と上層の単結晶化
合物半導体材料との間の格子整合を提供する上で役立つ。そのような緩衝層は、
調整緩衝層２４と単結晶化合物半導体材料層２６の間に格子不整合がある場合に
特に有利である。
【００２２】 図１および図２について再度説明すると、基板２２は単結晶シリコン基板など
の単結晶基板である。単結晶基板の結晶構造は、格子定数および格子配向を特徴
とする。同様に、調整緩衝層２４も単結晶材料であり、その単結晶材料の格子は
格子定数および結晶配向を特徴とする。調整緩衝層および単結晶基板の格子定数
はかなり整合しているか、あるいは一方の結晶配向の他方の結晶配向に関する回
転で、格子定数に実質的整合が得られるようにしなければならない。この文脈に
おいて、「実質的に等しい」および「実質的に整合」という用語は、格子定数間
に十分な相似性があって、下層上に高品質の結晶層が成長可能であることを意味
する。
【００２３】 図３には、母体結晶と成長結晶の格子定数間の不整合の関数としての高結晶品
質の成長結晶層の達成可能な厚さの関係をグラフで表している。曲線４２は、高
結晶品質材料の境界を示している。曲線４２の右側領域は、多結晶である傾向を
有する層を表す。格子不整合がない場合、母体結晶上に無限に厚い高品質エピタ
キシャル層を成長させることが理論的には可能である。格子定数における不整合
が大きくなるに連れて、達成可能な高品質結晶層の厚さは急速に小さくなる。基
準点として例えば、母体結晶と成長層との間の格子定数に約２％より大きい不整
合があると、約２０ｎｍを超える単結晶エピタキシャル層を得ることはできない
。
【００２４】 本発明の１実施形態によれば、基板２２は（１００）または（１１１）配向単
結晶シリコンウェハであり、調整緩衝層２４はチタン酸ストロンチウムバリウム
層である。これら２種類の材料間の格子定数の実質的一致は、チタン酸材料の結
晶方位をシリコン基板ウェハに関して４５°だけ回転させることで得られる。非
晶質界面層２４の構造における挿入層（the inclusion ）、本例では酸化ケイ素
層は、母体シリコンウェハと成長チタン酸塩層との格子定数における不整合によ
って生じると考えられるチタン酸塩単結晶層での応力を低減する上で役立つ。そ
の結果、本発明の１実施形態によれば、高品質で厚い単結晶チタン酸塩層を得る
ことができる。
【００２５】 さらに図１および図２について説明すると、層２６はエピタキシャル成長した
単結晶化合物半導体材料の層であり、その結晶材料も結晶格子定数および結晶配
向を特徴とする。このエピタキシャル成長層で高い結晶品質を得るには、調整緩
衝層は高い結晶品質のものでなければならない。さらに、層２６において高い結
晶品質を得るには、この場合には母体結晶、単結晶調整緩衝層および成長結晶間
の結晶格子定数における実質的整合が望ましい。適切に選択された材料を用いる
と、この格子定数の実質的整合は、母体結晶の方位に関しての成長結晶の結晶方
位の回転の結果として得られる。成長結晶がガリウムヒ素、アルミニウムガリウ
ムヒ素、セレン化亜鉛またはセレン化亜鉛硫黄であり、調整緩衝層が単結晶Ｓｒ ｘ Ｂａ１−ｘＴｉＯ３である場合、その２材料の結晶格子定数の実質的一致が得
られ、成長層の結晶方位は母体単結晶酸化物の方位に関して４５°だけ回転して
いる。同様に、母体材料がジルコン酸ストロンチウムもしくはバリウムまたはハ
フニウム酸ストロンチウムもしくはバリウムまたは酸化バリウムスズであり、化
合物半導体層がリン化インジウムまたはガリウムインジウムヒ素またはアルミニ
ウムインジウムヒ素である場合、成長結晶層の方位を母体酸化物結晶に関して４
５°だけ回転させることで、結晶格子定数の実質的一致を得ることができる。場
合によっては、母体酸化物と成長化合物半導体層の間の結晶半導体緩衝層を用い
て、格子定数における小さい差によって生じると考えられる成長単結晶化合物半
導体層での応力を低減することができる。それによって、成長単結晶化合物半導
体層においてより良好な結晶品質を得ることができる。
【００２６】 以下の実施例は、本発明の１実施形態により、図１および図２に描いた構造な
どの半導体構造を製造する方法を示すものである。この方法は、シリコンまたは
ゲルマニウムを含む単結晶半導体基板を提供することで開始する。本発明の好ま
しい実施形態によれば、半導体基板は（１００）方位を有するシリコンウェハで
ある。基板は好ましくは、軸と一致した方向または多くとも約０．５０°軸から
離れた方向となっている。半導体基板の少なくとも一部は露出面を有する。ただ
し、以下に説明するように、基板の他の部分は他の構造を有することができる。
この文脈において「露出」という用語は、基板のその部分における表面が清浄化
されていて、酸化物、汚染物その他の異物を除去してあることを意味する。公知
のように、露出シリコンは非常に反応性が高く、容易に自然酸化物を形成する。
「露出」という用語は、そのような自然酸化物を包含するものである。薄い酸化
ケイ素を半導体基板上に意図的に成長させることもできる。ただし、そのような
成長酸化物は、本発明による方法には必須ではない。単結晶基板を覆う単結晶酸
化物層をエピタキシャル成長させるには、最初に自然酸化物層を除去して、下層
の基板の結晶構造を露出させなければならない。以下の方法は好ましくは、分子
ビームエピタキシー（ＭＢＥ）によって行う。自然酸化物の除去は、最初にＭＢ
Ｅ装置にてストロンチウム薄層を熱的に成膜することで行うことができる。次に
、基板を約７５０℃の温度まで加熱して、ストロンチウムを自然酸化ケイ素層と
反応するようにさせる。ストロンチウムは、酸化ケイ素を還元して酸化ケイ素の
ない表面が残るようにする上で役立つ。そうして得られる規則的２×１構造を示
す表面は、ストロンチウム、酸素およびケイ素を含む。規則的２×１構造は、上
側の単結晶酸化物層の規則的成長のためのテンプレートを形成する。そのテンプ
レートは、上側層の結晶成長の核を形成する上で必要な化学的および物理的特性
を提供する。
【００２７】 本発明の別の実施形態によれば、自然酸化ケイ素を変換することができ、低温
でＭＢＥによって基板表面上に酸化ストロンチウムを成膜し、次にその構造を約
７５０℃の温度まで加熱することで、単結晶酸化物層成長のために基板表面を準
備することができる。この温度では、酸化ストロンチウムと自然酸化ケイ素との
間に固体反応が起こって、自然酸化ケイ素の還元が生じ、基板表面上に残ってい
るストロンチウム、酸素およびケイ素を有する規則的２×１構造が残る。やはり
それによって、規則的単結晶酸化物層のその後の成長のためのテンプレートが形
成される。
【００２８】 本発明の１実施形態によれば、基板表面から酸化ケイ素を除去した後、基板を
４００〜６００℃の範囲の温度まで冷却し、チタン酸ストロンチウムの層を分子
ビームエピタキシーによってテンプレート層上に成長させる。ＭＢＥ装置におけ
るシャッターを開けて、ストロンチウム、チタンおよび酸素源を露出させること
で、ＭＢＥプロセスを開始する。ストロンチウムとチタンの比は約１：１である
。酸素分圧を最初は非常に小さい値に設定して、約０．３〜０．５ｎｍ／分の速
度で化学量論的チタン酸ストロンチウムを成長させる。チタン酸ストロンチウム
の成長を開始した後、酸素の分圧を初期の小さい値より高くする。酸素の過剰圧
によって、下層の基板と成長するチタン酸ストロンチウム層との間の界面におい
て、非晶質酸化ケイ素層の成長が引き起こされる。酸化ケイ素層の成長は、成長
するチタン酸チタン酸ストロンチウム層から界面に酸素が拡散し、そこで下層基
板の表面でケイ素と酸素が反応することで生じる。チタン酸ストロンチウムは、
規則的単結晶として成長し、結晶配向は規則的２×１結晶構造に関して４５°回
転している。シリコン基板と成長する結晶との間の格子定数における小さい不整
合のため、他の形態ではチタン酸ストロンチウム層に存在すると考えられる応力
は、非晶質酸化ケイ素中間層で緩和される。
【００２９】 チタン酸ストロンチウム層が所望の厚さまで成長した後、単結晶チタン酸スト
ロンチウムを、所望の化合物半導体材料のエピタキシャル層のその後の成長に導
くテンプレート層でキャッピングする。次にガリウムヒ素層を成長させた後、チ
タン酸ストロンチウム単結晶層のＭＢＥ成長を、チタンの単層１〜２層、チタン
−酸素の単層１〜２層またはストロンチウム−酸素の単層１〜２層で成長を停止
させることでキャッピングすることができる。そのキャッピング層を形成した後
、ヒ素を成膜して、Ｔｉ−Ａｓ結合、Ｔｉ−Ｏ−Ａｓ結合またはＳｒ−Ｏ−Ａｓ
結合を形成する。これらのいずれも、ガリウムヒ素単結晶層の成膜および形成用
の適切なテンプレートを形成する。テンプレートを形成した後、ガリウムを導入
してそのヒ素と反応させ、ガリウムヒ素を形成する。別法として、ガリウムをキ
ャッピング層上に成膜してＳｒ−Ｏ−Ｇａ結合を形成することができ、ヒ素をガ
リウムとともに導入してＧａＡｓを形成する。
【００３０】 図２に示した構造は、別の緩衝層成膜段階を加えて、上記の方法によって形成
することができる。単結晶化合物半導体層の成膜前に、緩衝層をテンプレート層
を覆うように形成する。緩衝層が化合物半導体超格子である場合、そのような超
格子は、例えばＭＢＥによって、上記のテンプレート上に成膜することができる
。それとは異なり緩衝層がゲルマニウム層の場合、上記方法の変法を行って、ス
トロンチウムまたはチタンの最終層でチタン酸ストロンチウム単結晶層をキャッ
ピングし、次にゲルマニウムを成膜して、ストロンチウムまたはチタンと反応さ
せる。次に、ゲルマニウム緩衝層をそのテンプレート上に直接成膜することがで
きる。
【００３１】 上記の方法は、分子ビームエピタキシー法によって、シリコン基板、単結晶チ
タン酸ストロンチウム調整緩衝層および単結晶ガリウムヒ素化合物半導体層を有
する半導体構造を形成する方法を示すものである。その方法はまた、化学蒸着（
ＣＶＤ）、金属有機化学蒸着（ＭＯＣＶＤ）、移動促進エピタキシー（ＭＥＥ）
、原子層エピタキシー（ＡＬＥ）などの方法によっても行うことができる。さら
に、同様の方法によって、チタン酸、ジルコン酸、ハフニウム酸、タンタル酸、
バナジウム酸、ルテニウム酸およびニオブ酸のアルカリ土類金属塩、アルカリ土
類金属スズ系ペロブスカイト類、アルミン酸ランタン、ランタン酸化スカンジウ
ムならびに酸化ガドリニウムなどの他の単結晶調整緩衝層も成長させることがで
きる。さらに、ＭＢＥなどの同様の方法によって、他のＩＩＩ−ＶおよびＩＩ−
ＶＩ単結晶化合物半導体層を、単結晶酸化物調整緩衝層を覆うように成膜するこ
とができる。
【００３２】 化合物半導体材料および単結晶酸化物調整緩衝層の各形態は、化合物半導体層
成長を開始するのに適切なテンプレートを用いる。例えば、調整緩衝層がジルコ
ン酸アルカリ土類金属である場合、酸化物をジルコニウム薄層によってキャッピ
ングすることができる。ジルコニウムの成膜後、ヒ素またはリンを成膜してジル
コニウムと反応させて、それぞれインジウムガリウムヒ素、インジウムアルミニ
ウムヒ素またはリン化インジウムを成膜する上での前駆体とすることができる。
同様に、単結晶酸化物調整緩衝層がハフニウム酸アルカリ土類金属塩である場合
、酸化物層をハフニウムの薄層によってキャッピングすることができる。ハフニ
ウムの成膜後、ヒ素またはリンを成膜してハフニウムと反応させて、それぞれイ
ンジウムガリウムヒ素、インジウムアルミニウムヒ素またはリン化インジウム層
の成長のための前駆体とすることができる。同様にして、チタン酸ストロンチウ
ムをストロンチウムまたはストロンチウムおよび酸素の層でキャッピングするこ
とができ、チタン酸バリウムはバリウムまたはバリウムおよび酸素の層でキャッ
ピングすることができる。これらの各成膜後、ヒ素またはリンを成膜してキャッ
ピング材料と反応させて、インジウムガリウムヒ素、インジウムアルミニウムヒ
素またはリン化インジウムからなる化合物半導体材料層の成膜用のテンプレート
を形成することができる。
【００３３】 図４には、本発明のさらに別の実施形態によるデバイス構造５０を断面図で模
式的に示してある。デバイス構造５０は、単結晶半導体基板５２、好ましくは単
結晶シリコンウェハからなる。単結晶半導体基板５２には、２つの領域５３およ
び５４がある。点線５６によって示される電気半導体素子は領域５３に形成され
る。電気素子５６は、抵抗器、コンデンサ、ダイオードもしくはトランジスタな
どの能動半導体素子またはＣＭＯＳ集積回路などの集積回路であることができる
。例えば、電気半導体素子５６は、デジタル信号処理または別の機能を行うよう
構成されたＣＭＯＳ集積回路であることができ、それにはシリコン集積回路が非
常に適している。領域５３における電気半導体素子は、半導体業界で公知であっ
て広く実施されている従来の半導体処理によって形成することができる。二酸化
ケイ素層などの絶縁材料層５８は電気半導体素子５６を覆うように形成すること
ができる。
【００３４】 領域５３での半導体素子５６の処理の際に形成または成膜されている場合があ
る絶縁材料５８および他の層を領域５４の表面から除去して、その領域に露出シ
リコン表面を得る。公知のように、露出シリコン表面は非常に反応性が高く、露
出表面上に自然酸化ケイ素層を直ちに形成することができる。バリウムまたはバ
リウムおよび酸素の層を領域５４の表面上の自然酸化物層上に成膜し、酸化表面
と反応させて第１のテンプレート層（不図示）を形成する。本発明の１実施形態
によれば、分子ビームエピタキシー法によって、テンプレート層を覆うように単
結晶酸化物層６０を形成する。バリウム、チタンおよび酸素などを含む反応物を
テンプレート層上に成膜して、単結晶酸化物層を形成する。成膜時において最初
に、酸素分圧を、バリウムおよびチタンが完全に反応して単結晶チタン酸バリウ
ム層６０を形成する上で必要な最小値付近に維持する。次に酸素分圧を上昇させ
て、酸素過剰圧を提供し、酸素が成長する単結晶酸化物層を通って拡散できるよ
うにする。チタン酸バリウムを通って拡散する酸素は、領域５４の表面でシリコ
ンと反応して、第２の領域上およびシリコン基板と単結晶酸化物の間の界面で酸
化ケイ素の非晶質層６２を形成する。
【００３５】 本発明の１実施形態によれば、単結晶酸化物層６０成膜の段階は、チタン、バ
リウム、バリウムおよび酸素、あるいはチタンおよび酸素の単層１〜１０層であ
ることができる第２のテンプレート層６４成膜によって終了する。次に、単結晶
化合物半導体材料層６６を、分子ビームエピタキシー法によって、第２のテンプ
レート層を覆うように成膜する。層６６の成膜は、テンプレート上にヒ素の層を
成膜することで開始する。この開始段階後、ガリウムおよびヒ素を成膜して単結
晶ガリウムヒ素を形成する。別法として、上記実施例でバリウムに代えてストロ
ンチウムを用いることができる。
【００３６】 本発明のさらに別の実施形態によれば、点線６８で示される半導体素子が化合
物半導体層６６に形成されている。半導体素子６８は、ガリウムヒ素その他のＩ
ＩＩ−Ｖ化合物半導体材料デバイス作製で従来使用される処理段階によって形成
することができる。半導体素子６８は、能動素子または受動素子であることがで
き、好ましくは半導体レーザ、発光ダイオード、光検知器、ヘテロ接合バイポー
ラトランジスタ（ＨＢＴ）、高周波ＭＥＳＦＥＴその他の化合物半導体材料の物
性を使用および利用する素子である。線７０によって模式的に示される金属導線
を形成して、デバイス６８とデバイス５６とを電気的に結合させて、シリコン基
板に形成された少なくとも１個の素子と単結晶化合物半導体材料層に形成された
１個のデバイスを有する集積デバイスを得ることができる。例示の構造５０につ
いてはシリコン基板５２上に形成され、チタン酸バリウム（またはストロンチウ
ム）層６０およびガリウムヒ素層６６を有する構造として説明したが、本開示の
他の箇所で記載の他の基板、単結晶酸化物層および他の化合物半導体層を用いて
同様のデバイスを作製することができる。
【００３７】 図５には、本発明にさらに別の実施形態による半導体構造７２を示してある。
構造７２には、領域７５および領域７６を有する単結晶シリコンウェハなどの単
結晶半導体基板７４などがある。点線７８で模式的に示した電気素子を、半導体
業界で一般に使用される従来のシリコンデバイス処理法を用いて領域７５に形成
する。上記のものと同様の方法を用いて、単結晶酸化物層８０および中間非晶質
酸化シリコン層８２を、基板７４の領域７６を覆うように形成する。テンプレー
ト層８４およびその後に単結晶半導体層８６を、単結晶酸化物層８０を覆うよう
に形成する。本発明のさらに別の実施形態によれば、別の単結晶酸化物層８８を
、層８０の形成に用いた段階と同様の工程段階によって層８６を覆うように形成
し、別の単結晶半導体層９０を、層８６の形成に用いたものと同様の工程段階に
よって単結晶酸化物層８８を覆うように形成する。本発明の１実施形態によれば
、層８６および９０のうちの少なくとも１層を化合物半導体材料から形成する。
【００３８】 点線９２によって示された半導体素子を、単結晶半導体層８６で少なくとも部
分的に形成する。本発明の１実施形態によれば、半導体素子９２は、部分的に単
結晶酸化物層８８によって形成されたゲート誘電体を有する電界効果型トランジ
スタを有することができる。さらに、単結晶半導体層９２を用いて、電界効果型
トランジスタのゲート電極を得ることができる。本発明の１実施形態によれば、
単結晶半導体層８６をＩＩＩ−Ｖ族化合物から形成し、半導体素子９２は、ＩＩ
Ｉ−Ｖ族素子材料に特徴的な高移動度を利用する無線周波増幅器である。本発明
のさらに別の実施形態によれば線９４で模式的に示した電気配線が、素子７８と
素子９２を電気的に接続する。そうして構造７２は、２種類の単結晶半導体材料
の特有の特性を利用する素子を集積したものである。
【００３９】 より具体的な例として、他の集積回路およびシステムを図６〜１８に示してあ
る。図６には、信号送受信手段１０１、集積回路１０２、出力ユニット１０３お
よび入力ユニット１０４を有する通信デバイス１００の一部を示す単純化したブ
ロック図がある。信号送受信手段の例には、アンテナ、モデムあるいは情報また
はデータを外部ユニットと送受信することが可能な他の手段などがある。本明細
書で使用する場合に送受信という表現は、信号送受信手段が通信デバイスからの
信号の受信のみ、それへの送信のみまたはそれとの送受信を行うことができるこ
とを示すのに用いられる。出力ユニット１０３には、表示装置、モニター、スピ
ーカーなどがあり得る。入力装置には、マイクロホン、キーボードなどがあり得
る。留意すべき点として、別の実施形態において、出力ユニット１０３および入
力ユニット１０４をメモリなどの単一のユニットに代えることが可能であると考
えられる。メモリには、ランダムアクセスメモリーまたはハードディスク、フラ
ッシュメモリーカードまたはモジュールなどの不揮発性メモリなどがあり得る。
【００４０】 集積回路は通常、連続基板上またはその基板内に分離できない形で合体してい
る少なくとも２種類の回路要素（例：トランジスタ、ダイオード、抵抗器、コン
デンサなど）の組み合わせである。集積回路１０２には、化合物半導体部１０２
２、バイポーラ部１０２４およびＭＯＳ部１０２６などがある。化合物半導体部
１０２２には、少なくとも一部が化合物半導体材料内に形成された電気素子など
がある。化合物半導体部１０２２内のトランジスタおよび他の電気素子は、少な
くとも約０．８ＧＨｚの無線周波数で信号を処理することができる。他の実施形
態では、信号はそれより低いまたは高い周波数である場合があると考えられる。
例えば、インジウムガリウムヒ素などの一部の材料は、約２７ＧＨｚの無線周波
数信号で信号を処理することができる。
【００４１】 化合物半導体部１０２２はさらに、送受切換器１０２２２、無線周波−ベース
バンド変換器１０２２４（復調手段または復調回路）、ベースバンド−無線周波
変換器１０２２６（復調手段または復調回路）、パワー増幅器１０２２８および
アイソレータ１０２２９を有する。バイポーラ部１０２４およびＭＯＳ部１０２
６は代表的には、ＩＶ族半導体材料で形成されている。バイポーラ部１０２４に
は、受信増幅器１０２４２、アナログ−デジタル変換器１０２４４、デジタル−
アナログ変換器１０２４６および送信増幅器１０２４８がある。ＭＯＳ部１０２
６には、デジタル信号処理手段１０２６２がある。そのような手段の例には、モ
トローラ（Motorola）ＤＳＰ５６６ｘｘ（Motorola, Incorporated, Schaumburg
, Illinois）およびテキサス・インスツルーメンツ（Texas Instruments ）ＴＭ
Ｓ３２０Ｃ５４ｘ（Texas Instruments, Dallas, Texas）類のデジタル信号処理
装置などの市場で入手可能な一般のＤＳＰコアなどがある。このデジタル信号処
理手段１０２６２には代表的には、相補型ＭＯＳ（ＣＭＯＳ）トランジスタなら
びにアナログ−デジタル変換器およびデジタル−アナログ変換器などがある。明
らかに、集積回路１０２には他の電気素子がある。
【００４２】 ある動作モードにおいて、通信デバイス１００は、信号送受信手段１０１の一
部であるアンテナからの信号を受信する。信号は送受切換器１０２２７を通って
、無線周波−ベースバンド変換器１０２２４へ送られる。アナログデータその他
の情報が受信増幅器１０２２４によって増幅され、デジタル信号処理手段１０２
６２に送られる。デジタル信号処理手段１０２６２がその情報その他のデータを
処理した後、処理済み情報その他のデータは出力ユニット１０３に送られる。通
信デバイスがページャの場合、出力ユニットは表示装置であることができる。通
信デバイスがセルラ電話の場合、出力ユニット１０３はスピーカー、表示装置ま
たはその両方を有することができる。
【００４３】 データその他の情報は、反対方向で通信デバイス１００から送信することがで
きる。データその他の情報は、入力ユニット１０４を通って入る。セルラ電話で
は、それにはマイクロホンまたはキーボードなどがあると考えられる。情報その
他のデータは次に、デジタル信号処理手段１０２６２を用いて処理される．処理
後、信号をデジタル−アナログ変換器１０２４６を用いて変換する。変換した信
号を送信増幅器１０２４８によって増幅する。増幅信号をベースバンド−無線周
波変換器１０２２６によって復調し、パワー増幅器１０２２８によってさらに増
幅する。増幅ＲＦ信号はアイソレータ１０２２９および送受切換器１０２２２を
通ってアンテナへ送られる。
【００４４】 通信デバイス１００の先行技術の実施形態は、少なくとも２個の別個の集積回
路を有するものと考えられ、一つは化合物半導体部１０２２用であり、一つはＭ
ＯＳ部１０２６用である。バイポーラ部１０２４は、ＭＯＳ部１０２６と同じ集
積回路上にあることができるか、あるいはさらに別の集積回路上にあってもよい
と考えられる。本発明の１実施形態では、これら３つの部分全てを、単一の集積
回路内に形成することができる。全てのトランジスタが単一の集積回路上にある
ことができることから、通信デバイスは大幅に小型化することができ、通信デバ
イスの携帯性を大幅に高めることができる。
【００４５】 次に、図７〜１１に示した、集積回路１０２の一部の例を形成する方法に注目
する。図７では、化合物半導体部１０２２、バイポーラ部１０２４およびＭＯＳ
部１０２６を有するｐ型ドープ単結晶シリコン基板１１０が提供される。バイポ
ーラ部内では、単結晶シリコン基板がドープされて、Ｎ＋埋込領域１１０２を形
成している。次に、埋込領域１１０２および基板１１０上に、少量ｐ型ドープエ
ピタキシャル単結晶シリコン層１１０４を形成する。次にドーピング段階を行っ
て、Ｎ＋埋込領域１１０２上に少量ｎ型ドープドリフト領域１１１７を形成する
。このドーピング段階によって、バイポーラ領域１０２４の断面内の少量ｐ型エ
ピタキシャル層の不純物型が少量ｎ型単結晶シリコン領域に変換される。次に、
電界絶縁領域１１０６をバイポーラ部１０２４とＭＯＳ部１０２６の間に形成す
る。ゲート誘電体層１１１０を、ＭＯＳ部１０２６内のエピタキシャル層１１０
４の一部の上に形成し、次にゲート電極１１１２をゲート誘電体層１１１０上に
形成する。側壁スペーサー１１１５を、ゲート電極１１１２およびゲート誘電体
層１１１０の垂直側面方向に形成する。
【００４６】 ｐ型不純物をドリフト領域１１１７に導入して、能動型または内因性ベース領
域１１１４を形成する。次に、バイポーラ部１０２４内にｎ型深部コレクター領
域１１０８を形成して、埋込領域１１０２への電気的接続ができるようにする。
選択的ｎ型ドーピングを行って、Ｎ＋ドープ領域１１１６およびエミッター領域
１１２０を形成する。Ｎ＋ドープ領域１１１６は、ゲート電極１１１２の隣接す
る側面に沿って層１１０４内に形成し、ＭＯＳトランジスタ用のソース、ドレー
ンまたはソース／ドレーン領域になる。Ｎ＋ドープ領域１１１６およびエミッタ
ー領域１１２０は、少なくとも原子１×１０１９個／ｃｍ３のドーピング濃度を
有することで、オーム接触を形成できるようにする。ｐ型ドープ領域を形成して
、Ｐ＋型ドープ領域である不活性または外因性ベース領域１１１８を形成する（
少なくとも原子１×１０１９個／ｃｍ３のドーピング濃度）。
【００４７】 上記の実施形態では、井戸領域、閾値調節注入、チャンネルパンチスルー防止
注入、電界パンチスルー防止注入ならびに各種遮蔽層の形成などのいくつかの処
理段階を行っているが、それについては説明はなく、それ以上の説明もない。工
程のこの段階までのデバイスの形成は、従来の段階を用いて行う。説明したよう
に、標準的なＮ−チャンネルＭＯＳトランジスタがＭＯＳ領域１０２６内に形成
されており、垂直ＮＰＮバイポーラトランジスタがバイポーラ部１０２４内に形
成されている。この時点で、化合物半導体部１０２２内には回路機構は形成され
ていない。
【００４８】 集積回路のバイポーラ部およびＭＯＳ部の処理時に形成された層を全て、化合
物半導体部１０２２の表面から除去する。そうして、例えば上記のような方法で
その部分についての後の処理に備えて、露出シリコン表面を得る。
【００４９】 次に図８に示したように、調整緩衝層１２４を基板１１０上に形成する。調整
緩衝層は、部分１０２２も適切に製造された（すなわち適切なテンプレート層を
有する）露出シリコン表面上の単結晶層として形成される。しかしながら部分１
０２４および１０２６上に形成される層１２４の部分は、単結晶ではない材料上
に形成されることから多結晶または非晶質である場合があり、従って単結晶成長
の核を形成しない。調整緩衝層１２４は代表的には単結晶金属酸化物または窒化
物層であり、代表的に約２〜１００ｎｍの範囲の厚さを有する。ある特定の実施
形態では、調整緩衝層は厚さ約５〜１５ｎｍである。調整緩衝層形成の際、非晶
質中間層１２２が、集積回路１０２の最上のシリコン表面に沿って形成される。
この非晶質中間層１２２には代表的にはケイ素の酸化物があり、厚さは約１〜５
ｎｍの範囲である。ある特定の実施形態では、厚さは約２ｎｍである。調整緩衝
層１２４および非晶質中間層１２２の形成後、テンプレート層１２６を形成し、
それは材料の単層約１〜１０層の範囲の厚さを有する。ある特定の実施形態にお
いてその材料には、チタン−ヒ素、ストロンチウム−酸素−ヒ素または図１〜５
に関して前述したものと同様の他の材料などがある。
【００５０】 次に、単結晶化合物半導体層１３２を、図９に示したように調整緩衝層１２４
の単結晶部分を覆うようにエピタキシャル成長させる。単結晶ではない層１２４
の部分上で成長する層１３２の部分は、多結晶または非晶質であってもよい。単
結晶化合物半導体層は多くの方法によって形成可能であり、代表的にはガリウム
ヒ素、アルミニウムガリウムヒ素、リン化インジウムなどの材料または前述の他
の化合物半導体材料などがある。その層の厚さは、約１〜５０００ｎｍの範囲で
あり、より好ましくは１００〜５００ｎｍである。この特定の実施形態では、テ
ンプレート層内の各要素が、調整緩衝層１２４、単結晶化合物半導体材料１３２
またはその両方にも存在する。従って、テンプレート層１２６とそれの２つの直
接隣接する層との間の線引きは処理中は消える。従って、透過型電子顕微鏡（Ｔ
ＥＭ）写真を撮ると、調整緩衝層１２４と単結晶化合物半導体層１３２との間の
界面が認められる。
【００５１】 この時点で、図１０に示したように、化合物半導体層１３２および調整緩衝層
１２４の部分が、バイポーラ部１０２４およびＭＯＳ部１０２６を覆う部分から
除去される。その部分を除去した後、絶縁層１４２を基板１１０上に形成する。
絶縁層１４２は、酸化物、窒化物、酸窒化物、低誘電率誘電体などの多くの材料
からなる。本明細書で使用される低誘電率とは、約３．５以下の誘電率を有する
材料である。絶縁層１４２を成膜した後、それを研磨して、単結晶化合物半導体
層１３２を覆う絶縁層１４２の一部を除去する。
【００５２】 次に、トランジスタ１４４を単結晶化合物半導体部１０２２内に形成する。次
に、ゲート電極１４８を単結晶化合物半導体層１３２上に形成する。次に、ドー
プ領域１４６を単結晶化合物半導体層１３２内に形成する。この実施形態では、
トランジスタ１４４は金属−半導体電界効果型トランジスタ（ＭＥＳＦＥＴ）で
ある。ＭＥＳＦＥＴがｎ型ＭＥＳＦＥＴである場合、ドープ領域１４６および単
結晶化合物半導体層１３２もｎ型にドープされる。ｐ型ＭＥＳＦＥＴを形成した
ければ、ドープ領域１４６および単結晶化合物半導体層１３２は丁度反対のドー
ピング型を持つことになると考えられる。相対的に多くドープされた（Ｎ＋）領
域１４６により、単結晶化合物半導体層１３２に対してオーム接触を形成するこ
とができる。この時点で、集積回路内に能動デバイスが形成された。この特定の
実施形態には、ｎ型ＭＥＳＦＥＴ、垂直ＮＰＮバイポーラトランジスタおよび平
面ｎ−チャンネルＭＯＳトランジスタなどがある。Ｐ−チャンネルＭＯＳトラン
ジスタ、ｐ型垂直バイポーラトランジスタ、ｐ型ＭＥＳＦＥＴならびに垂直およ
び平面トランジスタの組み合わせなどの多くの他の種類のトランジスタを用いる
ことができる。さらに、抵抗器、コンデンサ、ダイオードなどの他の電気素子を
、部分１０２２、１０２４および１０２６の１以上で形成することができる。
【００５３】 処理を続けて、図１１に示した実質的に完成した集積回路１０２を形成する。
絶縁層１５２を基板１１０上に形成する。絶縁層１５２には、図１１には示して
いないエッチング停止領域または研磨停止領域があっても良い。次に、第２の絶
縁層１５４を第１の絶縁層１５２上に形成する。層１５４、１５２、１４２、１
２４および１２２の一部を除去して、デバイスを接続するためのコンタクト開口
を区画する。配線溝を絶縁層１５４内に形成して、コンタクト間に横面接続を設
ける。図１１に示したように、配線１５６２が、部分１０２２内のｎ型ＭＥＳＦ
ＥＴのソース領域もしくはドレーン領域をバイポーラ部１０２４内のＮＰＮトラ
ンジスタの深部コレクター領域１１０８に接続している。ＮＰＮトランジスタの
エミッター領域１１２０は、ＭＯＳ部１０２６内のｎ−チャンネルＭＯＳトラン
ジスタのドープ領域１１１６の一方に接続されている。他のドープ領域１１１６
は、不図示の集積回路の他の部分に電気的に接続されている。
【００５４】 パッシベーション層１５６を、配線１５６２、１５６４および１５６６ならび
に絶縁層１５４上に形成する。他の電気的接続を、図示のトランジスタならびに
集積回路１０２内の他の電気素子または電子素子に対して取るが、それらは図示
していない。さらに、必要に応じて別の絶縁層および配線を形成して、集積回路
１０２内の各種素子間の適切な配線を形成することができる。
【００５５】 前述の実施形態からわかるように、化合物半導体およびＩＶ族半導体材料の両
方に対する能動デバイスを、単一の集積回路に集積させることができる。バイポ
ーラトランジスタとＭＯＳトランジスタの両方を同じ集積回路内に組み込むのは
若干困難であることから、バイポーラ部内の素子の一部を化合物半導体部１０２
２またはＭＯＳ部１０２４内に移動させることが可能であると考えられる。より
具体的には、図６に関して記載の実施形態に戻ると、増幅器１０２４８および１
０２４２を化合物半導体部１０２２の上に移動させることができ、変換器１０２
４４および１０２４６をＭＯＳ部１０２６内に移動させることができる。従って
、専らバイポーラトランジスタの製造に使用される特殊な作製段階をなくすこと
ができる。従って、集積回路に対して化合物半導体部およびＭＯＳ部のみが存在
することになると考えられる。
【００５６】 さらに別の実施形態では、集積回路が、同一集積回路のＩＶ族半導体領域内に
化合物半導体部の光レーザーおよびＭＯＳトランジスタに対する光学配線（導波
路）を有するように、その集積回路を形成する。図１２〜１８は、１実施形態を
説明するものである。
【００５７】 図１２には、単結晶シリコンウェハ１６１を含む集積回路１６０の一部の断面
図を示してある。前述のものと同様の非晶質中間層１６２および調整緩衝層１６
４が、ウェハ１６１上に形成されている。この具体的な実施形態では、光学レー
ザを形成するのに必要な層を最初に形成し、次にＭＯＳトランジスタに必要な層
を形成する。図１２において、下側ミラー層１６６は交互に形成された化合物半
導体材料層を有する。例えば、光学レーザ内の第１、第３および第５の薄膜はガ
リウムヒ素を含むことができ、下側ミラー層１６６内の第２、第４および第６の
薄膜はアルミニウムガリウムヒ素を含むことができ、その逆も可能である。層１
６８には、光子発生に用いられる活性領域がある。上側ミラー層１７を下側ミラ
ー層１６６と同様にして形成し、それには交互の化合物半導体材料薄膜がある。
ある特定の実施形態では、上側ミラー層１７０はｐ型ドープ化合物半導体材料で
あることができ、下側ミラー層１６６はｎ型ドープ化合物半導体材料であること
ができる。
【００５８】 上側ミラー層１７０上に、調整緩衝層１６４と同様の別の調整緩衝層１７２を
形成する。別の実施形態では、調整緩衝層１６４および１７２は異なる材料から
なることができる。しかしながらそれらの機能は、それぞれが化合物半導体層と
単結晶ＩＶ族半導体層の間で転移を行うのに使用されるという点で実質的に同じ
である。単結晶ＩＶ族半導体層１７４を調整緩衝層１７２上に形成する。ある特
定の実施形態では、単結晶ＩＶ族半導体層１７４は、ゲルマニウム、シリコンゲ
ルマニウム、炭化シリコンゲルマニウムなどを含む。
【００５９】 図１３では、ＭＯＳ部を処理して、この上側単結晶ＩＶ族半導体層１７４内に
電気素子を形成する。図１３に示したように、電界分離領域１７１を層１７４の
一部から形成する。ゲート誘電体層１７３を層１７４上に形成し、ゲート電極１
７５をゲート誘電体層１７３上に形成する。ドープ領域１７７は、図示したよう
に、トランジスタ１８１用のソース、ドレーンまたはソース／ドレーン領域であ
る。側壁スペーサー１７９を、ゲート電極１７５の垂直面に隣接して形成する。
他の素子を、層１７４の少なくとも一部内に設けることができる。これらの他の
素子には、他のトランジスタ（ｎ−チャンネルまたはｐ−チャンネル）、コンデ
ンサ、トランジスタ、ダイオードなどがある。
【００６０】 単結晶ＩＶ族半導体層を、ドープ領域１７７の一つの上にエピタキシャル成長
させる。図１３に示したように、上側部分１８４はＰ＋ドープし、下側部分１８
２は実質的に内在性のままとする（未ドープ）。その層は、選択的エピタキシャ
ル法を用いて形成することができる。１実施形態では、絶縁層（不図示）をトラ
ンジスタ１８１上および電界分離領域１７１上に形成する。絶縁層をパターニン
グして、ドープ領域１７７の一つを露出させる開口を形成する。少なくとも最初
は、ドーパントを用いずに選択的エピタキシャル層を形成する。完全な選択的エ
ピタキシャル層は内在性であることができるか、あるいはｐ型ドーパントを選択
的エピタキシャル層形成終了近くで加えることができる。形成されたように選択
的エピタキシャル層が内在性である場合、打ち込みまたは炉内ドーピングによっ
てドーピング段階を構成することができる。Ｐ＋上側部分１８４をどのように形
成するかとは無関係に、絶縁層を除去して、図１３に示した構造を形成する。
【００６１】 次の一連の段階を行って、図１４に示した光学レーザ１８０を形成する。電界
分離領域１７１および調整緩衝層１７２を、集積回路の化合物半導体部上で除去
する。別の段階を行って、上側ミラー層１７０および光学レーザ１８０の能動層
１６８を形成する。上側ミラー層１７０および能動層１６８の側面は、実質的に
境界を共有している。
【００６２】 図１４に示したように、コンタクト１８６および１８８を形成して、それぞれ
上側ミラー層１７０と下側ミラー層１６６に対する電気的接触を得るようにする
。コンタクト１８６は環状形状を有することで、光（光子）が上側ミラー層１７
０の一つから後に形成される光導波路に入ることができるにようにする。
【００６３】 次に図１５に示したように、絶縁層１９０を形成し、パターニングして、コン
タクト層１８６およびドープ領域１７７の一つに伸びる光開口を形成する。絶縁
材料は、酸化物、窒化物、酸素窒化物、低誘電率誘電体またはそれらの組み合わ
せなどのあらゆる数の異なる材料であることができる。開口１９２を形成した後
、図１６に示したように、相対的に屈折率の高い材料２０２を開口内に形成して
、その開口を充填し、絶縁層１９０上にその層を成膜する。その相対的に屈折率
の高い材料２０２に関して、「相対的に高い」とは、絶縁層１９０の材料との関
係でのことである（すなわち、材料２０２が絶縁層１９０と比較して高い屈折率
を有する）。場合により、比較的薄い相対的に低屈折率の薄膜（不図示）を形成
してから、相対的に高い屈折率の材料２０２を形成することができると考えられ
る。硬遮蔽層２０４を、相対的に屈折率の高い層２０２上に形成する。硬遮蔽層
２０４および高屈折率層２０２の一部を、開口上の部分から、図１６の側面に近
い方の領域まで除去する。
【００６４】 光学配線である光導波路の形成の残りを図１７に示したように完了する。成膜
手順（恐らくは成膜−エッチング工程）を行って、側壁部分２１２を効果的に形
成する。この実施形態では、側壁部分２１２は材料２０２と同じ材料製である。
次に、硬遮蔽層２０４を除去し、低屈折率層２１４（材料２０２および層２１２
に対して低い）を、相対的に高屈折率の材料２１２および２０２ならびに絶縁層
１９０の露出部分の上に形成する。図１７の点線は、高屈折率材料２０２および
２１２の間の境界を示す。この名称を用いて、両方が同じ材料製であるが、異な
る時点で形成されることを確認する。
【００６５】 処理を継続して、図１８に示した実質的に完成した集積回路を形成する。次に
、パッシベーション層２２０を光学レーザ１８０およびＭＯＳＦＥＴトランジス
ター１８１上に形成する。図示はしていないが、集積回路内の素子に対して他の
電気的または光学的接続を取るが、図１８には示していない。これらの配線は、
他の光導波路を含むことができるか、あるいは金属配線を含むことができる。
【００６６】 他の実施形態では、他の種類のレーザを形成することができる。例えば、別の
種類のレーザが、垂直ではなく水平に光（光子）を放出することができる。光が
水平に放出される場合、ＭＯＳＦＥＴトランジスタを基板１６１内に形成するこ
とができると考えられ、光導波路を再構成して、レーザをトランジスタに適切に
結合（光学的に接続）するようになると考えられる。ある具体的実施形態では、
光導波路は調整緩衝層の少なくとも一部を含むことができる。他の構成も可能で
ある。
【００６７】 明らかに、化合物半導体部およびＩＶ族半導体部を有する集積回路のこれら実
施形態は、本発明の実施形態を説明するものであり、本発明を限定するものでは
ない。本発明の他の組み合わせおよび他の実施形態が多く存在する。例えば、化
合物半導体部には、発光ダイオード、光検知器、ダイオードなどがあっても良く
、ＩＶ族半導体にはデジタル論理回路、メモリアレイおよび従来のＭＯＳ集積回
路で形成することができるほとんどの構造などがあっても良い。本発明の実施形
態を用いることで、化合物半導体材料でより良好に動作するデバイスを、ＩＶ族
半導体材料でより良好に動作する他の素子と統合するのが簡単になる。それによ
って、デバイスを小型化し、製造コストを削減し、歩留まりおよび信頼性を高め
ることが可能となる。
【００６８】 説明はしていないが、単結晶ＩＶ族ウェハを、ウェハ上での化合物半導体電気
素子のみの形成に用いることができる。そうするとウェハは実質的に、ウェハを
覆う単結晶化合物半導体層内で化合物半導体電気素子を作製する際に使用される
「ハンドル」ウェハとなる。従って、直径が少なくとも約２００ｍｍ、恐らくは
少なくとも約３００ｍｍのウェハ上で、ＩＩＩ−ＶまたはＩＩ−ＶＩ半導体材料
内に電気素子を形成することができる。
【００６９】 この種の基板を用いることで、比較的安価な「ハンドル」ウェハが、それを比
較的耐久性の高い作製が容易な基材上に設けることにより、化合物半導体ウェハ
の脆さを克服するものとなる。従って、基板自体がＩＶ族半導体材料を含む場合
であったとしても、全ての電気素子、特に全ての能動電子デバイスを、化合物半
導体材料内に形成できるように、集積回路を形成することができる。相対的に大
きい基板を、相対的に小さく脆い従来の化合物半導体ウェハと比較して、より経
済的かつ容易に処理できることから、化合物半導体デバイスの作製コストは削減
されるはずである。
【００７０】 以上の明細書では、本発明を具体的な実施形態を参照しながら説明した。しか
しながら当業者には、添付の特許請求の範囲に記載の本発明の範囲を逸脱しない
限りにおいて、各種の修正および変更が可能であることは明らかである。従って
、本明細書および図面は限定的な意味ではなく説明的意味のものであると理解す
べきであり、そのような修正はいずれも本発明の範囲に含まれるものである。
【００７１】 以上、効果、他の利点および問題解決について、具体的な実施形態を参照しな
がら説明した。しかしながら、その効果、利点、問題解決ならびに何らかの効果
、利点または解決を生じさせた、より顕著なものとし得る要素が、いずれの特許
請求の範囲においても、必須、必要または本質的な特徴または要素であると解釈
すべきではない。本明細書で使用する場合に、「含む」、「包含する」という用
語またはそれの他の変形表現は、列記された要素を含む工程、方法、製造品また
は装置が、それらの要素のみを含むのではなく、明瞭に挙げられていないか、そ
のような工程、方法、製造品または装置に固有のものである他の要素を含み得る
という形で、非排他的包含を表すものである。
【図面の簡単な説明】
【図１】本発明の１実施形態によるデバイス構造を、断面図で模式的に示し
た図。
【図２】本発明の別の実施形態によるデバイス構造を、断面図で模式的に示
した図。
【図３】最大達成可能膜厚と母体結晶および成長結晶被覆層の間の格子不整
合との間の関係を示すグラフ。
【図４】 本発明の別の実施形態によるデバイス構造を、断面図で模式的に
示した図。
【図５】 本発明の別の実施形態によるデバイス構造を、断面図で模式的に
示した図。
【図６】通信デバイスの一部のブロック図。
【図７】化合物半導体部、バイポーラ部およびＭＯＳ部を有する集積回路の
一部の模式的断面図。
【図８】化合物半導体部、バイポーラ部およびＭＯＳ部を有する集積回路の
一部の模式的断面図。
【図９】化合物半導体部、バイポーラ部およびＭＯＳ部を有する集積回路の
一部の模式的断面図。
【図１０】化合物半導体部、バイポーラ部およびＭＯＳ部を有する集積回路
の一部の模式的断面図。
【図１１】化合物半導体部、バイポーラ部およびＭＯＳ部を有する集積回路
の一部の模式的断面図。
【図１２】半導体レーザおよびＭＯＳトランジスタを有する別の集積回路の
一部の模式的断面図。
【図１３】半導体レーザおよびＭＯＳトランジスタを有する別の集積回路の
一部の模式的断面図。
【図１４】半導体レーザおよびＭＯＳトランジスタを有する別の集積回路の
一部の模式的断面図。
【図１５】半導体レーザおよびＭＯＳトランジスタを有する別の集積回路の
一部の模式的断面図。
【図１６】半導体レーザおよびＭＯＳトランジスタを有する別の集積回路の
一部の模式的断面図。
【図１７】半導体レーザおよびＭＯＳトランジスタを有する別の集積回路の
一部の模式的断面図。
【図１８】半導体レーザおよびＭＯＳトランジスタを有する別の集積回路の
一部の模式的断面図。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/8234 Ｈ０１Ｌ 27/06 １０２Ａ ５Ｆ０８２ 21/8249 ３２１Ａ ５Ｆ１０２ 27/06 １０１Ｕ 27/095 Ｆ 27/14 29/80 Ｅ 27/15 27/14 Ｚ 29/26 Ｈ０１Ｓ 5/026 ６１８ (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ，ＴＲ)，ＯＡ(ＢＦ ，ＢＪ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ， ＭＬ，ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，Ｇ Ｍ，ＫＥ，ＬＳ，ＭＷ，ＭＺ，ＳＤ，ＳＬ，ＳＺ，ＴＺ ，ＵＧ，ＺＷ)，ＥＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ， ＭＤ，ＲＵ，ＴＪ，ＴＭ)，ＡＥ，ＡＧ，ＡＬ，ＡＭ， ＡＴ，ＡＵ，ＡＺ，ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，Ｂ Ｚ，ＣＡ，ＣＨ，ＣＮ，ＣＲ，ＣＵ，ＣＺ，ＤＥ，ＤＫ ，ＤＭ，ＤＺ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＤ，ＧＥ， ＧＨ，ＧＭ，ＨＲ，ＨＵ，ＩＤ，ＩＬ，ＩＮ，ＩＳ，Ｊ Ｐ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＣ，ＬＫ，ＬＲ ，ＬＳ，ＬＴ，ＬＵ，ＬＶ，ＭＡ，ＭＤ，ＭＧ，ＭＫ， ＭＮ，ＭＷ，ＭＸ，ＭＺ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，Ｒ Ｏ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，ＳＬ，ＴＪ ，ＴＭ，ＴＲ，ＴＴ，ＴＺ，ＵＡ，ＵＧ，ＵＺ，ＶＮ， ＹＵ，ＺＡ，ＺＷ (72)発明者 ドルーパッド、ラビンドラナス アメリカ合衆国 85226 アリゾナ州 チ ャンドラー ウエスト タイソン ストリ ート 4515 (72)発明者 ヒルト、リンディ エル． アメリカ合衆国 85226 アリゾナ州 チ ャンドラー ウエスト レイ ロード 3600 ナンバー2078 (72)発明者 アイゼンバイザー、カート ウィリアム アメリカ合衆国 85284 アリゾナ州 テ ンペ サウス ベック アベニュー 9442 Ｆターム(参考） 4M118 AA10 AB10 BA01 BA02 CB02 FC03 FC04 FC06 FC09 5F045 AB17 AF03 BB08 BB12 CA02 CA06 DA53 5F048 AA01 AA04 AC03 AC05 BA05 BA09 BA14 BB05 BG01 5F052 JA01 JA04 JA05 JA06 JA07 JA08 JA10 JB05 KA01 KA02 KA05 5F073 AB12 AB17 BA09 CA05 CB02 CB04 5F082 AA08 BA08 BA47 BC01 BC08 BC09 BC13 BC15 CA01 CA02 CA03 EA22 EA31 5F102 GA05 GA12 GA16 GA17 GB01 GC01 GD01 GJ02 GJ04 GJ10 GK05 GK08 GK10 GL05 HC01 HC21

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 シリコンからなる単結晶半導体基板を提供する工程と、 この単結晶基板を覆って単結晶酸化物層をエピタキシャル成長させる工程と、 前記単結晶半導体基板と単結晶酸化物層との間に酸化シリコン層を形成すべく
    、前記エピタキシャル成長の工程の間に前記単結晶半導体基板を酸化させる工程
    と、 前記単結晶酸化物層を覆って単結晶化合物半導体層をエピタキシャル成長させ
    る工程とからなる半導体構造体の製造方法。
  2. 【請求項２】 単結晶半導体基板を提供する工程と、 この単結晶基板を覆って単結晶酸化物層をエピタキシャル成長させる工程と、 前記単結晶半導体基板と単結晶酸化物層との間に酸化シリコン層を形成すべく
    、前記エピタキシャル成長の工程の間に前記単結晶半導体基板を酸化させる工程
    と、 前記単結晶酸化物層を覆って単結晶化合物半導体層をエピタキシャル成長させ
    る工程とからなる半導体構造体の製造方法。
  3. 【請求項３】 単結晶半導体基板を提供する工程と、 この単結晶半導体基板を覆って調整緩衝層を形成する工程と、 前記単結晶半導体基板と調整緩衝層との間に非晶質中間層を形成する工程と、 前記調整緩衝層を覆って単結晶化合物半導体層をエピタキシャル成長させる工
    程とからなる半導体構造体の製造方法。
  4. 【請求項４】 第１領域及び、酸化表面を有した第２領域からなる単結晶半
    導体基板を提供する工程と、 前記第１領域にＣＭＯＳ回路を形成する工程と、 酸化表面を有した前記第２領域上にストロンチウムからなる材料を成膜し、第
    １テンプレート層を形成すべく同材料を前記酸化表面と反応させる工程と、 前記テンプレート層にストロンチウムと、チタンと、酸素の分圧とを導入する
    ことによってストロンチウム、チタン及び酸素からなる単結晶酸化物層を前記第
    １テンプレート層を覆って成膜させる工程と、 前記第２領域上に酸化シリコン非晶質層を成長させるべく前記酸素分圧を増加
    させる工程と、 チタンからなる単層から形成された第２テンプレート層を成膜することによっ
    て前記単結晶酸化物層の成膜工程を終了する工程と、 同第２テンプレート層を覆ってガリウム及びヒ素からなる単結晶化合物半導体
    材料層を成膜する工程と、 単結晶化合物半導体材料の層に半導体素子を形成する工程と、 前記ＣＭＯＳ回路と半導体素子とを電気接続すべく形成される金属導体を成膜
    する工程とからなる半導体構造体の製造方法。
JP2001559048A 2000-02-10 2001-02-08 半導体構造体の製造方法 Withdrawn JP2003523081A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/502,023 US6392257B1 (en) 2000-02-10 2000-02-10 Semiconductor structure, semiconductor device, communicating device, integrated circuit, and process for fabricating the same
US09/502,023 2000-02-10
PCT/US2001/004388 WO2001059821A1 (en) 2000-02-10 2001-02-08 A process for forming a semiconductor structure

Publications (1)

Publication Number Publication Date
JP2003523081A true JP2003523081A (ja) 2003-07-29

Family

ID=23995993

Family Applications (5)

Application Number Title Priority Date Filing Date
JP2001559047A Pending JP2003523080A (ja) 2000-02-10 2001-02-08 半導体構造
JP2001559048A Withdrawn JP2003523081A (ja) 2000-02-10 2001-02-08 半導体構造体の製造方法
JP2001559042A Withdrawn JP2003523078A (ja) 2000-02-10 2001-02-08 半導体構造
JP2001559059A Withdrawn JP2003523083A (ja) 2000-02-10 2001-02-08 半導体デバイス
JP2001559060A Withdrawn JP2003523084A (ja) 2000-02-10 2001-02-08 通信装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2001559047A Pending JP2003523080A (ja) 2000-02-10 2001-02-08 半導体構造

Family Applications After (3)

Application Number Title Priority Date Filing Date
JP2001559042A Withdrawn JP2003523078A (ja) 2000-02-10 2001-02-08 半導体構造
JP2001559059A Withdrawn JP2003523083A (ja) 2000-02-10 2001-02-08 半導体デバイス
JP2001559060A Withdrawn JP2003523084A (ja) 2000-02-10 2001-02-08 通信装置

Country Status (9)

Country Link
US (9) US6392257B1 (ja)
EP (5) EP1258031A1 (ja)
JP (5) JP2003523080A (ja)
KR (5) KR20020077907A (ja)
CN (5) CN1398430A (ja)
AU (7) AU2001234972A1 (ja)
CA (2) CA2400513A1 (ja)
TW (6) TW487969B (ja)
WO (7) WO2001059835A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004506336A (ja) * 2000-08-04 2004-02-26 アンバーウェーブ　システムズ　コーポレイション モノリシックｏｅｉｃ用埋め込み光電子材料を備えたシリコンウエハ
US9312436B2 (en) 2011-05-16 2016-04-12 Kabushiki Kaisha Toshiba Nitride semiconductor device, nitride semiconductor wafer, and method for manufacturing nitride semiconductor layer

Families Citing this family (139)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19942692B4 (de) * 1999-09-07 2007-04-12 Infineon Technologies Ag Optoelektronische Mikroelektronikanordnung
US6693033B2 (en) * 2000-02-10 2004-02-17 Motorola, Inc. Method of removing an amorphous oxide from a monocrystalline surface
US20020030246A1 (en) * 2000-06-28 2002-03-14 Motorola, Inc. Structure and method for fabricating semiconductor structures and devices not lattice matched to the substrate
AU2001264987A1 (en) * 2000-06-30 2002-01-14 Motorola, Inc., A Corporation Of The State Of Delware Hybrid semiconductor structure and device
US6555946B1 (en) 2000-07-24 2003-04-29 Motorola, Inc. Acoustic wave device and process for forming the same
AU2001276964A1 (en) * 2000-07-24 2002-02-05 Motorola, Inc. Integrated radiation emitting system and process for fabricating same
US6590236B1 (en) * 2000-07-24 2003-07-08 Motorola, Inc. Semiconductor structure for use with high-frequency signals
US7273657B2 (en) * 2000-08-08 2007-09-25 Translucent Photonics, Inc. Rare earth-oxides, rare earth-nitrides, rare earth-phosphides and ternary alloys with silicon
US6638838B1 (en) 2000-10-02 2003-10-28 Motorola, Inc. Semiconductor structure including a partially annealed layer and method of forming the same
WO2002033385A2 (en) * 2000-10-19 2002-04-25 Motorola, Inc. Biochip excitation and analysis structure
US7065124B2 (en) * 2000-11-28 2006-06-20 Finlsar Corporation Electron affinity engineered VCSELs
US6905900B1 (en) * 2000-11-28 2005-06-14 Finisar Corporation Versatile method and system for single mode VCSELs
US6563118B2 (en) * 2000-12-08 2003-05-13 Motorola, Inc. Pyroelectric device on a monocrystalline semiconductor substrate and process for fabricating same
US6589335B2 (en) * 2001-02-08 2003-07-08 Amberwave Systems Corporation Relaxed InxGa1-xAs layers integrated with Si
US6673646B2 (en) 2001-02-28 2004-01-06 Motorola, Inc. Growth of compound semiconductor structures on patterned oxide films and process for fabricating same
US20020140012A1 (en) * 2001-03-30 2002-10-03 Motorola, Inc. Semiconductor structures and devices for detecting far-infrared light and methods for fabricating same
US6594409B2 (en) * 2001-04-18 2003-07-15 Apic Corporation WDM transmitter or receiver including an array waveguide grating and active optical elements
US20020163010A1 (en) * 2001-05-04 2002-11-07 Motorola, Inc. Wide bandgap semiconductor structure, semiconductor device including the structure, and methods of forming the structure and device
US20020175347A1 (en) * 2001-05-22 2002-11-28 Motorola, Inc. Hybrid semiconductor input/output structure
US20020179957A1 (en) * 2001-05-29 2002-12-05 Motorola, Inc. Structure and method for fabricating high Q varactor diodes
US20020182762A1 (en) * 2001-05-30 2002-12-05 Motorola Inc. Direct conversion/sampling at antenna
US20020181827A1 (en) * 2001-06-01 2002-12-05 Motorola, Inc. Optically-communicating integrated circuits
US7037862B2 (en) * 2001-06-13 2006-05-02 Micron Technology, Inc. Dielectric layer forming method and devices formed therewith
US20020195599A1 (en) * 2001-06-20 2002-12-26 Motorola, Inc. Low-defect semiconductor structure, device including the structure and method for fabricating structure and device
US6709989B2 (en) 2001-06-21 2004-03-23 Motorola, Inc. Method for fabricating a semiconductor structure including a metal oxide interface with silicon
US20030012965A1 (en) * 2001-07-10 2003-01-16 Motorola, Inc. Structure and method for fabricating semiconductor structures and devices utilizing the formation of a compliant substrate comprising an oxygen-doped compound semiconductor layer
US6992321B2 (en) * 2001-07-13 2006-01-31 Motorola, Inc. Structure and method for fabricating semiconductor structures and devices utilizing piezoelectric materials
US20030013219A1 (en) * 2001-07-13 2003-01-16 Motorola, Inc. Structure and method for fabricating semiconductor structures and devices utilizing electro-optic structures
US20030015767A1 (en) * 2001-07-17 2003-01-23 Motorola, Inc. Structure and method for fabricating semiconductor structures and devices with integrated control components
US6646293B2 (en) 2001-07-18 2003-11-11 Motorola, Inc. Structure for fabricating high electron mobility transistors utilizing the formation of complaint substrates
US20030015134A1 (en) * 2001-07-18 2003-01-23 Motorola, Inc. Semiconductor structure for edge mounting applications and process for fabrication
US6693298B2 (en) 2001-07-20 2004-02-17 Motorola, Inc. Structure and method for fabricating epitaxial semiconductor on insulator (SOI) structures and devices utilizing the formation of a compliant substrate for materials used to form same
US20030020144A1 (en) * 2001-07-24 2003-01-30 Motorola, Inc. Integrated communications apparatus and method
US20030020090A1 (en) * 2001-07-25 2003-01-30 Motorola, Inc. Structure including both compound semiconductor devices and silicon devices for optimal performance and function and method for fabricating the structure
US6667196B2 (en) 2001-07-25 2003-12-23 Motorola, Inc. Method for real-time monitoring and controlling perovskite oxide film growth and semiconductor structure formed using the method
US20030021538A1 (en) * 2001-07-25 2003-01-30 Motorola, Inc. Structure and method for fabricating semiconductor structures and devices utilizing optical waveguides
US20030020071A1 (en) * 2001-07-25 2003-01-30 Motorola, Inc. Integral semiconductor apparatus for conducting a plurality of functions
US6639249B2 (en) 2001-08-06 2003-10-28 Motorola, Inc. Structure and method for fabrication for a solid-state lighting device
US6589856B2 (en) 2001-08-06 2003-07-08 Motorola, Inc. Method and apparatus for controlling anti-phase domains in semiconductor structures and devices
US20030034491A1 (en) * 2001-08-14 2003-02-20 Motorola, Inc. Structure and method for fabricating semiconductor structures and devices for detecting an object
US6673667B2 (en) 2001-08-15 2004-01-06 Motorola, Inc. Method for manufacturing a substantially integral monolithic apparatus including a plurality of semiconductor materials
US8026161B2 (en) 2001-08-30 2011-09-27 Micron Technology, Inc. Highly reliable amorphous high-K gate oxide ZrO2
JP4543162B2 (ja) * 2001-09-05 2010-09-15 独立行政法人産業技術総合研究所 ＺｎＯＳＳｅ混晶半導体
WO2003038955A1 (de) * 2001-10-15 2003-05-08 Infineon Technologies Ag Laserdiodeneinheit und anordnung zum betreiben einer laserdiode
US20030071327A1 (en) * 2001-10-17 2003-04-17 Motorola, Inc. Method and apparatus utilizing monocrystalline insulator
US6737339B2 (en) * 2001-10-24 2004-05-18 Agere Systems Inc. Semiconductor device having a doped lattice matching layer and a method of manufacture therefor
WO2003038878A2 (en) * 2001-10-26 2003-05-08 Motorola Inc. Method for fabricating semiconductor structures
US6893984B2 (en) * 2002-02-20 2005-05-17 Micron Technology Inc. Evaporated LaA1O3 films for gate dielectrics
US6872252B2 (en) * 2002-03-06 2005-03-29 Agilent Technologies, Inc. Lead-based perovskite buffer for forming indium phosphide on silicon
US6815248B2 (en) * 2002-04-18 2004-11-09 Infineon Technologies Ag Material combinations for tunnel junction cap layer, tunnel junction hard mask and tunnel junction stack seed layer in MRAM processing
US7160577B2 (en) 2002-05-02 2007-01-09 Micron Technology, Inc. Methods for atomic-layer deposition of aluminum oxides in integrated circuits
EP1359614A1 (en) * 2002-05-02 2003-11-05 Agilent Technologies, Inc. - a Delaware corporation - Semiconductor substrates and structures with an oxide layer
US6916717B2 (en) * 2002-05-03 2005-07-12 Motorola, Inc. Method for growing a monocrystalline oxide layer and for fabricating a semiconductor device on a monocrystalline substrate
US6884739B2 (en) * 2002-08-15 2005-04-26 Micron Technology Inc. Lanthanide doped TiOx dielectric films by plasma oxidation
US7608927B2 (en) * 2002-08-29 2009-10-27 Micron Technology, Inc. Localized biasing for silicon on insulator structures
US6965626B2 (en) * 2002-09-03 2005-11-15 Finisar Corporation Single mode VCSEL
US6791125B2 (en) * 2002-09-30 2004-09-14 Freescale Semiconductor, Inc. Semiconductor device structures which utilize metal sulfides
JP2004158717A (ja) * 2002-11-07 2004-06-03 Fujitsu Ltd 薄膜積層体、その薄膜積層体を用いた電子装置及びアクチュエータ、並びにアクチュエータの製造方法
US6813293B2 (en) * 2002-11-21 2004-11-02 Finisar Corporation Long wavelength VCSEL with tunnel junction, and implant
US6806202B2 (en) 2002-12-03 2004-10-19 Motorola, Inc. Method of removing silicon oxide from a surface of a substrate
US6770504B2 (en) * 2003-01-06 2004-08-03 Honeywell International Inc. Methods and structure for improving wafer bow control
US6890816B2 (en) * 2003-02-07 2005-05-10 Freescale Semiconductor, Inc. Compound semiconductor structure including an epitaxial perovskite layer and method for fabricating semiconductor structures and devices
US7026690B2 (en) * 2003-02-12 2006-04-11 Micron Technology, Inc. Memory devices and electronic systems comprising integrated bipolar and FET devices
JP2004273562A (ja) * 2003-03-05 2004-09-30 Seiko Epson Corp 発光素子およびその製造方法
US7135369B2 (en) 2003-03-31 2006-11-14 Micron Technology, Inc. Atomic layer deposited ZrAlxOy dielectric layers including Zr4AlO9
US7183186B2 (en) 2003-04-22 2007-02-27 Micro Technology, Inc. Atomic layer deposited ZrTiO4 films
US20040222363A1 (en) * 2003-05-07 2004-11-11 Honeywell International Inc. Connectorized optical component misalignment detection system
US20040247250A1 (en) * 2003-06-03 2004-12-09 Honeywell International Inc. Integrated sleeve pluggable package
WO2004109775A2 (en) * 2003-06-03 2004-12-16 The Research Foundation Of State University Of New York Formation of highly dislocation free compound semiconductor on a lattice mismatched substrate
US8889530B2 (en) * 2003-06-03 2014-11-18 The Research Foundation Of State University Of New York Formation of highly dislocation free compound semiconductor on a lattice mismatched substrate
JP4663216B2 (ja) * 2003-06-10 2011-04-06 ルネサスエレクトロニクス株式会社 半導体記憶装置およびその製造方法
US7277461B2 (en) * 2003-06-27 2007-10-02 Finisar Corporation Dielectric VCSEL gain guide
US7075962B2 (en) * 2003-06-27 2006-07-11 Finisar Corporation VCSEL having thermal management
US6961489B2 (en) * 2003-06-30 2005-11-01 Finisar Corporation High speed optical system
US7149383B2 (en) * 2003-06-30 2006-12-12 Finisar Corporation Optical system with reduced back reflection
US20060056762A1 (en) * 2003-07-02 2006-03-16 Honeywell International Inc. Lens optical coupler
US7210857B2 (en) * 2003-07-16 2007-05-01 Finisar Corporation Optical coupling system
US20050013539A1 (en) * 2003-07-17 2005-01-20 Honeywell International Inc. Optical coupling system
US6887801B2 (en) * 2003-07-18 2005-05-03 Finisar Corporation Edge bead control method and apparatus
JP4689153B2 (ja) * 2003-07-18 2011-05-25 株式会社リコー 積層基体および半導体デバイス
US7031363B2 (en) * 2003-10-29 2006-04-18 Finisar Corporation Long wavelength VCSEL device processing
US7135753B2 (en) * 2003-12-05 2006-11-14 International Rectifier Corporation Structure and method for III-nitride monolithic power IC
GB0405325D0 (en) * 2004-03-10 2004-04-21 Koninkl Philips Electronics Nv Trench-gate transistors and their manufacture
JP4874527B2 (ja) * 2004-04-01 2012-02-15 トヨタ自動車株式会社 炭化珪素半導体基板及びその製造方法
CN100492668C (zh) * 2004-05-25 2009-05-27 中国科学院福建物质结构研究所 一系列半导体材料
CN100485867C (zh) * 2004-07-20 2009-05-06 中国科学院物理研究所 在硅衬底上外延生长有铝酸镧薄膜材料及制备方法
US7601649B2 (en) 2004-08-02 2009-10-13 Micron Technology, Inc. Zirconium-doped tantalum oxide films
US7081421B2 (en) 2004-08-26 2006-07-25 Micron Technology, Inc. Lanthanide oxide dielectric layer
US7588988B2 (en) 2004-08-31 2009-09-15 Micron Technology, Inc. Method of forming apparatus having oxide films formed using atomic layer deposition
US7494939B2 (en) * 2004-08-31 2009-02-24 Micron Technology, Inc. Methods for forming a lanthanum-metal oxide dielectric layer
US7309660B2 (en) * 2004-09-16 2007-12-18 International Business Machines Corporation Buffer layer for selective SiGe growth for uniform nucleation
US7560395B2 (en) 2005-01-05 2009-07-14 Micron Technology, Inc. Atomic layer deposited hafnium tantalum oxide dielectrics
US7217643B2 (en) * 2005-02-24 2007-05-15 Freescale Semiconductors, Inc. Semiconductor structures and methods for fabricating semiconductor structures comprising high dielectric constant stacked structures
JP4876418B2 (ja) * 2005-03-29 2012-02-15 富士電機株式会社 半導体装置
US7687409B2 (en) 2005-03-29 2010-03-30 Micron Technology, Inc. Atomic layer deposited titanium silicon oxide films
US7662729B2 (en) 2005-04-28 2010-02-16 Micron Technology, Inc. Atomic layer deposition of a ruthenium layer to a lanthanide oxide dielectric layer
US7390756B2 (en) 2005-04-28 2008-06-24 Micron Technology, Inc. Atomic layer deposited zirconium silicon oxide films
US7572695B2 (en) 2005-05-27 2009-08-11 Micron Technology, Inc. Hafnium titanium oxide films
US7927948B2 (en) 2005-07-20 2011-04-19 Micron Technology, Inc. Devices with nanocrystals and methods of formation
US7989290B2 (en) 2005-08-04 2011-08-02 Micron Technology, Inc. Methods for forming rhodium-based charge traps and apparatus including rhodium-based charge traps
US7575978B2 (en) 2005-08-04 2009-08-18 Micron Technology, Inc. Method for making conductive nanoparticle charge storage element
US20070044832A1 (en) * 2005-08-25 2007-03-01 Fritzemeier Leslie G Photovoltaic template
US7410910B2 (en) 2005-08-31 2008-08-12 Micron Technology, Inc. Lanthanum aluminum oxynitride dielectric films
US7705370B2 (en) * 2005-11-01 2010-04-27 Massachusetts Institute Of Technology Monolithically integrated photodetectors
US7410859B1 (en) * 2005-11-07 2008-08-12 Advanced Micro Devices, Inc. Stressed MOS device and method for its fabrication
US7700423B2 (en) * 2006-07-28 2010-04-20 Iqe Rf, Llc Process for manufacturing epitaxial wafers for integrated devices on a common compound semiconductor III-V wafer
US7588951B2 (en) * 2006-11-17 2009-09-15 Freescale Semiconductor, Inc. Method of packaging a semiconductor device and a prefabricated connector
US20080119004A1 (en) * 2006-11-17 2008-05-22 Burch Kenneth R Method of packaging a device having a keypad switch point
US7807511B2 (en) * 2006-11-17 2010-10-05 Freescale Semiconductor, Inc. Method of packaging a device having a multi-contact elastomer connector contact area and device thereof
US7696016B2 (en) * 2006-11-17 2010-04-13 Freescale Semiconductor, Inc. Method of packaging a device having a tangible element and device thereof
US8927392B2 (en) * 2007-11-02 2015-01-06 Siva Power, Inc. Methods for forming crystalline thin-film photovoltaic structures
US20090261346A1 (en) * 2008-04-16 2009-10-22 Ding-Yuan Chen Integrating CMOS and Optical Devices on a Same Chip
US8236603B1 (en) 2008-09-04 2012-08-07 Solexant Corp. Polycrystalline semiconductor layers and methods for forming the same
US8093559B1 (en) * 2008-12-02 2012-01-10 Hrl Laboratories, Llc Methods and apparatus for three-color infrared sensors
US8415187B2 (en) * 2009-01-28 2013-04-09 Solexant Corporation Large-grain crystalline thin-film structures and devices and methods for forming the same
CN101840971B (zh) * 2009-03-17 2012-09-05 展晶科技(深圳)有限公司 一种发光二极管及其制造方法
US8897470B2 (en) 2009-07-31 2014-11-25 Macronix International Co., Ltd. Method of fabricating integrated semiconductor device with MOS, NPN BJT, LDMOS, pre-amplifier and MEMS unit
KR101801538B1 (ko) 2009-10-16 2017-11-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 논리 회로 및 반도체 장치
DE102009051521B4 (de) * 2009-10-31 2012-04-26 X-Fab Semiconductor Foundries Ag Herstellung von Siliziumhalbleiterscheiben mit III-V-Schichtstrukturen für High Electron Mobility Transistoren (HEMT) und eine entsprechende Halbleiterschichtanordnung
US9012253B2 (en) 2009-12-16 2015-04-21 Micron Technology, Inc. Gallium nitride wafer substrate for solid state lighting devices, and associated systems and methods
US8680510B2 (en) 2010-06-28 2014-03-25 International Business Machines Corporation Method of forming compound semiconductor
US8164092B2 (en) * 2010-10-18 2012-04-24 The University Of Utah Research Foundation PIN structures including intrinsic gallium arsenide, devices incorporating the same, and related methods
US20120126239A1 (en) * 2010-11-24 2012-05-24 Transphorm Inc. Layer structures for controlling stress of heteroepitaxially grown iii-nitride layers
US9879357B2 (en) 2013-03-11 2018-01-30 Tivra Corporation Methods and systems for thin film deposition processes
KR20150047474A (ko) * 2012-06-14 2015-05-04 티브라 코포레이션 다중층 기판 구조물
JP6107435B2 (ja) * 2013-06-04 2017-04-05 三菱電機株式会社 半導体装置及びその製造方法
KR102171268B1 (ko) * 2014-09-30 2020-11-06 삼성전자 주식회사 하이브리드 실리콘 레이저 제조 방법
JP6956716B2 (ja) * 2015-11-13 2021-11-02 アイキューイー ピーエルシーＩＱＥ ｐｌｃ 希土類酸化物およびエピタキシャル窒化アルミニウムを用いて加工されるｒｆフィルタのための層構造
CN105428384B (zh) * 2015-12-28 2018-08-10 上海集成电路研发中心有限公司 一种图形传感器及其制造方法
WO2018004693A1 (en) * 2016-07-01 2018-01-04 Intel Corporation Substrates for integrated circuits
US11495670B2 (en) 2016-09-22 2022-11-08 Iqe Plc Integrated epitaxial metal electrodes
US10083963B2 (en) * 2016-12-21 2018-09-25 Qualcomm Incorporated Logic circuit block layouts with dual-side processing
JP7079940B2 (ja) * 2017-01-13 2022-06-03 マサチューセッツ インスティテュート オブ テクノロジー ピクセル化ディスプレイ用多層構造体を形成する方法およびピクセル化ディスプレイ用多層構造体
GB2565054A (en) * 2017-07-28 2019-02-06 Comptek Solutions Oy Heterostructure semiconductor device and manufacturing method
US10373936B2 (en) * 2017-08-22 2019-08-06 Facebook Technologies, Llc Pixel elements including light emitters of variable heights
FR3079534B1 (fr) 2018-03-28 2022-03-18 Soitec Silicon On Insulator Procede de fabrication d'une couche monocristalline de materiau gaas et substrat pour croissance par epitaxie d'une couche monocristalline de materiau gaas
CN110600362B (zh) * 2019-08-01 2022-05-20 中国科学院微电子研究所 硅基异构集成材料及其制备方法、半导体器件
US11742202B2 (en) * 2021-03-03 2023-08-29 Atomera Incorporated Methods for making radio frequency (RF) semiconductor devices including a ground plane layer having a superlattice
CN116364825A (zh) * 2023-06-01 2023-06-30 江西兆驰半导体有限公司 复合缓冲层及其制备方法、外延片及发光二极管

Family Cites Families (322)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US247722A (en) * 1881-09-27 John westinghotjse
US1037272A (en) * 1907-11-16 1912-09-03 William Godson Lindsay Bottle.
US2152315A (en) * 1936-12-07 1939-03-28 Kohn Samuel Frankfurter cooker
US3046384A (en) * 1960-05-04 1962-07-24 Taylor Winfield Corp Flash welding and trimming apparatus
US3617951A (en) 1968-11-21 1971-11-02 Western Microwave Lab Inc Broadband circulator or isolator of the strip line or microstrip type
US3670213A (en) 1969-05-24 1972-06-13 Tokyo Shibaura Electric Co Semiconductor photosensitive device with a rare earth oxide compound forming a rectifying junction
US4404265A (en) 1969-10-01 1983-09-13 Rockwell International Corporation Epitaxial composite and method of making
GB1319311A (en) 1970-06-04 1973-06-06 North American Rockwell Epitaxial composite and method of making
US3766370A (en) 1971-05-14 1973-10-16 Hewlett Packard Co Elementary floating point cordic function processor and shifter
US3802967A (en) 1971-08-27 1974-04-09 Rca Corp Iii-v compound on insulating substrate and its preparation and use
US3914137A (en) 1971-10-06 1975-10-21 Motorola Inc Method of manufacturing a light coupled monolithic circuit by selective epitaxial deposition
US3758199A (en) * 1971-11-22 1973-09-11 Sperry Rand Corp Piezoelectrically actuated light deflector
US3818451A (en) * 1972-03-15 1974-06-18 Motorola Inc Light-emitting and light-receiving logic array
US4006989A (en) 1972-10-02 1977-02-08 Raytheon Company Laser gyroscope
US3935031A (en) * 1973-05-07 1976-01-27 New England Institute, Inc. Photovoltaic cell with enhanced power output
US4084130A (en) 1974-01-18 1978-04-11 Texas Instruments Incorporated Laser for integrated optical circuits
JPS528835A (en) 1975-07-11 1977-01-24 Fujitsu Ltd Connector for fiber optics
JPS5816335B2 (ja) * 1976-01-20 1983-03-30 松下電器産業株式会社 半導体装置
JPS604962B2 (ja) * 1976-01-20 1985-02-07 松下電器産業株式会社 光導波装置
US4120588A (en) 1976-07-12 1978-10-17 Erik Chaum Multiple path configuration for a laser interferometer
JPS5413455A (en) 1977-07-01 1979-01-31 Hitachi Ltd Uniformly expanding device for tube
NL7710164A (nl) 1977-09-16 1979-03-20 Philips Nv Werkwijze ter behandeling van een eenkristal- lijn lichaam.
US4174422A (en) 1977-12-30 1979-11-13 International Business Machines Corporation Growing epitaxial films when the misfit between film and substrate is large
US4284329A (en) 1978-01-03 1981-08-18 Raytheon Company Laser gyroscope system
US4146297A (en) * 1978-01-16 1979-03-27 Bell Telephone Laboratories, Incorporated Tunable optical waveguide directional coupler filter
US4174504A (en) * 1978-01-25 1979-11-13 United Technologies Corporation Apparatus and method for cavity dumping a Q-switched laser
JPS558742A (en) 1978-06-30 1980-01-22 Matsushita Electric Works Ltd Waterproof facial beauty instrument
US4242595A (en) 1978-07-27 1980-12-30 University Of Southern California Tunnel diode load for ultra-fast low power switching circuits
US4297656A (en) 1979-03-23 1981-10-27 Harris Corporation Plural frequency oscillator employing multiple fiber-optic delay line
FR2453423A1 (fr) * 1979-04-04 1980-10-31 Quantel Sa Element optique epais a courbure variable
JPS5696834A (en) * 1979-12-28 1981-08-05 Mitsubishi Monsanto Chem Co Compound semiconductor epitaxial wafer and manufacture thereof
US4424589A (en) * 1980-04-11 1984-01-03 Coulter Systems Corporation Flat bed scanner system and method
US4452720A (en) 1980-06-04 1984-06-05 Teijin Limited Fluorescent composition having the ability to change wavelengths of light, shaped article of said composition as a light wavelength converting element and device for converting optical energy to electrical energy using said element
US4289920A (en) 1980-06-23 1981-09-15 International Business Machines Corporation Multiple bandgap solar cell on transparent substrate
DE3168688D1 (en) 1980-11-06 1985-03-14 Toshiba Kk Method for manufacturing a semiconductor device
US4442590A (en) 1980-11-17 1984-04-17 Ball Corporation Monolithic microwave integrated circuit with integral array antenna
US4392297A (en) 1980-11-20 1983-07-12 Spire Corporation Process of making thin film high efficiency solar cells
GB2096785B (en) * 1981-04-09 1984-10-10 Standard Telephones Cables Ltd Integrated optic device
JPS57177583A (en) 1981-04-14 1982-11-01 Int Standard Electric Corp Holl effect device
JPS57176785A (en) 1981-04-22 1982-10-30 Hitachi Ltd Semiconductor laser device
GB2115996B (en) 1981-11-02 1985-03-20 Kramer Kane N Portable data processing and storage system
US4439014A (en) 1981-11-13 1984-03-27 Mcdonnell Douglas Corporation Low voltage electro-optic modulator
US4626878A (en) * 1981-12-11 1986-12-02 Sanyo Electric Co., Ltd. Semiconductor optical logical device
US4525871A (en) * 1982-02-03 1985-06-25 Massachusetts Institute Of Technology High speed optoelectronic mixer
US4482422A (en) 1982-02-26 1984-11-13 Rca Corporation Method for growing a low defect monocrystalline layer on a mask
JPS58158944A (ja) 1982-03-16 1983-09-21 Futaba Corp 半導体装置
US4484332A (en) 1982-06-02 1984-11-20 The United States Of America As Represented By The Secretary Of The Air Force Multiple double heterojunction buried laser device
US4482906A (en) 1982-06-30 1984-11-13 International Business Machines Corporation Gallium aluminum arsenide integrated circuit structure using germanium
US4594000A (en) 1983-04-04 1986-06-10 Ball Corporation Method and apparatus for optically measuring distance and velocity
US4756007A (en) 1984-03-08 1988-07-05 Codex Corporation Adaptive communication rate modem
JPS6110818A (ja) 1984-06-25 1986-01-18 オムロン株式会社 電歪アクチユエ−タの駆動回路
US4629821A (en) 1984-08-16 1986-12-16 Polaroid Corporation Photovoltaic cell
JPH069334B2 (ja) 1984-09-03 1994-02-02 株式会社東芝 光・電気集積化素子
JPS61108187A (ja) * 1984-11-01 1986-05-26 Seiko Epson Corp 半導体光電子装置
US4773063A (en) 1984-11-13 1988-09-20 University Of Delaware Optical wavelength division multiplexing/demultiplexing system
US4661176A (en) 1985-02-27 1987-04-28 The United States Of America As Represented By The Secretary Of The Air Force Process for improving the quality of epitaxial silicon films grown on insulating substrates utilizing oxygen ion conductor substrates
US4748485A (en) 1985-03-21 1988-05-31 Hughes Aircraft Company Opposed dual-gate hybrid structure for three-dimensional integrated circuits
JPS61255074A (ja) 1985-05-08 1986-11-12 Mitsubishi Electric Corp 光電変換半導体装置
US4846926A (en) 1985-08-26 1989-07-11 Ford Aerospace & Communications Corporation HcCdTe epitaxially grown on crystalline support
DE3676019D1 (de) 1985-09-03 1991-01-17 Daido Steel Co Ltd Epitaktische gallium-arsenid-halbleiterscheibe und verfahren zu ihrer herstellung.
JPS6263828A (ja) 1985-09-06 1987-03-20 Yokogawa Electric Corp 振動式トランスジューサ
US4695120A (en) 1985-09-26 1987-09-22 The United States Of America As Represented By The Secretary Of The Army Optic-coupled integrated circuits
JPS62119196A (ja) 1985-11-18 1987-05-30 Univ Nagoya 化合物半導体の成長方法
US4872046A (en) 1986-01-24 1989-10-03 University Of Illinois Heterojunction semiconductor device with <001> tilt
FR2595509B1 (fr) 1986-03-07 1988-05-13 Thomson Csf Composant en materiau semiconducteur epitaxie sur un substrat a parametre de maille different et application a divers composants en semiconducteurs
JPS62216600A (ja) * 1986-03-18 1987-09-24 Oki Electric Ind Co Ltd 光−音響変換装置
US4804866A (en) * 1986-03-24 1989-02-14 Matsushita Electric Works, Ltd. Solid state relay
US4777613A (en) 1986-04-01 1988-10-11 Motorola Inc. Floating point numeric data processor
US4901133A (en) * 1986-04-02 1990-02-13 Texas Instruments Incorporated Multilayer semi-insulating film for hermetic wafer passivation and method for making same
US4774205A (en) 1986-06-13 1988-09-27 Massachusetts Institute Of Technology Monolithic integration of silicon and gallium arsenide devices
JPS633499A (ja) 1986-06-23 1988-01-08 日本電気ホームエレクトロニクス株式会社 電子部品の装着状態検出方法
JPS6319836A (ja) 1986-07-14 1988-01-27 Toshiba Corp 半導体ウエ−ハの搬送方式
US4891091A (en) 1986-07-14 1990-01-02 Gte Laboratories Incorporated Method of epitaxially growing compound semiconductor materials
US4866489A (en) 1986-07-22 1989-09-12 Matsushita Electric Industrial Co., Ltd. Semiconductor device
JPS6334994A (ja) * 1986-07-29 1988-02-15 Mitsubishi Electric Corp 光電子集積回路装置およびその製造方法
US4888202A (en) 1986-07-31 1989-12-19 Nippon Telegraph And Telephone Corporation Method of manufacturing thin compound oxide film and apparatus for manufacturing thin oxide film
JP2516604B2 (ja) 1986-10-17 1996-07-24 キヤノン株式会社 相補性ｍｏｓ集積回路装置の製造方法
US4723321A (en) * 1986-11-07 1988-02-02 American Telephone And Telegraph Company, At&T Bell Laboratories Techniques for cross-polarization cancellation in a space diversity radio system
JPH087288B2 (ja) * 1986-11-20 1996-01-29 日本電信電話株式会社 ハイブリッド光集積回路の製造方法
JPH07120835B2 (ja) * 1986-12-26 1995-12-20 松下電器産業株式会社 光集積回路
US4772929A (en) 1987-01-09 1988-09-20 Sprague Electric Company Hall sensor with integrated pole pieces
US4876208A (en) 1987-01-30 1989-10-24 Yellowstone Diagnostics Corporation Diffraction immunoassay apparatus and method
JPS63198365A (ja) * 1987-02-13 1988-08-17 Sharp Corp 半導体装置
US4868376A (en) 1987-05-15 1989-09-19 Smartcard International Inc. Intelligent portable interactive personal data system
US4815084A (en) * 1987-05-20 1989-03-21 Spectra Diode Laboratories, Inc. Semiconductor laser with integrated optical elements
US4801184A (en) * 1987-06-15 1989-01-31 Eastman Kodak Company Integrated optical read/write head and apparatus incorporating same
JPS6414949A (en) * 1987-07-08 1989-01-19 Nec Corp Semiconductor device and manufacture of the same
JPH0766922B2 (ja) 1987-07-29 1995-07-19 株式会社村田製作所 半導体装置の製造方法
GB8718552D0 (en) 1987-08-05 1987-09-09 British Railways Board Track to train communications systems
US5081062A (en) * 1987-08-27 1992-01-14 Prahalad Vasudev Monolithic integration of silicon on insulator and gallium arsenide semiconductor technologies
FI81926C (fi) * 1987-09-29 1990-12-10 Nokia Oy Ab Foerfarande foer uppbyggning av gaas-filmer pao si- och gaas-substrater.
JPH0695554B2 (ja) 1987-10-12 1994-11-24 工業技術院長 単結晶マグネシアスピネル膜の形成方法
US4885376A (en) 1987-10-13 1989-12-05 Iowa State University Research Foundation, Inc. New types of organometallic reagents and catalysts for asymmetric synthesis
JPH0239A (ja) 1987-10-20 1990-01-05 Konica Corp 高コントラストハロゲン化銀写真感光材料
US4802182A (en) * 1987-11-05 1989-01-31 Xerox Corporation Monolithic two dimensional waveguide coupled cavity laser/modulator
US4981714A (en) * 1987-12-14 1991-01-01 Sharp Kabushiki Kaisha Method of producing ferroelectric LiNb1-31 x Tax O3 0<x<1) thin film by activated evaporation
JPH01207920A (ja) 1988-02-16 1989-08-21 Oki Electric Ind Co Ltd ＩｎＰ半導体薄膜の製造方法
JP2691721B2 (ja) 1988-03-04 1997-12-17 富士通株式会社 半導体薄膜の製造方法
US4912087A (en) 1988-04-15 1990-03-27 Ford Motor Company Rapid thermal annealing of superconducting oxide precursor films on Si and SiO2 substrates
US5130269A (en) * 1988-04-27 1992-07-14 Fujitsu Limited Hetero-epitaxially grown compound semiconductor substrate and a method of growing the same
US5063166A (en) 1988-04-29 1991-11-05 Sri International Method of forming a low dislocation density semiconductor device
JPH01289108A (ja) 1988-05-17 1989-11-21 Fujitsu Ltd ヘテロエピタキシャル成長方法
US4910164A (en) * 1988-07-27 1990-03-20 Texas Instruments Incorporated Method of making planarized heterostructures using selective epitaxial growth
US5221367A (en) 1988-08-03 1993-06-22 International Business Machines, Corp. Strained defect-free epitaxial mismatched heterostructures and method of fabrication
US4889402A (en) 1988-08-31 1989-12-26 American Telephone And Telegraph Company, At&T Bell Laboratories Electro-optic polarization modulation in multi-electrode waveguides
US4963949A (en) 1988-09-30 1990-10-16 The United States Of America As Represented Of The United States Department Of Energy Substrate structures for InP-based devices
US4952420A (en) 1988-10-12 1990-08-28 Advanced Dielectric Technologies, Inc. Vapor deposition patterning method
JPH02105910A (ja) * 1988-10-14 1990-04-18 Hitachi Ltd 論理集積回路
DE68923756T2 (de) * 1988-10-28 1996-03-07 Texas Instruments Inc Abgedeckte Wärmebehandlung.
US5286985A (en) * 1988-11-04 1994-02-15 Texas Instruments Incorporated Interface circuit operable to perform level shifting between a first type of device and a second type of device
US5063081A (en) 1988-11-14 1991-11-05 I-Stat Corporation Method of manufacturing a plurality of uniform microfabricated sensing devices having an immobilized ligand receptor
US5087829A (en) * 1988-12-07 1992-02-11 Hitachi, Ltd. High speed clock distribution system
US4965649A (en) 1988-12-23 1990-10-23 Ford Aerospace Corporation Manufacture of monolithic infrared focal plane arrays
US5028563A (en) 1989-02-24 1991-07-02 Laser Photonics, Inc. Method for making low tuning rate single mode PbTe/PbEuSeTe buried heterostructure tunable diode lasers and arrays
US4999842A (en) 1989-03-01 1991-03-12 At&T Bell Laboratories Quantum well vertical cavity laser
US4990974A (en) * 1989-03-02 1991-02-05 Thunderbird Technologies, Inc. Fermi threshold field effect transistor
US5057694A (en) 1989-03-15 1991-10-15 Matsushita Electric Works, Ltd. Optoelectronic relay circuit having charging path formed by a switching transistor and a rectifying diode
US4934777A (en) 1989-03-21 1990-06-19 Pco, Inc. Cascaded recirculating transmission line without bending loss limitations
US5198269A (en) * 1989-04-24 1993-03-30 Battelle Memorial Institute Process for making sol-gel deposited ferroelectric thin films insensitive to their substrates
JPH02306680A (ja) * 1989-05-22 1990-12-20 Hikari Gijutsu Kenkyu Kaihatsu Kk 光電子集積回路装置およびその製造方法
US5067809A (en) 1989-06-09 1991-11-26 Oki Electric Industry Co., Ltd. Opto-semiconductor device and method of fabrication of the same
US5594000A (en) * 1989-06-21 1997-01-14 Astra Ab Spirofurane derivatives
FR2650704B1 (fr) 1989-08-01 1994-05-06 Thomson Csf Procede de fabrication par epitaxie de couches monocristallines de materiaux a parametres de mailles differents
US5399898A (en) * 1992-07-17 1995-03-21 Lsi Logic Corporation Multi-chip semiconductor arrangements using flip chip dies
US5055445A (en) 1989-09-25 1991-10-08 Litton Systems, Inc. Method of forming oxidic high Tc superconducting materials on substantially lattice matched monocrystalline substrates utilizing liquid phase epitaxy
US4959702A (en) 1989-10-05 1990-09-25 Motorola, Inc. Si-GaP-Si heterojunction bipolar transistor (HBT) on Si substrate
US5051790A (en) 1989-12-22 1991-09-24 David Sarnoff Research Center, Inc. Optoelectronic interconnections for integrated circuits
JPH088214B2 (ja) * 1990-01-19 1996-01-29 三菱電機株式会社 半導体装置
US5997638A (en) * 1990-03-23 1999-12-07 International Business Machines Corporation Localized lattice-mismatch-accomodation dislocation network epitaxy
US5310707A (en) 1990-03-28 1994-05-10 Superconductivity Research Laboratory International Substrate material for the preparation of oxide superconductors
FR2661040A1 (fr) 1990-04-13 1991-10-18 Thomson Csf Procede d'adaptation entre deux materiaux semiconducteurs cristallises, et dispositif semiconducteur.
US5358925A (en) 1990-04-18 1994-10-25 Board Of Trustees Of The Leland Stanford Junior University Silicon substrate having YSZ epitaxial barrier layer and an epitaxial superconducting layer
US5164359A (en) * 1990-04-20 1992-11-17 Eaton Corporation Monolithic integrated circuit having compound semiconductor layer epitaxially grown on ceramic substrate
US5018816A (en) 1990-06-11 1991-05-28 Amp Incorporated Optical delay switch and variable delay system
US5188976A (en) * 1990-07-13 1993-02-23 Hitachi, Ltd. Manufacturing method of non-volatile semiconductor memory device
US5608046A (en) * 1990-07-27 1997-03-04 Isis Pharmaceuticals, Inc. Conjugated 4'-desmethyl nucleoside analog compounds
GB2250751B (en) * 1990-08-24 1995-04-12 Kawasaki Heavy Ind Ltd Process for the production of dielectric thin films
DE4027024A1 (de) * 1990-08-27 1992-03-05 Standard Elektrik Lorenz Ag Faserkreisel
US5064781A (en) * 1990-08-31 1991-11-12 Motorola, Inc. Method of fabricating integrated silicon and non-silicon semiconductor devices
US5281834A (en) * 1990-08-31 1994-01-25 Motorola, Inc. Non-silicon and silicon bonded structure and method of manufacture
DE4029060C2 (de) 1990-09-13 1994-01-13 Forschungszentrum Juelich Gmbh Verfahren zur Herstellung von Bauteilen für elektronische, elektrooptische und optische Bauelemente
US5060031A (en) 1990-09-18 1991-10-22 Motorola, Inc Complementary heterojunction field effect transistor with an anisotype N+ ga-channel devices
JP3028840B2 (ja) * 1990-09-19 2000-04-04 株式会社日立製作所 バイポーラトランジスタとｍｏｓトランジスタの複合回路、及びそれを用いた半導体集積回路装置
FR2670050B1 (fr) * 1990-11-09 1997-03-14 Thomson Csf Detecteur optoelectronique a semiconducteurs.
US5880452A (en) * 1990-11-15 1999-03-09 Geo Labs, Inc. Laser based PCMCIA data collection system with automatic triggering for portable applications and method of use
US5418216A (en) 1990-11-30 1995-05-23 Fork; David K. Superconducting thin films on epitaxial magnesium oxide grown on silicon
US5387811A (en) * 1991-01-25 1995-02-07 Nec Corporation Composite semiconductor device with a particular bipolar structure
US5166761A (en) * 1991-04-01 1992-11-24 Midwest Research Institute Tunnel junction multiple wavelength light-emitting diodes
KR940005454B1 (ko) * 1991-04-03 1994-06-18 삼성전자 주식회사 화합물반도체장치
US5482003A (en) 1991-04-10 1996-01-09 Martin Marietta Energy Systems, Inc. Process for depositing epitaxial alkaline earth oxide onto a substrate and structures prepared with the process
US5225031A (en) 1991-04-10 1993-07-06 Martin Marietta Energy Systems, Inc. Process for depositing an oxide epitaxially onto a silicon substrate and structures prepared with the process
SE468267B (sv) * 1991-04-10 1992-11-30 Ericsson Telefon Ab L M Terminal foer ett frekvensdelat, optiskt kommunikationssystem
US5221413A (en) 1991-04-24 1993-06-22 At&T Bell Laboratories Method for making low defect density semiconductor heterostructure and devices made thereby
US5185589A (en) * 1991-05-17 1993-02-09 Westinghouse Electric Corp. Microwave film bulk acoustic resonator and manifolded filter bank
US5194397A (en) * 1991-06-05 1993-03-16 International Business Machines Corporation Method for controlling interfacial oxide at a polycrystalline/monocrystalline silicon interface
JPH07187892A (ja) * 1991-06-28 1995-07-25 Internatl Business Mach Corp <Ibm> シリコン及びその形成方法
EP0584410A1 (en) * 1991-07-05 1994-03-02 Conductus, Inc. Superconducting electronic structures and methods of preparing same
JP3130575B2 (ja) * 1991-07-25 2001-01-31 日本電気株式会社 マイクロ波ミリ波送受信モジュール
JPH0548072A (ja) 1991-08-12 1993-02-26 Nippon Telegr & Teleph Corp <Ntt> 半導体素子
US5238894A (en) * 1991-09-20 1993-08-24 Air Products And Chemcials, Inc. Hydroxyl group-containing amine-boron adducts as reduced odor catalyst compositions for the production of polyurethanes
US5283462A (en) * 1991-11-04 1994-02-01 Motorola, Inc. Integrated distributed inductive-capacitive network
US5397428A (en) * 1991-12-20 1995-03-14 The University Of North Carolina At Chapel Hill Nucleation enhancement for chemical vapor deposition of diamond
JP3250673B2 (ja) * 1992-01-31 2002-01-28 キヤノン株式会社 半導体素子基体とその作製方法
JP2610076B2 (ja) 1992-02-28 1997-05-14 松下電器産業株式会社 ハイブリッド集積回路とその製造方法
US5270298A (en) 1992-03-05 1993-12-14 Bell Communications Research, Inc. Cubic metal oxide thin film epitaxially grown on silicon
US5155658A (en) 1992-03-05 1992-10-13 Bell Communications Research, Inc. Crystallographically aligned ferroelectric films usable in memories and method of crystallographically aligning perovskite films
WO1993022140A1 (en) * 1992-04-23 1993-11-11 Seiko Epson Corporation Liquid jet head and production thereof
US5238877A (en) * 1992-04-30 1993-08-24 The United States Of America As Represented By The Secretary Of The Navy Conformal method of fabricating an optical waveguide on a semiconductor substrate
US5326721A (en) 1992-05-01 1994-07-05 Texas Instruments Incorporated Method of fabricating high-dielectric constant oxides on semiconductors using a GE buffer layer
EP0568064B1 (en) 1992-05-01 1999-07-14 Texas Instruments Incorporated Pb/Bi-containing high-dielectric constant oxides using a non-Pb/Bi-containing perovskite as a buffer layer
US5365477A (en) * 1992-06-16 1994-11-15 The United States Of America As Represented By The Secretary Of The Navy Dynamic random access memory device
EP0607435B1 (en) 1992-08-07 1999-11-03 Asahi Kasei Kogyo Kabushiki Kaisha Nitride based semiconductor device and manufacture thereof
AU5128093A (en) * 1992-09-14 1994-04-12 Conductus, Inc. Improved barrier layers for oxide superconductor devices and circuits
US5514484A (en) 1992-11-05 1996-05-07 Fuji Xerox Co., Ltd. Oriented ferroelectric thin film
JPH06151872A (ja) * 1992-11-09 1994-05-31 Mitsubishi Kasei Corp Ｆｅｔ素子
DE69331538T2 (de) 1992-12-01 2002-08-29 Matsushita Electric Ind Co Ltd Verfahren zur Herstellung einer elektrischen Dünnschicht
US5248564A (en) 1992-12-09 1993-09-28 Bell Communications Research, Inc. C-axis perovskite thin films grown on silicon dioxide
US5347157A (en) 1992-12-17 1994-09-13 Eastman Kodak Company Multilayer structure having a (111)-oriented buffer layer
JP3047656B2 (ja) * 1993-01-12 2000-05-29 株式会社村田製作所 ＩｎＳｂ薄膜の製造方法
KR100293596B1 (ko) * 1993-01-27 2001-09-17 가나이 쓰도무 Lsi내클럭분배회로
JP3248636B2 (ja) 1993-02-03 2002-01-21 日本電信電話株式会社 複合半導体回路装置の作製方法
US5642371A (en) * 1993-03-12 1997-06-24 Kabushiki Kaisha Toshiba Optical transmission apparatus
US5293050A (en) * 1993-03-25 1994-03-08 International Business Machines Corporation Semiconductor quantum dot light emitting/detecting devices
JP3425185B2 (ja) 1993-03-26 2003-07-07 日本オプネクスト株式会社 半導体素子
US5315128A (en) * 1993-04-30 1994-05-24 At&T Bell Laboratories Photodetector with a resonant cavity
JPH06327862A (ja) 1993-05-19 1994-11-29 Brother Ind Ltd 自動制御ミシンにおける故障箇所検出装置
US5456205A (en) 1993-06-01 1995-10-10 Midwest Research Institute System for monitoring the growth of crystalline films on stationary substrates
US5480829A (en) * 1993-06-25 1996-01-02 Motorola, Inc. Method of making a III-V complementary heterostructure device with compatible non-gold ohmic contacts
US5572040A (en) * 1993-07-12 1996-11-05 Peregrine Semiconductor Corporation High-frequency wireless communication system on a single ultrathin silicon on sapphire chip
US5394489A (en) * 1993-07-27 1995-02-28 At&T Corp. Wavelength division multiplexed optical communication transmitters
US5450812A (en) 1993-07-30 1995-09-19 Martin Marietta Energy Systems, Inc. Process for growing a film epitaxially upon an oxide surface and structures formed with the process
JP3644980B2 (ja) * 1993-09-06 2005-05-11 株式会社ルネサステクノロジ 半導体装置の製造方法
EP0685113B1 (en) * 1993-12-20 1999-11-03 General Electric Company Method of repairing a conductive line of a thin film imager or display device and structure produced thereby
JP3395318B2 (ja) * 1994-01-07 2003-04-14 住友化学工業株式会社 ３−５族化合物半導体結晶の成長方法
US6469357B1 (en) 1994-03-23 2002-10-22 Agere Systems Guardian Corp. Article comprising an oxide layer on a GaAs or GaN-based semiconductor body
US5481102A (en) * 1994-03-31 1996-01-02 Hazelrigg, Jr.; George A. Micromechanical/microelectromechanical identification devices and methods of fabrication and encoding thereof
US5478653A (en) 1994-04-04 1995-12-26 Guenzer; Charles S. Bismuth titanate as a template layer for growth of crystallographically oriented silicon
US5883564A (en) * 1994-04-18 1999-03-16 General Motors Corporation Magnetic field sensor having high mobility thin indium antimonide active layer on thin aluminum indium antimonide buffer layer
US5436181A (en) * 1994-04-18 1995-07-25 Texas Instruments Incorporated Method of self aligning an emitter contact in a heterojunction bipolar transistor
US5491461A (en) * 1994-05-09 1996-02-13 General Motors Corporation Magnetic field sensor on elemental semiconductor substrate with electric field reduction means
JP2643833B2 (ja) * 1994-05-30 1997-08-20 日本電気株式会社 半導体記憶装置及びその製造方法
US5828080A (en) 1994-08-17 1998-10-27 Tdk Corporation Oxide thin film, electronic device substrate and electronic device
US5873977A (en) * 1994-09-02 1999-02-23 Sharp Kabushiki Kaisha Dry etching of layer structure oxides
US5754714A (en) * 1994-09-17 1998-05-19 Kabushiki Kaisha Toshiba Semiconductor optical waveguide device, optical control type optical switch, and wavelength conversion device
US5635741A (en) 1994-09-30 1997-06-03 Texas Instruments Incorporated Barium strontium titanate (BST) thin films by erbium donor doping
US5486406A (en) * 1994-11-07 1996-01-23 Motorola Green-emitting organometallic complexes for use in light emitting devices
US5677551A (en) * 1994-11-15 1997-10-14 Fujitsu Limited Semiconductor optical device and an optical processing system that uses such a semiconductor optical system
JPH09139480A (ja) * 1995-01-27 1997-05-27 Toshiba Corp 薄膜キャパシタおよびこれを用いた半導体記憶装置
US5563428A (en) * 1995-01-30 1996-10-08 Ek; Bruce A. Layered structure of a substrate, a dielectric layer and a single crystal layer
US5574744A (en) * 1995-02-03 1996-11-12 Motorola Optical coupler
US5610744A (en) * 1995-02-16 1997-03-11 Board Of Trustees Of The University Of Illinois Optical communications and interconnection networks having opto-electronic switches and direct optical routers
WO1996029725A1 (en) * 1995-03-21 1996-09-26 Northern Telecom Limited Ferroelectric dielectric for integrated circuit applications at microwave frequencies
US5670798A (en) 1995-03-29 1997-09-23 North Carolina State University Integrated heterostructures of Group III-V nitride semiconductor materials including epitaxial ohmic contact non-nitride buffer layer and methods of fabricating same
JP3557011B2 (ja) * 1995-03-30 2004-08-25 株式会社東芝 半導体発光素子、及びその製造方法
US5919522A (en) * 1995-03-31 1999-07-06 Advanced Technology Materials, Inc. Growth of BaSrTiO3 using polyamine-based precursors
EP0736915A1 (en) * 1995-04-03 1996-10-09 Seiko Epson Corporation Piezoelectric thin film, method for producing the same, and ink jet recording head using the thin film
US5606184A (en) * 1995-05-04 1997-02-25 Motorola, Inc. Heterostructure field effect device having refractory ohmic contact directly on channel layer and method for making
US6151240A (en) * 1995-06-01 2000-11-21 Sony Corporation Ferroelectric nonvolatile memory and oxide multi-layered structure
US5614739A (en) * 1995-06-02 1997-03-25 Motorola HIGFET and method
KR100189966B1 (ko) 1995-06-13 1999-06-01 윤종용 소이 구조의 모스 트랜지스터 및 그 제조방법
US5753300A (en) * 1995-06-19 1998-05-19 Northwestern University Oriented niobate ferroelectric thin films for electrical and optical devices and method of making such films
KR100193219B1 (ko) * 1995-07-06 1999-06-15 박원훈 수동형 편광변환기
JP3310881B2 (ja) * 1995-08-04 2002-08-05 ティーディーケイ株式会社 積層薄膜、電子デバイス用基板、電子デバイスおよび積層薄膜の製造方法
US5753934A (en) 1995-08-04 1998-05-19 Tok Corporation Multilayer thin film, substrate for electronic device, electronic device, and preparation of multilayer oxide thin film
US5760740A (en) * 1995-08-08 1998-06-02 Lucent Technologies, Inc. Apparatus and method for electronic polarization correction
JP3137880B2 (ja) * 1995-08-25 2001-02-26 ティーディーケイ株式会社 強誘電体薄膜、電子デバイスおよび強誘電体薄膜の製造方法
JPH0964477A (ja) * 1995-08-25 1997-03-07 Toshiba Corp 半導体発光素子及びその製造方法
JPH09113767A (ja) * 1995-09-29 1997-05-02 Motorola Inc 光伝送構造を整合するための電子部品
US6022963A (en) * 1995-12-15 2000-02-08 Affymetrix, Inc. Synthesis of oligonucleotide arrays using photocleavable protecting groups
KR100199095B1 (ko) * 1995-12-27 1999-06-15 구본준 반도체 메모리 셀의 캐패시터 구조 및 그 제조방법
US5861966A (en) * 1995-12-27 1999-01-19 Nynex Science & Technology, Inc. Broad band optical fiber telecommunications network
US5729394A (en) * 1996-01-24 1998-03-17 Hewlett-Packard Company Multi-direction optical data port
FR2744578B1 (fr) 1996-02-06 1998-04-30 Motorola Semiconducteurs Amlificateur hautes frequences
TW410272B (en) * 1996-05-07 2000-11-01 Thermoscan Lnc Enhanced protective lens cover
US5729641A (en) * 1996-05-30 1998-03-17 Sdl, Inc. Optical device employing edge-coupled waveguide geometry
US5733641A (en) 1996-05-31 1998-03-31 Xerox Corporation Buffered substrate for semiconductor devices
SE518132C2 (sv) * 1996-06-07 2002-08-27 Ericsson Telefon Ab L M Metod och anordning för synkronisering av kombinerade mottagare och sändare i ett cellulärt system
US6039803A (en) * 1996-06-28 2000-03-21 Massachusetts Institute Of Technology Utilization of miscut substrates to improve relaxed graded silicon-germanium and germanium layers on silicon
US5863326A (en) * 1996-07-03 1999-01-26 Cermet, Inc. Pressurized skull crucible for crystal growth using the Czochralski technique
US5858814A (en) * 1996-07-17 1999-01-12 Lucent Technologies Inc. Hybrid chip and method therefor
US5830270A (en) 1996-08-05 1998-11-03 Lockheed Martin Energy Systems, Inc. CaTiO3 Interfacial template structure on semiconductor-based material and the growth of electroceramic thin-films in the perovskite class
US6023082A (en) * 1996-08-05 2000-02-08 Lockheed Martin Energy Research Corporation Strain-based control of crystal anisotropy for perovskite oxides on semiconductor-based material
US5734672A (en) * 1996-08-06 1998-03-31 Cutting Edge Optronics, Inc. Smart laser diode array assembly and operating method using same
WO1998007167A2 (en) * 1996-08-12 1998-02-19 Energenius, Inc. Semiconductor supercapacitor system, method for making same and articles produced therefrom
US5985404A (en) * 1996-08-28 1999-11-16 Tdk Corporation Recording medium, method of making, and information processing apparatus
US5767543A (en) * 1996-09-16 1998-06-16 Motorola, Inc. Ferroelectric semiconductor device having a layered ferroelectric structure
EP1199173B1 (en) * 1996-10-29 2009-04-29 Panasonic Corporation Ink jet recording apparatus and its manufacturing method
US5725641A (en) * 1996-10-30 1998-03-10 Macleod; Cheryl A. Lightfast inks for ink-jet printing
US5719417A (en) * 1996-11-27 1998-02-17 Advanced Technology Materials, Inc. Ferroelectric integrated circuit structure
US5912068A (en) 1996-12-05 1999-06-15 The Regents Of The University Of California Epitaxial oxides on amorphous SiO2 on single crystal silicon
US5741724A (en) 1996-12-27 1998-04-21 Motorola Method of growing gallium nitride on a spinel substrate
GB2321114B (en) * 1997-01-10 2001-02-21 Lasor Ltd An optical modulator
US5864543A (en) * 1997-02-24 1999-01-26 At&T Wireless Services, Inc. Transmit/receive compensation in a time division duplex system
US5952695A (en) 1997-03-05 1999-09-14 International Business Machines Corporation Silicon-on-insulator and CMOS-on-SOI double film structures
US6022671A (en) * 1997-03-11 2000-02-08 Lightwave Microsystems Corporation Method of making optical interconnects with hybrid construction
US5872493A (en) * 1997-03-13 1999-02-16 Nokia Mobile Phones, Ltd. Bulk acoustic wave (BAW) filter having a top portion that includes a protective acoustic mirror
JPH10265948A (ja) * 1997-03-25 1998-10-06 Rohm Co Ltd 半導体装置用基板およびその製法
US5906951A (en) * 1997-04-30 1999-05-25 International Business Machines Corporation Strained Si/SiGe layers on insulator
US5857049A (en) * 1997-05-05 1999-01-05 Lucent Technologies, Inc., Precision alignment of optoelectronic devices
EP1016129B2 (en) 1997-06-24 2009-06-10 Massachusetts Institute Of Technology Controlling threading dislocation densities using graded layers and planarization
US5869845A (en) * 1997-06-26 1999-02-09 Texas Instruments Incorporated Resonant tunneling memory
JP3813740B2 (ja) 1997-07-11 2006-08-23 Ｔｄｋ株式会社 電子デバイス用基板
US6013553A (en) * 1997-07-24 2000-01-11 Texas Instruments Incorporated Zirconium and/or hafnium oxynitride gate dielectric
US5940691A (en) 1997-08-20 1999-08-17 Micron Technology, Inc. Methods of forming SOI insulator layers and methods of forming transistor devices
US6002375A (en) 1997-09-02 1999-12-14 Motorola, Inc. Multi-substrate radio-frequency circuit
WO1999014804A1 (en) 1997-09-16 1999-03-25 Massachusetts Institute Of Technology CO-PLANAR Si AND Ge COMPOSITE SUBSTRATE AND METHOD OF PRODUCING SAME
US6204525B1 (en) * 1997-09-22 2001-03-20 Murata Manufacturing Co., Ltd. Ferroelectric thin film device and method of producing the same
US6184144B1 (en) * 1997-10-10 2001-02-06 Cornell Research Foundation, Inc. Methods for growing defect-free heteroepitaxial layers
US6233435B1 (en) * 1997-10-14 2001-05-15 Telecommunications Equipment Corporation Multi-function interactive communications system with circularly/elliptically polarized signal transmission and reception
US6181920B1 (en) * 1997-10-20 2001-01-30 Ericsson Inc. Transmitter that selectively polarizes a radio wave
JP3521711B2 (ja) 1997-10-22 2004-04-19 松下電器産業株式会社 カラオケ再生装置
JPH11123868A (ja) 1997-10-24 1999-05-11 Mitsubishi Kagaku Polyester Film Kk 白色ポリエステル被記録媒体
JP4002643B2 (ja) * 1997-11-12 2007-11-07 昭和電工株式会社 単結晶基板とその上に成長させた窒化ガリウム系化合物半導体結晶とから構成されるエピタキシャルウェハ
US6197503B1 (en) * 1997-11-26 2001-03-06 Ut-Battelle, Llc Integrated circuit biochip microsystem containing lens
JP3092659B2 (ja) * 1997-12-10 2000-09-25 日本電気株式会社 薄膜キャパシタ及びその製造方法
US6020222A (en) 1997-12-16 2000-02-01 Advanced Micro Devices, Inc. Silicon oxide insulator (SOI) semiconductor having selectively linked body
US6110840A (en) * 1998-02-17 2000-08-29 Motorola, Inc. Method of passivating the surface of a Si substrate
GB2334594A (en) * 1998-02-20 1999-08-25 Fujitsu Telecommunications Eur Arrayed waveguide grating device
US6011646A (en) * 1998-02-20 2000-01-04 The Regents Of The Unviersity Of California Method to adjust multilayer film stress induced deformation of optics
JPH11274467A (ja) * 1998-03-26 1999-10-08 Murata Mfg Co Ltd 光電子集積回路素子
US6051874A (en) * 1998-04-01 2000-04-18 Citizen Watch Co., Ltd. Diode formed in a surface silicon layer on an SOI substrate
US6055179A (en) 1998-05-19 2000-04-25 Canon Kk Memory device utilizing giant magnetoresistance effect
US6064078A (en) 1998-05-22 2000-05-16 Xerox Corporation Formation of group III-V nitride films on sapphire substrates with reduced dislocation densities
EP0961371B1 (en) * 1998-05-25 2001-09-12 Alcatel Optoelectronic module containing at least one optoelectronic component and temperature stabilising method
US6888175B1 (en) 1998-05-29 2005-05-03 Massachusetts Institute Of Technology Compound semiconductor structure with lattice and polarity matched heteroepitaxial layers
FI108583B (fi) * 1998-06-02 2002-02-15 Nokia Corp Resonaattorirakenteita
US6113690A (en) 1998-06-08 2000-09-05 Motorola, Inc. Method of preparing crystalline alkaline earth metal oxides on a Si substrate
US6338756B2 (en) * 1998-06-30 2002-01-15 Seh America, Inc. In-situ post epitaxial treatment process
KR20000003975A (ko) 1998-06-30 2000-01-25 김영환 필드 산화막을 구비한 본딩형 실리콘 이중막 웨이퍼 제조방법
JP2000022128A (ja) * 1998-07-06 2000-01-21 Murata Mfg Co Ltd 半導体発光素子、および光電子集積回路素子
JP3450713B2 (ja) * 1998-07-21 2003-09-29 富士通カンタムデバイス株式会社 半導体装置およびその製造方法、マイクロストリップ線路の製造方法
US6103008A (en) 1998-07-30 2000-08-15 Ut-Battelle, Llc Silicon-integrated thin-film structure for electro-optic applications
US6022410A (en) * 1998-09-01 2000-02-08 Motorola, Inc. Alkaline-earth metal silicides on silicon
US6191011B1 (en) * 1998-09-28 2001-02-20 Ag Associates (Israel) Ltd. Selective hemispherical grain silicon deposition
TW399309B (en) * 1998-09-30 2000-07-21 World Wiser Electronics Inc Cavity-down package structure with thermal via
US6343171B1 (en) * 1998-10-09 2002-01-29 Fujitsu Limited Systems based on opto-electronic substrates with electrical and optical interconnections and methods for making
US6232806B1 (en) * 1998-10-21 2001-05-15 International Business Machines Corporation Multiple-mode clock distribution apparatus and method with adaptive skew compensation
US6355939B1 (en) 1998-11-03 2002-03-12 Lockheed Martin Corporation Multi-band infrared photodetector
US6173474B1 (en) 1999-01-08 2001-01-16 Fantom Technologies Inc. Construction of a vacuum cleaner head
US6180486B1 (en) 1999-02-16 2001-01-30 International Business Machines Corporation Process of fabricating planar and densely patterned silicon-on-insulator structure
JP2000278085A (ja) * 1999-03-24 2000-10-06 Yamaha Corp 弾性表面波素子
JP2001138529A (ja) * 1999-03-25 2001-05-22 Seiko Epson Corp 圧電体の製造方法
US6143072A (en) 1999-04-06 2000-11-07 Ut-Battelle, Llc Generic process for preparing a crystalline oxide upon a group IV semiconductor substrate
US6326667B1 (en) * 1999-09-09 2001-12-04 Kabushiki Kaisha Toshiba Semiconductor devices and methods for producing semiconductor devices
US6329277B1 (en) * 1999-10-14 2001-12-11 Advanced Micro Devices, Inc. Method of forming cobalt silicide
US6340788B1 (en) * 1999-12-02 2002-01-22 Hughes Electronics Corporation Multijunction photovoltaic cells and panels using a silicon or silicon-germanium active substrate cell for space and terrestrial applications
US6362558B1 (en) * 1999-12-24 2002-03-26 Kansai Research Institute Piezoelectric element, process for producing the same and ink jet recording head
US6445724B2 (en) * 2000-02-23 2002-09-03 Sarnoff Corporation Master oscillator vertical emission laser
KR100430751B1 (ko) * 2000-02-23 2004-05-10 주식회사 세라콤 페로브스카이트형 구조 산화물의 단결정 성장 방법
US6348373B1 (en) * 2000-03-29 2002-02-19 Sharp Laboratories Of America, Inc. Method for improving electrical properties of high dielectric constant films
US6415140B1 (en) * 2000-04-28 2002-07-02 Bae Systems Aerospace Inc. Null elimination in a space diversity antenna system
US20020008234A1 (en) * 2000-06-28 2002-01-24 Motorola, Inc. Mixed-signal semiconductor structure, device including the structure, and methods of forming the device and the structure
US20020030246A1 (en) * 2000-06-28 2002-03-14 Motorola, Inc. Structure and method for fabricating semiconductor structures and devices not lattice matched to the substrate
JP2002023123A (ja) * 2000-07-11 2002-01-23 Fujitsu Ltd 非主要光を導波する光導波路を備える光回路
US6661940B2 (en) * 2000-07-21 2003-12-09 Finisar Corporation Apparatus and method for rebroadcasting signals in an optical backplane bus system
ATE346410T1 (de) * 2000-08-04 2006-12-15 Amberwave Systems Corp Siliziumwafer mit monolithischen optoelektronischen komponenten
US6501121B1 (en) * 2000-11-15 2002-12-31 Motorola, Inc. Semiconductor structure
KR100360413B1 (ko) * 2000-12-19 2002-11-13 삼성전자 주식회사 2단계 열처리에 의한 반도체 메모리 소자의 커패시터 제조방법
US6524651B2 (en) * 2001-01-26 2003-02-25 Battelle Memorial Institute Oxidized film structure and method of making epitaxial metal oxide structure
US6528374B2 (en) * 2001-02-05 2003-03-04 International Business Machines Corporation Method for forming dielectric stack without interfacial layer
US6498358B1 (en) * 2001-07-20 2002-12-24 Motorola, Inc. Structure and method for fabricating an electro-optic system having an electrochromic diffraction grating
US6589887B1 (en) * 2001-10-11 2003-07-08 Novellus Systems, Inc. Forming metal-derived layers by simultaneous deposition and evaporation of metal

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004506336A (ja) * 2000-08-04 2004-02-26 アンバーウェーブ　システムズ　コーポレイション モノリシックｏｅｉｃ用埋め込み光電子材料を備えたシリコンウエハ
US9312436B2 (en) 2011-05-16 2016-04-12 Kabushiki Kaisha Toshiba Nitride semiconductor device, nitride semiconductor wafer, and method for manufacturing nitride semiconductor layer

Also Published As

Publication number Publication date
US20020074624A1 (en) 2002-06-20
US20040149203A1 (en) 2004-08-05
WO2001059822A1 (en) 2001-08-16
AU2001234972A1 (en) 2001-08-20
AU2001236820A1 (en) 2001-08-20
TW494450B (en) 2002-07-11
AU2001234973A1 (en) 2001-08-20
CN1416590A (zh) 2003-05-07
KR20020091089A (ko) 2002-12-05
US20040149202A1 (en) 2004-08-05
US20040150003A1 (en) 2004-08-05
CA2400513A1 (en) 2001-08-16
JP2003523080A (ja) 2003-07-29
TWI235491B (en) 2005-07-01
WO2001059836A1 (en) 2001-08-16
AU2001234999A1 (en) 2001-08-20
US20020047143A1 (en) 2002-04-25
EP1258031A1 (en) 2002-11-20
TWI301292B (en) 2008-09-21
JP2003523078A (ja) 2003-07-29
WO2001059837A1 (en) 2001-08-16
US20020047123A1 (en) 2002-04-25
TW497152B (en) 2002-08-01
TW487969B (en) 2002-05-21
US20040232525A1 (en) 2004-11-25
WO2001059814A3 (en) 2002-04-18
KR20020077678A (ko) 2002-10-12
JP2003523084A (ja) 2003-07-29
CN1261978C (zh) 2006-06-28
CN1398423A (zh) 2003-02-19
WO2001059835A1 (en) 2001-08-16
JP2003523083A (ja) 2003-07-29
AU2001238137A1 (en) 2001-08-20
WO2001059820A1 (en) 2001-08-16
CN1398430A (zh) 2003-02-19
EP1258038A1 (en) 2002-11-20
CN1398429A (zh) 2003-02-19
AU2001236895A1 (en) 2001-08-20
US7067856B2 (en) 2006-06-27
WO2001059821A8 (en) 2001-11-15
TW483050B (en) 2002-04-11
EP1258027A2 (en) 2002-11-20
KR100695662B1 (ko) 2007-03-19
AU2001234993A1 (en) 2001-08-20
KR20020086514A (ko) 2002-11-18
WO2001059821A1 (en) 2001-08-16
US6392257B1 (en) 2002-05-21
EP1258039A1 (en) 2002-11-20
CA2399394A1 (en) 2001-08-16
CN1222032C (zh) 2005-10-05
KR20020077907A (ko) 2002-10-14
EP1258030A1 (en) 2002-11-20
US20040150076A1 (en) 2004-08-05
WO2001059814A2 (en) 2001-08-16
WO2001059820A8 (en) 2001-11-15
CN1416591A (zh) 2003-05-07
KR20020075403A (ko) 2002-10-04

Similar Documents

Publication Publication Date Title
JP2003523081A (ja) 半導体構造体の製造方法
US20020008234A1 (en) Mixed-signal semiconductor structure, device including the structure, and methods of forming the device and the structure
WO2002001648A1 (en) Semiconductor structure, device, circuit, and process
US20020195599A1 (en) Low-defect semiconductor structure, device including the structure and method for fabricating structure and device
US20030027409A1 (en) Germanium semiconductor structure, integrated circuit, and process for fabricating the same
US20030020121A1 (en) Semiconductor structure for monolithic switch matrix and method of manufacturing
US20030034545A1 (en) Structure and method for fabricating semiconductor structures with switched capacitor circuits
US20030038299A1 (en) Semiconductor structure including a compliant substrate having a decoupling layer, device including the compliant substrate, and method to form the structure and device
US20020167070A1 (en) Hybrid semiconductor structure and device
US20030020070A1 (en) Semiconductor structure for isolating high frequency circuitry and method for fabricating
WO2002003420A2 (en) Integrated circuit radio architectures

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050519

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080208

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20080520