JPH0695554B2 - 単結晶マグネシアスピネル膜の形成方法 - Google Patents

単結晶マグネシアスピネル膜の形成方法

Info

Publication number
JPH0695554B2
JPH0695554B2 JP62254615A JP25461587A JPH0695554B2 JP H0695554 B2 JPH0695554 B2 JP H0695554B2 JP 62254615 A JP62254615 A JP 62254615A JP 25461587 A JP25461587 A JP 25461587A JP H0695554 B2 JPH0695554 B2 JP H0695554B2
Authority
JP
Japan
Prior art keywords
single crystal
film
magnesia spinel
composition ratio
crystal magnesia
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62254615A
Other languages
English (en)
Other versions
JPH0198242A (ja
Inventor
恭典 井上
寛 花房
Original Assignee
工業技術院長
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 工業技術院長 filed Critical 工業技術院長
Priority to JP62254615A priority Critical patent/JPH0695554B2/ja
Priority to US07/254,430 priority patent/US4882300A/en
Publication of JPH0198242A publication Critical patent/JPH0198242A/ja
Publication of JPH0695554B2 publication Critical patent/JPH0695554B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02194—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing more than one metal element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S117/00—Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
    • Y10S117/90—Apparatus characterized by composition or treatment thereof, e.g. surface finish, surface coating
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/041—Doping control in crystal growth
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/118—Oxide films
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/15—Silicon on sapphire SOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、単結晶シリコン基板上に、気相エピタキシ
ヤル成長法により単結晶マグネシアスピネル膜を形成す
る単結晶マグネシアスピネル膜の形成方法に関する。
〔従来の技術〕
一般に、単結晶シリコン基板上に単結晶マグネシアスピ
ネル膜等の単結晶絶縁膜を形成し、さらにその上に単結
晶シリコン膜を形成したSOI〔si-licon on insulator〕
膜は、集積回路の高集積化，高速化，消費電力の低減化
を図るための素子材料として注目されている。
ところで、マグネシアスピネルの化学式はMgO・Al2O3で
あり、酸素〔Ｏ〕を考慮しない場合のマグネシウム〔M
g〕の組成比Ｒは、 となり、このようにMgの組成比Ｒが化学量論的組成比で
あるマグネシアスピネルはシリコン〔Si〕との格子定数
の不整合が最も小さく、熱的な安定性に優れているた
め、SOIにおける単結晶絶縁膜に適用されている。
そして、ほぼ化学量論的組成比を有する単結晶マグネシ
アスピネル膜を用いたSOI技術として、たとえば電子通
信学会技術研究報告,ED86−65,21〜26頁の「Si/MgO・Al
2O3/Si構造のSOI成長技術」（井原賢）に記載された例
であり、これによると、Si基板上に化学量論的組成比の
厚さ約4000ÅのMgO・Al2O3膜をエピタキシヤル成長させ
たのち、ウエツトN2ガス雰囲気中1200℃で熱処理を行な
い、Si基板のMgO・Al2O3膜との界面を酸化してSiO2層を
形成しその後MgO・Al2O3膜上に厚さ約3000Åの単結晶Si
膜をエピタキシヤル成長させ、この単結晶Si膜をキヤリ
ア濃度ｎ＝１×1017cm-3にドープした結果、ホール電子
移動度は500cm2/V・secとなることが報告されている。
さらに、前記単結晶Si膜に、W/L＝1130/10μｍのリング
型パターンを用いて、ｎ−MOSFETを形成したときのドレ
インリーク電流IDは、ID＝10-11A/μｍとなることが報
告されている。
〔発明が解決しようとする問題点〕
ところが、前記した如く、化学量論的組成比を有するMg
O・Al2O3を用いたSOI膜の場合、前記した文献に記載さ
れているように、MOSFETのドレインリーク電流が、上層
の単結晶Si膜の成長初期におけるSiとMgO・Al2O3との反
応により,Si膜中に取り込まれるMg,Al原子濃度に依存す
るため、十分低いドレインリーク電流値を得ることがで
きず、同様にホール電子移動度についても、レーザ再結
晶化法により作製したSOI膜の場合よりも劣り、従来の
ように、単結晶Si基板上にほぼ化学量論的組成比に維持
された単結晶MgO・Al2O3膜をエピタキシヤル成長させ，
さらに上層に単結晶Si膜をエピタキシヤル成長させたSO
I膜では、得られるデバイスの特性の大幅な向上を図る
ことはできないという問題点がある。
そこで、この発明では、良好な品質のSOI膜を得られる
ようにすることを技術的課題とする。
〔問題点を解決するための手段〕
この発明は、前記の点に留意してなされたものであり、
実施例に対応する第１図に示すように、単結晶シリコン
基板（11）上に、気相エピタキシヤル成長法により単結
晶マグネシアスピネル膜（18）を形成する単結晶マグネ
シアスピネル膜の形成方法において、この発明では、前
記基板（11）上に，マグネシウムの組成比がほぼ化学量
論的組成比に維持された第１の単結晶マグネシアスピネ
ル層（16）を気相エピタキシヤル成長させる工程と、 前記第１の単結晶マグネシアスピネル層（16）上に，上
方向にマグネシウムの組成比が化学量論的組成比から徐
々に減少した第２の単結晶マグネシアスピネル層（17）
を気相エピタキシヤル成長させる工程とからなり、 前記単結晶マグネシアスピネル膜（18）を前記第1,第２
の単結晶マグネシアスピネル層（16），（17）の成長に
より形成することを特徴としている。
〔作用〕
したがつて、この発明によると、両スピネル層（16），
（17）からなる単結晶マグネシアスピネル膜上に、単結
晶Si膜をエピタキシヤル成長させてSOI膜を作製した場
合に、上層の単結晶Si膜の下方の第２の単結晶マグネシ
アスピネル層（17）のMg組成比が、上層のSi膜に近づく
に連れて減少しているため、上層のSi膜の成長初期に該
Si膜中に取り込まれるMg,Al原子のうち、より活発にSi
と反応するMg原子の濃度が従来に比べて大幅に減少し、
その結果、SiとMgとの反応が抑制されて上層のSi膜の膜
質の劣化が抑えられ、良好な品質のSOI膜が得られ、デ
バイスの特性の大幅な向上を望むことが可能となる。
〔実施例〕
つぎに、この発明を、その１実施例を示した第１図ない
し第３図とともに詳細に説明する。
まず、単結晶マグネシアスピネル膜の形成に使用するCV
D装置を示す第２図において、（１）は石英反応管、
（２）は反応管（１）の左側開口を密閉した蓋体、
（３），（４）は蓋体（２）に貫設され右端が反応管
（１）のほぼ中央部まで挿入されそれぞれ（HCl＋H2）
ガスおよびH2ガスが供給される第1,第２ソース管、
（５），（６）はAlソースおよびMgCl2ソースであり、A
lソース（５）が第１ソース管（３）内のほぼ中央部に
配設され、MgCl2ソース（６）が第２ソース管（４）内
の右端部に配設されている。
（７）は蓋体（２）に形成された反応管（１）に連通し
た（CO2＋H2）ガスの供給口、（８）は反応管（１）内
の右端部に配設された石英ライナチユーブ、（９）はラ
イナチユーブ（８）の内側の反応室（10）に配設された
サセプタ、（11）はサセプタ（９）に保持された複数個
の単結晶Si基板、（12）は反応管（１）の右側面に形成
され反応管（１）に連通した排気口、（13），（14），
（15）は抵抗加熱炉であり、各加熱炉（13）〜（15）が
それぞれ反応管（１）の右端部，中央部，右端部の外側
に配設され、各加熱炉（13）〜（15）により、Alソース
（５），MgCl2ソース（６）およびSi基板（11）がそれ
ぞれ異なる温度に加熱される。
ところでこのようなCVD装置を用いた場合の単結晶マグ
ネシアスピネル膜の成長反応について説明すると、Alソ
ース（５）の加熱により蒸発したAlが（HCl＋H2）ガス
と反応し、 の反応式により、AlCl3ガスが生成されて反応室（10）
に輸送され、MgCl2ソース（６）の加熱により蒸発したM
gCl2がH2ガスにより反応室（10）に輸送され、Si基板
（11）上において、前記AlCl3ガス，MgCl2ガスおよび供
給口（７）より供給された（CO2＋H2）ガスが反応し、 2AlCl3＋MgCl2＋4CO2＋4H2→MgO・Al2O3＋4CO＋8HClの
反応式により、Si基板（11）上にMgO・Al2O3が堆積し、
単結晶マグネシアスピネル膜がエピタキシヤル成長す
る。
つぎに、単結晶マグネシアスピネル膜の形成工程を，第
１図を用いて説明する。
第１図に示すように、比抵抗10〜15Ω・cmの（100）の
ｐ型単結晶Si基板（11）を前記したサセプタ（９）にセ
ツトし、各加熱炉（13）〜（15）により、Alソース
（５），MgCl2ソース（６）,Si基板（11）をそれぞれ65
0℃,850℃,950℃に加熱し、第１ソース管（３）への（H
Cl＋H2）ガスの流量として、HClを15cc/min,H2を2l/min
とし、第２ソース管（４）へのH2ガスの流量を3l/minと
し、供給口（７）からの（CO2＋H2）ガスの流量とし
て、CO2を70cc/min,H2を7l/minとし、この条件のもとに
15分間反応を継続し、Si基板（11）上に、Mg組成比Ｒが
前記した化学量論的組成比であるＲ＝33.3％にほぼ維持
された厚さ約1500Åの第１の単結晶マグネシアスピネル
層（16）をエピタキシヤル成長させる。
その後、前記した条件において、加熱炉（14）によるMg
Cl2ソース（６）の温度を約10℃/minの割合で低下させ
つつ,10分間反応を継続し、第１の単結晶マグネシアス
ピネル層（16）上に、上方向にMg組成比Ｒが化学量論的
組成比であるＲ＝33.3％から徐々に減少した厚さ約1000
Åの第２の単結晶マグネシアスピネル層（17）をエピタ
キシヤル成長させ、両マグネシアスピネル層（16），
（17）からなる単結晶マグネシアスピネル膜をSi基板
（11）上に形成する。
そして、前記した工程により形成した単結晶マグネシア
スピネル膜（18）の成長方向である上方向へのMg組成比
を,XPS〔Ｘ−ray Photoelectron Spectroscopy:X線光電
子分光分析〕法により分析した結果、第３図に示すよう
になり、Si基板（11）の表面からの膜厚が約1500Åまで
の第１の単結晶マグネシアスピネル層（16）では、Mg組
成比はほぼ化学量論的組成比（＝33.3％）に維持されて
一定となり、Si基板（11）の表面から約1500〜約2500Å
の第２の単結晶マグネシアスピネル層（17）では、膜厚
が増すに連れてMg組成比が徐々に減少することがわか
る。
ところで、このような単結晶マグネシアスピネル膜（1
8）を用いてSOI膜を作製するために、Si基板（11）上に
単結晶マグネシアスピネル膜（18）を形成したのち、ウ
エツトN2ガス雰囲気中1200℃の温度でSi基板（11）のス
ピネル膜（18）との界面を酸化してSiO2層を形成し、そ
の後スピネル膜（18）上に、分子線エピタキシヤル法に
より厚さ約3000Åの単結晶Si膜を形成し、このSi膜にリ
ン〔Ｐ〕をキヤリア濃度１×1017cm-3にドープし、得ら
れた前記単結晶Si膜の電気的特性を調べたところ、ホー
ル電子移動度は600cm2/V・secとなり、ｎ−MOSFETを作
製したときのドレインリーク電流IDはID＜10-11A/μｍ
となり、いずれの値も前記した文献に記載のSOI膜の特
性値よりも優れ、品質の良好なSOI膜を得ることが可能
となる。
これは、上層の単結晶Si膜の下方の第２の単結晶マグネ
シアスピネル層（17）のMg組成比が、上層のSi膜に近づ
くに連れて減少しているため、上層のSi膜の成長初期に
該Si膜中に取り込まれるMg,Al原子のうち、より活発にS
iと反応するMg原子の濃度が従来に比べて大幅に減少
し、その結果、SiとMgとの反応が抑制されて上層のSi膜
の膜質の劣化が抑えられ、良好な品質のSOI膜が得ら
れ、デバイスの特性の大幅な向上を望むことが可能とな
る。
したがって、前記実施例によると、Mg組成比がほぼ化学
量論的組成比が維持された第１の単結晶マグネシアスピ
ネル層（16）上に、上方向にMg組成比が化学量論的組成
比から徐々に減少した第２の単結晶マグネシアスピネル
層（17）を成長させ、両スピネル層（16），（17）によ
り単結晶マグネシアスピネル膜（18）を形成したたた
め、この単結晶マグネシアスピネル膜（18）上に単結晶
Si膜をエピタキシヤル成長させてSOI膜を作製した場合
に、上層のSi膜の成長初期に該Si膜中に取り込まれるM
g,Al原子のうち、より活発にSiと反応するMg原子の濃度
を、従来に比べて大幅に減少させることができ、SiとMg
との反応を抑制して上層のSi膜の膜質の劣化を抑えるこ
とができ、良好な品質のSOI膜を得ることができ、デバ
イスの特性の大幅な向上を図ることが可能となる。
なお、前記実施例では、第２の単結晶マグネシアスピネ
ル層（17）のMg組成比を徐々に減少させるために、加熱
炉（14）の温度を一定の速度で低下させたが、CO2ガス
の流量を徐々に低下させても、あるいは第２ソース管
（４）へのH2ガスの流量を徐々に低下させても、同様の
結果を得ることができる。
〔発明の効果〕
以上のように、この発明の単結晶マグネシアスピネル膜
の形成方法によると、マグネシウム〔Mg〕組成比がほぼ
化学量論的組成比に維持された第１の単結晶マグネシア
スピネル層上に、上方向にMg組成比が化学量論的組成比
から徐々に減少した第２の単結晶マグネシアスピネル層
を成長させ、両マグネシアスピネル層により単結晶マグ
ネシアスピネル膜を形成したため、この単結晶マグネシ
アスピネル膜上に単結晶Si膜をエピタキシヤル成長させ
てSOI膜を作製した場合に、上層のSi膜の成長初期に該S
i膜中に取り込まれるMg,Al原子のうち、より活発にSiと
反応するMg原子の濃度を、従来に比べて大幅に減少させ
ることができ、SiとMgとの反応を抑制して上層のSi膜の
膜質の劣化を抑えることができ、良好な品質のSOI膜を
得ることができ、デバイスの特性の大幅な向上を図るこ
とが可能となり、その効果は極めて大きく、SOI技術と
して非常に有効である。
【図面の簡単な説明】
図面は、この発明の単結晶マグネシアスピネル膜の形成
方法の一実施例を示し、第１図は形成された単結晶マグ
ネシアスピネル膜の断面図、第２図は単結晶マグネシア
スピネル膜の形成に使用する装置の概略を示す正面図、
第３図は形成された単結晶マグネシアスピネル膜の膜厚
とマグネシウム組成比との関係図である。 （11）…単結晶シリコン基板、（16）…第１の単結晶マ
グネシアスピネル層、（17）…第２の単結晶マグネシア
スピネル層、（18）…単結晶マグネシアスピネル膜。

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】単結晶シリコン基板上に、気相エピタキシ
    ヤル成長法により単結晶マグネシアスピネル膜を形成す
    る単結晶マグネシアスピネル膜の形成方法において、 前記基板上に，マグネシウムの組成比がほぼ化学量論的
    組成比に維持された第１の単結晶マグネシアスピネル層
    を気相エピタキシヤル成長させる工程と、 前記第１の単結晶マグネシアスピネル層上に，上方向に
    マグネシウムの組成比が化学量論的組成比から徐々に減
    少した第２の単結晶マグネシアスピネル層を気相エピタ
    キシヤル成長させる工程とからなり、 前記単結晶マグネシアスピネル膜を前記第1,第２の単結
    晶マグネシアスピネル層の成長により形成することを特
    徴とする単結晶マグネシアスピネル膜の形成方法。
JP62254615A 1987-10-12 1987-10-12 単結晶マグネシアスピネル膜の形成方法 Expired - Lifetime JPH0695554B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP62254615A JPH0695554B2 (ja) 1987-10-12 1987-10-12 単結晶マグネシアスピネル膜の形成方法
US07/254,430 US4882300A (en) 1987-10-12 1988-10-06 Method of forming single crystalline magnesia spinel film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62254615A JPH0695554B2 (ja) 1987-10-12 1987-10-12 単結晶マグネシアスピネル膜の形成方法

Publications (2)

Publication Number Publication Date
JPH0198242A JPH0198242A (ja) 1989-04-17
JPH0695554B2 true JPH0695554B2 (ja) 1994-11-24

Family

ID=17267496

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62254615A Expired - Lifetime JPH0695554B2 (ja) 1987-10-12 1987-10-12 単結晶マグネシアスピネル膜の形成方法

Country Status (2)

Country Link
US (1) US4882300A (ja)
JP (1) JPH0695554B2 (ja)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6693033B2 (en) 2000-02-10 2004-02-17 Motorola, Inc. Method of removing an amorphous oxide from a monocrystalline surface
US6392257B1 (en) 2000-02-10 2002-05-21 Motorola Inc. Semiconductor structure, semiconductor device, communicating device, integrated circuit, and process for fabricating the same
US6528377B1 (en) 2000-02-10 2003-03-04 Motorola, Inc. Semiconductor substrate and method for preparing the same
EP1290733A1 (en) 2000-05-31 2003-03-12 Motorola, Inc. Semiconductor device and method for manufacturing the same
US6410941B1 (en) 2000-06-30 2002-06-25 Motorola, Inc. Reconfigurable systems using hybrid integrated circuits with optical ports
US6427066B1 (en) 2000-06-30 2002-07-30 Motorola, Inc. Apparatus and method for effecting communications among a plurality of remote stations
US6501973B1 (en) 2000-06-30 2002-12-31 Motorola, Inc. Apparatus and method for measuring selected physical condition of an animate subject
US6477285B1 (en) 2000-06-30 2002-11-05 Motorola, Inc. Integrated circuits with optical signal propagation
US6432546B1 (en) 2000-07-24 2002-08-13 Motorola, Inc. Microelectronic piezoelectric structure and method of forming the same
US6590236B1 (en) 2000-07-24 2003-07-08 Motorola, Inc. Semiconductor structure for use with high-frequency signals
WO2002009187A2 (en) 2000-07-24 2002-01-31 Motorola, Inc. Heterojunction tunneling diodes and process for fabricating same
US6555946B1 (en) 2000-07-24 2003-04-29 Motorola, Inc. Acoustic wave device and process for forming the same
US6482538B2 (en) 2000-07-24 2002-11-19 Motorola, Inc. Microelectronic piezoelectric structure and method of forming the same
US6493497B1 (en) 2000-09-26 2002-12-10 Motorola, Inc. Electro-optic structure and process for fabricating same
US6638838B1 (en) 2000-10-02 2003-10-28 Motorola, Inc. Semiconductor structure including a partially annealed layer and method of forming the same
US6583034B2 (en) * 2000-11-22 2003-06-24 Motorola, Inc. Semiconductor structure including a compliant substrate having a graded monocrystalline layer and methods for fabricating the structure and semiconductor devices including the structure
US6563118B2 (en) 2000-12-08 2003-05-13 Motorola, Inc. Pyroelectric device on a monocrystalline semiconductor substrate and process for fabricating same
US6559471B2 (en) 2000-12-08 2003-05-06 Motorola, Inc. Quantum well infrared photodetector and method for fabricating same
US20020096683A1 (en) 2001-01-19 2002-07-25 Motorola, Inc. Structure and method for fabricating GaN devices utilizing the formation of a compliant substrate
US6673646B2 (en) 2001-02-28 2004-01-06 Motorola, Inc. Growth of compound semiconductor structures on patterned oxide films and process for fabricating same
US7046719B2 (en) 2001-03-08 2006-05-16 Motorola, Inc. Soft handoff between cellular systems employing different encoding rates
WO2002082551A1 (en) 2001-04-02 2002-10-17 Motorola, Inc. A semiconductor structure exhibiting reduced leakage current
US20020167005A1 (en) * 2001-05-11 2002-11-14 Motorola, Inc Semiconductor structure including low-leakage, high crystalline dielectric materials and methods of forming same
US6709989B2 (en) 2001-06-21 2004-03-23 Motorola, Inc. Method for fabricating a semiconductor structure including a metal oxide interface with silicon
US6992321B2 (en) 2001-07-13 2006-01-31 Motorola, Inc. Structure and method for fabricating semiconductor structures and devices utilizing piezoelectric materials
US6646293B2 (en) 2001-07-18 2003-11-11 Motorola, Inc. Structure for fabricating high electron mobility transistors utilizing the formation of complaint substrates
US7019332B2 (en) 2001-07-20 2006-03-28 Freescale Semiconductor, Inc. Fabrication of a wavelength locker within a semiconductor structure
US6693298B2 (en) 2001-07-20 2004-02-17 Motorola, Inc. Structure and method for fabricating epitaxial semiconductor on insulator (SOI) structures and devices utilizing the formation of a compliant substrate for materials used to form same
US6472694B1 (en) 2001-07-23 2002-10-29 Motorola, Inc. Microprocessor structure having a compound semiconductor layer
US6855992B2 (en) 2001-07-24 2005-02-15 Motorola Inc. Structure and method for fabricating configurable transistor devices utilizing the formation of a compliant substrate for materials used to form the same
US6585424B2 (en) 2001-07-25 2003-07-01 Motorola, Inc. Structure and method for fabricating an electro-rheological lens
US6594414B2 (en) 2001-07-25 2003-07-15 Motorola, Inc. Structure and method of fabrication for an optical switch
US6667196B2 (en) 2001-07-25 2003-12-23 Motorola, Inc. Method for real-time monitoring and controlling perovskite oxide film growth and semiconductor structure formed using the method
US6462360B1 (en) 2001-08-06 2002-10-08 Motorola, Inc. Integrated gallium arsenide communications systems
US6589856B2 (en) 2001-08-06 2003-07-08 Motorola, Inc. Method and apparatus for controlling anti-phase domains in semiconductor structures and devices
US6639249B2 (en) 2001-08-06 2003-10-28 Motorola, Inc. Structure and method for fabrication for a solid-state lighting device
US20030034491A1 (en) 2001-08-14 2003-02-20 Motorola, Inc. Structure and method for fabricating semiconductor structures and devices for detecting an object
US6673667B2 (en) 2001-08-15 2004-01-06 Motorola, Inc. Method for manufacturing a substantially integral monolithic apparatus including a plurality of semiconductor materials
US20030071327A1 (en) 2001-10-17 2003-04-17 Motorola, Inc. Method and apparatus utilizing monocrystalline insulator
US20030172870A1 (en) * 2002-03-14 2003-09-18 Axt, Inc. Apparatus for growing monocrystalline group II-VI and III-V compounds
US6916717B2 (en) 2002-05-03 2005-07-12 Motorola, Inc. Method for growing a monocrystalline oxide layer and for fabricating a semiconductor device on a monocrystalline substrate
US7169619B2 (en) 2002-11-19 2007-01-30 Freescale Semiconductor, Inc. Method for fabricating semiconductor structures on vicinal substrates using a low temperature, low pressure, alkaline earth metal-rich process
US6885065B2 (en) 2002-11-20 2005-04-26 Freescale Semiconductor, Inc. Ferromagnetic semiconductor structure and method for forming the same
US6965128B2 (en) 2003-02-03 2005-11-15 Freescale Semiconductor, Inc. Structure and method for fabricating semiconductor microresonator devices
US7020374B2 (en) 2003-02-03 2006-03-28 Freescale Semiconductor, Inc. Optical waveguide structure and method for fabricating the same
JP5346189B2 (ja) * 2007-08-27 2013-11-20 ローム・アンド・ハース・エレクトロニック・マテリアルズ，エル．エル．シー． 多結晶性モノリシックアルミン酸マグネシウムスピネル

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3864165A (en) * 1970-09-08 1975-02-04 Westinghouse Electric Corp Fabrication of ferrite film for microwave applications
JPS5117663A (en) * 1974-08-02 1976-02-12 Handotai Kenkyu Shinkokai Handotaikibanyo supineruketsusho
US3926838A (en) * 1974-12-09 1975-12-16 Corning Glass Works Transparent, crystalline, cathodoluminescent materials
JPS59184770A (ja) * 1983-04-04 1984-10-20 日本碍子株式会社 窒化珪素焼結体およびその製造法
US4664473A (en) * 1985-04-01 1987-05-12 Corning Glass Works Optical fiber formed of MgO--Al2 O3 --SiO2 glass
US4604118A (en) * 1985-08-13 1986-08-05 Corning Glass Works Method for synthesizing MgO--Al2 O3 --SiO2 glasses and ceramics
US4794048A (en) * 1987-05-04 1988-12-27 Allied-Signal Inc. Ceramic coated metal substrates for electronic applications

Also Published As

Publication number Publication date
JPH0198242A (ja) 1989-04-17
US4882300A (en) 1989-11-21

Similar Documents

Publication Publication Date Title
JPH0695554B2 (ja) 単結晶マグネシアスピネル膜の形成方法
JPH01162326A (ja) β−炭化シリコン層の製造方法
JP2000223419A (ja) 単結晶シリコン層の形成方法及び半導体装置の製造方法、並びに半導体装置
JP3657036B2 (ja) 炭化ケイ素薄膜および炭化ケイ素薄膜積層基板の製造方法
JPH07183231A (ja) 半導体基板およびその製造方法
KR100679870B1 (ko) 단결정 실리콘층, 그 에피택셜 성장 방법 및 반도체 장치
JP4446464B2 (ja) 炭化珪素単結晶のエピタキシャル成長方法
JP2706967B2 (ja) 単結晶マグネシアスピネル膜の形成方法
JPS6233422A (ja) シリコンカ−バイドのエピタキシヤル成長方法
JP2966459B2 (ja) 単結晶マグネシアスピネル膜の形成方法
JPH0618174B2 (ja) 半導体基板
JP3087030B2 (ja) ＳｉＣ複合体およびその製造方法ならびに単結晶ＳｉＣ
JPH06333822A (ja) 半導体装置
JP2917149B1 (ja) 単結晶ＳｉＣおよびその製造方法
JPH01220458A (ja) 半導体装置
JPS6146440B2 (ja)
JP2002261011A (ja) デバイス用多層構造基板
JPH06302524A (ja) 単結晶マグネシアスピネル膜の形成方法
JPS61131434A (ja) 半導体装置の製造方法
JPS62214613A (ja) ＳｉＯバツフア層の形成方法
JPH0691158B2 (ja) マグネシアスピネル単結晶膜の形成方法
JPH02191319A (ja) Ｓｏｉ構造の形成方法
JPH03112127A (ja) 炭化シリコンの形成方法
JP2001093900A (ja) 半導体装置の製造方法
JPH07116000B2 (ja) 高抵抗化合物半導体基板の製造方法

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term