DE69637318T2 - PIN lichtempfindliche Vorrichtung und ihr Herstellungsverfahren - Google Patents

PIN lichtempfindliche Vorrichtung und ihr Herstellungsverfahren Download PDF

Info

Publication number
DE69637318T2
DE69637318T2 DE69637318T DE69637318T DE69637318T2 DE 69637318 T2 DE69637318 T2 DE 69637318T2 DE 69637318 T DE69637318 T DE 69637318T DE 69637318 T DE69637318 T DE 69637318T DE 69637318 T2 DE69637318 T2 DE 69637318T2
Authority
DE
Germany
Prior art keywords
semiconductor layer
semiconductor
type
layer
pin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69637318T
Other languages
English (en)
Other versions
DE69637318D1 (de
Inventor
Hiroshi Yokohama-shi Yano
Kentaro Yokohama-shi Doguchi
Sosaku Yokohama-shi Sawada
Takeshi Yokohama-shi Sekiguchi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Application granted granted Critical
Publication of DE69637318D1 publication Critical patent/DE69637318D1/de
Publication of DE69637318T2 publication Critical patent/DE69637318T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/1443—Devices controlled by radiation with at least one potential jump or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by at least one potential-jump barrier or surface barrier, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier
    • H01L31/105—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier the potential barrier being of the PIN type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Description

  • HINTERGRUND DER ERFINDUNG
  • Gebiet der Erfindung
  • Die vorliegende Erfindung bezieht sich auf eine Lichtempfangseinrichtung vom Pintyp, die in einem optischen Informationsübertragungssystem verwendet wird, und einen Herstellungsprozess davon, auf eine fotoelektronische (opto-elektronische) Wandlungs-(Transfer-)Schaltung, in der die Lichtempfangseinrichtung vom Pintyp und eine Vielfalt elektronischer Einrichtungen monolithisch auf dem gleichen Träger (Substrat) integriert sind, und einen Herstellungsprozess davon, und ferner auf eine opto-elektronische Wandlungs-(Transfer-)Modulpackung der opto-elektronischen (Transfer-)Wandlungsschaltung. Genauer betrifft die vorliegende Erfindung eine Lichtempfangseinrichtung vom Pintyp, eine opto-elektronische Wandlungsschaltung, fotoelektrische Transferschaltung und ein opto-elektronisches Transfermodul, die auf ein optisches Faserkommunikationssystem geeignet anwendbar sind, was besonders hohe Zuverlässigkeit erfordert, und Herstellungsprozesse davon.
  • Zugehöriger Stand der Technik
  • Allgemein enthält eine opto-elektronische integrierte Schaltung eine Lichtempfangseinrichtung, wie etwa eine Fotodiode vom Pintyp (Pin-PD, p-i-n-PD) oder eine Lawinenfotodiode (APD) und eine elektronische Einrichtung, wie etwa einen Heteroübergangsbipolartransistor (HBT) oder einen Feldeffekt transistor (FET), als monolithisch auf dem gleichen Träger integriert. Insbesondere wird die Lichtempfangseinrichtung vom Pintyp hauptsächlich in einer Mesaform (Tafelbergform) ausgebildet, wegen ihrer Leichtigkeit von Integration und Leichtigkeit elektrischer Isolation zwischen Einrichtungen.
  • Die folgenden Verweise beschreiben detailliert einige Stände der Technik betreffend opto-elektronische integrierte Schaltungen, worin die Lichtempfangseinrichtung vom Mesapintyp wie beschrieben integriert ist.
    • "IEEE Photonics Technology Letters, Vol. 2, Nr. 7, S. 505–506, 1990"
    • "Electronic Letters, Vol 26, Nr. 5, S. 305–307, 1990"
  • In den Lichtempfangseinrichtungen vom Mesapintyp, die bisher entwickelt wurden, wird eine Verarmungsschicht, die bei Anwendung einer Sperrvorspannung hergestellt wird, auf der Wandfläche einer Halbleiterschicht freigelegt, die in der in Mesaform ausgebildet ist. Dies bewirkt, dass ein Kriechstrom entlang der Wandfläche der Halbleiterschicht fließt, abhängig von dem Oberflächenzustand eines Passivierungsfilms, der die Halbleiterschicht abdeckt. Es wurden Versuche unternommen, verschiedene Gegenmaßnahmen zu entwickeln, um den Kriechstrom zu verringern.
  • Z. B. werden eine erste Halbleiterschicht vom n–-Typ und eine zweite Halbleiterschicht vom n–-Typ aufeinanderfolgend auf einem Halbleiterträger vom n+-Typ laminiert, die zweite Halbleiterschicht wird in der Mesaform geätzt, und dann wird eine Verunreinigung (Störstelle) diffundiert, um Oberflächenregionen der ersten und zweiten Halbleiterschichten zu dotieren. In der Lichtempfangseinrichtung vom planaren Pintyp dieser Art wird die Verarmungsschicht, die sich von der Innenseite der ersten und zweiten Halbleiterschichten erstreckt, nicht auf den Oberflächen der ersten und zweiten Halbleiterschichten freigelegt.
  • In einem anderen Beispiel werden eine Pufferschicht vom i-Typ, eine erste Halbleiterschicht vom i-Typ und eine zweite Halbleiterschicht vom p-Typ aufeinanderfolgend auf einem Halbleiterträger vom n+-Typ laminiert, die Pufferschicht und die ersten und zweiten Halbleiterschichten werden in der Mesaform geätzt, und danach wird ein Passivierungsfilm vom n–-Typ um den Halbleiterträger, die Pufferschicht und die ersten und zweiten Halbleiterschichten herum so ausgebildet, um sie zu bedecken. In diesem Typ einer Lichtempfangseinrichtung vom Mesapintyp wird die Verarmungsschicht, die sich zwischen den ersten und zweiten Halbleiterschichten erstreckt, auf den Oberflächen der Pufferschicht und der ersten und zweiten Halbleiterschichten nicht freigelegt.
  • In einem weiteren Fall werden eine Pufferschicht vom i-Typ und eine Halbleiterschicht vom i-Typ aufeinanderfolgend auf einem Halbleiterträger vom n+-Typ laminiert, die Pufferschicht und die Halbleiterschicht werden in der Mesaform geätzt, und danach wird ein Passivierungsfilm vom p-Typ um den Halbleiterträger, die Pufferschicht und die Halbleiterschicht herum so gebildet, um sie zu bedecken. In der Lichtempfangseinrichtung vom Mesapintyp dieser Art wird die Verarmungsschicht, die sich zwischen der Halbleiterschicht und dem Passivierungsfilm erstreckt, auf den Oberflächen der Pufferschicht und der Halbleiterschicht nicht freigelegt.
  • Die folgenden Verweise beschreiben detailliert den Stand der Technik betreffend die Reduzierung eines Dunkelstroms in Lichtempfangseinrichtungen vom Mesapintyp wie beschrieben.
    • "IEEE Transactions an Electron Devices, Vol. ED-34, Nr. 2, S. 199–204, 1987"
    • "Hewlett-Packard Journal, Vol. 40, S. 69–75, Oktober 1989"
  • Patent abstracts of Japan, Vol. 17, Nr. 178 (E-1347), 7. April 1993 & JP-A-04332178 offenbaren eine Lichtempfangseinrichtung vom Pintyp mit den Merkmalen a) – i2) des beigefügten Anspruchs 1. In diesem Typ einer Einrichtung ist der Mesadurchmesser einer p-GaInAs-Schicht kleiner als der einer i-GaInAs-Schicht gemacht. Entsprechend bleibt in der i-GaInAs-Schicht eine Verarmungsschicht, die sich von der p-GaInAs-Schicht erstreckt, nur innerhalb der i-GaInAs-Schicht, ohne die Schnittstelle zwischen der Oberfläche der Mesa und einem isolierenden Film zu erreichen. Mit diesen geometrischen Charakteristika wird eine Verbesserung in dem Dunkelstrom erreicht.
  • Hewlett-Packard Journal, Vol. 40, Nr. 5, 1. Oktober 1989, Seiten 69–75 beschreibt Verarbeitung und Passivierungstechniken zur Herstellung von InP/InGaAs/InP-Mesafotodetektoren hoher Geschwindigkeit. Gemäß dieser Veröffentlichung ist der Dunkelstrom ein Maß des Kriechstroms oder eines Sperrstroms der Diode bei einer gegebenen Vorspannung ohne Illumination. Die Oberflächenvorbereitung und Passivierung der Fotodetektormesawand bestimmen den Dunkelstrom der Einrichtung. In dieser Veröffentlichung werden verschiedene Verfahren für Oberflächenvorbereitung und Oberflächenpassivierung, die auf Erreichung eines geringen Dunkelstroms abzielen, beschrieben.
  • Journal of Chrystal Growth, Vol. 107, Nr. 1/4, 1. Januar 1991, S. 855–859 beschreibt die optischen und elektrischen Eigenschaften von GaInAs/InP/GaAs/InP-Doppelheterostrukturen für opto-elektronische Integration. Insbesondere wurden PIN-Fotodioden durch einen planaren Prozess mit einer lokalisierten Zn-Diffusion hergestellt.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Das Ziel der vorliegenden Erfindung besteht darin, eine Lichtempfangseinrichtung vom Pintyp, eine fotoelektrische Transferschaltung, ein opto-elektronisches Transfermodul, einen Herstellungsprozess einer Lichtempfangseinrichtung vom Pintyp und einen Herstellungsprozess einer opto-elektronischen Transferschaltung vorzusehen, die erlauben, den Dunkelstrom basierend auf einer Reduzierung des Kriechstroms niederzuhalten.
  • Dieses Ziel wird durch die Lichtempfangseinrichtung vom Pintyp nach Anspruch 1, die fotoelektrische Transferschaltung nach Anspruch 4 und das opto-elektronische Transfermodul nach Anspruch 5 erreicht.
  • In der obigen Lichtempfangseinrichtung vom Pintyp wird die vierte Halbleiterschicht, die hergestellt ist ohne absichtliches Dotieren des zweiten Halbleitermaterials mit der größeren Bandlückenenergie als die des ersten Halbleitermaterials, das die zweiten und dritten Halbleiterschichten bildet mit einer Verunreinigung, um die ersten bis dritten Halbleiterschichten herum ausgebildet. In dieser Anordnung wird die Schnittstelle einer pn-Übergangsregion zwischen der ersten Halbleiterschicht und der dritten Halbleiterschicht somit ein Heteroübergang zu der sogenannten Breitbandlücken-Halbleiterschicht.
  • Bei Anwendung einer Sperrvorspannung erreicht folglich die Verarmungsschicht, die zwischen der ersten Halbleiterschicht und der dritten Halbleiterschicht hergestellt ist, nicht die Schnittstelle zwischen der vierten Halbleiterschicht und einer Isolatorschicht, die die Oberfläche davon abdeckt, und wird somit nicht freigelegt. Dies führt zu einer Verringerung des Kriechstroms, der entlang der Wandflächen der zweiten und dritten Halbleiterschichten fließt abhängig von dem Oberflä chenzustand zwischen der vierten Halbleiterschicht und der Isolatorschicht.
  • In der Lichtempfangseinrichtung vom Pintyp der vorliegenden Erfindung wird die Schnittstellenregion der vierten Halbleiterschicht in Kontakt mit der dritten Halbleiterschicht durch Dotieren des zweiten Halbleitermaterials mit der Verunreinigung des zweiten Leitungstyps hergestellt.
  • In einer derartigen Lichtempfangseinrichtung vom Pintyp wird die Schnittstelle der pn-Übergangsregion zwischen der ersten Halbleiterschicht und der dritten Halbleiterschicht ein Homoübergang in der Breitbandlücken-Halbleiterschicht nahe der Heteroübergangsregion zwischen der vierten Halbleiterschicht und der dritten Halbleiterschicht. Dies reduziert weiter den Kriechstrom, der entlang der Wandflächen der zweiten und dritten Halbleiterschichten fließt.
  • In der Lichtempfangseinrichtung vom Pintyp der vorliegenden Erfindung wird mehr gewünscht, dass das erste Halbleitermaterial GaInAs ist und das zweite Halbleitermaterial InP ist.
  • In der Lichtempfangseinrichtung vom Pintyp der vorliegenden Erfindung umfasst die Einrichtung eine Isolatorschicht, die um den Halbleiterträger und die ersten bis vierten Halbleiterschichten herum ausgebildet ist.
  • Es wird in der Lichtempfangseinrichtung vom Pintyp der vorliegenden Erfindung mehr gewünscht, dass der erste Leitungstyp der n-Typ ist und der zweite Leitungstyp der p-Typ ist.
  • Das Ziel der Erfindung wird auch durch einen Herstellungsprozess nach Anspruch 6 und einen Herstellungsprozess nach Anspruch 8 erreicht.
  • In dem Herstellungsprozess der Lichtempfangseinrichtung vom Pintyp gemäß der Erfindung wird die vierte Halbleiterschicht, die aus dem zweiten Halbleitermaterial mit der Bandlückenenergie hergestellt wird, die größer als die des ersten Halbleitermaterials ist, um die zweiten und dritten Halbleiterschichten herum ausgebildet, die beide aus dem ersten Halbleitermaterial hergestellt sind. Dies führt zu einer Bildung der vierten Halbleiterschicht als eine sogenannte Breitbandlücken-Halbleiterschicht auf den zweiten und dritten Halbleiterschichten, die aus dem gleichen Halbleitermaterial hergestellt sind.
  • Deshalb wächst das zweite Halbleitermaterial, das die vierte Halbleiterschicht bildet, epitaxial, während die Gitterkonstante angepasst zu dem ersten Halbleitermaterial erhalten wird, das die zweiten und dritten Halbleiterschichten bildet, sodass sie in relativ guter Kristallqualität ausgebildet werden kann. Der Standort der pn-Übergangsregion zwischen der ersten Halbleiterschicht und der dritten Halbleiterschicht wird basierend nur auf den Schritten zum Ausbilden der ersten bis dritten Halbleiterschichten bestimmt, da er von dem Schritt zum Ausbilden der vierten Halbleiterschicht unabhängig ist.
  • In diesem Herstellungsprozess der Lichtempfangseinrichtung vom Pintyp gemäß der vorliegenden Erfindung umfasst die dritte Phase Wärmebehandlung zum Diffundieren der Verunreinigung des zweiten Leitungstyps von der dritten Halbleiterschicht in die Schnittstellenregion der vierten Halbleiterschicht in Kontakt mit der dritten Halbleiterschicht, um die Schnittstellenregion mit der Verunreinigung zu dotieren.
  • In dem Produktionsprozess der Lichtempfangseinrichtung vom Pintyp wie beschrieben, wird die Schnittstelle der pn-Übergangsregion zwischen der ersten Halbleiterschicht und der dritten Halbleiterschicht ein Homoübergang innerhalb des Breitbandlückenhalbleiters nahe der Heteroübergangsregion zwischen der vierten Halbleiterschicht und der dritten Halbleiterschicht.
  • Es wird in dem Herstellungsprozess der Lichtempfangseinrichtung vom Pintyp gemäß der vorliegenden Erfindung mehr bevorzugt, dass die Wärmebehandlung basierend auf Wärme ausgeführt wird, die angewendet wird, wenn die vierte Halbleiterschicht und die dritte Halbleiterschicht herum wächst.
  • Es wird in dem Herstellungsprozess der Lichtempfangseinrichtung vom Pintyp gemäß der vorliegenden Erfindung mehr bevorzugt, dass die Wärmebehandlung basierend auf Wärme ausgeführt wird, die auf eine Atmosphäre um den Halbleiterträger und die ersten bis vierten Halbleiterschichten herum angewendet wird.
  • Der Herstellungsprozess der Lichtempfangseinrichtung vom Pintyp gemäß einer anderen Ausführungsform ist wünschenswerter angeordnet, ferner zu umfassen eine fünfte Phase, anschließend zu der vierten Phase, zum Waschen der Oberflächen der ersten bis vierten Halbleiterschichten durch Eintauchen von peripheren Regionen der ersten bis vierten Halbleiterschichten in eine Waschlösung, die im wesentlichen nur mit Verunreinigungen reagiert, die in Oberflächen der ersten und zweiten Halbleitermaterialien existieren, und eine sechste Phase zum Bilden einer Isolatorschicht um die ersten bis vierten Halbleiterschichten und den Halbleiterträger herum, die in der fünften Phase oberflächenbehandelt werden.
  • In dem wie oben beschriebenen Herstellungsprozess der Lichtempfangseinrichtung vom Pintyp wird bewirkt, Oxidfilme, verschiedene Verunreinigungen etc. zu entfernen, die in den Oberflächen der ersten bis vierten Halbleiterschichten vorhanden sind.
  • In dem Herstellungsprozess der Lichtempfangseinrichtung vom Pintyp gemäß der vorliegenden Erfindung wird mehr gewünscht, dass die Waschlösung entweder HCl oder HF enthält.
  • Um das obige Ziel zu erreichen, umfasst als Nächstes eine opto-elektronische Wandlungsschaltung (fotoelektrische Transferschaltung) der vorliegenden Erfindung (a) die Lichtempfangseinrichtung vom Pintyp der vorliegenden Erfindung und (b) eine elektronische Einrichtung, die auf dem Halbleiterträger als monolithisch integriert mit der Lichtempfangseinrichtung vom Pintyp und elektrisch verbunden mit der Lichtempfangseinrichtung vom Pintyp ausgebildet ist.
  • In der obigen opto-elektronischen Wandlungsschaltung ist die elektronische Einrichtung mit der Lichtempfangseinrichtung vom Pintyp der vorliegenden Erfindung auf dem Halbleiterträger monolithisch integriert. Somit wird der Kriechstrom in der Lichtempfangseinrichtung vom Pintyp verringert, und dies verringert das Auftreten von Rauschen in der Schaltung.
  • Eine bevorzugte Form der opto-elektronischen Wandlungsschaltung der vorliegenden Erfindung umfasst eine Vielzahl von Lichtempfangseinrichtungen vom Pintyp, die auf dem Halbleiterträger integriert und miteinander elektrisch verbunden sind, wobei somit ein Lichtempfangseinrichtungsfeld gebildet wird.
  • In der opto-elektronischen Wandlungsschaltung dieses Typs werden Kriechströme in den einzelnen Lichtempfangseinrichtungen vom Pintyp verringert, was zu einer Verringerung des Kriechstroms in dem ganzen Lichtempfangseinrichtungsfeld führt.
  • In der opto-elektronischen Wandlungsschaltung der vorliegenden Erfindung wird mehr bevorzugt, dass die elektronische Schaltungseinrichtung ein Heteroübergangsbipolartransistor ist.
  • In der opto-elektronischen Wandlungsschaltung der vorliegenden Erfindung wird mehr gewünscht, dass die elektronische Schaltungseinrichtung aus einem Kondensator, der direkt auf dem Halbleiterträger ausgebildet ist, und einem Widerstand, der durch eine Isolatorschicht auf dem Halbleiterträger ausgebildet wird, besteht.
  • Es wird ferner in der opto-elektronische Wandlungsschaltung der vorliegenden Erfindung gewünscht, dass der Kondensator ein Kondensator äquivalenter Kapazität mit einem Kapazitätswert identisch zu dem der Lichtempfangseinrichtung vom Pintyp ist.
  • Um das obige Ziel zu erreichen, umfasst als Nächstes ein Herstellungsprozess der opto-elektronischen Wandlungsschaltung der vorliegenden Erfindung (a) einen ersten Schritt zum Ausführen des Produktionsprozesses der Lichtempfangseinrichtung vom Pintyp gemäß der vorliegenden Erfindung, und (b) einen zweiten Schritt zum Ausbilden einer elektronischen Einrichtung als mit der Lichtempfangseinrichtung vom Pintyp monolithisch integriert, die in dem ersten Schritt auf dem Halbleiterträger ausgebildet wird und die Lichtempfangseinrichtung vom Pintyp mit der elektronischen Einrichtung elektrisch verbindet.
  • In dem Herstellungsprozess der opto-elektronischen Wandlungsschaltung wie oben beschrieben, wird die elektronische Einrichtung als mit der Lichtempfangseinrichtung vorn Pintyp monolithisch integriert ausgebildet, die durch den Herstellungsprozess der Lichtempfangseinrichtung vom Pintyp gemäß der vorliegenden Erfindung auf dem Halbleiterträger ausgebildet wird. Somit wird die vierte Halbleiterschicht in relativ guter Kristallqualität in der Lichtempfangseinrichtung vom Pintyp ausgebildet, und der Standort der pn-Übergangsregion hängt nur von den Schritten zum Bilden der ersten bis dritten Halbleiterschichten ab.
  • In dem Herstellungsprozess der opto-elektronischen Wandlungsschaltung der vorliegenden Erfindung wird bevorzugt, dass der zweite Schritt eine Wärmebehandlung zum Diffundieren der Verunreinigung mit dem zweiten Leitungstyp von der dritten Halbleiterschicht in die Schnittstellenregion der vierten Halbleiterschicht in Kontakt mit der dritten Halbleiterschicht umfasst, basierend auf Wärme, die beim Bilden der elektronischen Einrichtung auf der vierten Halbleiterschicht angewendet wird, die Schnittstellenregion damit zu dotieren.
  • In dem Herstellungsprozess der opto-elektronischen Wandlungsschaltung wie oben beschrieben, wird die Schnittstelle der pn-Übergangsregion zwischen der ersten Halbleiterschicht und der dritten Halbleiterschicht ein Homoübergang innerhalb des Breitbandlückenhalbleiters nahe der Heteroübergangsregion zwischen der vierten Halbleiterschicht und der dritten Halbleiterschicht.
  • Um das oben erwähnte Ziel zu erreichen, umfasst als Nächstes ein opto-elektronisches Wandlungsmodul in Übereinstimmung mit der vorliegenden Erfindung (a) einen leitenden Träger, (b) die opto-elektronische Wandlungsschaltung der vorliegenden Erfindung, die auf dem leitenden Träger angeordnet ist, (c) einen ersten Vorverstärker, der auf dem leitenden Träger angeordnet und mit der Lichtempfangseinrichtung vom Pintyp der opto-elektronischen Wandlungsschaltung elektrisch verbunden ist, und (d) einen zweiten Verstärker, der eine Konfiguration identisch zu der des ersten Vorverstärkers hat und auf dem leitenden Träger angeordnet ist, während er mit der elektronischen Schaltungseinrichtung der opto-elektronischen Wandlungsschaltung elektrisch verbunden ist. Diese elektronische Schaltungseinrichtung umfasst: (i) einen Kondensator äquivalenter Kapazität, der auf einem Halbleiterträger direkt ausgebildet ist und einen Kapazitätswert identisch zu dem der der Lichtempfangseinrichtung vom Pintyp hat, und (ii) einen Widerstand, der auf dem Halbleiterträger auf dem Weg einer Isolatorschicht ausgebildet ist.
  • In einem derartigen opto-elektronischen Wandlungsmodul sind die opto-elektronische Wandlungsschaltung der vorliegenden Erfindung, in der, zusammen mit der Lichtempfangseinrichtung vom Pintyp, der Kondensator äquivalenter Kapazität und ein Widerstand, als die elektronische Schaltungseinrichtung, auf dem Halbleiterträger monolithisch integriert sind, und die ersten und zweiten Verstärker, die mit der opto-elektronischen Wandlungsschaltung elektrisch verbunden sind, auf dem leitenden Träger verpackt.
  • Entsprechend wird ein Kriechstrom in der Lichtempfangseinrichtung vom Pintyp reduziert, wobei dadurch Rauschen verringert wird, das in den ersten und zweiten Vorverstärkern generiert wird. Deshalb kann ein opto-elektronisch-gewandeltes Signal, das von dem ersten Vorverstärker ausgegeben wird, und ein Rauschkompensationssignal, das von dem zweiten Vorverstärker ausgegeben wird, zum Beseitigen des Rauschens im Gleichtaktmodus verwendet werden, das z. B. wegen Schwankungen in der Umgebungstemperatur und Vorspannungsleistungsversorgung generiert wird.
  • Für das opto-elektronische Wandlungsmodul der vorliegenden Erfindung ist es wünschenswert, ferner zu umfassen einen Umgehungskondensator, der auf dem leitenden Träger ausgebildet und mit dem Widerstand elektrisch verbunden ist, um eine Vor spannungsschaltung für die Lichtempfangseinrichtung vom Pintyp zu bilden.
  • In einem derartigen opto-elektronischen Wandlungsmodul kann, da die Vorspannungsschaltung für die Lichtempfangseinrichtung vom Pintyp als ein Tiefpass-RC-Filter durch den Widerstand und den Umgehungskondensator gebildet wird, das Rauschen, das durch Schwankungen in der Vorspannungsleistungsversorgung in der Lichtempfangseinrichtung vom Pintyp generiert wird, reduziert werden.
  • Wünschenswerter ist in dem opto-elektronischen Modul der vorliegenden Erfindung eine Mikroplätchenkappe (die cap), die den Umgehungskondensator bildet, nahe dem Chip angeordnet, der die ersten und zweiten Vorverstärker monolithisch bildet, und die opto-elektronische Wandlungsschaltung ist daran montiert.
  • In dem opto-elektronischen Wandlungsmodul der vorliegenden Erfindung wird der leitende Träger vorzugsweise mit einer T0-18-Konfiguration im TO-Paketstandard gebildet.
  • Die vorliegende Erfindung wird aus der detaillierten Beschreibung, die hierin nachstehend gegeben wird, und den begleitenden Zeichnungen vollständiger verstanden, die nur auf dem Weg von Veranschaulichung gegeben werden und nicht als die Erfindung begrenzend zu betrachten sind.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • 1 ist eine Schnittansicht, um den Aufbau einer Lichtempfangseinrichtung vom Pintyp zu zeigen, die einige Merkmale der vorliegenden Erfindung zeigt;
  • 2A und 2B sind Schnittansichten, um Herstellungsschritte der Lichtempfangseinrichtung vom Pintyp, die in 1 gezeigt wird, sequenziell zu zeigen;
  • 3A und 3B sind Schnittansichten, um Herstellungsschritte der Lichtempfangseinrichtung vom Pintyp von 1 sequenziell zu zeigen;
  • 4 ist eine Schnittansicht, um den Aufbau der Lichtempfangseinrichtung vom Pintyp gemäß einer ersten Ausführungsform der vorliegenden Erfindung zu zeigen;
  • 5 ist eine Schnittansicht, um den Aufbau der opto-elektronischen Wandlungsschaltung gemäß einer zweiten Ausführungsform der vorliegenden Erfindung zu zeigen;
  • 6A und 6B sind Schnittansichten, um Herstellungsschritte der opto-elektronischen Wandlungsschaltung von 5 sequenziell zu zeigen;
  • 7A und 7B sind Schnittansichten, um Herstellungsschritte der opto-elektronischen Wandlungsschaltung von 5 sequenziell anzuzeigen;
  • 8 ist eine Schnittansicht, um den Aufbau der opto-elektronischen Wandlungsschaltung gemäß einer dritten Ausführungsform der vorliegenden Erfindung zu zeigen;
  • 9 ist eine Schnittansicht, um den Aufbau der integrierten Schaltung opto-elektronischer Wandlung gemäß einer vierten Ausführungsform der vorliegenden Erfindung zu zeigen;
  • 10A und 10B sind Schnittansichten, um Herstellungsschritte der opto-elektronischen Wandlungsschaltung von 9 sequenziell zu zeigen;
  • 11A und 11B sind Schnittansichten, um Herstellungsschritte der opto-elektronischen Wandlungsschaltung von 9 sequenziell zu zeigen;
  • 12 ist eine Schnittansicht, um den Aufbau der opto-elektronischen Wandlungsschaltung gemäß einer fünften Ausführungsform der vorliegenden Erfindung zu zeigen;
  • 13 ist eine Draufsicht, die eine Konfiguration eines opto-elektronischen Wandlungsmoduls in Übereinstimmung mit einer sechsten Ausführungsform der vorliegenden Erfindung zeigt;
  • 14 ist eine Querschnittsansicht, die entlang der Linie A-A von 13 aufgenommen ist;
  • 15 ist eine Draufsicht, die eine Konfiguration einer opto-elektronischen Wandlungsschaltung in dem in 13 gezeigten opto-elektronischen Wandlungsmodul zeigt;
  • 16 ist eine Querschnittsansicht, die entlang der Linie B-B von 15 aufgenommen ist;
  • 17 ist eine Querschnittsansicht, die entlang der Linie C-C von 15 aufgenommen ist;
  • 18 ist ein Schaltungsdiagramm, das eine Konfiguration einer Ersatzschaltung betreffend eine elektronische Schaltung in dem in 13 gezeigten opto-elektronischen Wandlungsmodul zeigt;
  • 19 ist eine Grafik, um Vorspannungs-Dunkelstrom-Charakteristika abhängig von einer Bildung der Passivierungshalb leiterschicht in der Lichtempfangseinrichtung vom Pintyp von 1 zu zeigen;
  • 20 ist eine Grafik, um Vorspannungs-Dunkelstrom-Charakteristika abhängig von der Oberflächenbehandlung, die in den verschiedenen Halbleiterschichten in der Lichtempfangseinrichtung vom Pintyp von 1 bewirkt wird, zu zeigen; und
  • 21 ist eine Grafik, um Vorspannungs-Dunkelstrom-Charakteristika abhängig vom Glühen zum Bilden einer Verunreinigungsdiffusionsschicht in der Lichtempfangseinrichtung vom Pintyp von 4 zu zeigen.
  • BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • Die Bildung und Operation werden für die verschiedenen Ausführungsformen der vorliegenden Erfindung mit Bezug auf 1 bis 18 detailliert erläutert. In der Beschreibung der Zeichnungen werden gleiche Elemente durch gleiche Bezugszeichen bezeichnet und redundante Beschreibung wird weggelassen. Es wird vermerkt, dass die Maßstäbe der Zeichnungen nicht immer mit jenen in der Beschreibung übereinstimmen.
  • Wie in 1 gezeigt, wird eine Pin-PD 1 als eine Lichtempfangseinrichtung vom Pintyp durch aufeinanderfolgendes Laminieren einer Halbleiterschicht vom n-Typ 30, einer Halbleiterschicht vom i-Typ 31 und einer Halbleiterschicht vom p-Typ 32 als die ersten bis dritten Halbleiterschichten auf einem Halbleiterträger 20 ausgebildet. Die Halbleiterschicht vom i-Typ 31 und die Halbleiterschicht vom p-Typ 32 werden jede in einer Mesaform ausgebildet, wobei ganzheitlich ein erster Mesaabschnitt in einem Kegelstumpf eines kreisförmigen Kegels gebildet wird. Die Halbleiterschicht vom n-Typ 30 wird in einer Mesaform ausgebildet, wobei somit ein zweiter Mesaabschnitt in einem Kegelstumpf eines kreisförmigen Kegels, der sich unter der unteren Fläche des ersten Mesaabschnitts befindet, einzeln gebildet wird.
  • Auf der obersten Fläche des zweiten Mesaabschnitts ist eine Elektrodenschicht vom n-Typ 60 in einem vorbestimmten Muster als die erste Elektrodenschicht in ohmschen Kontakt mit der Halbleiterschicht vom n-Typ 30 ausgebildet. Auf der obersten Fläche des ersten Mesaabschnitts ist eine Elektrodenschicht vom p-Typ 61 in einem vorbestimmten Muster als die zweite Elektrodenschicht in ohmschen Kontakt mit der Halbleiterschicht vom p-Typ 32 ausgebildet. Eine Passivierungshalbleiterschicht 40 ist als die vierte Halbleiterschicht auf der obersten Fläche und Seitenwand des ersten Mesaabschnitts und auf der obersten Fläche des zweiten Mesaabschnitts ausgebildet, d. h. um die Halbleiterschicht vom p-Typ 32, die Halbleiterschicht vom i-Typ 31 und die Halbleiterschicht vom n-Typ 30 herum.
  • Ferner ist eine erste Passivierungsisolatorschicht 80 als die Isolatorschicht so ausgebildet, um die Oberfläche des ersten Halbleitersubstrats 20, die Seitenwand der Halbleiterschicht vom n-Typ 30 und die Oberfläche der Passivierungshalbleiterschicht 40 abzudecken. Hier hat die erste Passivierungsisolatorschicht 80 Öffnungen jede auf den Oberflächen der Elektrodenschicht vom n-Typ 60 und der Elektrodenschicht vom p-Typ 61.
  • Der Halbleiterträger 20 ist aus semiisolierendem InP hergestellt, das mit Fe in der Konzentration von ungefähr 0,7 bis 0,8 mw ppm dotiert ist. Die Halbleiterschicht vom n-Typ 30 ist aus InP vom n-Typ hergestellt, das mit Si als die Verunreinigung des ersten Leitungstyps in der Konzentration von ungefähr 5 × 1018 cm–3 dotiert ist, und die Filmstärke von ungefähr 300 nm hat. Unter Verwendung von GaInAs als das erste Halbleitermaterial ist die Halbleiterschicht vom i-Typ 31 aus GaInAs hohen Widerstands ohne deren absichtliches Dotieren mit einer Verunreinigung hergestellt, d. h. aus GaInAs vom i-Typ, und hat die Filmstärke von ungefähr 2,0 μm. Die Halbleiterschicht vom i-Typ ist jedoch allgemein aus GaInAs vom n–-Typ mit im wesentlichen dem ersten Leitungstyp wegen der Verunreinigung, die in einer relativ geringen Konzentration enthalten ist, hergestellt. Unter Verwendung von GaInAs als das erste Halbleitermaterial ist die Halbleiterschicht vom p-Typ 32 aus GaInAs vom p-Typ hergestellt, das mit Zn als die Verunreinigung des zweiten Leitungstyps dotiert ist, der sich von dem ersten Leitungstyp unterscheidet, in der Konzentration von ungefähr 1 × 1019 cm–3, und hat die Filmstärke von ungefähr 300 nm.
  • Unter Verwendung von InP als das zweite Halbleitermaterial mit der Bandlückenenergie, die größer als die des ersten Halbleitermaterials ist, ist die Passivierungshalbleiterschicht 40 aus InP hohen Widerstands oder des i-Typs ohne deren absichtliches Dotieren mit einer Verunreinigung hergestellt, und hat die Filmstärke von ungefähr 10 bis 500 nm. Die Elektrodenschicht vom n-Typ 60 ist aus AuGe/Ni hergestellt, worin die AuGe-Region und die Ni-Region die Filmstärken von ungefähr 100 nm bzw. ungefähr 30 nm aufweisen. Die Elektrodenschicht vom p-Typ 61 ist aus Ti/Pt/Au hergestellt, worin die Ti-Schicht (Region), die Pt-Schicht (Region) und die Au-Schicht (Region) die Filmstärken von ungefähr 20 nm, ungefähr 40 nm bzw. ungefähr 100 nm aufweisen. Die erste Passivierungsisolatorschicht 80 ist aus SiN hergestellt und hat die Filmstärke von ungefähr 100 bis 200 nm.
  • Hier sind die Halbleiterschicht vom i-Typ 31 und die Halbleiterschicht vom p-Typ 32 beide aus GaInAs mit der Bandlückenenergie von ungefähr 0,75 eV als das erste Halbleitermaterial hergestellt, sie haben aber die gegenseitig verschiedenen Leitungstypen. Die Passivierungshalbleiterschicht 40 ist aus InP mit der Bandlückenenergie von ungefähr 1,35 eV als das zweite Halbleitermaterial mit der Bandlückenenergie, die größer als die des ersten Halbleitermaterials ist, das die Halbleiterschicht vom i-Typ 31 und die Halbleiterschicht vom p-Typ 32 bildet, hergestellt, somit mit einer höheren Widerstandsgröße.
  • Als Nächstes werden die Herstellungsschritte von Pin-PD 1 erläutert.
  • Wie in 2A gezeigt, sind die Halbleiterschicht vom n-Typ 30, die Halbleiterschicht vom i-Typ 31 und die Halbleiterschicht vom p-Typ 32 als aufeinanderfolgend laminiert auf der Oberfläche des Halbleiterträgers 20 durch den gewöhnlichen organmetallischen Gasphasenepitaxie (OMVPE) Prozess ausgebildet.
  • Anschließend wird, wie in 2B gezeigt, eine erste Maske ausgebildet in einem kreisförmigen Muster der Region, wo der erste Mesaabschnitt auszubilden ist in der Halbleiterschicht vom p-Typ 32, basierend auf der gewöhnlichen Fotolithografietechnologie. Dann wird die periphere Region der Halbleiterschicht vom p-Typ 32, die von der erste Maske freigelegt ist, durch ein auf Phosphorsäure (H3PO4) beruhendes Ätzmittel durch den gewöhnlichen Nassätzprozess entfernt. Somit werden die Halbleiterschicht vom p-Typ 32 und die Halbleiterschicht vom i-Typ 31 aufeinanderfolgend in der Mesaform verarbeitet, wobei somit der erste Mesaabschnitt gebildet wird.
  • Wie in 3A gezeigt, wird als Nächstes die Passivierungshalbleiterschicht 40 auf den Oberflächen der Halbleiterschicht vom p-Typ 32, der Halbleiterschicht vom i-Typ 31 und der Halbleiterschicht vom n-Typ 30, d. h. mindestens um den ersten Mesaabschnitt herum, durch den gewöhnlichen OMVPE-Prozess ausgebildet.
  • Da die Halbleiterschicht vom p-Typ 32 und die Halbleiterschicht vom i-Typ 31 aus dem gleichen Halbleitermaterial von GaInAs hergestellt sind, ist es leicht, einen Schritt durchzuführen um zu verhindern, dass Elemente aus dem Material ausdampfen, das die Halbleiterschicht vom p-Typ 32 und die Halbleiterschicht vom i-Typ 31 bildet. Verdampfung von GaInAs kann nämlich durch Steuern des partiellen Drucks von As in dem Reaktionsgas verhindert werden. Somit wird epitaxiales Wachstum der Passivierungshalbleiterschicht 40 besser und leichter um diese Halbleiterschicht vom p-Typ 32 und Halbleiterschicht vom i-Typ 31 herum.
  • Falls die Halbleiterschicht vom p-Typ 32 und die Halbleiterschicht vom i-Typ 31 aus gegenseitig verschiedenen Halbleitermaterialen hergestellt wären, würde unter der Annahme z. B., dass viele Halbleitermaterialien aus GaInAs und InP existieren sollten, der Schritt zum Verhindern dessen, dass Elemente dieser Materialien verdampfen, die die Schichten bilden, kompliziert. Es wird nämlich eine ausgeglichene Steuerung zwischen dem partiellen Druck von As und dem partiellen Druck von P in dem Reaktionsgas notwendig, um zu verhindern, dass jedes von GaInAs und InP verdampft. Dies macht gutes epitaxiales Wachstum der Passivierungshalbleiterschicht 40 um diese Halbleiterschicht vom p-Typ 32 und Halbleiterschicht vom i-Typ 31 herum schwierig, und deshalb wird gewünscht, die Halbleiterschicht vom p-Typ 32 und die Halbleiterschicht vom i-Typ 31 aus dem gleichen zweiten Halbleitermaterial herzustellen.
  • Anschließend wird, wie in 3B gezeigt, eine zweite Maske in einem kreisförmigen Muster auf der Region ausgebildet, wo der zweite Mesaabschnitt auszubilden ist in der Passivierungshalbleiterschicht 40, basierend auf der gewöhnlichen Fotolithografietechnologie. Dann wird der periphere Bereich der Passivierungshalbleiterschicht 40, der von der zweiten Maske freigelegt ist, durch ein auf Salzsäure (HCl) beruhendes Ätzmittel durch den gewöhnlichen Nassätzprozess entfernt. Somit werden die Passivierungshalbleiterschicht 40 und die Halbleiterschicht vom n-Typ 30 aufeinanderfolgend in der Mesaform verarbeitet, wobei somit der zweite Mesaabschnitt gebildet wird.
  • Danach wird eine dritte Maske in vorbestimmten Mustern auf der Oberfläche der Passivierungshalbleiterschicht 40 auf die gleiche Art und Weise ausgebildet, und die inneren Regionen der Passivierungshalbleiterschicht 40, die von der dritten Maske freigelegt sind, werden entfernt. Somit werden die vorbestimmten Regionen der Halbleiterschicht vom n-Typ 30 und der Halbleiterschicht vom p-Typ 32 als die Region zum Ausbilden der Elektrodenschicht vom n-Typ bzw. die Region zum Ausbilden der Elektrodenschicht vom p-Typ freigelegt.
  • Wie in 1 gezeigt, werden anschließend die Elektrodenschicht vom n-Typ 60 und die Elektrodenschicht vom p-Typ 61 in den vorbestimmten Regionen ausgebildet, die in der Halbleiterschicht vom n-Typ 30 bzw. der Halbleiterschicht vom p-Typ 32 freigelegt sind, basierend auf dem gewöhnlichen Vakuumgasablagerungsprozess.
  • Danach werden, basierend auf dem gewöhnlichen Nassätzprozess, die peripheren Regionen der Halbleiterschicht vom n-Typ 30, der Halbleiterschicht vom i-Typ 31, der Halbleiterschicht vom p-Typ 32 und der Passivierungsisolatorschicht 40 in eine Waschlösung von entweder einer auf Salzsäure (HCl) beruhenden Lösung oder einer auf Fluorwasserstoffsäure (HF) beruhenden Lösung eingetaucht. Somit werden die freigelegten Oberflächen der Halbleiterschicht vom n-Typ 30, der Halbleiterschicht vom i-Typ 31, der Halbleiterschicht vom p-Typ 32 und der Passi vierungshalbleiterschicht 40 gewaschen, während Oxidfilme, verschiedene Verunreinigungen etc. entfernt werden.
  • Eine gewünschte Waschlösung für eine derartige Oberflächenbehandlung ist eine, die die Halbleitermaterialien, die die Halbleiterschicht vom n-Typ 30, die Halbleiterschicht vom i-Typ 31, die Halbleiterschicht vom p-Typ 32 und die Passivierungshalbleiterschicht 40 ausbilden, kaum ätzt, da sie mit ihnen in einer sehr geringen Ätzrate reagiert, sondern im wesentlichen nur mit den Oxidfilmen, verschiedenen Verunreinigungen etc. reagiert, die auf den Oberflächen dieser Halbleitermaterialien existieren.
  • Falls die Waschlösung eine wäre, die mit den Halbleitermaterialien, die die Halbleiterschicht vom n-Typ 30, die Halbleiterschicht vom i-Typ 31, die Halbleiterschicht vom p-Typ 32 und die Passivierungshalbleiterschicht 40 ausbilden, in einer relativ hohen Ätzrate reagiert, würde dies eine Störung einer starken Deformierung der Formen der ersten und zweiten Mesaabschnitte verursachen.
  • Dann wird die erste Passivierungsisolatorschicht 80 auf den freigelegten Oberflächen des Halbleiterträgers 20, der Halbleiterschicht vom n-Typ 30, der Halbleiterschicht vom i-Typ 31, der Halbleiterschicht vom p-Typ 32 und der Passivierungshalbleiterschicht 40 durch den gewöhnlichen chemischen Gasphasenabscheidungs-(CVD)Prozess ausgebildet.
  • Ferner wird eine vierte Maske in vorbestimmten Mustern auf der Oberfläche der ersten Passivierungsisolatorschicht 80 durch die gewöhnliche Fotolithografietechnologie ausgebildet, und die inneren Bereiche der ersten Passivierungsisolatorschicht 80, die von der vierten Maske freigelegt sind, werden entfernt. Somit werden die Oberflächen der Elektrodenschicht vom n-Typ 60 und der Elektrodenschicht vom p-Typ 61 als Regi onen zum Ausbilden verschiedener Verdrahtungsschichten darin freigelegt.
  • In den Herstellungsschritten wie beschrieben, wird die Passivierungshalbleiterschicht 40, die aus InP hergestellt ist, was das zweite Halbleitermaterial mit der Bandlückenenergie ist, die größer als die des ersten Halbleitermaterials ist, um die Halbleiterschicht vom i-Typ 31 und die Halbleiterschicht vom p-Typ 32 herum ausgebildet, die beide aus GaInAs des ersten Halbleitermaterials hergestellt sind. Dies führt zu einer Ausbildung der Passivierungshalbleiterschicht 40 als eine Breitbandlücken-Halbleiterschicht auf den Oberflächen der Halbleiterschicht vom i-Typ 31 und der Halbleiterschicht vom p-Typ 32, die aus dem gleichen Halbleitermaterial hergestellt sind.
  • Deswegen wächst das zweite Halbleitermaterial, das die Passivierungshalbleiterschicht 40 bildet, epitaxial, während das Gitter passend zu dem ersten Halbleitermaterial, das die Halbleiterschicht vom i-Typ 31 und die Halbleiterschicht vom p-Typ 32 ausbildet, konstant gehalten wird, sodass es in relativ guter Kristallqualität ausgebildet wird. Ferner wird der Standort der pn-Übergangsregion zwischen der Halbleiterschicht vom n-Typ 30 und der Halbleiterschicht vom p-Typ 32 basierend nur auf den Schritten zum Ausbilden der Halbleiterschicht vom n-Typ 30, der Halbleiterschicht vom i-Typ 31 und der Halbleiterschicht vom p-Typ 32, unabhängig von dem Schritt zum Ausbilden der Passivierungshalbleiterschicht 40 bestimmt. Entsprechend kann die pn-Übergangsregion mit der Passivierungshalbleiterschicht 40 perfekt abgedeckt werden.
  • Wenn Pin-PD 1 durch Drahtbonden mit einem Paket, einer Einrichtung oder IC (integrierte Schaltungen), nicht gezeigt, verbunden ist, werden Bondingpads (Anschlusspfade), die mit der Pin-PD 1 elektrisch verbunden sind, natürlich außerhalb der Pin-PD 1 ausgebildet, und somit ist Pin-PD 1 reduzierten Möglichkeiten eines mechanischen Schadens unterworfen, wenn durch Drahtbonden verbunden. Somit wird dadurch der Verpackungsertrag von Pin-PD 1 verbessert.
  • Da die Bondingpads, die mit der Pin-PD 1 elektrisch verbunden sind, außerhalb der Pin-PD 1 ausgebildet werden, werden die Bedingungen zum Ausbilden des Drahtbondings entspannt, was Verschlechterung von Hochfrequenzcharakteristika reduzieren kann, die abhängig von der Drahtlänge und dem Padbereich verursacht wird.
  • Als Nächstes wird die Operation von Pin-PD 1 erläutert.
  • In der Pin-PD 1 ist die Passivierungshalbleiterschicht 40 aus InP ohne deren absichtliches Dotieren mit einer Verunreinigung als das zweite Halbleitermaterial mit der Bandlückenenergie hergestellt, die größer als die von GaInAs des ersten Halbleitermaterials ist, das die Halbleiterschicht vom i-Typ 31 und die Halbleiterschicht vom n-Typ 30 ausbildet, und wird um die Halbleiterschicht vom n-Typ 30, die Halbleiterschicht vom i-Typ 31 und die Halbleiterschicht vom p-Typ 32 herum ausgebildet. Dadurch wird die Schnittstelle der pn-Übergangsregion zwischen der Halbleiterschicht vom n-Typ 30 und der Halbleiterschicht vom p-Typ 32 ein Heteroübergang zu der Passivierungshalbleiterschicht 40.
  • Deswegen erreicht mit der Anwendung der Sperrvorspannung die Verdrahtungsschicht, die zwischen der Halbleiterschicht vom n-Typ 30 und der Halbleiterschicht vom p-Typ 32 ausgebildet ist, die Schnittstelle zwischen der Passivierungshalbleiterschicht 40 und der ersten Passivierungsisolatorschicht 80, die die Oberfläche davon abdeckt, nicht, und wird somit nicht freigelegt. Deshalb reduziert dies den Kriechstrom, der entlang der Wandflächen der Halbleiterschicht vom i-Typ 31 und der Halbleiterschicht vom p-Typ 32 fließt abhängig von dem Oberflächenzustand zwischen der Passivierungshalbleiterschicht 40 und der ersten Passivierungsisolatorschicht 80, was die Einrichtungscharakteristika basierend auf Unterdrückung des Dunkelstroms verbessern kann.
  • Erste Ausführungsform
  • Wie in 4 gezeigt, ist eine Pin-PD 2 als eine Lichtempfangseinrichtung vom Pintyp im wesentlichen auf die gleiche Art und Weise wie die Pin-PD 1 in der ersten Ausführungsform aufgebaut, mit Ausnahme dessen, dass eine Verunreinigungsdiffusionsregion 33 in Schnittstellenregionen der Passivierungsschicht 40 und der Halbleiterschicht vom i-Typ 31 in Kontakt mit der Halbleiterschicht vom p-Typ 32 in Pin-PD 2 ausgebildet ist. Die Verunreinigungsdiffusionsregion 33 besteht aus InP vom p-Typ, das mit Zn als die Verunreinigung des zweiten Leitungstyps, der sich von dem ersten Leitungstyp unterscheidet, in der Konzentration von ungefähr 1 × 1018 bis 1 × 1019 cm–3 dotiert ist, und die Filmstärke von ungefähr 5 bis 50 nm hat.
  • Als Nächstes werden Herstellungsschritte der Pin-PD 2 erläutert.
  • Diese Pin-PD 2 wird nahezu auf die gleiche Art und Weise wie die Pin-PD 1 der obigen ersten Ausführungsform hergestellt. Basierend auf Wärme, die beim Wachstum der Passivierungshalbleiterschicht 40 auf der Oberfläche der Halbleiterschicht vom p-Typ 32 angewendet wird, wird jedoch Zn als die Verunreinigung des zweiten Leitungstyps von der Halbleiterschicht vom p-Typ 32 in die Schnittstellenregionen der Passivierungsschicht 40 und der Halbleiterschicht vom i-Typ 31 in Kontakt mit der Halbleiterschicht vom p-Typ 32 diffundiert, um die Schnittstellenregionen damit zu dotieren. Dies bildet die Verunreinigungsdiffusionsregion 33 in den Schnittstellenregionen der Passivierungsschicht 40 und der Halbleiterschicht vom i-Typ 31 in Kontakt mit der Halbleiterschicht vom p-Typ 32.
  • Basierend auf Wärme, die beim Einrichten einer Atmosphäre um den Halbleiterträger 20, die Halbleiterschicht vom n-Typ 30, die Halbleiterschicht vom i-Typ 31, die Halbleiterschicht vom p-Typ 32 und die Passivierungshalbleiterschicht 40 herum auf die Temperatur von ungefähr 550 bis 700°C angewendet wird, wird alternativ Zn als die Verunreinigung des zweiten Leitungstyps von der Halbleiterschicht vom p-Typ 32 in die Schnittstellenregionen der Passivierungsschicht 40 und der Halbleiterschicht vom i-Typ 31 in Kontakt mit der Halbleiterschicht vom p-Typ 32 diffundiert, um die Schnittstellenregionen damit zu dotieren. Somit wird die Verunreinigungsdiffusionsregion 33 durch Glühen in den Schnittstellenregionen der Passivierungsschicht 40 und der Halbleiterschicht vom i-Typ 31 in Kontakt mit der Halbleiterschicht vom p-Typ 32 ausgebildet.
  • Es wird vermerkt, dass es keine Notwendigkeit gibt, die Verunreinigung des zweiten Leitungstyps, die auf diese Art und Weise von der Halbleiterschicht vom p-Typ 32 in die Passivierungshalbleiterschicht 40 und die Halbleiterschicht vom i-Typ 31 diffundiert wird, auf Zn zu begrenzen, sondern ein beliebiges Element, das den zweiten Leitungstyp aufweist, z. B. Be, Mn, Cd etc. angewendet werden kann. Ein bevorzugtes Element ist eines, das einfach zu diffundieren ist.
  • Als Nächstes wird die Operation der Pin-PD 2 erläutert.
  • Diese Pin-PD 2 funktioniert im wesentlichen auf die gleiche Art und Weise wie die Pin-PD 1 der obigen ersten Ausführungsform mit Ausnahme dessen, dass nahe der Heteroübergangsregion zwischen der Passivierungshalbleiterschicht 40 und der Halbleiterschicht vom p-Typ 32 die Schnittstelle der pn-Übergangsregion zwischen der Halbleiterschicht vom n-Typ 30 und der Halbleiterschicht vom p-Typ 32 ein Homoübergang innerhalb der Passivierungshalbleiterschicht 40 wird. Dies reduziert weiter den Kriechstrom, der entlang der Wandflächen der Halbleiterschicht vom i-Typ 31 und der Halbleiterschicht vom p-Typ 32 fließt, was die Einrichtungscharakteristika basierend auf der Unterdrückung des Dunkelstroms stark verbessern kann.
  • Zweite Ausführungsform
  • Wie in 5 gezeigt, besteht eine opto-elektronische Wandlungsschaltung 10 aus der Pin-PD 1 als eine Lichtempfangseinrichtung vom Pintyp und einem HBT 3 als eine elektronische Einrichtung, als auf dem Halbleiterträger 20 monolithisch integriert. Hier ist die Pin-PD 1 die gleiche wie die Pin-PD 1 der obigen ersten Ausführungsform.
  • Andererseits ist der HBT 3 aufgebaut durch aufeinanderfolgendes Laminieren einer Halbleiterschicht vom n-Typ 30, einer Passivierungshalbleiterschicht 40, einer Kollektorhalbleiterschicht 50, einer Basishalbleiterschicht 51 und einer Emitterhalbleiterschicht 52 auf dem Halbleiterträger 20. Die Emitterhalbleiterschicht 52 ist in einer Mesaform ausgebildet, um einen dritten Mesaabschnitt in einer Prismenform einzeln zu bilden. Die Basishalbleiterschicht 51 und der obere Teil der Kollektorhalbleiterschicht 50 sind jede in einer Mesaform ausgebildet, wobei somit ein vierter Mesaabschnitt in einer Prismenform ganzheitlich gebildet wird, der sich unter der Bodenfläche des dritten Mesaabschnitts befindet. Der untere Teil der Kollektorhalbleiterschicht 50, die Passivierungshalbleiterschicht 40 und die Halbleiterschicht vom n-Typ 30 sind jede in einer Mesaform ausgebildet, wobei somit ein fünfter Mesaabschnitt in einer Prismenform ganzheitlich ge bildet wird, der sich unter der Bodenfläche des vierten Mesaabschnitts befindet.
  • Auf der obersten Oberfläche des fünften Mesaabschnitts ist eine Kollektorelektrodenschicht 70 in einem vorbestimmten Muster in ohmschen Kontakt mit der Kollektorhalbleiterschicht 50 ausgebildet. Auf der obersten Oberfläche des vierten Mesaabschnitts ist eine Basiselektrodenschicht 71 in einem vorbestimmten Muster in ohmschen Kontakt mit der Basishalbleiterschicht 51 ausgebildet. Auf der obersten Oberfläche des dritten Mesaabschnitts ist eine Emitterelektrodenschicht 72 in einem vorbestimmten Muster in ohmschen Kontakt mit der Emitterhalbleiterschicht 52 ausgebildet.
  • Ferner ist die erste Passivierungsisolatorschicht 80 auf der Oberfläche des Halbleiterträgers 20 und auf den Oberflächen der dritten bis fünften Mesaabschnitte ausgebildet. Hier hat die erste Passivierungsisolatorschicht 80 Öffnungen jede auf den Oberflächen der Kollektorelektrodenschicht 70, Basiselektrodenschicht 71 und Emitterelektrodenschicht 72.
  • Die Kollektorhalbleiterschicht 50 besteht aus GaInAs vom n-Typ, das mit Si als die Verunreinigung des ersten Leitungstyps in der Konzentration von ungefähr 1 × 1019 cm–3 und ungefähr 5 × 1016 cm–3 in dem unteren Teil bzw. dem oberen Teil dotiert ist, und der untere Teil und der obere Teil haben die Filmstärken von ungefähr 300 nm bzw. 500 nm. Die Basishalbleiterschicht 51 besteht aus GaInAs vom p-Typ, das mit Zn als die Verunreinigung des zweiten Leitungstyps, der sich von dem ersten Leitungstyp unterscheidet, in der Konzentration von ungefähr 1 × 1019 cm–3 dotiert ist, und hat die Filmstärke von ungefähr 100 nm. Die Emitterhalbleiterschicht 52 ist aus InP vom n-Typ hergestellt, das mit Si als die Verunreinigung des ersten Leitungstyps in der Konzentration von ungefähr 5 × 1018 cm–3 dotiert ist, und hat die Filmstärke von ungefähr 400 nm.
  • Die Kollektorelektrodenschicht 70 ist hergestellt aus AuGe/Ni, worin die AuGe-Region und die Ni-Region die Filmstärken von ungefähr 100 nm bzw. ungefähr 30 nm aufweisen. Die Basiselektrodenschicht 71 ist hergestellt aus Ti/Pt/Au, worin die Ti-Schicht (Region), die Pt-Schicht (Region) und die Au-Schicht (Region) die Filmstärken von ungefähr 20 nm, ungefähr 40 nm bzw. ungefähr 100 nm aufweisen. Die Emitterelektrodenschicht 72 ist hergestellt aus AuGe/Ni, worin die AuGe-Region und die Ni-Region die Filmstärken von ungefähr 100 nm bzw. ungefähr 30 nm aufweisen.
  • Hier sind die Kollektorhalbleiterschicht 50 und die Basishalbleiterschicht 51 beide hergestellt aus GaInAs mit der Bandlückenenergie von ungefähr 0,75 eV als ein drittes Halbleitermaterial, haben aber gegenseitig verschiedene Leitungstypen. Die Emitterhalbleiterschicht 52 ist hergestellt aus InP mit der Bandlückenenergie von ungefähr 1,35 eV als ein viertes Halbleitermaterial mit der Bandlückenenergie, die größer als die des dritten Halbleitermaterials ist, das die Kollektorhalbleiterschicht 50 und die Basishalbleiterschicht 51 bildet, und hat die Leitung vom n-Typ.
  • In der Pin-PD 1 sind eine erste Verdrahtungsschicht 90 und eine zweite Verdrahtungsschicht 91 in vorbestimmten Mustern in Kontakt mit der Elektrodenschicht vom p-Typ 61 bzw. der Elektrodenschicht vom n-Typ 60 auf der Oberfläche der ersten Passivierungsisolatorschicht 80 ausgebildet. In dem HBT 3 sind eine dritte Verdrahtungsschicht 92, eine vierte Verdrahtungsschicht 93 und eine zweite Verdrahtungsschicht 91 in vorbestimmten Mustern in Kontakt mit der Kollektorelektrodenschicht 70, der Basiselektrodenschicht 71 bzw. der Emitter elektrodenschicht 72 auf der Oberfläche der ersten Passivierungsisolatorschicht 80 ausgebildet.
  • Hier ist die Elektrodenschicht vom n-Typ 60 in der Pin-PD 1 durch die zweite Verdrahtungsschicht 91 mit der Emitterelektrodenschicht 72 in dem HBT 3 elektrisch verbunden. Die ersten bis vierten Verdrahtungsschichten 90 bis 93 sind alle aus Ti/Au hergestellt.
  • Als Nächstes werden die Herstellungsschritte der opto-elektronischen Wandlungsschaltung 10 erläutert.
  • Zuerst wird, wie in 6A gezeigt, diese opto-elektronische Wandlungsschaltung 10 fast in dem gleichen Prozess begonnen, wie die Pin-PD 1 in der obigen ersten Ausführungsform hergestellt wurde, worin die Halbleiterschicht vom n-Typ 30, die Halbleiterschicht vom i-Typ 31 und die Halbleiterschicht vom p-Typ 32 aufeinanderfolgend auf der Oberfläche des Halbleiterträgers 20 laminiert sind, die Halbleiterschicht vom p-Typ 32 und die Halbleiterschicht vom i-Typ 33 aufeinanderfolgend in der Mesaform verarbeitet sind, und danach die Passivierungshalbleiterschicht 40 um den ersten Mesaabschnitt herum ausgebildet wird.
  • Anschließend werden, wie in 6B gezeigt, die Kollektorhalbleiterschicht 50, die Basishalbleiterschicht 51 und die Emitterhalbleiterschicht 52 als aufeinanderfolgend laminiert auf der Oberfläche der Passivierungshalbleiterschicht 40 durch den gewöhnlichen OMVPE-Prozess ausgebildet.
  • Als Nächstes wird, wie in 7A gezeigt, eine fünfte Maske in einem rechteckigen Muster auf der dritten Mesaabschnittbildungsregion der Emitterhalbleiterschicht 52 in der HBT-Bildungsregion des Halbleiterträgers 20 durch die gewöhnliche Fotolithografietechnologie ausgebildet. Dann wird die peri phere Region der Emitterhalbleiterschicht 52, die von der fünften Maske freigelegt ist, mit dem auf HCL beruhenden Ätzmittel durch den gewöhnlichen Nassätzprozess entfernt. Die Emitterhalbleiterschicht 52 wird somit in der Mesaform verarbeitet, wobei somit der dritte Mesaabschnitt ausgebildet wird.
  • Danach wird eine sechste Maske ähnlich in einem rechteckigen Muster auf der vierten Mesaabschnittbildungsregion der Basishalbleiterschicht 51 ausgebildet. Dann wird die periphere Region der Basishalbleiterschicht 51, die von der sechsten Maske freigelegt ist, mit dem auf H3PO4 beruhenden Ätzmittel durch den gewöhnlichen Nassätzprozess entfernt. Die Basishalbleiterschicht 51 und der obere Teil der Kollektorhalbleiterschicht 50 werden jede in der Mesaform verarbeitet, wobei somit der vierte Mesaabschnitt ausgebildet wird.
  • Ferner wird eine siebte Maske auf die gleiche Art und Weise in einem rechteckigen Muster auf der fünften Mesaabschnittbildungsregion der Kollektorhalbleiterschicht 50 ausgebildet. Dann wird die periphere Region der Kollektorhalbleiterschicht 50, die von der siebten Maske freigelegt ist, mit dem auf H3PO4 beruhenden Ätzmittel, dem auf HCl beruhenden Ätzmittel und dem auf H3PO4 beruhenden Ätzmittel durch den gewöhnlichen Nassätzprozess aufeinanderfolgend entfernt. Somit werden der untere Teil der Kollektorhalbleiterschicht 50, die Passivierungsschicht 40 und die Halbleiterschicht vom n-Typ 50 jede in der Mesaform verarbeitet, wobei somit der fünfte Mesaabschnitt ausgebildet wird.
  • Andererseits wird eine zweite Maske in einem kreisförmigen Muster auf der zweiten Mesaabschnittbildungsregion der Passivierungshalbleiterschicht 40 in der Pin-PD-Bildungsregion des Halbleiterträgers 20 durch die gewöhnliche Fotolithografietechnologie ausgebildet. Dann wird die periphere Region der Passivierungshalbleiterschicht 40, die von der zweiten Maske freigelegt ist, mit dem auf HCl beruhenden Ätzmittel durch den gewöhnlichen Nassätzprozess entfernt. Somit werden die Passivierungshalbleiterschicht 40 und die Halbleiterschicht vom n-Typ 30 aufeinanderfolgend in der Mesaform verarbeitet, wobei somit der zweite Mesaabschnitt ausgebildet wird.
  • Danach wird eine dritte Maske auf die gleiche Art und Weise in vorbestimmten Mustern auf der Oberfläche der Passivierungshalbleiterschicht 40 ausgebildet, und die inneren Regionen der Passivierungshalbleiterschicht 40, die von der dritten Maske freigelegt sind, werden entfernt. Somit werden die vorbestimmten Regionen der Halbleiterschicht vom n-Typ 30 und der Halbleiterschicht vom p-Typ 32 als die Elektrodenschichtbildungsregion vom n-Typ bzw. die Elektrodenschichtbildungsregion vom p-Typ freigelegt.
  • Anschließend werden, wie in 7B gezeigt, die Elektrodenschicht vom n-Typ 60 und die Elektrodenschicht vom p-Typ 61 in den vorbestimmten Regionen, die in der Halbleiterschicht vom n-Typ 30 bzw. der Halbleiterschicht vom p-Typ 32 freigelegt sind, in der Pin-PD-Bildungsregion des Halbleiterträgers 20 durch den gewöhnlichen Vakuumdampfablagerungsprozess ausgebildet.
  • Danach werden die Kollektorelektrodenschicht 70, die Basiselektrodenschicht 71 und die Emitterelektrodenschicht 72 in den vorbestimmten Regionen, die in der Kollektorhalbleiterschicht 50, der Basishalbleiterschicht 51 bzw. der Emitterhalbleiterschicht 52 freigelegt sind, auf die gleiche Art und Weise in der HBT-Bildungsregion des Halbleiterträgers 20 ausgebildet.
  • Dann werden die freigelegten Oberflächen der Halbleiterschicht vom n-Typ 30, Halbleiterschicht vom i-Typ 31, Halb leiterschicht vom p-Typ 32 und Passivierungshalbleiterschicht 40 gewaschen, indem sie in eine Waschlösung von entweder der auf HCl beruhenden Lösung oder der auf HF beruhenden Lösung eingetaucht werden durch den gewöhnlichen Nassätzprozess.
  • Danach wird die erste Passivierungsisolatorschicht 80 auf den Oberflächen des Halbleiterträgers 20, der Halbleiterschicht vom n-Typ 30, Passivierungshalbleiterschicht 40, Kollektorhalbleiterschicht 50, Basishalbleiterschicht 51 und Emitterhalbleiterschicht 52 durch den gewöhnlichen Plasma-CVD-Prozess ausgebildet.
  • Ferner wird eine vierte Maske in vorbestimmten Mustern auf der Oberfläche der ersten Passivierungsisolatorschicht 80 in der Pin-PD-Bildungsregion des Halbleiterträgers 20 durch die gewöhnliche Fotolithografietechnologie ausgebildet. In der HBT-Transistor-Bildungsregion des Halbleiterträgers 20 wird eine achte Maske in vorbestimmten Mustern auf der Oberfläche der ersten Passivierungsisolatorschicht 80 ausgebildet. Dann werden die inneren Regionen der ersten Passivierungsisolatorschicht 80, die von diesen vierten und achten Masken freigelegt sind, durch den gewöhnlichen reaktiven Ionenätz-(RIE-Prozess entfernt. Somit werden die Oberflächen der Elektrodenschicht vom n-Typ 60, Elektrodenschicht vom p-Typ 61, Kollektorelektrodenschicht 70, Basiselektrodenschicht 71 und Emitterelektrodenschicht 72 als Regionen zum Ausbilden verschiedener Verdrahtungsschichten freigelegt.
  • Anschließend wird, wie in 5 gezeigt, eine neunte Maske in vorbestimmten Mustern auf der Oberfläche der ersten Passivierungsisolatorschicht 80 durch die gewöhnliche Fotolithografietechnologie ausgebildet. Dann werden die erste Verdrahtungsschicht 90, zweite Verdrahtungsschicht 91, dritte Verdrahtungsschicht 92 und vierte Verdrahtungsschicht 93 jede auf der Oberfläche der ersten Passivierungsisolatorschicht 80, die von der neunte Maske freigelegt sind durch den gewöhnlichen Vakuumdampfablagerungsprozess ausgebildet.
  • In den hier beschriebenen Herstellungsschritten wird der HBT 3 ausgebildet als monolithisch integriert mit der Pin-PD 1, die in den Herstellungsschritten der obigen ersten Ausführungsform auf der Oberfläche des Halbleiterträgers 20 ausgebildet ist. Deswegen wird die Pin-PD 1 mit relativ guter Kristallqualität der Passivierungshalbleiterschicht 40 ausgebildet, und der Standort der pn-Übergangsregion hängt nur von den Schritten zum Ausbilden der Halbleiterschicht vom n-Typ 30, Halbleiterschicht vom i-Typ 31 und Halbleiterschicht vom p-Typ 32 ab.
  • Die Pin-PD 1 wird ohne Dotieren der Oberflächen in den verschiedenen Halbleiterschichten mit Diffusion von Zn ausgebildet, und wird in der Mesaform verarbeitet. Es ist somit leicht, eine Erhöhung des Durchmessers des Wafers zu erreichen, der den Halbleiterträger 20 bildet, und es ist auch leicht, ein aktives Element, wie etwa HBT 3 mit der Pin-PD 1 monolithisch zu integrieren.
  • Als Nächstes wird die Operation der opto-elektronischen Wandlungsschaltung 10 erläutert.
  • In der opto-elektronischen Wandlungsschaltung 10 wird der HBT 3 als monolithisch integriert mit der Pin-PD 1 der obigen ersten Ausführungsform auf der Oberfläche des Halbleiterträgers 20 ausgebildet. Dies kann den Kriechstrom in der Pin-PD 1 reduzieren, was Auftreten von Rauschen in dem HBT 3 verringern kann. Die Empfangsempfindlichkeit des HBT 3 kann entsprechend für Lichtsignale verbessert werden, die in die Pin-PD 1 eintreten.
  • Dritte Ausführungsform
  • Wie in 8 gezeigt, ist eine opto-elektronische Wandlungsschaltung 11 im wesentlichen auf die gleiche Art und Weise wie die opto-elektronische Wandlungsschaltung 10 der obigen dritten Ausführungsform aufgebaut, mit Ausnahme dessen, dass diese opto-elektronische Wandlungsschaltung 11 durch monolithisches Integrieren der Pin-PD 2 als eine Lichtempfangseinrichtung vom Pintyp mit dem HBT 3 als eine elektronische Einrichtung auf dem Halbleiterträger 20 aufgebaut wird. Die Pin-PD 2 ist die gleiche wie die Pin-PD 2 der obigen zweiten Ausführungsform.
  • Als Nächstes werden Herstellungsschritte der opto-elektronischen Wandlungsschaltung 11 erläutert.
  • Diese opto-elektronische Wandlungsschaltung 11 wird im wesentlichen auf die gleiche Art und Weise wie die opto-elektronische Wandlungsschaltung 10 der obigen dritten Ausführungsform hergestellt, mit Ausnahme dessen, dass basierend auf der Wärme, die beim Wachsen der Passivierungshalbleiterschicht 40 auf der Oberfläche der Halbleiterschicht vom p-Typ 32 angelegt wird, Zn als die Verunreinigung des zweiten Leitungstyps von der Halbleiterschicht vom p-Typ 32 in die Schnittstellenregion der Passivierungsschicht 40 und Halbleiterschicht vom i-Typ 31 in Kontakt mit der Halbleiterschicht vom p-Typ 32 diffundiert wird, um die Schnittstellenregion damit zu dotieren.
  • Alternativ wird basierend auf der Wärme, die angewendet wird, um die Atmosphäre um den Halbleiterträger 20, die Halbleiterschicht vom n-Typ 30, die Halbleiterschicht vom i-Typ 31, die Halbleiterschicht vom p-Typ 32 und die Passivierungshalbleiterschicht 40 herum auf die Temperatur von ungefähr 550 bis 700°C zu setzen, Zn als die Verunreinigung des zweiten Leitungstyps von der Halbleiterschicht vom p-Typ 32 in die Schnittstellenregionen der Passivierungsschicht 40 und Halbleiterschicht vom i-Typ 31 in Kontakt mit der Halbleiterschicht vom p-Typ 32 diffundiert, um die Schnittstellenregionen damit zu dotieren.
  • Ferner wird basierend auf Wärme, die beim aufeinanderfolgenden Wachsen der Kollektorhalbleiterschicht 50, Basishalbleiterschicht 51 und Emitterhalbleiterschicht 52 auf der Oberfläche der Passivierungshalbleiterschicht 40 angewendet wird, Zn als die Verunreinigung des zweiten Leitungstyps von der Halbleiterschicht vom p-Typ 32 in die Schnittstellenregion der Passivierungsschicht 40 und Halbleiterschicht vom i-Typ 31 in Kontakt mit der Halbleiterschicht vom p-Typ 32 diffundiert, um die Schnittstellenregionen damit zu dotieren. Das Obige bildet die Verunreinigungsdiffusionsregion 33 in den Schnittstellenregionen der Passivierungsschicht 40 und Halbleiterschicht vom i-Typ 31 in Kontakt mit der Halbleiterschicht vom p-Typ 32.
  • Als Nächstes wird die Operation der opto-elektronischen Wandlungsschaltung 11 erläutert.
  • Diese opto-elektronische Wandlungsschaltung 11 funktioniert im wesentlichen auf die gleiche Art und Weise wie die opto-elektronische Wandlungsschaltung 10 der obigen dritten Ausführungsform mit Ausnahme dessen, dass nahe der Heteroübergangsregion zwischen der Passivierungshalbleiterschicht 40 und der Halbleiterschicht vom p-Typ 32 die Schnittstelle der pn-Übergangsregion zwischen der Halbleiterschicht vom n-Typ 30 und der Halbleiterschicht vom p-Typ 32 ein Homoübergang in der Passivierungshalbleiterschicht 40 wird.
  • Dies verringert weiter den Kriechstrom, der entlang der Wandflächen der Halbleiterschicht vom i-Typ 31 und der Halbleiterschicht vom p-Typ 32 in der Pin-PD 2 fließt, was Auftreten von Rauschen in dem HBT 3 weiter verringern kann. Die Empfangsempfindlichkeit des HBT 3 kann entsprechend für Lichtsignale beträchtlich verbessert werden, die in die Pin-PD 2 eintreten.
  • Vierte Ausführungsform
  • Wie in 9 gezeigt, ist eine opto-elektronische Wandlungsschaltung 12 durch monolithisches Integrieren der Pin-PD 1 als eine Lichtempfangseinrichtung vom Pintyp mit einem Widerstand 4 und einem Kondensator 5 als elektronische Einrichtungen auf dem Halbleiterträger 20 aufgebaut.
  • Hier ist die Pin-PD 1 die gleiche wie die Pin-PD 1 der obigen ersten Ausführungsform. In der Pin-PD 1 ist eine zweite Passivierungsisolatorschicht 81 auf der Oberfläche der ersten Passivierungsisolatorschicht 80 ausgebildet. Diese zweite Passivierungsisolatorschicht 81 hat Öffnungen, die mit den Öffnungen der ersten Passivierungsisolatorschicht 80 kommunizieren, die sich über den Oberflächen der Elektrodenschicht vom n-Typ 60 und der Elektrodenschicht vom p-Typ 61 befinden.
  • Andererseits ist der Widerstand 4 durch aufeinanderfolgendes Laminieren der ersten Passivierungshalbleiterschicht 80, einer Metallwiderstandsschicht 110 und der zweiten Passivierungshalbleiterschicht 81 auf dem Halbleiterträger 20 ausgebildet. Diese Metallwiderstandsschicht 110 ist in einer flachen Plattenform ausgebildet, die durch die ersten und zweiten Passivierungsschichten 80, 81 abgedeckt wird. Die zweite Pensionierungsschicht 81 hat Öffnungen über der Oberfläche der Metallwiderstandsschicht 110.
  • Der Kondensator 5 ist als ein Kondensator vom MIM (Metall-Isolator-Metall) Typ durch aufeinanderfolgendes Laminieren einer unteren Elektrodenschicht 100, der zweiten Passivie rungsisolatorschicht 81 und einer oberen Elektrodenschicht 101 auf dem Halbleiterträger 20 ausgebildet. Die untere Elektrodenschicht 100 ist in einer flachen Plattenform ausgebildet und ist mit der obersten Fläche des Halbleiterträgers 20 in Kontakt. Die zweite Passivierungsisolatorschicht 81 hat eine Öffnung in der Region, die sich über der Oberfläche der unteren Elektrodenschicht 100, aber nicht unter der oberen Elektrodenschicht 101 befindet. Die obere Elektrodenschicht 101 ist in einer flachen Plattenform ausgebildet und befindet sich entgegengesetzt zu der unteren Elektrodenschicht 100 mit der zweiten Passivierungsisolatorschicht 81 dazwischen.
  • Die zweite Passivierungsisolatorschicht 81 ist aus SiN hergestellt und hat die Filmstärke von ungefähr 100 bis 200 nm. Die Metallwiderstandsschicht 110 ist aus NiCr hergestellt und hat die Filmstärke von ungefähr 20 bis 40 nm. Die untere Elektrodenschicht 100 ist aus Ti/Au hergestellt und hat die Filmstärke von ungefähr 200 bis 400 nm. Die obere Elektrodenschicht 101 ist aus Ti/Au hergestellt und hat die Filmstärke von ungefähr 300 bis 500 nm.
  • In der Pin-PD 1 sind eine fünfte Verdrahtungsschicht 94 und eine sechste Verdrahtungsschicht 95 in vorbestimmten Mustern in Kontakt mit der Elektrodenschicht vom p-Typ 61 bzw. der Elektrodenschicht vom n-Typ 60 auf der Oberfläche der zweiten Passivierungsisolatorschicht 81 ausgebildet. In dem Widerstand 4 sind eine sechste Verdrahtungsschicht 95 und eine siebte Verdrahtungsschicht 96 in vorbestimmten Mustern beide in Kontakt mit der Metallwiderstandsschicht 110 auf der Oberfläche der zweiten Passivierungsisolatorschicht 81 ausgebildet. In dem Kondensator 5 sind eine siebte Verdrahtungsschicht 86 und eine achte Verdrahtungsschicht 97 in vorbestimmten Mustern in Kontakt mit der oberen Elektrodenschicht 101 bzw. der unteren Elektrodenschicht 100 auf der Oberfläche der zweiten Passivierungsisolatorschicht 81 ausgebildet.
  • Hier ist die Elektrodenschicht vom n-Typ 60 in der Pin-PD 1 durch die sechste Verdrahtungsschicht 95 mit der Metallwiderstandsschicht 110 in dem Widerstand 4 elektrisch verbunden. Die Metallwiderstandsschicht 110 in dem Widerstand 4 ist durch die siebte Verdrahtungsschicht 96 mit der unteren Elektrodenschicht 100 in dem Kondensator 5 elektrisch verbunden. Die fünften bis achten Verdrahtungsschichten 94 bis 97 sind alle aus Ti/Au hergestellt.
  • Als Nächstes werden die Herstellungsschritte der opto-elektronischen Wandlungsschaltung 12 erläutert.
  • Zuerst wird, wie in 10A gezeigt, die opto-elektronische Wandlungsschaltung 12 hergestellt, um die Pin-PD 1 im wesentlichen auf die gleiche Art und Weise wie die Pin-PD 1 der obigen ersten Ausführungsform aufzubauen: die Halbleiterschicht vom n-Typ 30, die Halbleiterschicht vom i-Typ 31 und die Halbleiterschicht vom p-Typ 32 sind aufeinanderfolgend auf der Oberfläche des Halbleiterträgers 20 laminiert, die Halbleiterschicht vom p-Typ 32 und die Halbleiterschicht vom i-Typ 33 werden aufeinanderfolgend in der Mesaform verarbeitet, und danach wird die Passivierungshalbleiterschicht 40 um den ersten Mesaabschnitt herum ausgebildet.
  • Anschließend wird, wie in 10B gezeigt, eine zweite Maske in einem kreisförmigen Muster auf der zweiten Mesaabschnittbildungsregion der Passivierungshalbleiterschicht 40 in der Pin-PD-Bildungsregion des Halbleiterträgers 20 durch die gewöhnliche Fotolithografietechnologie ausgebildet. Dann wird die periphere Region der Passivierungshalbleiterschicht 40, die von der zweiten Maske freigelegt ist, mit dem auf HCl beruhenden Ätzmittel durch den gewöhnlichen Nassätzprozess entfernt. Somit werden die Passivierungshalbleiterschicht 40 und die Halbleiterschicht vom n-Typ 30 in der Mesaform aufeinan derfolgend verarbeitet, wobei somit der zweite Mesaabschnitt gebildet wird.
  • Danach wird eine dritte Maske ähnlich in vorbestimmten Mustern auf der Oberfläche der Passivierungshalbleiterschicht 40 ausgebildet, und die inneren Regionen der Passivierungshalbleiterschicht 40, die von der dritten Maske freigelegt sind, werden entfernt. Somit werden die vorbestimmten Regionen der Halbleiterschicht vom n-Typ 30 und der Halbleiterschicht vom p-Typ 32 als die Elektrodenschichtbildungsregion vom n-Typ und die Elektrodenschichtbildungsregion vom p-Typ freigelegt.
  • Anschließend werden, wie in 11A gezeigt, die Elektrodenschicht vom n-Typ 60 und die Elektrodenschicht vom p-Typ 61 in den vorbestimmten Regionen, die in der Halbleiterschicht vom n-Typ 30 bzw. der Halbleiterschicht vom p-Typ 32 freigelegt sind, in der Pin-PD-Bildungsregion des Halbleiterträgers 20 durch den gewöhnlichen Vakuumdampfablagerungsprozess ausgebildet.
  • Danach werden die freigelegten Oberflächen der Halbleiterschicht vom n-Typ 30, Halbleiterschicht vom i-Typ 31, Halbleiterschicht vom p-Typ 32 und Passivierungshalbleiterschicht 40 gewaschen, indem sie in eine Waschlösung von entweder der auf Salzsäure (HCl) beruhenden Lösung oder der auf Fluorwasserstoffsäure (HF) beruhenden Lösung durch den gewöhnlichen Nassätzprozess eingetaucht werden.
  • Dann wird die erste Passivierungsisolatorschicht 80 auf den Oberflächen des Halbleiterträgers 20, der Halbleiterschicht vom n-Typ 30, Halbleiterschicht vom i-Typ 31, Halbleiterschicht vom p-Typ 32 und Passivierungshalbleiterschicht 40 durch den gewöhnlichen Plasma-CVD-Prozess ausgebildet.
  • Danach wird eine zehnte Maske in vorbestimmten Mustern auf der Oberfläche der ersten Passivierungsisolatorschicht 80 in der Kondensatorbildungsregion des Halbleiterträgers 20 durch die gewöhnliche Fotolithografietechnologie ausgebildet. Dann wird die innere Region der ersten Passivierungsisolatorschicht 80, die von der zehnten Maske freigelegt ist, durch den gewöhnlichen RIE-Prozess entfernt. Dies legt die Oberfläche des Halbleiterträgers 20 als eine Kondensatorbildungsregion frei.
  • Anschließend wird, wie in 11B gezeigt, die untere Elektrodenschicht 100 in der vorbestimmten Region, die von dem Halbleiterträger 20 freigelegt ist in der Kondensatorbildungsregion des Halbleiterträgers 20 durch den gewöhnlichen Vakuumdampfablagerungsprozess ausgebildet.
  • Danach wird eine elfte Maske in einem vorbestimmten Muster auf der Oberfläche der zweiten Passivierungsisolatorschicht 81 in der Widerstandsbildungsregion des Halbleiterträgers 20 durch die gewöhnliche Fotolithografietechnologie ausgebildet. Dann wird die Metallwiderstandsschicht 110 in der vorbestimmten Region, die von der elften Maske freigelegt ist, durch den gewöhnlichen Vakuumdampfablagerungsprozess ausgebildet.
  • Als Nächstes wird die zweite Passivierungsisolatorschicht 81 auf den freigelegten Oberflächen der ersten Passivierungsisolatorschicht 80, unteren Elektrodenschicht 100 und Metallwiderstandsschicht 110 durch den gewöhnlichen Plasma-CVD-Prozess ausgebildet.
  • Danach wird eine vierte Maske in vorbestimmten Mustern auf der Oberfläche der zweiten Passivierungsisolatorschicht 81 in der Pin-PD-Bildungsregion des Halbleiterträgers 20 durch die gewöhnliche Fotolithografietechnologie ausgebildet. Eine zwölfte Maske wird in vorbestimmten Mustern auf der Oberflä che der zweiten Passivierungsisolatorschicht 81 in der Widerstandsbildungsregion des Halbleiterträgers 20 ausgebildet. Eine dreizehnte Maske wird in einem vorbestimmten Muster auf der Oberfläche der zweiten Passivierungsisolatorschicht 81 in der Kondensatorbildungsregion des Halbleiterträgers 20 ausgebildet.
  • Ferner werden die inneren Regionen der zweiten Passivierungsisolatorschicht 81, die von diesen vierten, zwölften und dreizehnten Masken freigelegt sind, durch den gewöhnlichen RIE-Prozess entfernt. Somit werden die Oberflächen der Elektrodenschicht vom n-Typ 60, Elektrodenschicht vom p-Typ 61, unteren Elektrodenschicht 100 und Metallwiderstandsschicht 110 jede als Regionen zum Ausbilden der verschiedenen Verdrahtungsschichten freigelegt.
  • Anschließend wird, wie in 9 gezeigt, eine vierzehnte Maske in vorbestimmten Mustern auf der Oberfläche der zweiten Passivierungsisolatorschicht 81 durch die gewöhnliche Fotolithografietechnologie ausgebildet. Dann werden die fünfte Verdrahtungsschicht 94, sechste Verdrahtungsschicht 95, siebte Verdrahtungsschicht 96 und achte Verdrahtungsschicht 97 jede auf der Oberfläche der zweiten Passivierungsisolatorschicht 81, die von der vierzehnten Maske freigelegt ist, durch den gewöhnlichen Vakuumdampfablagerungsprozess ausgebildet.
  • In den wie beschriebenen Herstellungsschritten werden der Widerstand 4 und der Kondensator 5 als monolithisch integriert mit der Pin-PD 1, die in den Herstellungsschritten der obigen ersten Ausführungsform ausgebildet wird auf der Oberfläche des Halbleiterträgers 20 ausgebildet. Deswegen wird die Pin-PD 1 in relativ guter Kristallqualität der Passivierungshalbleiterschicht 40 ausgebildet, und der Standort der pn-Übergangsregion hängt nur von den Schritten zum Ausbilden der Halbleiterschicht vom n-Typ 30, Halbleiterschicht vom i-Typ 31 und Halbleiterschicht vom p-Typ 32 ab.
  • Die Pin-PD 1 wird ohne Dotieren der Oberflächen der verschiedenen Halbleiterschichten mit Diffusion von Zn ausgebildet und wird in der Mesaform verarbeitet. Es ist somit leicht, eine Erhöhung des Durchmessers des Wafers zu erreichen, der den Halbleiterträger 20 bildet, und es ist auch leicht, die Pin-PD 1 mit passiven Elementen, wie etwa dem Widerstand 4 und dem Kondensator 5, monolithisch zu integrieren.
  • Als Nächstes wird die Operation der opto-elektronischen Wandlungsschaltung 12 erläutert.
  • In dieser opto-elektronischen Wandlungsschaltung 12 sind der Widerstand 4 und der Kondensator 5 mit der Pin-PD 1 der obigen ersten Ausführungsform auf der Oberfläche des Halbleiterträgers 20 monolithisch integriert. Somit sind der Widerstand 4 und der Kondensator 5 nicht mit den verschiedenen Halbleiterschichten, die die Pin-PD 1 ausbilden, in Kontakt, was die Reduzierung des Kriechstroms in der Pin-PD 1 nicht behindert. Es können die Einrichtungscharakteristika der Pin-PD 1 verbessert werden.
  • Fünfte Ausführungsform
  • Wie in 12 gezeigt, ist eine opto-elektronische Wandlungsschaltung 13 auf im wesentlichen die gleiche Art und Weise wie die opto-elektronische Wandlungsschaltung 12 der obigen fünften Ausführungsform mit Ausnahme dessen aufgebaut, dass die opto-elektronische Wandlungsschaltung 13 durch monolithisches Integrieren der Pin-PD 2 als eine Lichtempfangseinrichtung vom Pintyp mit dem Widerstand 4 und dem Kondensator 5 als elektronische Einrichtungen auf dem Halbleiterträ ger 20 aufgebaut ist. Die Pin-PD 2 ist die gleiche wie die Pin-PD 2 der obigen zweiten Ausführungsform.
  • Als Nächstes werden die Herstellungsschritte der opto-elektronischen Wandlungsschaltung 13 erläutert.
  • Diese opto-elektronische Wandlungsschaltung 13 wird im wesentlichen auf die gleiche Art und Weise wie die opto-elektronische Wandlungsschaltung 12 der obigen fünften Ausführungsform hergestellt, mit Ausnahme dessen, dass basierend auf der Wärme, die beim Wachstum der Passivierungshalbleiterschicht 40 auf der Oberfläche der Halbleiterschicht vom p-Typ 32 angewendet wird, Zn als die Verunreinigung des zweiten Leitungstyps von der Halbleiterschicht vom p-Typ 32 in die Schnittstellenregion der Passivierungsschicht 40 und der Halbleiterschicht vom i-Typ 31 in Kontakt mit der Halbleiterschicht vom p-Typ 32 diffundiert wird, um die Schnittstellenregion damit zu dotieren.
  • Alternativ wird, basierend auf der Wärme, die angewendet wird, um die Atmosphäre um den Halbleiterträger 20, die Halbleiterschicht vom n-Typ 30, die Halbleiterschicht vom i-Typ 31, die Halbleiterschicht vom p-Typ 32 und die Passivierungshalbleiterschicht 40 herum auf die Temperatur von ungefähr 550 bis 700°C zu setzen, Zn als die Verunreinigung des zweiten Leitungstyps von der Halbleiterschicht vom p-Typ 32 in die Schnittstellenregionen der Passivierungsschicht 40 und der Halbleiterschicht vom i-Typ 31 in Kontakt mit der Halbleiterschicht vom p-Typ 32 diffundiert wird, um die Schnittstellenregionen damit zu dotieren.
  • Als Nächstes wird die Operation der opto-elektronischen Wandlungsschaltung 13 erläutert.
  • Diese opto-elektronische Wandlungsschaltung 13 funktioniert auf im wesentlichen die gleiche Art und Weise wie die opto-elektronische Wandlungsschaltung 12 der obigen fünften Ausführungsform mit Ausnahme dessen, dass nahe der Heteroübergangsregion zwischen der Passivierungshalbleiterschicht 40 und der Halbleiterschicht vom p-Typ 32 die Schnittstelle der pn-Übergangsregion zwischen der Halbleiterschicht vom n-Typ 30 und der Halbleiterschicht vom p-Typ 32 ein Homoübergang in der Passivierungshalbleiterschicht 40 wird. Dies kann den Kriechstrom in der Pin-PD 2 weiter reduzieren. Die Einrichtungscharakteristika der Pin-PD 1 können entsprechend verbessert werden.
  • Sechste Ausführungsform
  • Wie in 13 und 14 gezeigt, sind in einem opto-elektronischen Wandlungsmodul 15 eine Mikroplätchenkappe 160 und ein IC-Chip 170 an einem obersten Abschnitt eines TO-Paketes 150 montiert. Auch ist eine opto-elektronische Erdungsschaltung 14 weiter auf der Oberfläche der Mikroplätchenkappe 150 montiert, während eine licht-verdichtende Abdeckung 180 an einer Peripherie des TO-Paketes 150 angebracht ist.
  • Das TO-Paket 150 wird mit einer TO-18-Konfiguration in dem TO-Paketstandard ausgebildet. In diesem TO-Paket 150 sind vier Durchgangslöcher 152a bis 152d in einem obersten Abschnitt eines leitenden Trägers 151 ausgebildet, der in eine kreisförmige flache Platte mit einem dicken Plateauabschnitt innerhalb davon verarbeitet wurde. Erste bis vierte Leitungspins 153a bis 153d werden durch diese vier Durchgangslöcher 152a bis 152d eingeführt, während ein fünfter Leitungspin 153ea zu der inneren Oberfläche des obersten Abschnitts des leitenden Trägers 151 angeschweißt wird.
  • Die ersten bis vierten Leitungspins 153a bis 153e werden fixiert, während das Innere des leitenden Trägers 151 mit einem Glasmaterial 154 gefüllt wird. Der leitende Träger 151 und die ersten bis vierten Leitungspins 153a bis 153d sind aus einem Metallelement hergestellt und voneinander durch das Glasmaterial 154, das dazwischen angeordnet ist, isoliert. Der fünfte Leitungspin 153e ist hier aus einem Metallelement hergestellt und mit dem leitenden Träger 151 elektrisch verbunden.
  • Der Abstand zwischen dem fünften Leitungspin 153e, der in dem mittleren Abschnitt des leitenden Trägers 151 angeordnet ist, und den ersten bis vierten Leitungspins 153a bis 153d, die in der Peripherie des leitenden Trägers 151 angeordnet sind, ist ungefähr 1,27 mm. Entsprechend kann die Verpackung des Trägers einfach werden und es kann ein kommerziell verfügbarer Verbindersockel verwendet werden, wodurch Tests für eine Ansteuerung auf eine einfache Art und Weise durchgeführt werden können.
  • Die Mikroplätchenkappe 160 ist an der äußeren Oberfläche des obersten Abschnitts des leitenden Trägers 151 in dem TO-Paket 150 durch Löten fixiert. In dieser Mikroplätchenkappe 160 ist eine hintere Elektrodenschicht 164 auf der ganzen hinteren Oberfläche eines isolierenden Trägers 163 ausgebildet, während eine erste Oberflächenelektrodenschicht 165 und eine zweite Oberflächenelektrodenschicht 166 so ausgebildet sind, um die Oberfläche des isolierenden Trägers 163 in zwei zu teilen.
  • Als ein Ergebnis wird ein erster Umgehungskondensator 161 als ein Kondensator vom MIM-Typ ausgebildet, in dem die hintere Elektrodenschicht 164, der isolierende Träger 163 und die erste Oberflächenelektrodenschicht 165 aufeinanderfolgend laminiert sind. Auch ist ein zweiter Umgehungskondensator 162 als ein Kondensator vom MIM-Typ ausgebildet, in dem die hintere Elektrodenschicht 164, der isolierende Träger 163 und die zweite Oberflächenelektrodenschicht 166 aufeinanderfolgend laminiert sind.
  • Der IC-Chip 170 ist an der äußeren Oberfläche des obersten Abschnitts des leitenden Trägers 151 in dem TO-Paket 150 durch Löten fixiert und nahe zu der Mikroplätchenkappe 160 angeordnet. In diesem IC-Chip 170 sind ein erster Vorverstärker 171 und ein zweiter Vorverstärker 172 mit Konfigurationen identisch zueinander ausgebildet, wobei ihre Signaleingangsanschlüsse, Signalausgangsanschlüsse, Vorspannungsanschlüsse und Erdungsanschlüsse freigelegt sind.
  • Die licht-verdichtende Abdeckung 180 wird durch eine undurchsichtige Hülle 181, die in einer Form wie eine Tasse verarbeitet ist, und eine sphärische Linse 182, die aus einem Glaselement hergestellt ist, gebildet. Die Hülle 181 hat eine Öffnung, die in dem mittleren Abschnitt der obersten Oberfläche davon positioniert ist, und ist mit der äußeren Oberfläche des peripheren Abschnitts des leitenden Trägers 151 in dem TO-Paket 150 mit einem Klebstoff fixiert. Die sphärische Linse 182 ist an dem peripheren Abschnitt der Öffnung der Hülle 181 mit einem Klebstoff fixiert, und ist für eine Signallichtkomponente transparent, die durch eine Pin-PD 1 erfasst wird, und funktioniert als ein Kondensor zum Konvergieren der Signallichtkomponente in die licht-aufnehmende Oberfläche der Pin-PD 1.
  • Wie in 15 bis 17 gezeigt, ist die opto-elektronische Wandlungsschaltung 14 an der Oberfläche der ersten Oberflächenelektrodenschicht 165 der Mikroplätchenkappe 160 durch Löten fixiert und im wesentlichen ähnlich zu der der oben erwähnten fünften Ausführungsform konfiguriert. In dieser opto-elektronischen Wandlungsschaltung 14 sind jedoch die Pin-PD 1, als eine Lichtempfangseinrichtung vom Pintyp, und ein Widerstand 6 und ein Kondensator äquivalenter Kapazität 7, als eine elektronische Einrichtung, auf einem Halbleiterträger 20 monolithisch integriert und in einen Chip verarbeitet.
  • Hier ist in der Pin-PD 1, die der in der oben erwähnten fünften Ausführungsform identisch ist, eine zweite Passivierungsisolatorschicht 81 auf der Oberfläche einer ersten Passivierungsisolatorschicht 80 ausgebildet. Diese zweite Passivierungsisolatorschicht 81 hat zwei Öffnungen, die jeweils mit zwei Öffnungen der ersten Passivierungsisolatorschicht 80 kommunizieren, die auf den Oberflächen einer Elektrodenschicht vom n-Typ 60 und einer Elektrodenschicht vom p-Typ 61 positioniert sind.
  • Der Widerstand 6, der im wesentlichen ähnlich zu dem Widerstand 4 der oben erwähnten fünften Ausführungsform konfiguriert ist, wird durch die erste Passivierungsisolatorschicht 80, eine Metallwiderstandsschicht 111 und die zweite Passivierungsisolatorschicht 81 ausgebildet, die auf der Oberfläche des Halbleiterträgers 20 aufeinanderfolgend laminiert sind. Die Metallwiderstandsschicht 111 ist wie eine flache Platte zwischen der ersten und zweiten Passivierungsisolatorschicht 80 und 81 ausgebildet. Die zweite Passivierungsisolatorschicht 81 hat drei Öffnungen, die auf der Oberfläche der Metallwiderstandsschicht 111 positioniert sind.
  • Der Kondensator äquivalenter Kapazität 7, der im wesentlichen ähnlich zu dem Kondensator 5 der oben erwähnten fünften Ausführungsform konfiguriert ist, ist als ein Kondensator vom MIM-Typ ausgebildet, in dem eine untere Elektrodenschicht 102, die zweite Passivierungsisolatorschicht 81 und eine obere Elektrodenschicht 103 auf der Oberfläche des Halbleiterträgers 20 aufeinanderfolgend laminiert sind. Dieser Kon densator äquivalenter Kapazität 7 hat einen Kapazitätswert identisch zu dem der Pin-PD 1.
  • In diesem Kondensator äquivalenter Kapazität 7 ist die untere Elektrodenschicht 102 wie eine flache Platte ausgebildet und direkt in ohmschen Kontakt mit dem Halbleiterträger 20. Die obere Elektrodenschicht 103 ist wie eine flache Platte ausgebildet und so angeordnet, der unteren Elektrodenschicht 102 mit der zweiten Passivierungsisolatorschicht 81 dazwischen gegenüberzuliegen. Die zweite Passivierungsisolatorschicht 81 hat eine Öffnung in einer Region, die über der unteren Elektrodenschicht 102, aber nicht unter der obere Elektrodenschicht 103 positioniert ist.
  • Zwischen der Pin-PD 1, dem Widerstand 6 und dem Kondensator äquivalenter Kapazität 7 sind erste bis fünfte Verdrahtungsmuster 120 bis 124 und erste bis fünfte Padmuster 130 bis 134 auf der Oberfläche der zweiten Passivierungsisolatorschicht 81 ausgebildet.
  • Das erste Verdrahtungsmuster 120 ist in Kontakt mit der Peripherie des ersten Padmusters 130 und dem mittleren Abschnitt der Metallwiderstandsschicht 111 in dem Widerstand 6 ausgebildet. Das erste Padmuster 130 ist mit dem vierten Leitungspin 152d über den Weg eines Bondingdrahtes, und dann über den Weg des vierten Leitungspins 152d mit einem Ausgangsanschluss einer Leistungsversorgung VPD für eine Fotodiode verbunden.
  • Das zweite Verdrahtungsmuster 121 ist in Kontakt mit der Peripherie des zweiten Padmusters 131, einem ersten Endabschnitt der Metallwiderstandsschicht 111 und der Elektrodenschicht vom n-Typ 60 der Pin-PD 1 ausgebildet. Das zweite Padmuster 131 ist mit der ersten Oberflächenelektrodenschicht 165 des ersten Umgehungskondensators 161 der Mikroplätchenkappe 160 über den Weg eines Bondingdrahtes verbunden.
  • Das dritte Verdrahtungsmuster 122 ist in Kontakt mit der Peripherie des dritten Padmusters 132, einem zweiten Endabschnitt der Metallwiderstandsschicht 111 des Widerstands 6 und der unteren Elektrodenschicht 102 des Kondensators äquivalenter Kapazität 7 ausgebildet. Das dritte Padmuster 132 ist mit der ersten Oberflächenelektrodenschicht 165 des ersten Umgehungskondensators 161 der Mikroplätchenkappe 160 über den Weg eines Bondingdrahtes verbunden.
  • Das vierte Verdrahtungsmuster 123 ist in Kontakt mit der Peripherie des vierten Padmusters 133 und der oberen Elektrodenschicht 103 des Kondensators äquivalenter Kapazität 7 ausgebildet. Das vierte Padmuster 132 ist mit dem Signaleingangsanschluss des ersten Vorverstärkers 171 des IC-Chips 170 über den Weg eines Bondingdrahtes verbunden.
  • Das fünfte Verdrahtungsmuster 164 ist in Kontakt mit der Peripherie des fünften Padmusters 134 und der Elektrodenschicht vom p-Typ 61 der Pin-PD 1 ausgebildet. Das fünfte Padmuster 134 ist mit dem Signaleingangsanschluss des zweiten Vorverstärkers 172 des IC-Chips 170 über den Weg eines Bondingdrahtes verbunden.
  • Der gemeinsame Vorspannungsanschluss der ersten und zweiten Vorverstärker 171 und 172 ist mit der zweiten Oberflächenelektrodenschicht 166 des zweiten Umgehungskondensators 162 der Mikroplätchenkappe 160 über den Weg eines Bondingdrahtes verbunden. Die zweite Oberflächenelektrodenschicht 166 des zweiten Umgehungskondensators 162 ist mit dem dritten Leitungspin 153c über den Weg eines Bondingdrahtes, und dann über den Weg des dritten Leitungspins 153c, mit einem Ausgangsanschluss einer Leistungsversorgung VCC für den Vorverstärker verbunden.
  • Der Signalausgangsanschluss des ersten Vorverstärkers 171 ist mit dem ersten Leitungspin 153a über den Weg eines Bondingdrahtes, und dann über den Weg des ersten Leitungspins 153a, mit einem ersten Eingangsanschluss Q eines nicht-dargestellten Differenzialeingangsverstärkers verbunden. Andererseits ist der Signalausgangsanschluss des zweiten Vorverstärkers 172 mit dem zweiten Leitungspin 153b über den Weg eines Bondingdrahtes, und dann über den Weg des zweiten Leitungspins 153b, mit einem zweiten Eingangsanschluss Q' des nicht-dargestellten Differenzialeingangsverstärkers verbunden.
  • Hier ist die hintere Elektrodenschicht 164 der ersten und zweiten Umgehungskondensatoren 161 und 162 über den Weg des leitenden Trägers 150 und des fünften Leitungspins 153e geerdet. Auch ist jeder der Erdungsanschlüsse der ersten und zweiten Vorverstärker 171 und 172 mit dem leitenden Träger 151 über den Weg eines Bondingdrahtes verbunden und dann über den Weg des leitenden Trägers 150 und des fünften Leitungspins 153e geerdet.
  • Hier ist die erste Passivierungshalbleiterschicht 80 aus SiN hergestellt und hat eine Filmstärke von ungefähr 200 nm. Die zweite Passivierungshalbleiterschicht 81 ist aus SiN hergestellt und hat eine Filmstärke von ungefähr 170 nm. Die ersten bis fünften Verdrahtungsmuster 120 bis 124 sind aus Ti/Au hergestellt und haben eine Filmstärke von ungefähr 300 bis 500 nm. Die Metallwiderstandsschicht 111 ist aus NiCrSi hergestellt und hat einen Blattwiderstand von ungefähr 150 Ω und eine Filmstärke von ungefähr 25 nm.
  • Die untere Elektrodenschicht 102 ist aus Ti/Pt/Au hergestellt und hat eine Filmstärke von ungefähr 200 bis 400 nm. Die obere Elektrodenschicht 103 ist aus Ti/Au hergestellt und hat eine Stärke von ungefähr 300 bis 500 nm. Jede der effektiven Flächen der unteren und oberen Elektrodenschichten 102 und 103, die einander vertikal gegenüberliegen, hat eine Größe von 30 × 120 μm. Als ein Ergebnis hat der Kondensator äquivalenter Kapazität 7 eine Kapazität von ungefähr 1 pF.
  • Wie in 18 gezeigt, wird die elektronische Schaltung in dem opto-elektronischen Wandlungsmodul 15, das so konfiguriert ist, als ein ganzes erläutert. Die Katode 60 der Pin-PD 1 und die untere Elektrodenschicht 102 des Kondensators äquivalenter Kapazität 7 sind mit dem Ausgangsanschluss der Leistungsversorgung VPD für die Fotodiode über den Weg der Vorspannungsschaltung 140 und des vierten Leitungspins 153d verbunden. Die Anode 61 der Pin-PD 1 ist mit dem Signaleingangsanschluss des ersten Vorverstärkers 171 verbunden, wohingegen die obere Elektrodenschicht 103 des Kondensators äquivalenter Kapazität mit dem Signaleingangsanschluss des zweiten Vorverstärkers 172 verbunden ist.
  • Der Signalausgangsanschluss des ersten Vorverstärkers 171 ist mit dem ersten Eingangsanschluss Q des nicht-dargestellten Differenzialeingangsverstärkers über den Weg des ersten Leitungspins 153a verbunden, wohingegen der Signalausgangsanschluss des zweiten Vorverstärkers 172 mit dem zweiten Eingangsanschluss Q' des nicht-dargestellten Differenzialeingangsverstärkers über den Weg des zweiten Leitungspins 153b verbunden ist.
  • Hier bilden in der Vorspannungsschaltung 140, um das Rauschen zu reduzieren, das wegen Schwankungen in der Leistungsversorgung VPD für die Fotodiode generiert wird, der Widerstand 6 und die ersten und zweiten Umgehungskondensatoren 161 und 162 ein Tiefpass-RC-Filter.
  • Die erste Endabschnitt des Widerstands 6 ist nämlich mit der Elektrodenschicht vom n-Typ 60 der Pin-PD 1 und der ersten Oberflächenelektrodenschicht 165 des ersten Umgehungskonden sators 161 verbunden. Der zweite Endabschnitt des Widerstands 6 ist mit der unteren Elektrodenschicht 102 des Kondensators äquivalenter Kapazität 7 und der ersten Oberflächenelektrodenschicht 165 des ersten Umgehungskondensators 161 verbunden. Der mittlere Abschnitt des Widerstands 6 ist mit dem Ausgangsanschluss der Leistungsversorgung VPD für die Fotodiode über den Weg des vierten Leitungspins 153d verbunden.
  • Der gemeinsame Vorspannungsanschluss der ersten und zweiten Vorverstärker 171 und 172 ist mit dem Ausgangsanschluss der Leistungsversorgung VCC für einen Vorverstärker über den Weg der zweiten Oberflächenelektrodenschicht 166 des zweiten Umgehungskondensators 162 und des dritten Leitungspins 153c verbunden. Die Erdungsanschlüsse der ersten und zweiten Vorverstärker 171 und 172 sind jeweils über den Weg des leitenden Trägers 151 und des fünften Leitungspins 153e geerdet. Hier ist die hintere Elektrodenschicht 163 der ersten und zweiten Umgehungskondensatoren 161 und 162 über den Weg des leitenden Trägers 151 und des fünften Leitungspins 153e geerdet.
  • In dem folgenden wird die Operation des opto-elektronischen Wandlungsmoduls 15 erläutert.
  • Die Pin-PD 1 und der Kondensator äquivalenter Kapazität 7 in der opto-elektronischen Wandlungsschaltung 14 sind durch eine vorbestimmte Spannung, die dazu von der Leistungsversorgung VPD für die Fotodiode über den Weg der Vorspannungsschaltung 140 angelegt wird, vorgespannt, wohingegen die ersten und zweiten Vorverstärker 171 und 172 des IC-Chips 170 durch eine vorbestimmte Spannung vorgespannt sind, die dazu von der Leistungsversorgung VCC für den Vorverstärker angelegt wird. Zu dieser Zeit wird Signallichtkomponente, die in die licht-verdichtende Abdeckung 180 von außerhalb eintritt, auf die licht-empfangende Oberfläche der Pin-PD 1 konvergiert und innerhalb der Pin-PD 1 opto-elektronisch gewandelt.
  • Dann wird das opto-elektronisch-gewandelte Signal, das durch die Pin-PD 1 generiert wird, zu dem ersten Vorverstärker 171 des IC-Chips 170 ausgegeben, wodurch seine Signalkomponente und Rauschkomponente verstärkt werden. Andererseits wird das Rauschkompensationssignal, das durch den Kondensator äquivalenter Kapazität 7 generiert wird, zu dem zweiten Vorverstärker 172 des IC-Chips 170 ausgegeben, wodurch seine Rauschkomponente verstärkt wird. Somit werden das opto-elektronisch-gewandelte Signal, das durch den ersten Vorverstärker 171 verstärkt wird, und das Rauschkompensationssignal, das durch den zweiten Vorverstärker 172 verstärkt wird, zu dem Differenzialeingangsverstärker ausgegeben, der vor einem nicht-dargestellten Komparator platziert ist.
  • Da die Pin-PD 1 und der Kondensator äquivalenter Kapazität 7 auf dem Halbleiterträger 20 der opto-elektronischen Wandlungsschaltung 14 monolithisch ausgebildet sind, enthalten das opto-elektronisch-gewandelte Signal und das Rauschkompensationssignal, die ihre Ausgangssignale sind, Rauschkomponenten des Gleichtaktmodus, die z. B. durch Schwankungen in der Umgebungstemperatur und Rauschen in der Leistungsversorgung VPD für die Fotodiode generiert werden. Deshalb ist in dem opto-elektronisch-gewandelten Signal, das von dem Differenzialeingangsverstärker vor dem Komparator ausgegeben wird, die Rauschkomponente durch das Rauschkompensationssignal vollständig versetzt.
  • Hier sind in der opto-elektronischen Wandlungsschaltung 14 die Pin-PD 1, der Widerstand 6 und der Kondensator äquivalenter Kapazität 7 auf dem Halbleiterträger 20 monolithisch integriert. Da der Widerstand 6 und der Kondensator äquivalenter Kapazität 7 mit verschiedenen Halbleiterschichten, die die Pin-PD 1 bilden, nicht in Kontakt sind, verhindern sie nicht, dass sich der Kriechstrom in der Pin-PD 1 verringert. Deshalb kann die Einrichtungscharakteristik der Pin-PD 1 verbessert werden.
  • Es ist hier zu vermerken, dass die vorliegende Erfindung keineswegs auf die obigen verschiedenen Ausführungsformen begrenzt ist, sondern die Erfindung kann verschiedene Anordnungen und Modifikationen aufweisen. Z. B. werden in den obigen verschiedenen Ausführungsformen die Lichtempfangseinrichtungen vom Pintyp durch aufeinanderfolgendes Laminieren der Halbleiterschicht vom n-Typ aus InP, der Halbleiterschicht vom i-Typ aus GaInAs und der Halbleiterschicht vom p-Typ aus GaInAs auf dem Halbleiterträger und Abdecken dieser verschiedenen Halbleiterschichten durch die Passivierungshalbleiterschicht aus InP ausgebildet.
  • Es können jedoch nahezu die gleichen Operationseffekte wie in den obigen verschiedenen Ausführungsformen durch eine Lichtempfangseinrichtung vom Pintyp erreicht werden, wobei die Halbleiterschicht vom n-Typ und die Halbleiterschicht vom p-Typ im Standort gewechselt sind, gebildet durch aufeinanderfolgendes Laminieren der Halbleiterschicht vom p-Typ, der Halbleiterschicht vom i-Typ und der Halbleiterschicht vom n-Typ auf dem Halbleiterträger. In dieser Anordnung können im wesentlichen die gleichen Operationseffekte wie in den obigen verschiedenen Ausführungsformen erreicht werden durch Ausbilden der Verunreinigungsdiffusionsregion, die dotiert ist mit Diffusion der Verunreinigung vom n-Typ von der Halbleiterschicht vom n-Typ in die Schnittstellenregionen der Passivierungshalbleiterschicht und Halbleiterschicht vom i-Typ in Kontakt mit der Halbleiterschicht vom n-Typ.
  • Es gibt keine Notwendigkeit, das Material zum Herstellen der Halbleiterschicht vom i-Typ und der Halbleiterschicht vom p- Typ und das Material zum Herstellen der Passivierungshalbleiterschicht auf GaInAs bzw. InP zu begrenzen. Es kann nämlich ein beliebiges Material als ein Material zum Herstellen der Passivierungshalbleiterschicht mit im wesentlichen den gleichen Operationseffekten wie in den obigen verschiedenen Ausführungsformen angewendet werden, solange wie es eine Bandlückenenergie hat, die größer als die des Materials für die Halbleiterschicht vom i-Typ und die Halbleiterschicht vom p-Typ ist.
  • Das Material für die Halbleiterschicht vom n-Typ muss nicht auf ein Halbleitermaterial begrenzt werden, das sich von dem Material für die Halbleiterschicht vom i-Typ und die Halbleiterschicht vom p-Typ unterscheidet. Es können nämlich im Grunde die gleichen Operationseffekte wie in den obigen verschiedenen Ausführungsformen durch Verwenden des gleichen Halbleitermaterials für die Halbleiterschicht vom n-Typ, die Halbleiterschicht vom i-Typ und die Halbleiterschicht vom p-Typ erreicht werden.
  • Der Leitungstyp der Passivierungshalbleiterschicht muss nicht auf den i-Typ begrenzt sein, sondern kann auf den p-Typ oder den n-Typ eingestellt werden. In dem Fall jedoch, dass die Passivierungshalbleiterschicht auf den p-Typ eingestellt ist, wird die Passivierungshalbleiterschicht selbst die pn-Übergangsregion, was den Effekt einer Verringerung des Kriechstroms verschlechtern könnte. In dem Fall andererseits, dass die Passivierungshalbleiterschicht auf den n-Typ eingestellt ist, erhöht sich die Feldstärke zwischen der Passivierungshalbleiterschicht und der Halbleiterschicht vom p-Typ, was den Effekt einer Verringerung des Kriechstroms verschlechtern könnte.
  • Ferner haben die obigen zweiten bis sechsten Ausführungsformen die opto-elektronischen Wandlungsschaltungen gezeigt, die durch monolithisches Integrieren des HBT, Widerstands oder Kondensators als eine elektronische Einrichtung mit der Lichtempfangseinrichtung vom Pintyp ausgebildet sind. Die elektronische Einrichtung muss jedoch nicht auf den HBT begrenzt sein, sondern es können im wesentlichen die gleichen Operationseffekte wie in den obigen zweiten bis sechsten Ausführungsformen erreicht werden, wenn die elektronische Einrichtung ein FET oder ein high electron mobility transistor (HEMT) ist.
  • Auch muss die Zahl von Lichtempfangseinrichtungen vom Pintyp nicht auf eins begrenzt sein. Es können nämlich auch im wesentlichen die gleichen Operationseffekte wie in den obigen zweiten bis sechsten Ausführungsformen erreicht werden, wenn eine Vielzahl von Lichtempfangseinrichtungen vom Pintyp in einem Feld auf dem Halbleiterträger monolithisch integriert sind, um eine opto-elektronischen Wandlungsschaltung auszubilden, die das Lichtempfangseinrichtungsfeld enthält.
  • Wenn das Lichtempfangseinrichtungsfeld durch Drahtbonding mit einem Paket, Einrichtungen oder IC verbunden ist, werden Bondingpads, die mit dem Lichtempfangseinrichtungsfeld verbunden sind, natürlich außerhalb des Lichtempfangseinrichtungsfeldes ausgebildet, wodurch das Lichtempfangseinrichtungsfeld im mechanischen Schaden beim Ausführen des Drahtbondings reduziert werden kann. Deswegen zeigt, obwohl das Lichtempfangseinrichtungsfeld aus der Vielzahl von Lichtempfangseinrichtungen vom Pintyp besteht, der Paketierungsertrag des Lichtempfangseinrichtungsfeldes keinen extremen Abfall im Vergleich zu den Lichtempfangseinrichtungen vom Pintyp, die jede allein aufgebaut ist.
  • Auch haben die obigen ersten, dritten und fünften Ausführungsformen Beispiele gezeigt, in denen die Verunreinigungsdiffusionsregion durch Diffundieren der Verunreinigung des zweiten Leitungstyps von der Halbleiterschicht vom p-Typ in die Schnittstellenregion der Passivierungsschicht in Kontakt mit der Halbleiterschicht vom p-Typ ausgebildet wurde, basierend auf der Wärme, die beim Wachstum der Passivierungshalbleiterschicht auf der Oberfläche der Halbleiterschicht vom p-Typ angewendet wird. Es ist jedoch zu vermerken, dass es überhaupt keine Notwendigkeit gibt, das Verfahren zum Diffundieren der Verunreinigung des zweiten Leitungstyps von der Halbleiterschicht vom p-Typ in die Schnittstellenregion der Passivierungsschicht in Kontakt mit der Halbleiterschicht vom p-Typ zu begrenzen, und es kann ein anderes Verfahren auf eine derartige Art und Weise angeordnet sein, dass der Halbleiterträger durch einen Widerstandserwärmungsbrennofen erwärmt wird, nachdem alle Halbleiterschichten ausgebildet sind.
  • Außerdem hat die oben erwähnte sechste Ausführungsform Beispiele gezeigt, in denen die Lichtempfangseinrichtung vom Pintyp in der opto-elektronischen Wandlungsschaltung als die Lichtempfangseinrichtung vom Pintyp der ersten Ausführungsform ausgebildet wird. Wenn jedoch die Lichtempfangseinrichtung vom Pintyp in der opto-elektronischen Wandlungsschaltung als die Lichtempfangseinrichtung vom Pintyp der zweiten Ausführungsform ausgebildet wird, können ebenso Effekte erhalten werden, die jenen der siebten Ausführungsform im wesentlichen ähnlich sind.
  • Auch wird in der sechsten Ausführungsform der Kondensator äquivalenter Kapazität in der opto-elektronischen Wandlungsschaltung als ein Kondensator vom MIM-Typ ausgebildet. Wenn jedoch der Kondensator äquivalenter Kapazität in der opto-elektronischen Wandlungsschaltung als ein Kondensator vom MIS-(Metall-Isolator-Halbleiter) Typ ausgebildet wird, können ebenso Effekte erhalten werden, die im wesentlichen jenen der siebten Ausführungsform ähnlich sind.
  • Ferner wird in der sechsten Ausführungsform der Kondensator äquivalenter Kapazität in der opto-elektronischen Wandlungsschaltung als eine Einrichtung ausgebildet, die einen Kapazitätswert aufweist, der nahezu gleich dem der Lichtempfangseinrichtung vom Pintyp ist. Wenn jedoch eine Lichtempfangseinrichtung vom Dummy-Pintyp mit einer Konfiguration identisch zu der der Lichtempfangseinrichtung vom Pintyp an Stelle dessen verwendet wird, können ebenso Effekte erhalten werden, die im wesentlichen ähnlich zu jenen der sechsten Ausführungsform sind.
  • Nun werden Beispiele gemäß der vorliegenden Erfindung mit Bezug auf 19 bis 21 erläutert.
  • Erstes Beispiel
  • Für die Lichtempfangseinrichtung vom Pintyp der obigen ersten Ausführungsform wurden Tests durchgeführt, um Unterdrückung von Dunkelstrom basierend auf Bildung der Passivierungshalbleiterschicht zu prüfen. Hier wurden als zwei Typen von Lichtempfangseinrichtungen vom Pintyp, die zu vergleichen waren, eine mit der Passivierungshalbleiterschicht, die im wesentlichen auf die gleiche Art und Weise ausgebildet wurde, wie in der ersten Ausführungsform beschrieben, und eine, die sich von der einen wie in der ersten Ausführungsform beschrieben nur dadurch unterscheidet, dass kein Passivierungshalbleiter ausgebildet wurde, vorbereitet.
  • 19 zeigt Ergebnisse von Messungen, als Strom-Spannungs-Charakteristika gemessen wurden, während diese zwei Typen von Lichtempfangseinrichtungen vom Pintyp jede in eine dunkle Stelle platziert wurde. In 19 sind Spannungswerte einer Vorspannung auf der Abszisse gezeigt, während Stromwerte und des Dunkelstroms auf der Ordinate dargestellt sind. Die durchgehende Linie repräsentiert eine Kennlinie der Lichtemp fangseinrichtung vom Pintyp mit der Passivierungshalbleiterschicht, während die gestrichelte Linie eine Kennlinie der Lichtempfangseinrichtung vom Pintyp ohne die Passivierungshalbleiterschicht darstellt.
  • Wie in 19 gezeigt, ist der Pegel des Dunkelstroms, der in der Lichtempfangseinrichtung vom Pintyp mit der Passivierungshalbleiterschicht auftritt, extrem geringer in dem Bereich von tiefen Sperrvorspannungen als der Pegel des Dunkelstroms, der in der Lichtempfangseinrichtung vom Pintyp ohne die Passivierungshalbleiterschicht auftritt; z. B. ist die Verringerungsrate ungefähr 1/10 für Sperrvorspannungen nahe ungefähr –2 V.
  • Es ist somit zu verstehen, dass Auftreten von Dunkelstrom in der Lichtempfangseinrichtung vom Pintyp der ersten Ausführungsform unterdrückt wird, basierend auf Bildung der Passivierungshalbleiterschicht.
  • Zweites Beispiel
  • Für die Lichtempfangseinrichtung vom Pintyp der obigen ersten Ausführungsform wurden Tests durchgeführt, um Unterdrückung von Dunkelstrom zu prüfen basierend auf der Oberflächenbehandlung, die auf die Halbleiterschicht vom n-Typ, Halbleiterschicht vom i-Typ, Halbleiterschicht vom p-Typ und Passivierungshalbleiterschicht angewendet wird. Hier wurden als drei Typen von Lichtempfangseinrichtungen vom Pintyp, die zu vergleichen waren, vorbereitet eine, die durch Eintauchen der Oberflächen der verschiedenen Halbleiterschichten in die auf HCl beruhende Waschlösung im wesentlichen auf die gleiche Art und Weise, wie in der ersten Ausführungsform beschrieben erhalten wurde, eine, die durch Eintauchen der Oberflächen der verschiedenen Halbleiterschichten in die auf HF beruhende Waschlösung im wesentlichen auf die gleiche Art und Weise, wie in der ersten Ausführungsform beschrieben erhalten wurde, und eine, die sich von der einen, wie in der ersten Ausführungsform beschrieben, nur dadurch unterscheidet, dass keine Oberflächenbehandlung durchgeführt wurde.
  • Die Bedingungen der Oberflächenbehandlung waren wie folgt.
    • (1) Die Lichtempfangseinrichtung, die der Oberflächenbehandlung mit der auf HCl beruhenden Waschlösung unterzogen wurde Mischungskomponentenverhältnis der Waschlösung HCl:H2O = 1:10 (nach Volumen) Behandlungszeit 5 Minuten
    • (2) Die Lichtempfangseinrichtung vom Pintyp, die der Oberflächenbehandlung mit der auf HF beruhenden Waschlösung unterzogen wurde Mischungskomponentenverhältnis der Waschlösung HF:H2O = 1:10 (nach Volumen) Behandlungszeit 5 Minuten
  • 20 zeigt Ergebnisse von Messungen, als Strom-Spannungs-Charakteristika gemessen wurden, während diese drei Typen von Lichtempfangseinrichtungen vom Pintyp jede in eine dunkle Stelle platziert wurde. In 20 sind Spannungswerte der Vorspannung auf die Abszisse gesetzt, während Stromwerte des Dunkelstroms auf der Ordinate angezeigt werden. Die durchgehende Linie repräsentiert eine Kennlinie der Lichtempfangseinrichtung vom Pintyp, die der Oberflächenbehandlung mit der auf HCl beruhenden Waschlösung unterzogen wurde, die strichpunktierte Linie zeigt eine Kennlinie der Lichtempfangseinrichtung vom Pintyp, die der Oberflächenbehandlung mit der auf HF beruhenden Waschlösung unterzogen wurde, und die ge strichelte Linie eine Kennlinie der Lichtempfangseinrichtung vom Pintyp ohne jegliche Oberflächenbehandlung.
  • Wie in 20 gezeigt, ist der Pegel des Dunkelstroms, der in der Lichtempfangseinrichtung vom Pintyp auftritt, die der Oberflächenbehandlung mit der auf HCl beruhenden Waschlösung unterzogen wurde, in dem Bereich von hohen Sperrvorspannungen extrem geringer als der Pegel des Dunkelstroms, der in der Lichtempfangseinrichtung vom Pintyp ohne jegliche Oberflächenbehandlung auftritt; z. B. ist die Verringerungsrate ungefähr 1/5 für Sperrvorspannungen nahe ungefähr –15 V.
  • Ferner ist der Pegel des Dunkelstroms, der in der Lichtempfangseinrichtung vom Pintyp auftritt, die der Oberflächenbehandlung mit der auf HF beruhenden Waschlösung unterzogen wurde, in dem Bereich von hohen Sperrvorspannungen extrem geringer als der Pegel des Dunkelstroms, der in der Lichtempfangseinrichtung vom Pintyp ohne jegliche Oberflächenbehandlung auftritt; z. B. ist die Verringerungsrate ungefähr 1/25 für Sperrvorspannungen nahe ungefähr –15 V.
  • Es ist somit zu verstehen, dass Auftreten von Dunkelstrom in der Lichtempfangseinrichtung vom Pintyp der ersten Ausführungsform basierend auf der Oberflächenbehandlung, die in den verschiedenen Halbleiterschichten bewirkt wird, unterdrückt wird.
  • Drittes Beispiel
  • Für die Lichtempfangseinrichtung vom Pintyp der obigen zweiten Ausführungsform wurden Tests durchgeführt, um Unterdrückung von Dunkelstrom zu prüfen basierend auf dem Glühen zum Ausbilden in der Verunreinigungsdiffusionsschicht in den Schnittstellenregionen der Passivierungshalbleiterschicht und der Halbleiterschicht vom i-Typ in Kontakt mit der Halblei terschicht vom p-Typ. Hier wurden als zwei Typen von Lichtempfangseinrichtungen vom Pintyp, die zu vergleichen waren, vorbereitet eine, die Glühen unterzogen wurde, das auf im wesentlichen die gleiche Art und Weise bewirkt wurde, wie in der zweiten Ausführungsform beschrieben, und eine, die sich von der einen, wie in der zweiten Ausführungsform beschrieben, nur dadurch unterscheidet, dass kein Glühen bewirkt wurde.
  • Die Bedingungen zum Glühen waren wie folgt.
    Medium der Atmosphäre N2-Gas
    Behandlungstemperatur 600°C
    Behandlungszeit 1 Stunde
  • 21 zeigt Ergebnisse von Messungen, als Strom-Spannungs-Charakteristika gemessen wurden, während diese zwei Typen von Lichtempfangseinrichtungen vom Pintyp jede in eine dunkle Stelle platziert wurden. In 21 sind Spannungswerte der Vorspannung in der Abszisse gesetzt, während Stromwerte vom Dunkelstrom auf der Ordinate gezeigt werden. Die durchgehende Linie repräsentiert eine Kennlinie der Lichtempfangseinrichtung vom Pintyp, die dem Glühen unterzogen wurde, und die gestrichelte Linie eine Kennlinie der Lichtempfangseinrichtung vom Pintyp ohne Glühen.
  • Wie in 21 gezeigt, ist der Pegel des Dunkelstroms, der in der Lichtempfangseinrichtung vom Pintyp nach dem Glühen auftritt, extrem geringer in einem relativ breiten Bereich von Sperrvorspannungen von dem tiefen Pegel zu dem hohen Pegel als der Pegel vom Dunkelstrom, der in der Lichtempfangseinrichtung vom Pintyp auftritt, die ohne Glühen ausgebildet wurden; z. B. ist die Verringerungsrate 1/10 oder weniger für alle Pegel von Sperrvorspannungen.
  • Es ist somit zu verstehen, dass Auftreten eines Dunkelstroms in der Lichtempfangseinrichtung vom Pintyp der zweiten Ausführungsform gut unterdrückt wird, basierend auf der Glühbehandlung zum Ausbilden der Verunreinigungsdiffusionsschicht.
  • Wie oben ausgeführt, wird in der Lichtempfangseinrichtung vom Pintyp der vorliegenden Erfindung die Schnittstelle der pn-Übergangsregion zwischen der ersten Halbleiterschicht und der dritten Halbleiterschicht der Heteroübergang zu der vierten Halbleiterschicht, was die Breitbandlücken-Halbleiterschicht ist. Deswegen erreicht die Verarmungsschicht, die bei Anwendung der Sperrvorspannung hergestellt wird, nicht die Schnittstelle zwischen der vierten Halbleiterschicht und der Isolatorschicht, die die Oberfläche davon bedeckt, und wird somit nicht freigelegt. Dies führt zu einer Reduzierung des Kriechstroms, der entlang der Wandflächen der zweiten und dritten Halbleiterschichten abhängig von dem Oberflächenzustand zwischen der vierten Halbleiterschicht und der Isolatorschicht fließt, wobei somit der Effekt zum Verbessern der Einrichtungscharakteristika basierend auf Unterdrückung des Dunkelstroms geboten wird.
  • In dem Herstellungsprozess der Lichtempfangseinrichtung vom Pintyp gemäß der vorliegenden Erfindung wird die vierte Halbleiterschicht, die die Breitbandlücken-Halbleiterschicht ist, auf den zweiten und dritten Halbleiterschichten ausgebildet, die aus dem gleichen Halbleitermaterial hergestellt sind. Die Kristallqualität der vierten Halbleiterschicht kann relativ gut erhalten werden, und der Standort der pn-Übergangsregion wird basierend nur auf den Schritten zum Ausbilden der ersten bis dritten Halbleiterschichten bestimmt. Entsprechend wird der Effekt zum perfekten Abdecken der pn-Übergangsregion durch die vierte Halbleiterschicht vorgesehen.
  • In der opto-elektronischen Wandlungsschaltung der vorliegenden Erfindung ist die elektronische Einrichtung mit der Lichtempfangseinrichtung vom Pintyp auf dem Halbleiterträger monolithisch integriert. Dies kann Auftreten des Dunkelstroms in der Lichtempfangseinrichtung vom Pintyp unterdrücken, wobei dadurch Auftreten von Rauschen in der elektronischen Einrichtung verringert wird. Entsprechend wird der Effekt zum Verbessern der Empfangsempfindlichkeit der elektronischen Einrichtung gegenüber Lichtsignalen, die in die Lichtempfangseinrichtung vom Pintyp eintreten, vorgesehen. Auch besteht die opto-elektronische Wandlungsschaltung nicht aus getrennten Einrichtungen, die miteinander kombiniert sind, sondern besteht aus verschiedenen Einrichtungen, die als monolithisch integriert ausgebildet sind. Entsprechend wird der Effekt zum Befördern der Verringerung der Verpackungsfläche und Verpackungskosten für die opto-elektronische Wandlungsschaltung vorgesehen.
  • In dem Herstellungsprozess der opto-elektronischen Wandlungsschaltung gemäß der vorliegenden Erfindung ist die elektronische Einrichtung mit der Lichtempfangseinrichtung vom Pintyp monolithisch integriert, die in dem Herstellungsprozess der Lichtempfangseinrichtung vom Pintyp gemäß der vorliegenden Erfindung auf dem Halbleiterträger hergestellt wird. Dies gestattet, dass die vierte Halbleiterschicht in relativ guter Kristallqualität in der Lichtempfangseinrichtung vom Pintyp ausgebildet wird, und der Standort der pn-Übergangsregion nur von den Schritten zum Ausbilden der ersten bis dritten Halbleiterschichten abhängt. Entsprechend wird der Effekt zum perfekten Abdecken der pn-Übergangsregion durch die vierte Halbleiterschicht vorgesehen.
  • In dem opto-elektronischen Wandlungsmodul der vorliegenden Erfindung sind die opto-elektronische Wandlungsschaltung der vorliegenden Erfindung, in der, zusammen mit der Lichtemp fangseinrichtung vom Pintyp, der Kondensator äquivalenter Kapazität und der Widerstand, als die elektronische Schaltungseinrichtung monolithisch integriert sind auf dem Halbleiterträger, und die ersten und zweiten Verstärker, die mit der opto-elektronischen Wandlungsschaltung elektrisch verbunden sind, auf dem leitenden Träger verpackt. Dies kann den Kriechstrom in der Lichtempfangseinrichtung vom Pintyp reduzieren, wobei dadurch Rauschen verringert wird, das in den ersten und zweiten Vorverstärkern generiert wird. Aus diesem Grund können das opto-elektronisch-gewandelte Signal, das von dem ersten Vorverstärker ausgegeben wird, und das Rauschkompensationssignal, das von dem zweiten Vorverstärker ausgegeben wird, zum Beseitigen des Rauschens im Gleichtaktmodus, das z. B. wegen Schwankungen in einer Umgebungstemperatur und Vorspannungsleistungsversorgung generiert wird, verwendet werden. Entsprechend wird der Effekt einer starken Verbesserung der opto-elektronischen Wandlungscharakteristika der opto-elektronischen Wandlungsschaltung zum Wandeln von Lichtsignalen, die in die Lichtempfangseinrichtung vom Pintyp eintreten, in elektrische Signale vorgesehen.
  • Die japanischen Patentanmeldungen Nr. 015997/1995 ( 7-015997 ), eingereicht am 2. Februar 1995, und 310755/1995 ( 7-310755 ), eingereicht am 29. November 1995, bilden die Prioritätsanmeldungen.

Claims (9)

  1. Eine Lichtempfangseinrichtung vom Pintyp (1), umfassend: a) ein Halbleitersubstrat (20), das aus InP hergestellt ist; b) eine erste Halbleiterschicht (30), die auf dem Halbleitersubstrat (20) ausgebildet und mit einer Verunreinigung eines ersten Leitungstyps dotiert ist; c) eine zweite Halbleiterschicht (31), die in einer Mesaform auf der ersten Halbleiterschicht (30) ausgebildet und aus einem ersten Halbleitermaterial ohne absichtliches Dotieren des ersten Halbleitermaterials mit einer Verunreinigung hergestellt ist; d) eine dritte Halbleiterschicht (32), die in einer Mesaform auf der zweiten Halbleiterschicht (31) ausgebildet und aus dem ersten Halbleitermaterial hergestellt ist, das mit einer Verunreinigung eines zweiten Leitungstyps dotiert ist, der sich von dem ersten Leitungstyp unterscheidet; e) eine zweite Elektrodenschicht (61), die in ohmschen Kontakt auf der dritten Halbleiterschicht (32) ausgebildet ist; und f) eine vierte Halbleiterschicht (40), die um die ersten bis dritten Schichten (30, 31, 32) herum ausgebildet ist; g) eine Isolatorschicht (80), die um das Halbleitersubstrat und die ersten bis vierten Halbleiterschichten herum ausgebildet ist; h) eine erste Elektrodenschicht (60), die in ohmschen Kontakt auf der ersten Halbleiterschicht (30) ausgebildet ist; i1) wobei die vierte Halbleiterschicht (40) aus einem zweiten Material hergestellt ist; und i2) das zweite Material eine Bandlückenenergie hat, die größer als die des ersten Halbleitermaterials ist, das in den dritten und zweiten Halbleiterschichten (32, 31) verwendet wird; gekennzeichnet dadurch, dass i1') das zweite Material, aus dem die vierte Schicht (40) hergestellt ist, ein zweites Halbleitermaterial ist; und i1'') das zweite Halbleitermaterial unabsichtlich mit einer Verunreinigung dotiert ist; und j1) eine Grenzflächenregion der vierten Halbleiterschicht (40) in Kontakt mit der dritten Halbleiterschicht (32) mit der Verunreinigung der dritten Halbleiterschicht (32) dotiert ist; und j2) auch eine zusätzliche Grenzflächenregion der zweiten Halbleiterschicht (31) in Kontakt mit der dritten Halbleiterschicht (32) mit der Verunreinigung der dritten Halbleiterschicht (32) dotiert ist; und k) eine Schnittstelle nahe einer Heteroübergangsregion zwischen der vierten Halbleiterschicht (40) und der dritten Halbleiterschicht (32) zwischen der ersten Halbleiterschicht (30) und der dritten Halbleiterschicht (32) ein Homoübergang mit der vierten Halbleiterschicht (40) wird.
  2. Eine Lichtempfangseinrichtung vom Pintyp (1) nach Anspruch 1, gekennzeichnet dadurch, dass die Verunreinigung Zn ist.
  3. Eine Lichtempfangseinrichtung vom Pintyp nach Anspruch 1, gekennzeichnet dadurch, dass das erste Halbleitermaterial GaInAs ist und das zweite Halbleitermaterial InP ist.
  4. Eine fotoelektrische Transferschaltung, die die Lichtempfangseinrichtung vom Pintyp nach Anspruch 1 enthält, umfassend: das Halbleitersubstrat; die Lichtempfangseinrichtung vom Pintyp, die auf dem Halbleitersubstrat ausgebildet ist; und eine elektronische Einrichtung, die als monolithisch integriert mit der Lichtempfangseinrichtung vom Pintyp auf dem Halbleitersubstrat ausgebildet und mit der Lichtempfangseinrichtung vom Pintyp elektrisch verbunden ist.
  5. Ein opto-elektronisches Transfermodul, das die fotoelektrische Transferschaltung nach Anspruch 4 enthält, umfassend: ein leitendes Substrat; die opto-elektronische Transferschaltung, die auf dem leitenden Substrat angeordnet ist und in der die Lichtemp fangseinrichtung vom Pintyp und die elektronische Einrichtung monolithisch so integriert sind, um miteinander elektrisch verbunden zu sein; einen ersten Vorverstärker, der auf dem leitenden Substrat angeordnet und mit der Lichtempfangseinrichtung vom Pintyp elektrisch verbunden ist; und einen zweiten Verstärker, der eine Konfiguration identisch zu der des ersten Vorverstärkers hat und auf dem leitenden Substrat angeordnet ist, während er mit der elektronischen Schaltungseinrichtung elektrisch verbunden ist; wobei die elektronische Einrichtung umfasst: einen Kondensator äquivalenter Kapazität, der auf dem Halbleitersubstrat direkt ausgebildet ist und mit einem Kapazitätswert, der zu dem der Lichtempfangseinrichtung vom Pintyp identisch ist, und einen Widerstand, der durch eine Isolatorschicht auf dem Halbleitersubstrat ausgebildet ist.
  6. Ein Herstellungsprozess einer Lichtempfangseinrichtung vom Pintyp, umfassend: eine erste Phase zum aufeinanderfolgenden Laminieren einer ersten Halbleiterschicht (30), die mit einer Verunreinigung eines ersten Leitungstyps dotiert ist, einer zweiten Halbleiterschicht (31), die aus einem ersten Halbleitermaterial mit absichtlichem Dotieren des ersten Halbleitermaterials mit einer Verunreinigung hergestellt ist, und einer dritten Halbleiterschicht (32), die aus dem ersten Halbleitermaterial hergestellt ist, das mit einer Verunreinigung eines zweiten Leitungstyps dotiert ist, der sich von dem ersten Leitungstyp unterscheidet, auf einem Halbleitersubstrat (20); eine zweite Phase zum Entfernen von peripheren Regionen der zweiten und dritten Halbleiterschichten (31, 32), die in der ersten Phase ausgebildet werden, wobei dadurch die zweiten und dritten Halbleiterschichten (31, 32) jede in einer Mesaform verarbeitet werden; eine dritte Phase zum Bilden einer vierten Halbleiterschicht (40), die aus einem zweiten Halbleitermaterial hergestellt ist, mit einer Bandlückenenergie, die größer als die des ersten Halbleitermaterials ist ohne absichtliches Dotieren des zweiten Halbleitermaterials mit einer Verunreinigung, um die zweiten und dritten Halbleiterschichten (31, 32) herum, die in der Mesaform in der zweiten Phase verarbeitet werden, und um die erste Halbleiterschicht (30) herum; eine vierte Phase zum Entfernen von vorbestimmten Regionen der vierten Halbleiterschicht (40), die in der dritten Phase ausgebildet wird, so, um vorbestimmte Regionen der ersten und dritten Halbleiterschichten (30, 32) freizulegen, dann Bilden einer ersten Elektrodenschicht (60) in ohmschen Kontakt auf der ersten Halbleiterschicht (30) und Bilden einer zweiten Elektrodenschicht (61) in ohmschen Kontakt auf der dritten Halbleiterschicht (30, 31); und die dritte Phase umfasst eine Wärmebehandlung zum Diffundieren der Verunreinigung des zweiten Leitungstyps von der dritten Halbleiterschicht (32) in eine Grenzflächenregion der vierten Halbleiterschicht (40) in Kontakt mit der dritten Halbleiterschicht (32), wobei dadurch die Grenzflächenregion mit der Verunreinigung dotiert wird; wobei eine Schnittstelle nahe einer Heteroübergangsregion zwischen der vierten Halbleiterschicht (40) und der dritten Halbleiterschicht (32) zwischen der ersten Halbleiterschicht (30) und der dritten Halbleiterschicht (32) ein Homoübergang mit der vierten Halbleiterschicht (40) wird; und wobei in der dritten Phase die Verunreinigung des zweiten Leitungstyps von der dritten Halbleiterschicht (32) auch in eine Grenzflächenregion der zweiten Halbleiterschicht (31) in Kontakt mit der dritten Halbleiterschicht (32) diffundiert wird, wobei dadurch auch diese Grenzflächenregion mit der Verunreinigung dotiert wird.
  7. Der Herstellungsprozess einer Lichtempfangseinrichtung vom Pintyp nach Anspruch 6, ferner umfassend: eine fünfte Phase, anschließend zu der vierten Phase, zum Eintauchen von peripheren Regionen der ersten bis vierten Halbleiterschichten in eine Waschlösung, die im wesentlichen nur mit Verunreinigungen reagiert, die in Oberflächen des ersten und zweiten Halbleitermaterials existieren, wobei dadurch Oberflächen der ersten bis vierten Halbleiterschichten gewaschen werden; und eine sechste Phase zum Bilden einer Isolatorschicht um die ersten bis vierten Halbleiterschichten herum, die der Oberflächenbehandlung in dem fünften Schritt unterzogen werden, und um das Halbleitersubstrat herum.
  8. Ein Herstellungsprozess einer opto-elektronischen Transferschaltung, der den Herstellungsprozess einer Lichtempfangseinrichtung vom Pintyp nach Anspruch 6 oder 7 enthält, umfassend: einen ersten Schritt zum Ausführen des Herstellungsprozesses einer Lichtempfangseinrichtung vom Pintyp so, um die Lichtempfangseinrichtung vom Pintyp auf dem Halbleitersubstrat auszubilden; und einen zweiten Schritt zum Bilden einer elektronischen Einrichtung als monolithisch integriert mit der Lichtempfangseinrichtung vom Pintyp, die in dem ersten Schritt auf dem Halbleitersubstrat gebildet wird, und elektrischen Verbinden der Lichtempfangseinrichtung vom Pintyp mit der elektronischen Einrichtung.
  9. Ein Herstellungsprozess einer opto-elektronischen Transferschaltung nach Anspruch 8, wobei der zweite Schritt eine Wärmebehandlung zum Diffundieren der Verunreinigung mit dem zweiten Leitungstyp von der dritten Halbleiterschicht in eine Grenzflächenregion der vierten Halbleiterschicht basierend auf Wärme, die beim Bilden der elektrischen Einrichtung auf der vierten Halbleiterschicht angewendet wird, umfasst, wobei dadurch die Grenzflächenregion mit der Verunreinigung dotiert wird.
DE69637318T 1995-02-02 1996-02-02 PIN lichtempfindliche Vorrichtung und ihr Herstellungsverfahren Expired - Lifetime DE69637318T2 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP1599795 1995-02-02
JP1599795 1995-02-02
JP31075595 1995-11-29
JP31075595 1995-11-29

Publications (2)

Publication Number Publication Date
DE69637318D1 DE69637318D1 (de) 2007-12-27
DE69637318T2 true DE69637318T2 (de) 2008-09-04

Family

ID=26352237

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69637318T Expired - Lifetime DE69637318T2 (de) 1995-02-02 1996-02-02 PIN lichtempfindliche Vorrichtung und ihr Herstellungsverfahren

Country Status (3)

Country Link
US (1) US5712504A (de)
EP (1) EP0725447B1 (de)
DE (1) DE69637318T2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011087696A1 (de) * 2011-12-05 2013-06-06 Semikron Elektronik Gmbh & Co. Kg Halbleiterbaustein, Treiber und Herstellungsverfahren

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3203192B2 (ja) * 1996-10-16 2001-08-27 三洋電機株式会社 半導体装置およびその製造方法
KR100220250B1 (ko) * 1996-10-19 1999-09-15 김영환 광전자 집적 회로의 제조 방법
CH691097A5 (fr) * 1997-02-17 2001-04-12 Em Microelectronic Marin Sa Plaquette à gravure comprenant des circuits optoélectroniques et procédé de vérification de cette plaquette.
JP2970580B2 (ja) * 1997-03-21 1999-11-02 日本電気株式会社 半導体チップ、光受信モジュールおよび光受信モジュールの製造方法
US6348739B1 (en) 1999-04-28 2002-02-19 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method of manufacturing the same
US6228673B1 (en) * 1999-05-13 2001-05-08 Hughes Electronics Corporation Method of fabricating a surface coupled InGaAs photodetector
US6501065B1 (en) 1999-12-29 2002-12-31 Intel Corporation Image sensor using a thin film photodiode above active CMOS circuitry
JP2002286959A (ja) * 2000-12-28 2002-10-03 Canon Inc 半導体装置、光電融合基板、及びそれらの製造方法
JP4703031B2 (ja) * 2001-05-18 2011-06-15 Ｏｋｉセミコンダクタ株式会社 化合物半導体装置
US6781133B2 (en) * 2001-11-01 2004-08-24 Radiation Monitoring Devices, Inc. Position sensitive solid state detector with internal gain
US20030189215A1 (en) 2002-04-09 2003-10-09 Jong-Lam Lee Method of fabricating vertical structure leds
JP3885658B2 (ja) * 2002-05-13 2007-02-21 住友電気工業株式会社 ヘテロ接合バイポーラトランジスタ
US6841802B2 (en) * 2002-06-26 2005-01-11 Oriol, Inc. Thin film light emitting diode
JP3927883B2 (ja) * 2002-08-02 2007-06-13 キヤノン株式会社 光導波装置、およびそれを用いた光電融合基板
DE102004037191B4 (de) * 2004-07-30 2008-04-03 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Halbleiterbautelement mit einer Passivierungsschicht und Verfahren zu seiner Herstellung
US7259405B2 (en) * 2004-11-23 2007-08-21 Au Optronics Corporation Organic photoelectric device with improved electron transport efficiency
JP5197930B2 (ja) * 2006-06-30 2013-05-15 住友電工デバイス・イノベーション株式会社 半導体受光素子の製造方法
US20080001247A1 (en) * 2006-06-30 2008-01-03 Abadeer Wagdi W Mesa Optical Sensors and Methods of Manufacturing the Same
US20080121866A1 (en) * 2006-11-27 2008-05-29 Ping Yuan Avalanche photodiode detector
JP2008235403A (ja) * 2007-03-19 2008-10-02 Toshiba Corp 半導体装置およびその製造方法
US8030684B2 (en) * 2007-07-18 2011-10-04 Jds Uniphase Corporation Mesa-type photodetectors with lateral diffusion junctions
US8212286B2 (en) * 2007-12-26 2012-07-03 Nec Corporation Semiconductor light receiving element
US7893464B2 (en) * 2008-03-28 2011-02-22 Jds Uniphase Corporation Semiconductor photodiode and method of manufacture thereof
US8008688B2 (en) * 2008-04-01 2011-08-30 Jds Uniphase Corporation Photodiode and method of fabrication
KR101252745B1 (ko) * 2009-12-11 2013-04-12 한국전자통신연구원 단일 기판 집적 회로 장치 및 그 제조 방법
JP5474662B2 (ja) * 2010-05-27 2014-04-16 住友電工デバイス・イノベーション株式会社 半導体受光素子
IT1403137B1 (it) * 2010-06-28 2013-10-04 Selex Sistemi Integrati Spa Metodo di fabbricazione di diodi pin verticali
RU2532594C1 (ru) * 2013-08-27 2014-11-10 Открытое акционерное общество "НПО "Орион" СПОСОБ ИЗГОТОВЛЕНИЯ КРЕМНИЕВОГО p-i-n ФОТОДИОДА
US10388807B2 (en) * 2014-04-30 2019-08-20 Hewlett Packard Enterprise Development Lp Mirrors including reflective and second layers disposed on photodetectors
US10217878B2 (en) 2016-04-01 2019-02-26 Sunpower Corporation Tri-layer semiconductor stacks for patterning features on solar cells
DE102020001837B3 (de) * 2020-03-20 2021-08-26 Azur Space Solar Power Gmbh Stapelförmiges photonisches lll-V-Halbleiterbauelement
US11177374B1 (en) 2020-08-11 2021-11-16 Win Semiconductors Corp. Heterojunction bipolar transistor and method for forming the same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5185272A (en) * 1990-04-16 1993-02-09 Fujitsu Limited Method of producing semiconductor device having light receiving element with capacitance
US5296698A (en) * 1991-02-28 1994-03-22 Sumitomo Electric Industries, Ltd. Lateral photo-sensing device, opt-electronic integrated circuit using the lateral photo-sensing device and photo-logic device using the lateral photo-sensing device
JPH04332178A (ja) * 1991-05-02 1992-11-19 Sumitomo Electric Ind Ltd 受光素子
JPH06314813A (ja) * 1993-03-04 1994-11-08 Sumitomo Electric Ind Ltd ｐｉｎ型受光素子、その製造方法及び光電子集積回路
US5448099A (en) * 1993-03-04 1995-09-05 Sumitomo Electric Industries, Ltd. Pin-type light receiving device, manufacture of the pin-type light receiving device and optoelectronic integrated circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011087696A1 (de) * 2011-12-05 2013-06-06 Semikron Elektronik Gmbh & Co. Kg Halbleiterbaustein, Treiber und Herstellungsverfahren
EP2602934A3 (de) * 2011-12-05 2013-10-16 SEMIKRON Elektronik GmbH & Co. KG Halbleiterbaustein, Treiber, und Herstellungsverfahren

Also Published As

Publication number Publication date
DE69637318D1 (de) 2007-12-27
US5712504A (en) 1998-01-27
EP0725447A1 (de) 1996-08-07
EP0725447B1 (de) 2007-11-14

Similar Documents

Publication Publication Date Title
DE69637318T2 (de) PIN lichtempfindliche Vorrichtung und ihr Herstellungsverfahren
DE69925091T2 (de) Aktiver Pixelsensor für Farbdetektion
US5281542A (en) Planar quantum well photodetector
DE19630434C2 (de) Bipolarphototransistorpixelelement
JPH09213988A (ja) ｐｉｎ型受光素子、光電変換回路及び光電変換モジュール
DE4039380A1 (de) Halbleiterphotodetektor
DE69838743T2 (de) Photoelektrische Umwandlungsvorrichtung und Bildsensor
JP2000156520A (ja) 受光素子およびその製造方法
US6399967B1 (en) Device for selectively detecting light by wavelengths
DE1803126A1 (de) Elektronenstrahlladungs-Speichereinrichtung mit Diodenanordnung
DE112014004665T5 (de) Doppeldurchgang-Fotodiode mit eingebettetem Reflektor
DE60004137T2 (de) Herstellungsverfahren für einen oberflächen-gekoppelten InGaAs Photodetektor
DE3637817C2 (de)
JPS62501883A (ja) 集積光検出器−増幅器装置
US5061977A (en) Semiconductor photodetector device
US4314858A (en) Method of making a fully integrated monolithic optical receiver
DE3135945C2 (de)
JP4010337B2 (ja) ｐｉｎ型受光素子およびｐｉｎ型受光素子の製造方法
DE4444620C1 (de) Sensor zum Nachweis elektromagnetischer Strahlung und Verfahren zu dessen Herstellung
DE3644410A1 (de) Photoempfaenger
EP0353509B1 (de) Verfahren zur Herstellung einer integrierten Halbleiteranord- nung mit einem Photoelement und einem npn-Bipolartransistor in einem Siliziumsubstrat
KR100249785B1 (ko) 수평 구조의 피아이엔 광 다이오드와 이종접합 쌍극자 트랜지스터의 결합 소자 및 그 제조방법
DE102021104471B4 (de) Photodetektoren mit angrenzenden anoden-kathoden-paaren
JP4137568B2 (ja) 受信器
CN114497244B (zh) 一种红外探测器芯片及其制作方法与应用

Legal Events

Date Code Title Description
8364 No opposition during term of opposition