KR100220250B1 - 광전자 집적 회로의 제조 방법 - Google Patents
광전자 집적 회로의 제조 방법 Download PDFInfo
- Publication number
- KR100220250B1 KR100220250B1 KR1019960047014A KR19960047014A KR100220250B1 KR 100220250 B1 KR100220250 B1 KR 100220250B1 KR 1019960047014 A KR1019960047014 A KR 1019960047014A KR 19960047014 A KR19960047014 A KR 19960047014A KR 100220250 B1 KR100220250 B1 KR 100220250B1
- Authority
- KR
- South Korea
- Prior art keywords
- region
- sin film
- metal
- layer
- film
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 230000005693 optoelectronics Effects 0.000 title claims abstract description 22
- 239000002184 metal Substances 0.000 claims abstract description 58
- 229910052751 metal Inorganic materials 0.000 claims abstract description 58
- 239000003990 capacitor Substances 0.000 claims abstract description 32
- 238000000034 method Methods 0.000 claims abstract description 21
- 239000011248 coating agent Substances 0.000 claims abstract description 11
- 238000000576 coating method Methods 0.000 claims abstract description 11
- 230000001681 protective effect Effects 0.000 claims abstract description 10
- 238000005530 etching Methods 0.000 claims abstract description 9
- 229910001120 nichrome Inorganic materials 0.000 claims abstract description 5
- VNNRSPGTAMTISX-UHFFFAOYSA-N chromium nickel Chemical compound [Cr].[Ni] VNNRSPGTAMTISX-UHFFFAOYSA-N 0.000 claims abstract 2
- 239000010408 film Substances 0.000 claims description 74
- 239000010953 base metal Substances 0.000 claims description 5
- 238000000059 patterning Methods 0.000 claims description 4
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims description 3
- 239000010409 thin film Substances 0.000 claims description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 abstract description 3
- 239000010931 gold Substances 0.000 abstract description 3
- 229910052737 gold Inorganic materials 0.000 abstract description 3
- 239000007769 metal material Substances 0.000 abstract description 2
- 238000007747 plating Methods 0.000 abstract description 2
- 238000000151 deposition Methods 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 230000008021 deposition Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- 239000000428 dust Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
- H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K39/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic radiation-sensitive element covered by group H10K30/00
- H10K39/30—Devices controlled by radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/547—Monocrystalline silicon PV cells
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
- Light Receiving Elements (AREA)
Abstract
본 발명은 SiN 절연막을 사용하여 제조 공정을 단순화시킬 수 있는 광전자 집적 회로의 제조 방법에 관한 것이다. 본 발명의 광전자 집적 회로의 제조 방법은 반절연 웨이퍼 상에 HBT, PD, 레지스터 및 캐패시터를 형성하도록 반절연 웨이퍼 상에 순차적으로 n+서브컬렉터층, n컬렉터층, 베이스층 및 에미터층을 형성한다. 그런 다음, 공지의 HBT 및 PD 소자의 제조 공정에 따라 각각의 소자를 제조 한다. 다음으로, 캐패시터 영역의 웨이퍼 상에 캐패시터의 하부 금속을 형성한 후에, 웨이퍼 전면에 걸쳐 SiN막을 증착 및 각 영역에 SiN막이 남도록 패터닝한다. 이 때, PD 영역에 남아있는 SiN막은 비반사 코팅막으로서 역할을 하고, HBT 영역의 SiN막은 보호막으로서의 역할을 하며, 캐패시터 영역의 SiN막은 유전체막으로서의 역할을 한다. 계속해서, 레지스터 영역의 SiN막 위에 NiCr 저항을 형성하고, HBT 영역의 에미터층과 PD 영역의 P형 금속 상부의 SiN막을 식각하여 콘택창을 형성한다. 그리고 나서, HBT 영역과 PD 영역의 반절연 웨이퍼 및 캐패시터 영역의 SiN막 상에 패드 금속 및 캐패시터의 상부 금속을 형성한 후, 단위 소자들과 패드 금속을 전기적으로 접속시키도록 금과 같은 금속 물질을 플래팅(plating)시켜 공중 배선을 형성한다.
Description
본 발명은 광전자 집적 회로의 제조 방법에 관한 것으로, 보다 상세하게는, HBT의 보호막, PD의 비반사 코팅막 및 캐패시터의 유전체막으로 SiN 절연막을 사용함으로써, 제조 공정을 단순화시킬 수 있는 광전자 집적 회로의 제조 방법에 관한 것이다.
일반적으로, 고주파 광통신 시스템에서 수광부로 사용되는 광전자 집적 회로는 발광 다이오드에서 출력된 빛을 전기적 신호로 바꾸어주는 PD(Photo Diode), PD에서 출력된 전기적 신호를 증폭시키는 HBT (Heterojunction Bipolar Transistor)와 레지스터 및 캐패시터와 같은 단위 소자들로 이루어져 있다.
상기와 같은 단위 소자들로 이루어진 광전자 집적 회로의 제조 방법을 살펴보면, 우선, 반절연 웨이퍼 상에 공지의 방법으로 PD 및 HBT 소자를 형성한 다음, 제 1 절연막을 증착하여 소자를 패시베이션(Passivation)한다.
계속해서, 제 1 절연막 상에 소정 두께의 제 1 금속을 리프트 오프(lift off)하여 PD 및 HBT 소자의 패드 금속과 캐패시터의 하부 금속을 형성하고, 니크롬(NiCr)을 리프트 오프하여 박막 저항(Thin film Resistor)을 형성한다.
그런 다음, 단위 소자들의 상부에 소정 두께의 제 2 절연막을 증착하고 소정 부분을 패터닝하여 패드 금속과 단위 소자를 전기적으로 접속시키기 위한 콘택창을 형성한다. 이어서, 입사광의 반사율을 감소시키도록 PD의 수광부에 제 3 절연막을 증착하여 비반사 코팅막을 형성한다.
다음으로, 상기와 같은 공정으로 형성된 전체 구조물의 상부에 포토레지스트를 도포하고, 도포된 포토레지스트를 금속 배선의 형태를 얻도록 감광한 후, 리프트 오프 방법이나, 에어브릿지(Airbridge)등의 공정으로 제 2 금속을 증착시켜 금속 배선을 형성한다.
그러나, 전술된 광전자 집적 회로의 제조 방법은 PD 및 HBT의 보호막, 캐패시터의 절연막 및 PD의 비반사 코팅막을 형성시키기 위해 3개의 절연막 증착 및 패터닝을 실시하기 때문에 공정수가 많고, 또한, 각각의 절연막을 패터닝하기 위해서는 3개의 마스크가 사용되기 때문에, 전체적인 공정 시간 및 제조 비용이 증가되는 문제점이 있었다.
따라서, 본 발명은 PD 및 HBT의 보호막, 캐패시터의 절연막 및 PD의 비반사 코팅막으로서 SiN막을 사용하여 공정의 단순화 및 마스크의 수를 감소시킬 수 있는 광전자 집적 회로의 제조 방법을 제공하는 것을 목적으로 한다.
도 1a 내지 도 1e 은 본 발명에 따른 광전자 집적 회로의 제조 방법을 설명하기 위한 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 반절연 웨이퍼 2 : n+서브컬렉터층
3 : n 컬렉터층 4 : 베이스층
5 : 에미터층 6 : 에미터 금속
7 : 베이스 금속 8 : P형 금속
9 : 컬렉터 금속 10 : N형 금속
11 : 캐패시터 하부 금속 12 : SiN막
13 : 저항 14 : 패드 금속
15 : 캐패시터 상부금속 16 : 금속 배선
상기와 같은 목적을 달성하기 위한 본 발명의 광전자 집적 회로의 제조 방법은 반절연 웨이퍼 상에 형성된 HBT, PD, 레지스터 및 캐패시터로 구성되는 광전자 집적회로에 있어서, 반절연 웨이퍼 상에 순차적으로 n+서브컬렉터층, n컬렉터층, 베이스층 및 에미터층을 형성하는 단계, HBT 영역의 에미터층 상에 에미터 금속을 형성하는 단계, 상기 에미터 금속을 마스크로 하여 베이스층이 노출되도록 에미터층을 식각하는 단계, HBT 영역의 베이스층 위에는 베이스 금속, PD 영역의 베이스층 위에는 P형 금속을 형성하는 단계, HBT 영역의 에미터 및 베이스 영역과 PD 영역을 제외한 베이스층 및 n컬렉터층을 식각하여 n+서브컬렉터층을 노출시키는 단계, HBT 영역의 n+컬렉터층 위에는 컬렉터 금속, PD 영역의 n+컬렉터층 위에는 N형 금속을 형성하는 단계, PD 및 HBT 소자를 분리시키기 위하여 HBT 영역과 PD 영역의 액티브 영역을 제외한 n+컬렉터층을 식각하는 단계, 캐패시터 영역의 웨이퍼 상에 캐패시터의 하부 금속을 형성하는 단계, 웨이퍼 전면에 걸쳐 SiN막을 증착 및 각 영역에 SiN막이 남도록 패터닝하는 단계, 레지스터 영역의 SiN막 위에 박막의 저항을 형성하는 단계, HBT 영역의 에미터층과 PD 영역의 P형 금속 상부의 SiN막을 식각하여 콘택창을 형성하는 단계, HBT 영역과 PD 영역의 반절연 웨이퍼 및 캐패시터 영역의 SiN막 상에 각각 패드 금속과 캐패시터의 상부 금속을 형성하는 단계, 공중 배선을 형성하도록 마스크 패턴을 형성하는 단계, 및 금속 배선을 형성하는 단계를 포함하는 것을 특징으로 한다.
본 발명에 따르면, PD 및 HBT의 보호막, 캐패시터의 절연막 및 PD의 비반사 코팅막으로서 한정된 두께를 갖는 SiN막을 증착함으로써, 광전자 집적 회로의 제조 공정을 단순화 시킬 수 있다.
[실시예]
이하, 명세서에 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명한다.
도 1a 내지 도 1e 는 본 발명에 따른 광전자 집적 회로의 제조 방법을 설명하기 위한 단면도이다.
우선, 도 1a 를 참조하면, HBT 영역, PD 영역, 레지스터 영역 및 캐패시터 영역으로 나뉘어진 반절연 웨이퍼(1) 위에 순차적으로 n+서브 컬렉터층(2), n컬렉터층(3), 베이스층(4) 및 에미터층(5)을 성장시킨다. 여기서, 베이스층(4)은 P+-InGaAs로 성장시킨다. 그런 다음, HBT 영역의 에미터층(5) 상에 리프트 오프 공정으로 에미터 금속(6)을 형성하고, 계속해서, 에미터 금속(6)을 마스크로 하여 에미터층(5)을 식각한다. 따라서, 에미터 금속(6) 하부의 에미터층(5)을 제외한 에미터층(5)의 모든 부분이 제거되기 때문에, 베이스층(4)은 노출된다.
다음으로, 도 1b 를 참조하면, 리프트 오프 공정으로 HBT 영역의 에미터층(5) 둘레의 베이스층(4) 위에는 베이스 금속(7)을 형성함과 동시에 PD 영역의 베이스층(4) 위에는 서로 일정 간격으로 떨어진 P형 금속(8)을 형성한다. 그리고 나서, 통상의 사진 식각 공정으로 HBT 영역의 에미터/베이스 영역 및 PD 영역을 제외한 나머지 영역의 베이스층(4) 및 n컬렉터층(3)을 식각하여 n+서브 컬렉터층(2)을 노출시킨다.
계속해서, 리프트 오프 공정으로 HBT 영역의 n+컬렉터층(2) 위에 컬렉터 금속(9)을 형성하고, PD 영역의 n+컬렉터층(2) 위에는 N형 금속(10)을 형성한다. 그런 다음, PD 및 HBT 소자가 분리되도록 통상의 사진 식각 공정을 통하여 HBT 영역과 PD 영역의 액티브 영역을 제외한 나머지 영역의 n+컬렉터층(2)을 식각한다.
다음으로, 도 1c 를 참조하면, 반절연 웨이퍼(1) 상에 리프트 오프 공정으로 캐패시터의 하부 금속(11)을 형성하고, 그런 다음, 전술된 공정으로 형성된 전체 구조물의 상부에 SiN막(12)을 증착 및 패터닝함으로써, PD 및 HBT 소자의 보호막, 캐패시터의 절연막 및 PD 부분의 비반사 코팅막을 형성한 후, 레지스터 영역의 절연막(12d) 위에 니크롬(NiCr)을 리프트 오프하여 박막의 레지스터 저항(13)을 형성한다. 여기서, HBT 영역의 SiN막(12a)은 HBT 소자의 보호막으로 작용하며, PD 영역의 SiN막(12b)은 PD 소자의 비반사 코팅막 및 보호막으로서의 역할을 한다. 또한, 캐패시터 영역의 SiN막(12c)은 캐패시터의 유전체의 역할을 수행하며, 레지스터의 SiN막(12d)은 절연막으로 작용한다.
본 발명의 실시예에서와 같이, 하나의 SiN막(12)으로 보호막, 비반사 코팅막 및 캐패시터의 유전체막을 동시에 형성할 때, SiN막(12)의 두께는 PD 소자의 비반사 코팅막의 두께에 맞추어 형성한다. 따라서, 형성된 SiN막(12)의 두께를 캐패시터 유전체의 파라미터로 사용하여 캐패시터를 설계하게 된다.
상기에 도시된 표는 SiN막(12)의 두께에 따른 빛의 파장에 대한 입사광의 반사율 및 투과율을 나타낸 것이다. 자세하게는, 서로 상이한 굴절율(n)을 갖는 공기(n=1), SiN막(n=1.9) 및 InGaAs(n=3.3)에 대하여 PD 소자에 입사되는 입사광의 입사 방향이 수직일 때, 비반사 코팅막으로 사용되는 SiN막(12)의 두께 및 빛의 파장에 따른 입사광의 최소 반사율 및 투과율을 나타낸 것이다.
도시된 바와 같이, 입사광의 파장이 1.31㎛일 때, 반사율이 가장 낮을 때의 SiN막(12)의 두께는 1700Å이고, 입사광의 파장이 1.55㎛일 때, 반사율이 가장 낮을 때의 SiN막(12)의 두께는 2000Å이다. 따라서, 본 발명의 광전자 집적 회로가 장파장의 수신기에 사용되는 경우에는 SiN막(12)의 두께를 2,000Å으로 하는 것이 바람직하다. 이 두께는 일반적인 캐패시터 유전체막의 두께임과 동시에 외부의 습기 및 먼지등으로 부터 HBT의 표면을 보호하는 보호막의 두께로도 충분하기 때문이다.
다음으로, 도 1d를 참조하면, 레지스터 영역의 SiN막(12c) 상에 리프트 오프 공정으로 금속 전극(13)을 증착시켜 저항(R)을 형성하고, 이어서, PD 영역의 P형 금속(8) 상부의 SiN막(12b) 및 HBT 영역의 에미터 금속(6) 상부의 SiN막(12a)을 식각하여 이후 형성될 패드 금속과의 연결을 위한 콘택창을 형성한다. 그리고 나서, 리프트 오프 공정으로 반절연 웨이퍼(1) 위에 패드 금속(14)과 캐패시터 유전체막(12c) 이에 캐패시터 상부 금속(15)을 동시에 형성한다.
그런 다음, 도 1e를 참조하면, 전체 구조물의 상부에 포토레지스트를 도포한 후에, 금속 배선이 접속되는 소자의 전극 부분과 패드 금속 부분만을 오픈시키는 포스트(POST) 공정을 실시한다. 그런 다음, 포토레지스트를 다시 도포하여 단위 소자들과 패드 금속(14)을 전기적으로 접속시키도록 배선을 패터닝한 후, 금과 같은 금속 물질을 플래팅(plating)시키고, 포토레지스트를 녹여내어 제거한 후, 금속 배선(16)을 형성한다. 이 때, HBT의 경우 에미터 금속 위에 두껍게 금을 플래팅하여 패드 금속(14)에 연결함으로써, 소자의 열적 특성을 향상시킬 수 있다.
본 발명의 실시예에서, 상기와 같은 공정에 의해 반절연 웨이퍼 상에 HBT 소자(20), PD 소자(30), 캐패시터 소자(40) 및 레지스터 소자(50)들이 형성되고, 광전자 집적 회로는 상기 소자들에 의해 동작된다.
이상에서와 같이, 본 발명의 광전자 집적 회로의 제조 방법은 PD의 비반사 코팅막의 두께를 감안하여 SiN막의 증착 두께를 한정시키고, 한정된 두께를 갖는 SiN막을 한번의 증착으로 PD 및 HBT의 보호막, 캐패시터의 절연막 및 PD의 비반사 코팅막으로서의 기능을 수행토록 함으로써, 제조 공정의 단순화 및 제조 시간을 단축시킬 수 있다.
Claims (7)
- 반절연 웨이퍼 상에 형성된 HBT, PD, 레지스터 및 캐패시터로 구성되는 광전자 집적회로에 있어서, 반절연 웨이퍼 상에 순차적으로 n+서브컬렉터층, n컬렉터층, 베이스층 및 에미터층을 형성하는 단계, HBT 영역의 에미터층 상에 에미터 금속을 형성하는 단계, 상기 에미터 금속을 마스크로 하여 베이스층이 노출되도록 에미터층을 식각하는 단계, HBT 영역의 베이스층 위에는 베이스 금속, PD 영역의 베이스층 위에는 P형 금속을 형성하는 단계, HBT 영역의 에미터 및 베이스 영역과 PD 영역을 제외한 베이스층 및 n컬렉터층을 식각하여 n+서브컬렉터층을 노출시키는 단계, HBT 영역의 n+컬렉터층 위에는 컬렉터 금속, PD 영역의 n+컬렉터층 위에는 N형 금속을 형성하는 단계, PD 및 HBT 소자를 분리시키기 위하여 HBT 영역과 PD 영역의 액티브 영역을 제외한 n+컬렉터층을 식각하는 단계, 캐패시터 영역의 웨이퍼 상에 캐패시터의 하부 금속을 형성하는 단계, 웨이퍼 전면에 걸쳐 SiN막을 증착 및 각 영역에 SiN막이 남도록 패터닝하는 단계, 레지스터 영역의 SiN막 위에 박막의 저항을 형성하는 단계, HBT 영역의 에미터층과 PD 영역의 P형 금속 상부의 SiN막을 식각하여 콘택창을 형성하는 단계, HBT 영역과 PD 영역의 반절연 웨이퍼 및 캐패시터 영역의 SiN막 상에 패드 금속 및 캐패시터 상부 금속을 형성하는 단계, 공중 배선을 형성하도록 마스크 패턴을 형성하는 단계, 및 금속 배선을 형성하는 단계를 포함하는 것을 특징으로 하는 광전자 집적 회로의 제조 방법.
- 제 1 항에 있어서, 상기 베이스층은 P+-InGaAs인 것을 특징으로 하는 광전자 집적 회로의 제조 방법.
- 제 1 항에 있어서, 상기 SiN막에서 PD 영역에 남아있는 SiN막은 비반사 코팅막으로서 역할을 하고, HBT 영역의 SiN막은 보호막으로서의 역할을 하며, 캐패시터 영역의 SiN막은 유전체막으로서의 역할을 하는 것을 특징으로 하는 광전자 집적 회로의 제조 방법.
- 제 1 항 또는 제 2 항에 있어서, 상기 SiN막의 두께를 PD의 비반사 코팅막의 두께로 하는 것을 특징으로 하는 광전자 집적 회로의 제조 방법.
- 제 1 항 내지 제 3 항중 어느 한 항에 있어서, 상기 SiN막의 두게는 1.31㎛ 파장의 수광부인 경우 1,700Å이고, 1.55㎛ 파장의 수광부인 경우 2,000Å인 것을 특징으로 하는 광전자 집적 회로의 제조 방법.
- 제 1 항에 있어서, 상기 금속 배선은 Au인 것을 특징으로 하는 광전자 집적 회로의 제조 방법.
- 제 1 항에 있어서, 상기 박막의 저항은 NiCr인 것을 특징으로 하는 광전자 집적 회로의 제조 방법.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960047014A KR100220250B1 (ko) | 1996-10-19 | 1996-10-19 | 광전자 집적 회로의 제조 방법 |
| US08/951,870 US5953617A (en) | 1996-10-19 | 1997-10-17 | Method for manufacturing optoelectronic integrated circuits |
| JP9304955A JP3010186B2 (ja) | 1996-10-19 | 1997-10-20 | 光電子集積回路の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960047014A KR100220250B1 (ko) | 1996-10-19 | 1996-10-19 | 광전자 집적 회로의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980028056A KR19980028056A (ko) | 1998-07-15 |
| KR100220250B1 true KR100220250B1 (ko) | 1999-09-15 |
Family
ID=19478138
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960047014A KR100220250B1 (ko) | 1996-10-19 | 1996-10-19 | 광전자 집적 회로의 제조 방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5953617A (ko) |
| JP (1) | JP3010186B2 (ko) |
| KR (1) | KR100220250B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100437748B1 (ko) * | 2001-01-22 | 2004-06-30 | 미쓰비시덴키 가부시키가이샤 | 반도체 장치의 제조 방법 |
| KR20190019809A (ko) * | 2017-08-17 | 2019-02-27 | 한국전자통신연구원 | 융합 반도체 장치 및 그 제조 방법 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6580139B1 (en) | 2000-07-20 | 2003-06-17 | Emcore Corporation | Monolithically integrated sensing device and method of manufacture |
| KR20020009125A (ko) * | 2000-07-24 | 2002-02-01 | 윤덕용 | 이종접합 바이폴라 트랜지스터의 제조방법 |
| JP3582715B2 (ja) * | 2000-09-08 | 2004-10-27 | シャープ株式会社 | 回路内蔵受光素子の製造方法 |
| JP2002299337A (ja) * | 2001-03-29 | 2002-10-11 | Toshiba Corp | 半導体装置の製造方法および半導体装置 |
| GB0126895D0 (en) * | 2001-11-08 | 2002-01-02 | Denselight Semiconductors Pte | Fabrication of a heterojunction bipolar transistor with intergrated mim capaci or |
| KR101138944B1 (ko) * | 2005-01-26 | 2012-04-25 | 서울옵토디바이스주식회사 | 직렬 연결된 복수개의 발광셀들을 갖는 발광 소자 및그것을 제조하는 방법 |
| KR101275724B1 (ko) * | 2009-12-09 | 2013-06-17 | 한국전자통신연구원 | 단일 기판 집적 회로 장치 및 그 제조 방법 |
| US10026731B1 (en) * | 2017-04-14 | 2018-07-17 | Qualcomm Incorporated | Compound semiconductor transistor integration with high density capacitor |
| JP7279888B2 (ja) * | 2019-09-27 | 2023-05-23 | 住友電工デバイス・イノベーション株式会社 | 光半導体装置及び光半導体装置の製造方法 |
| CN114975102B (zh) * | 2022-07-29 | 2022-10-28 | 泉州市三安集成电路有限公司 | 集成异质结双极晶体管及其制作方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB9009726D0 (en) * | 1990-05-01 | 1990-06-20 | British Telecomm | Optoelectronic device |
| US5296698A (en) * | 1991-02-28 | 1994-03-22 | Sumitomo Electric Industries, Ltd. | Lateral photo-sensing device, opt-electronic integrated circuit using the lateral photo-sensing device and photo-logic device using the lateral photo-sensing device |
| JP3191835B2 (ja) * | 1993-05-17 | 2001-07-23 | 住友電気工業株式会社 | 光電子集積回路 |
| DE69637318T2 (de) * | 1995-02-02 | 2008-09-04 | Sumitomo Electric Industries, Ltd. | PIN lichtempfindliche Vorrichtung und ihr Herstellungsverfahren |
| US5577138A (en) * | 1995-08-17 | 1996-11-19 | Lucent Technologies Inc. | Integrated-circuit optical network unit |
-
1996
- 1996-10-19 KR KR1019960047014A patent/KR100220250B1/ko not_active IP Right Cessation
-
1997
- 1997-10-17 US US08/951,870 patent/US5953617A/en not_active Expired - Fee Related
- 1997-10-20 JP JP9304955A patent/JP3010186B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100437748B1 (ko) * | 2001-01-22 | 2004-06-30 | 미쓰비시덴키 가부시키가이샤 | 반도체 장치의 제조 방법 |
| KR20190019809A (ko) * | 2017-08-17 | 2019-02-27 | 한국전자통신연구원 | 융합 반도체 장치 및 그 제조 방법 |
| KR102549586B1 (ko) | 2017-08-17 | 2023-07-03 | 한국전자통신연구원 | 융합 반도체 장치 및 그 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3010186B2 (ja) | 2000-02-14 |
| US5953617A (en) | 1999-09-14 |
| JPH10308506A (ja) | 1998-11-17 |
| KR19980028056A (ko) | 1998-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100220250B1 (ko) | 광전자 집적 회로의 제조 방법 | |
| US9972427B2 (en) | Chip component and method of producing the same | |
| KR100380701B1 (ko) | 표면장착용반도체장치제조방법및표면장착용반도체장치 | |
| EP0121402B1 (en) | A semiconductor component and method of manufacture | |
| JP3561084B2 (ja) | 回路内蔵受光素子、電子部品、光ピックアップ装置および回路内蔵受光素子の製造方法 | |
| JP2001024210A (ja) | 受光素子およびその製造方法 | |
| GB2153144A (en) | Circuit packaging | |
| KR100469642B1 (ko) | 특정 파장의 빛을 선택적으로 검출하는 광수신기 및 그제조 방법 | |
| JPH0548073A (ja) | 半導体装置 | |
| US20040012021A1 (en) | Semiconductor device and optical device including the same | |
| JPS6269672A (ja) | 光感半導体集積回路装置 | |
| US6319746B1 (en) | Optical semiconductor device and method for fabricating the same | |
| KR100262409B1 (ko) | 광전자 집적 회로의 제조방법 | |
| KR19990006157A (ko) | 광전자 집적 회로의 제조방법 | |
| JPH0590553A (ja) | 赤外線検出装置およびその製造方法 | |
| JPH0786631A (ja) | ｐｉｎフォトダイオード | |
| JP2700357B2 (ja) | 回路内蔵受光素子 | |
| KR100440253B1 (ko) | 광수신기 및 그 제조 방법 | |
| KR19980028059A (ko) | 광전자 집적 회로 및 그의 제조 방법 | |
| JPS6273666A (ja) | 混成集積化光センサ用光電変換素子アレイの製造方法 | |
| JP2001339076A (ja) | 受光素子 | |
| JPH05183186A (ja) | フォトトランジスタ | |
| JPH05275732A (ja) | 受光素子及びその製造方法 | |
| JPH02278873A (ja) | 密着センサの製造方法 | |
| JPS6018976A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050524 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |