JPH02278873A

JPH02278873A - 密着センサの製造方法

Info

Publication number: JPH02278873A
Application number: JP1100547A
Authority: JP
Inventors: Hajime Sato; 肇佐藤
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1989-04-20
Filing date: 1989-04-20
Publication date: 1990-11-15

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の口約］（産業上の利用分野）この発明は、ファックスやＯＣＩ？などの画像入力部に
用いられる画像読取製置の密イグセンサの袈遣方法に関
する。

（従来の技術）ファックスやＯＣＲなどの画像入力部に用いられる画像
読取装置には、等倍光学系を有する密着センサが使用さ
れている。

この密桁センサは、第４図に示すように、ガラス製絶縁
基板（１）の中間部上にＣｒからなる導電性薄膜（２）
（下部電極）　、ａ−８ｌ　（アモルファス・シリコン
）薄膜からなる光導電性薄膜（３）およびＩＴＯ（Ｉｎ
ｄｌｕｍ　Ｔｌｎ　０ｘｉｄｅ）薄膜からなる透明導電
性薄膜（４）（上部電極）の積層構造からなる光電変換
部（５）を有し、その導電性薄膜（２）がこの導電性薄
膜（２）と一体に形成されたＣｒからなるリード（６）
を介して、絶縁基板（１）の一端部上のＡＩからなるポ
ンディングパッド（７）に、また透明導電性薄膜（２）
がその延長部（９）により、絶縁基板（１）の他端部上
のＯｒからなる共通電極（ｌＯ）に接続されている。そ
して、この絶縁基板（１）の一方の面上に形成された各
構成がシリコーン樹脂（１１）を接着剤としてガラス板
（１２）により覆われている。

従来、この密５’ｉセンサの製造は、第５図（ａ）に示
すように、絶縁基板（１）の一方の面の全面にＣ「およ
びＡＩを積層して蒸着し、同（ｂ）に示すように、まず
そのＡ！蒸若膜（１４）およびＣ「蒸着膜（１５）をＰ
ＥＰ・（Ｐｈｏｔｏ　Ｅｔｃｈｉｎｇ　ｐｒｏｃｅｓｓ
）によりフォトレジストをマスクとしてエツチングして
、光電変換部の下部電極をなす導電性薄膜（２）、リー
ド（６）および共通電極（ｌＯ）をパターニングする。

ついで同（Ｃ）に示すように、上記パターニングされた
ＡＩ蒸着膜（１４）をさらに同様のＰＥＰによりフォト
レジストをマスクとしてエツチングし、ポンディングパ
ッド（７）を形成する。つぎに同（ｄ）に示すように、
ＣＶＤ法により上記絶縁基板（１）の一方の面倒の全面
にａ−８ｌ薄膜（１６）を着膜し、同（ｅ）に示すよう
に、同じ＜　ＰＥＰによりフォトレジストをマスクとし
て上記導電性薄膜（２）上に光電変換部を構成する光導
電性薄膜（３）をパターニングする。さらに同（「）に
示すように、金属マスクにより着膜範囲を制御して、ス
パッター法により上記光導電性薄膜（３）上から共通電
極（１０）上にかけてＩＴＯ薄膜を着膜して光電変換部
の上部電極をなす透明導電性薄膜（４）およびその延長
部（９）を形成する。

この密着センサは、その後、上記ポンディングパッド（
７）にボンディングワイヤをボンディングして駆動用Ｉ
Ｃと接続したのち、シリコーン樹脂によりガラス板を接
着してパッシベーションが施される。

ところで、上記従来の密着センサの製造方法には、つぎ
の問題点がある。

（イ）　光導電性薄膜（３）を形成するためのａ−９ｉ
薄膜（１Ｇ）中に発生する直径数ないし数百ミクロンの
異常成長部がフォトレジストの塗れ性を悪くし、その後
のエツチングでピンホールを生じ、このピンホールを介
して導電性薄膜（２）と透明導電性薄膜（４）とがショ
ートしてビット欠陥となる。

（ロ）　　ａ−８ｉ薄膜（１６）のエツチングにＣＤＥ
（ＣｈｅＩｌｉｃａｌ　Ｄｒｙ　Ｅｔｃｈｉｎｇ）装置
を用いてドライエツチング法によりエツチングすると、
エツチング端すなわち光導電性情＃　（３）の側面が垂
直になる。

一方、この光導電性薄膜（３）上に形成する透明導電性
薄膜（４）は、光透過用の窓部として用いられるため、
そのＩＩＩｊ￥、を必要以上に厚くすることができない
。そのため、光導電性薄膜（３）側面の段差部で透明導
電性薄膜（４）の延長部（９）の膜厚が局部的に薄くな
り、必要とする導電性が得られず、応答性能が劣化しや
すい。

この（イ）および（ロ）の問題点は、マスクを用いてａ
−８ｉ薄膜を着膜すれば解決できるが、マスクに用いる
着膜は、着膜温度が２５０〜３００℃と高く、マスクと
絶縁基板との密着を確保することが難しい。そのため、
膜厚の不均一や膜の回り込みを考慮して十分なスペース
を設ける必要があり、密着センサが大形化する。たとえ
ばＰＥＰにより光導電性薄膜を形成する場合は、幅６Ｉ
ＩＩ１１の絶縁基板に所要の光電変換部を形成すること
ができるが、これをマスクを用いた着膜により形成する
と、その幅が１２ｍｍとなる。

（発明が解決しようとする課題）上記のように従来の密着センサの製造方法には、光導電
性薄膜にピンホールができ、導電性薄膜と透明導電性薄
膜とがショートしてビット欠陥を生じる。また、光導電
性薄膜側面の段差部で透明導電性薄膜の延長部が局部的
に薄くなり、必要とする導電性が得られず応答性能が劣
化しやすいなどの問題がある。

この２つの問題のうち、前者は光導電性薄膜のパターニ
ングの際にフォトレジストを用いることが主原因となっ
ている。また、後者は透過率の関係から透明導電性薄膜
の膜厚を十分な厚さにできないことが主原因となってい
る。

この発明は、上記問題点に鑑みてなされたものであり、
ビット欠陥を発生せず、かつ応答性能の良好な密層セン
サを容易に製造できるようにすることを目的とする。

［発明の構成］（課題を解決するための手段）絶縁基板上に順次積層された所定パターンの導電性薄膜
、光導電性薄膜および透明導電性薄膜からなる光電変換
部を有する密着センサの製造方法において、上記絶縁基
板上に着膜された導電性薄膜を所定パターンの導電性薄
膜にパターニングしたのち、そのパターニングされた導
電性薄膜上に順次光導電性薄膜および透明導電性薄膜を
積層着膜し、この透明導電性薄膜上に所定パターンの。

フォトレジストを形成し、このフォトレジストをマスク
として上記透明導電性薄膜および光導電性薄膜を所定パ
ターンの透明導電性薄膜および光導電性薄膜にパターニ
ングして光電変換部を形成した。

また、他の製造方法として、絶縁基板上に着膜された導
電性薄膜を所定パターンの導電性薄膜にパターニングし
たのち、そのパターニングされた導電性薄膜上に順次光
導電性薄膜および所定パターンの透明導電性薄膜を積層
着膜し、この所定パターンの透明導電性薄膜をマスクと
して上記光導電性薄膜を所定パターンの光導電性薄膜に
パターニングして光電変換部を形成した。

さらに、特に光導電性薄膜をａ−８ｔ／ＳＩＧとして光
電変換部を形成する方法である。

（作　用）上記のように光導電性薄膜と透明導電性薄膜とを積層着
膜したのち、その透明導電性薄膜上に形成された所定パ
ターンのフォトレジストをマスクとしてそれらを所定パ
ターンにパターニングすると、従来ａ−９Ｉ薄膜のエツ
チング時に発生したピンホールによる導電性薄膜と透明
導電性薄膜とのショートを防止することができる。また
、透明導電性薄膜および透明導電性薄膜と共通電極との
接続部をそれぞれ独立に形成することが可能となり、材
料の種類や膜厚を目出に選択して上部電極と共通電極と
の接続部の抵抗を十分に下げることができる。さらに、
ショットキー障壁を形成する光導電性薄膜と透明導電性
薄膜とを連続して形成するため、ＰＰＰにより生ずる表
面層の欠陥を防止でき、再結合の増加による感度低下や
トラップ準位の増加による応答特性の劣化など、界面の
欠陥準位による特性の劣化を防止できる。特に前者のフ
ォトレジストをマスクとして透明導電性薄膜と光導電性
薄膜とをパターニングする方法によれば、さらに透明導
電性薄膜をフォトレジストで覆った状態で光導電性薄膜
のパターニングをおこなうので、この光導電性薄膜のパ
ターニング時の透明導電性薄膜のダメージも防止できる
。

（実施例）以下、図面を参照してこの発明を実施例に基づいて説明
する。

実施例１：第１図（ａ）に示すように、ガラス製絶縁基板（１）の
一方の面の全面に従来の製造方法と同様にＣ「およびＡ
Ｉを連続蒸着してＣ「蒸着膜（１５）およびＡＩ蒸着膜
（１４）を積層形成する。つぎに同（ｂ）に示すように
、ＰＩＥＰによりフォトレジストをマスクとしテＡＩ蒸
着＠（１４）オヨびＣ「蒸着１１ｉＩ（１５）ヲエッチ
ンクして、絶縁基板（１）の一端部側に光電変換部の下
部電極をなす導電性薄膜（２）、この導電性薄膜（２）
と一体のリード（６）をパターニングするとともに、絶
縁基板（１）の他端部上に共通電極（１０）をパターニ
ングする。ついで同（Ｃ）に示すように、ＰＥＰにより
絶縁基板（１）の一端部上に同じくフォトレジストをマ
スクとしてＡＩからなるボンディングパッド（７）をパ
ターニングする。

つぎに同（ｄ）に示すように、ＣＶＤ法により上記導電
性薄膜（２）、リード（８）およびポンディングパッド
（７）の形成された絶縁基板（１）の一方の面の全面に
ａ−Ｓ　Ｌ薄膜（１６）を着膜し、引続き金属マスクに
より着膜領域を制御して、スパッター法によりこのａ−
Ｓ　１薄膜（１Ｂ）上にＩＴＯ薄膜（２０）を着膜する
。

このＩＴＯ薄膜（２０）は、その後形成される上部電極
としての透明導電性薄膜より広面積であり、かつ同じく
その後形成される光導電性薄膜のポンディングパッド（
７）側のエツジが上記透明導電性薄膜のポンディングパ
ッド（７）側のエツジよりもポンディングパッド（７）
側になるように着膜する。つぎに同（ｅ）に示すように
、上記ａ−８ｌ薄膜（ＩＢ）およびＩＴＯ薄＠（２０）
上に感光剤を塗布し、ガラスマスクを密着して露光、現
像してフォトレジスト（２１）を形成し、このフォトレ
ジスト（２１）をマスクとして、導電性薄膜（２）上に
透明導電性薄膜（４）および光導電性薄膜（３）を連続
パターニングする。

つぎに同（１’）に示すように、金属マスクにより着膜
領域を制御して、スパッター法により上記透明導電性薄
膜（４）と共通電極（１０）とを接続するＩＴＯ薄膜か
らなる接続部（２２）を形成する。

その後、従来と同様にポンディングパッド（７）にボン
ディングワイヤをボンディングし、さらに、上記各構成
の形成された絶縁基板（１）の一方の面上にシリコン樹
脂によりガラス板を接着して密着センサとする。

ところで、上記方法により密着センサを製造すると、つ
ぎの効果がある。

■　光導電性薄膜（３）を形成するためのａ−８ｌ薄膜
（１６）と透明導電性薄膜（４）を形成するためのＩＴ
Ｏ膜（２０）とを連続着膜したのちに、フォトレジスト
（２１）をマスクとして透明導電性薄膜（４）と光導電
性薄膜（３）とをパターニングするので、従来ａ−８ｌ
薄膜のエツチング時に発生したピンホールによる導電性
薄膜と透明導電性薄膜とのショートが原因のビット欠陥
をなくすことができる。

■　透明導電性薄膜（４）、および透明導電性薄膜（４
）と共通電極（１０）との接続部（２２）を独立に形成
するので、それらの膜厚を自由に選択でき、特に接続部
（２２）の膜厚を透明導電性薄膜（４）とは無関係に厚
くして、透明導電性薄膜（４）と共通電極（１０）との
接続抵抗を下げることができる。

■　ショットキー障壁を形成する光導電性薄膜（３）と
透明導電性薄膜（４）とを連続して形成するため、ＰＰ
Ｐにより生ずる表面層の欠陥を防止でき、再結合の増加
による感度低下やトラップ準位の増加による応答特性の
劣化など、界面の欠陥準位による特性の劣化を防止でき
る。

■　透明導電性薄膜（４）をフォトレジスト（２１）で
覆った状態で光導電性薄膜（３）をパターニングするの
で、この光導電性薄膜（３）のパターニング時の透明導
電性薄膜（４）のダメージを防止できる。

■　光導電性薄膜（３）のボンディングパーラド（７）
側のエツジが透明導電性薄膜（４）のポンディングパッ
ド（７）側のエツジよりもポンディングパッド（７）側
に有るようにしたので、光導電性薄膜（３）がきわめて
薄いためにしばしば発生する導電性薄膜（２）と透明導
電性薄膜（４）とのショートを防止できる。

実施例２：第２図（ａ）ないしくＣ）に示すように、実施例１と同
様の工程により絶縁基板（１）の一方の面上に導電性薄
膜（２）、リード（６）および共通電極（■０）を形成
したのち、同（ｄ）に示すように、ＣＶＤ法により上記
導電性薄膜（２）、リード（Ｂ）およびポンディングパ
ッド（７）の形成された絶縁基板（１）の一方の面の全
面にａ−！３１薄膜（１Ｂ）を着膜し、さらに、金属マ
スクにより着膜領域を制御してこのａ−８ｌ薄膜（１６
）上にＩＴＯ薄膜からなる透明導電性薄膜（４）を着膜
する。つぎに同（ｅ）に示すように、上記透明導電性薄
膜（４）およびａ−８ｔ薄膜（１６）上に感光剤を塗布
し、ガラスマスクを密着して露光、現像してフォトレジ
スト（２１）を形成する。この場合、この透明導電性薄
膜（４）のポンディングパッド（７）側のエツジよりも
その後形成される光導電性薄膜のポンディングパッド（
７）側のエツジの方がポンディングパッド（７）側にな
るようにフォトレジスト（２１）を形成する。そして、
このフォトレシスト（２１）をマスクとして光導電性薄
膜（３）のパターニングをおこなう。その後間（ｒ）に
示すように、金属マスクにより着膜領域を制御して、ス
パッター法により透明導電性薄膜（４）と共通電極（１
０）とを接続する接続部（２２）を形成する。

この製造方法は、絶縁基板（１）のサイズつまり比較的
大形の密着センサや透明導電性薄膜（４）の着膜精度が
良好な場合に利用可能であり、実施例１と同様の効果を
もつ密着センサとすることができる。

実施例３：第３図（ａ）ないしくＣ）に示すように、実施例１と同
様の工程により絶縁基板（１）の一方の面上に下部電極
（２）、リード（６）および共通電極（１０）を形成す
る。つぎに同（ｄ）に示すように、ＣＶＤ法により上記
下部電極（２）、リード（６）およびポンディングパッ
ド（７）の形成された絶縁基板（１）の一方の面の全面
にａ−９ｌ薄膜（１６）を着膜し、引続き金属マスクに
より着膜範囲を制御して、スパッター法によりこのａ−
９１薄膜（１Ｇ）上にＩＴＯ薄膜からなる上部電極をな
す透明導電性薄膜（４）を着膜する。

つぎに同（ｅ）に示すように、ＣＤＥ法により上記透明
導電性薄膜（４）をマスクとして上記ａ−８ｉ薄膜（ｌ
Ｂ）をエツチングして光導電性薄膜（３）をパターニン
グする。

つぎに同（「）に示すように、金属マスクによりむ膜範
囲を制御して、スパッター法により透明導電性薄膜（４
）と共通電極（１０）とを接続するＩＴＯ薄膜からなる
接続部（２２）を形成する。

その後、ポンディングパッド（７）にボンディングワイ
ヤをボンディングし、さらに、上記各構成の形成された
絶縁基板（１）の一方の面上にシリコン樹脂によりガラ
ス板を接着して密着センサとする。

ところで、この実施例のように製造しても、前記実施例
１に示した■ないし■の効果をもつ密着センサが得られ
る。

なお、上記実施例１〜３では、金属マスクにより着膜領
域を制御してａ−Ｓ　ｉ薄膜上にＩＴＯ薄膜からなる透
明導電性薄膜を着膜したが、たとえば８ｐｅｌ／ｍｍ程
度の高解像度の密着センサを製造する場合は、透明導電
性薄膜の着膜領域を高精度にする必要があるため、ＩＴ
Ｏ薄膜を着膜したのち、ＰＰＰによりフォトレジストを
マスクとしてそのＩＴＯ薄膜をパターニングするとよい
。しかしこの場合、その後の工程は、上記フォトレジス
トをマスクとして光導電性薄膜をパターニングしてもよ
く、また」二足実施例３と同様に透明導電性薄膜をマス
クとして光導電性薄膜を形成してもよい。

また、前記各実施例では、光導電性薄膜としてａ−３ｉ
薄膜を用いたが、この発明は、ａ−８Ｉ薄膜のかわりに
高ｌＨでの暗電流を押えることが可能なａ−８Ｉ／Ｓｉ
Ｃからなる積層膜を用いる場合にも適用することができ
る。

さらに、透明導電性薄膜とは独立に形成される共通電極
との接続部は、ＩＴＯ薄膜のほか、その他の透明導電性
薄膜でもよく、またＡＩ、Ｃｒなど金属も使用可能であ
る。

［発明の効果］絶縁基板上に着膜された導電性薄膜を所定パターンの導
電性薄膜にパターニングしたのち、そのパターニングさ
れた導電性薄膜上に順次光導電性薄膜および透明導電性
薄膜を積層着膜し、その透明導電性薄膜上に所定パター
ンのフォトレジストを形成し、このフォトレジストをマ
スクとして上記透明導電性薄膜および光導電性薄膜を所
定パターンの透明導電性薄膜および光導電性薄膜にパタ
ーニングするか、または、絶縁基板上に着膜された導電
性薄膜を所定パターンの導電性薄膜にパターニングした
のち、そのパターニングされた導電性薄膜上に順次光導
電性薄膜および所定パターンの透明導電性薄膜を積層着
膜し、この所定パターンの透明導電性薄膜をマスクとし
て上記光導電性薄膜を所定パターンの光導電性薄膜にパ
ターニングすると、光電変換部の上下電極間すなわち透
明導電性薄膜と導電性薄膜とのショートによるビット欠
陥を防止でき、また、透明導電性薄膜および透明導電性
薄膜と共通電極との接続部をそれぞれ独立に形成するこ
とが可能となり、その材料の種類や膜厚を自由に選択し
て透明導電性薄膜および共通電極との接続部の抵抗を十
分に下げることができる。さらに、ショットキー障壁を
形成する光導電性薄膜と透明導電性薄膜とを連続して形
成するため、ＰＯＰにより生ずる表面層の欠陥を防止で
き、界面の欠陥準位による特性の劣化を防止できる。さ
らにまた、透明導電性薄膜をフォトレジストで覆った状
態で光導電性薄膜のパターニングをおこなうので、この
光導電性薄膜のパターニング時の透明導電性薄膜のダメ
ージを防止できる。

【図面の簡単な説明】

第１図ないし第３図はこの発明の詳細な説明図で、第１
図（ａ）ないしくｆ）はそれぞれその一実施例である密
着センサの製造法を説明するための図、第２図（ａ）な
いしくｒ）はそれぞれ他の実施例を説明するための図、
第３図（ａ）ないしくｒ）はそれぞれ異なる他の実施例
を説明するための図、第４図（ａ）および（ｂ）はそれ
ぞれ密着センサの構成を示す一部切欠平面図および断面
図、第５図（ａ）ないしく１’）はそれぞれ従来の密着
センサの製造法を説明するための図である。１・・・絶縁基板３・・・光導電性薄膜４・・・透明導電性薄膜６・・・リード１Ｇ・・・共通電極１５・・・Ｃｒ蒸着膜２１・・・フォトレジスト２・・・下部電極（上部電極）７・・・ポンディングパッド１４・・・＾ｌ蒸着膜ｔｅ・・・ａ−８１膜２２・・・接続部

Claims

【特許請求の範囲】

（１）絶縁基板上に順次積層された所定パターンの導電
性薄膜、光導電性薄膜および透明導電性薄膜からなる光
電変換部を有する密着センサの製造方法において、上記絶縁基板上に導電性薄膜を着膜し、この導電性薄膜
を所定パターンの導電性薄膜にパターニングしたのち、
上記パターニングされた導電性薄膜上に順次光導電性薄
膜および透明導電性薄膜を積層着膜し、この透明導電性
薄膜上に所定パターンのフォトレジストを形成し、この
フォトレジストをマスクとして上記透明導電性薄膜およ
び光導電性薄膜を所定パターンの透明導電性薄膜および
光導電性薄膜にパターニングすることにより光電変換部
を形成することを特徴とする密着センサの製造方法。
（２）絶縁基板上に順次積層された所定パターンの導電
性薄膜、光導電性薄膜および透明導電性薄膜からなる光
電変換部を有する密着センサの製造方法において、上記絶縁基板上に導電性薄膜を着膜し、この導電性薄膜
を所定パターンの導電性薄膜にパターニングしたのち、
上記パターニングされた導電性薄膜上に順次光導電性薄
膜および所定パターンの透明導電性薄膜を積層着膜し、
上記所定パターンの透明導電性薄膜をマスクとして上記
光導電性薄膜を所定パターンの光導電性薄膜にパターニ
ングすることにより光電変換部を形成することを特徴と
する密着センサの製造方法。
（３）光導電性薄膜をａ−Ｓｉ／ＳｉＣとして光電変換
部を形成することを特徴とする請求項１または２記載の
密着センサの製造方法。