JPS61295658A - 光電変換装置の製造方法 - Google Patents

光電変換装置の製造方法

Info

Publication number
JPS61295658A
JPS61295658A JP60139601A JP13960185A JPS61295658A JP S61295658 A JPS61295658 A JP S61295658A JP 60139601 A JP60139601 A JP 60139601A JP 13960185 A JP13960185 A JP 13960185A JP S61295658 A JPS61295658 A JP S61295658A
Authority
JP
Japan
Prior art keywords
photoconductor layer
thin film
transparent electrode
mask
insulating substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60139601A
Other languages
English (en)
Inventor
Masao Aiga
相賀 正夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP60139601A priority Critical patent/JPS61295658A/ja
Publication of JPS61295658A publication Critical patent/JPS61295658A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Facsimile Heads (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、クロストークを防止した充電変換装置の製
造方法に関するものである。
〔従来の技術〕
第2図(a)、(b)は1例えば特開昭58−1114
90号公報に示された光電変換装置の断面図と平面図で
ある。第2図において、1はガラスまたはセラミック等
の絶縁性基板、2は蒸着などで形成されたOrなどの薄
膜からなる個別電極、3は例えば水素化アモルファスシ
リコンからなる光導電体層、4は蒸着などで形成された
ITO薄膜(インジウム酸化物と錫酸化物の混合物)か
らなる透明電極である。
第2図(a)に示すように、電源5からバイアス電圧E
を与える。光が透明電極4をとおして、光導電体層3に
入射すると1元電導体層3中に電子・正孔対が発生する
。これら電子・正孔対は9個別電極2と透明電極4に印
加されたバイアス電圧Eによる電界で分離され、そハぞ
れ個別電極2および透明電極4に向って走行し、外部回
路に電流としてとり出される。
第2図(b)の平面図において、透明電極4と、個別電
極2が1なり合った部分かそれぞれ独立な光電変換素子
の受光部を構成していて、−次元の7V−を形づくって
いる。
ある受光部(画素とも呼ぶ)に光が入射した場合、その
画素に接続した個別電極2と全ての画素に共通な透明電
極4の間で信号電流がとり出される。この際、隣の画X
K光が入射しているか否かKよって、第1の画素の信号
電流に影響を与えないことが理想的である。例えば水素
化アモルファス・シリコンを光導電体層3として用いた
場合には、その暗時の抵抗が大きい(10gΩ・α以上
)ことにより各隣接画素間の影響は通常小さいことが期
待されている。しかるに光導電体層3は光が入射するこ
とにより導電率が増加することが特徴であり、この光が
画素間に、さらKは複数の画素にわたって入射する場合
には、隣あった画素間の抵抗が低(なり、隣接した画素
の明暗を反映した変化が第1の画素の信号電流に含まれ
ることになる。このような現象を画素間のクロストーク
と呼ぶが、第2図の構造では、′yt、導電体層3が全
ての画素について連続的に形成されているため、クロス
トークが避けられないとい5欠点があった。この次点を
克服するためには、画素間tつないでいる光導電体層3
を除去し各画素に属する光導電体層3をアイランドのよ
うに独立させればよい。
そのような構造の例を第3図に示す。この場合、写真製
版の工程が1回増加する。すなわち、光導電体層3を残
すべき部分にVシストを残し、このンジストをマスクと
して光導電体層3tエツチングする。水素化アモルファ
スシリコンの場合は、CF、にO,ガスを数チ混合した
ガス中でのプラズマエツチングで所望のパターニングを
することができる。この後、レジスタを既知の/シスト
はくう液で除去する。あるいは水分ケ含んだ空気中のプ
ラズマ灰化によって除去することができる。この後、第
2図の例と同様にITO薄膜をマスク蒸着して透明電極
4を形成する。この構造によって各画素の光導電体層3
は分離され、クロストークは解消する。
〔発明が解決しよプとする問題点〕
第3図のよ5な構造を実現するためには、図中にyで示
した寸法以下のずれで1個別電極2と光導電体層3のパ
ターンのマスク合せなする必要がある。これ以上ずれる
と、例えば第4図に示すよ5に個別電極2と透明電極4
が短絡してしまう。
しかるにyの寸法は可及的に小さい方がよい。すなわち
、個別電極2を太き(して光導電体層3の大きさに近づ
ける方が光導電体層3に生じた光電流をより有効に個別
電極2に収集することができる。つまり許容できるマス
ク合せのずれの範囲が小さいという欠点がある。さらに
/シストの除去が不完全であったり、/シスト除去の化
学薬品またはプラズマ灰化によって光導電体層3表面が
酸化あるいは汚染されることがあり、透明電極4との接
合が不完全となる場合があった。
この発明は、上記のような欠点を解消するためになされ
たものであり、これによりマスク合せの許容寸法を大き
くとることができ、自己整合性によって短絡を防止する
ことができる。また光導電体層3を形成後、写真製版工
程乞経ずに直ちに透明電極4を形成することができるた
め接合部な汚染することなく、はぼ完全な接合を形成す
ることができる。当然クジストークも解消されている。
〔問題点を解決するための手段〕
この発明に係る光電変換装置の製造方法は、光導電体層
をアイランド状にするため透明電極のパターンニングと
同時に同じマみりt用いてエツチングする。このため、
透明電極と光導電体層は自己整合的にパターンニングさ
れる。
〔作用〕
この発明においては、透明電極のハターンニングに用い
たVシスト・マスクを、透明電極のバターニング後も残
し、再度これをマスクにして光導電体層をエツチング除
去することで透明電極と光導電体層の自己整合が得られ
る。
〔実施例〕
第1図(a)、  (b)はこの発明の一実施例の光電
変換素子7ノーを示す断面図と平面図である。第1図に
おいて、絶縁性基板(13Illえはガラス)1上に、
例えばOrなどの金鵜薄膜からなる個別電極2を蒸着法
などにより被潰し、既知の技術である写真製版技術?用
いて、パターン化する。その後、例えば水素化アモルフ
ァスシリコンからなる光導電体層3を被着する。この場
合、マスク蒸着法のようにシリコンを被着させたくない
部分を金属板(例えばステンンス鋼薄板)でおおって光
導電体層3を形成する。水素化アモルファスシリコンの
好適な成膜方法はグロー放電によってSiH,ガスを分
解して行うものであるが、この場合も同様にマスクを用
いることで望まない個所への水素化アモルファスシリコ
ンの被着を防ぐことができる。
マスクは第1図(a)、  (b)のA−A線の左の部
分をおおうようにする。従ってA−A線の右側部分には
連続した水素化7七ルア7スシリコン膜が形成される。
これに続いて1例えばITO薄膜からなる透明電極4を
全面に蒸着する。この際A−A線より左側ではITO薄
膜は絶縁性基板1上に直接形成される。すなわち、この
部分はマスクによっておおわれていたため、シリコンは
被層していないからである。A−A線より右側では水素
化アモルファスシリコン上KI TO薄膜が形成される
この後、既知の写真製版技術によって透明電極4として
ITO薄膜を残すべき部分に、フォトンレストが残るよ
うに写真製版される。このVシストをマスクとして、ま
ずITO薄膜を塩酸と塩化第二鉄水溶液などでエツチン
グし、十分に水洗した後、同じVジス)Yマスクとして
、これも既知の方法で水素化アモルファスシリコン膜t
プラズマエツチングする。これには1例えばCF4に5
%程度の02ガスを混ぜて、高周波放電をおこさせるこ
とでエツチングできる。この後メジストを乾燥空気中で
プラズマ灰化することによって除去する。このような方
法によって第1図(a)のような断面、(b)のよプな
平面構造の充電変換素子の7ノーが形成される。
この製造方法によれば、ひとつのマスクによってITO
薄膜と水素化アモルファスシリコンがパターンニングさ
れるため、これら2層が平面上でずれt生じることはな
い。従って最下層のCr層(個別電極2)との位置がず
れても透明電極4と個別電極2が短絡することはない。
また許容できるマスクずれは画素間隙より大きく図中の
X以下である。これは従来の方法(第3図)のyが画素
間隙より小さいことと較べてマスク合せ精度への要求が
緩くなったことになる。第1図のXの意味はこれ以上ず
れると2個の画素にわたって水素化アモルファスシリコ
ンが連続して形成されることになって、その結果クロス
トークを生じるようなずれの最大値である。
なお、以上の説明では光導電体層3と透明電極4がショ
ットキ接合を形成する場合を例にとったが、これは光導
電体層3として水素化アモルファスシリコンからなるp
−1−n接合ダイオードを用いても同様にクロストーク
のない光電変換素子の7ノーが得られる。
また絶縁性基板1側の個別電極2を共通電極とし、上部
の透明電極4を個別電極とすることも容易である。さら
KJa縁性縁板基板1て透明なガラスを用いた場合、絶
縁性基板1側1個別電極2をITO薄膜またはS n0
2膜などを用いた透明電極とし、上部電極tCrやAl
などの金属電極とする変更も可能である。
さらに上記実施例では透明電極4を延長してあらかじめ
パターンを形成しておいた金属層6、例えば蒸着したA
lまたは個別電極2と同じCrに接続し、抵抗を低減す
ることが有効である。
またアイランド状となった光導電体層3の側面部を湿気
等の付着、侵入を防ぐためにパシベーション膜でおおう
ことは信頼性の上から有効である。
このパシベーション膜としては、シリコン窒化膜。
シリコン酸化膜、ポリイミドまたはポリアミド樹脂等、
透明な絶縁物などが使える。また2次元的に配列された
光電変換素子7/−に適用することも可能である。
〔発明の効果〕
この発明は以上説明したとおり、光導電体層?アイラン
ド状にするため、透明電極のパターンニングと同時に、
同じマスクを用いてエツチングするようにしたので、ク
ロストークのない光[変換素子アレーを容易に製造する
ことができる。すなわち、自己整合的なパターン形成の
効果によりマスフの重ね合せ精度が緩和され、接合部を
汚染のおそれなく形成することf′−できる利点がある
【図面の簡単な説明】
第1図(a)、  (b)はこの発明の一実施例による
光電変換素子7/−を示す断面図と平面図、第2図(a
)、(b)は従来の光電変換装置の一例を示す断面図と
平面図、第3@はクロストークが解消された従来例を示
す平面図、第4図は同じくマスクずれの生じた場合の従
来例を示す平面図である。 図において、1は絶縁性基板、2は個別電極、3は光導
電体層、4は透明電極である。 なお、各図中の同一符号は同一または相当部分を示す。 代理人 大岩増雄  (外2名) 第1図 第2図 第3図 第4図 手続補正書(自発) 昭和  年  月  日

Claims (1)

    【特許請求の範囲】
  1.  絶縁性基板の一主面上に一方の電極となる個別電極を
    形成し、前記絶縁性基板上の一部をおおい、他のおおわ
    れていない部分に光導電体層を選択的に、前記各個別電
    極の少なくとも一部分をおおうように堆積させ、続いて
    前記絶縁性基板上のおおいを除去したのち、透明電極を
    前記絶縁性基板全面に被着させ、次に前記各個別電極の
    少なくとも一部分をおおうホトレジストパターンを形成
    し、このホトレジストパターンをマスクとして、前記透
    明電極および前記光導電体層を連続してエッチングする
    ことを特徴とする光電変換装置の製造方法。
JP60139601A 1985-06-24 1985-06-24 光電変換装置の製造方法 Pending JPS61295658A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60139601A JPS61295658A (ja) 1985-06-24 1985-06-24 光電変換装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60139601A JPS61295658A (ja) 1985-06-24 1985-06-24 光電変換装置の製造方法

Publications (1)

Publication Number Publication Date
JPS61295658A true JPS61295658A (ja) 1986-12-26

Family

ID=15249069

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60139601A Pending JPS61295658A (ja) 1985-06-24 1985-06-24 光電変換装置の製造方法

Country Status (1)

Country Link
JP (1) JPS61295658A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS645061A (en) * 1987-06-29 1989-01-10 Toshiba Corp Manufacture of image sensor
JPH02278873A (ja) * 1989-04-20 1990-11-15 Toshiba Corp 密着センサの製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS645061A (en) * 1987-06-29 1989-01-10 Toshiba Corp Manufacture of image sensor
JPH02278873A (ja) * 1989-04-20 1990-11-15 Toshiba Corp 密着センサの製造方法

Similar Documents

Publication Publication Date Title
KR0169385B1 (ko) 블랙 매트릭스 구조가 가능한 액정용 박막 트랜지스터 기판 및 그 제조방법
JPH0442934A (ja) 多層配線構造
JP2002098995A (ja) 液晶用マトリクス基板の製造方法
KR100309925B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판과 그 제조 방법 및 이에 사용되는 광마스크
JP2002350897A (ja) 液晶用マトリクス基板の製造方法
KR100580398B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
JPS61295658A (ja) 光電変換装置の製造方法
KR20040033354A (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100646781B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법
JPH03295275A (ja) 薄膜スイッチング素子アレイ
KR100740927B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법
KR20010091686A (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100330097B1 (ko) 액정표시장치용박막트랜지스터기판및그제조방법
JPH09260678A (ja) 薄膜半導体装置の製造方法
JPH0691105B2 (ja) 薄膜トランジスタの製造方法
KR100646788B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법
KR100268105B1 (ko) 박막트랜지스터기판및그제조방법
KR100752211B1 (ko) 액정표시장치 및 그 제조방법
KR100796746B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
JPH01297624A (ja) 薄膜トランジスタ
JPH03212975A (ja) イメージセンサ
JPH0462569B2 (ja)
KR20030094606A (ko) 배선의 접촉부 및 이를 포함하는 박막 트랜지스터 기판
JPH03186820A (ja) マトリクス型液晶表示基板の製造方法
JPH0437822A (ja) アクティブマトリクス型表示装置及びその製造方法