JPH0437822A - アクティブマトリクス型表示装置及びその製造方法 - Google Patents
アクティブマトリクス型表示装置及びその製造方法Info
- Publication number
- JPH0437822A JPH0437822A JP2146856A JP14685690A JPH0437822A JP H0437822 A JPH0437822 A JP H0437822A JP 2146856 A JP2146856 A JP 2146856A JP 14685690 A JP14685690 A JP 14685690A JP H0437822 A JPH0437822 A JP H0437822A
- Authority
- JP
- Japan
- Prior art keywords
- bus wiring
- gate
- electrode
- active matrix
- picture element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000011159 matrix material Substances 0.000 title claims abstract description 32
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 239000010408 film Substances 0.000 claims abstract description 41
- 238000000034 method Methods 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims description 37
- 229910052751 metal Inorganic materials 0.000 claims description 20
- 239000002184 metal Substances 0.000 claims description 20
- 229920002120 photoresistant polymer Polymers 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 7
- 239000010409 thin film Substances 0.000 claims description 7
- 239000010410 layer Substances 0.000 abstract description 29
- 239000011229 interlayer Substances 0.000 abstract description 8
- 239000011521 glass Substances 0.000 abstract description 7
- 239000004973 liquid crystal related substance Substances 0.000 abstract description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 abstract description 5
- 239000004065 semiconductor Substances 0.000 abstract description 5
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 abstract description 2
- 229910052681 coesite Inorganic materials 0.000 abstract description 2
- 229910052906 cristobalite Inorganic materials 0.000 abstract description 2
- 229910052698 phosphorus Inorganic materials 0.000 abstract description 2
- 239000011574 phosphorus Substances 0.000 abstract description 2
- 239000000377 silicon dioxide Substances 0.000 abstract description 2
- 229910052682 stishovite Inorganic materials 0.000 abstract description 2
- 229910052905 tridymite Inorganic materials 0.000 abstract description 2
- 229910004205 SiNX Inorganic materials 0.000 abstract 1
- AUSOIVYSFXBTNO-UHFFFAOYSA-N [O--].[O--].[Ag+].[In+3] Chemical compound [O--].[O--].[Ag+].[In+3] AUSOIVYSFXBTNO-UHFFFAOYSA-N 0.000 abstract 1
- 238000000151 deposition Methods 0.000 abstract 1
- 238000000059 patterning Methods 0.000 description 5
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は、液晶などを用いたアクティブマトリクス型の
表示装置に関する。
表示装置に関する。
(従来の技術)
第4図に従来のアクティブマトリクス型表示装置に用い
られるアクティブマトリクス基板の平面図を示す。第5
図に第4図の■−■線に沿った“断面図を示す。このア
クティブマトリクス基板は、ガラス基板l上に形成され
たゲートバス配線11及びソースバス配線12を有して
いる。ゲートバス配線11及びソースバス配線12に囲
まれた矩形の領域には、絵素電極9が形成されている。
られるアクティブマトリクス基板の平面図を示す。第5
図に第4図の■−■線に沿った“断面図を示す。このア
クティブマトリクス基板は、ガラス基板l上に形成され
たゲートバス配線11及びソースバス配線12を有して
いる。ゲートバス配線11及びソースバス配線12に囲
まれた矩形の領域には、絵素電極9が形成されている。
ゲートバス配線11、ソースバス配線12、及び絵素電
極9には、薄膜トランジスタ(以下では「TFTJと称
する)13が電気的に接続されている。
極9には、薄膜トランジスタ(以下では「TFTJと称
する)13が電気的に接続されている。
TFT13は、遮光性金属膜からなるゲート電極2、ソ
ース電極6及びドレイン電極7を有している。
ース電極6及びドレイン電極7を有している。
第5図を参照しながら、TFT13近傍の断面構成につ
いて説明する。ガラス基板1上には、ゲートバス配線1
1から分岐したゲート電極2が形成されている。ゲート
[極2はゲートバス配線3と同時に形成されている。ゲ
ート電極2上には、ゲート絶縁膜3が形成され、ゲート
電極2の上方のゲート絶縁膜3上には、半導体層4がパ
ターン形成されている。半導体層4に接して、コンタク
ト層5及び5がパターン形成されている。コンタクト層
5及び5には、それぞれソース電極6及びドレイン電極
7がパターン形成されている。以上のようにして形成さ
れたTFT13を覆って基板l上の全面に、層間絶縁膜
8が形成されている。
いて説明する。ガラス基板1上には、ゲートバス配線1
1から分岐したゲート電極2が形成されている。ゲート
[極2はゲートバス配線3と同時に形成されている。ゲ
ート電極2上には、ゲート絶縁膜3が形成され、ゲート
電極2の上方のゲート絶縁膜3上には、半導体層4がパ
ターン形成されている。半導体層4に接して、コンタク
ト層5及び5がパターン形成されている。コンタクト層
5及び5には、それぞれソース電極6及びドレイン電極
7がパターン形成されている。以上のようにして形成さ
れたTFT13を覆って基板l上の全面に、層間絶縁膜
8が形成されている。
層間絶縁膜8上には、絵素電極9がパターン形成されて
いる。絵素電極9は、層間絶縁膜8に設けられたコンタ
クトホール10を通じてTFT13のドレイン電極7に
電気的に接続されている。
いる。絵素電極9は、層間絶縁膜8に設けられたコンタ
クトホール10を通じてTFT13のドレイン電極7に
電気的に接続されている。
(発明が解決しようとする課題)
上述の表示装置に於いては、絵素電極9は、フォトマス
クを用いたフォトリングラフィ法及びエツチングによっ
てパターン形成される。フォトマスクを用いて絵素電極
9のパターニングを行うと、フォトマスクの位置精度に
依存した絵素電極9の位置ずれが生じる。このような位
置ずれによってゲートバス配線11及びソースバス配線
12と絵素電極9との重なりが生じると、浮遊容量が増
加するので好ましくない。このような重なりを防ぐため
、フォトマスクの位置ずれを考慮して、バス配線11及
び12と絵素電極9との間には間隙が設けられる。とこ
ろが、このような間隙が存在すると、開口率、即ち、画
面全体の面積に対する絵素電極9の面積の割合を向上さ
せることができない。開口率が向上しなければ、表示画
面を明る(することができず、画像品位の向上が図れな
い。
クを用いたフォトリングラフィ法及びエツチングによっ
てパターン形成される。フォトマスクを用いて絵素電極
9のパターニングを行うと、フォトマスクの位置精度に
依存した絵素電極9の位置ずれが生じる。このような位
置ずれによってゲートバス配線11及びソースバス配線
12と絵素電極9との重なりが生じると、浮遊容量が増
加するので好ましくない。このような重なりを防ぐため
、フォトマスクの位置ずれを考慮して、バス配線11及
び12と絵素電極9との間には間隙が設けられる。とこ
ろが、このような間隙が存在すると、開口率、即ち、画
面全体の面積に対する絵素電極9の面積の割合を向上さ
せることができない。開口率が向上しなければ、表示画
面を明る(することができず、画像品位の向上が図れな
い。
本発明はこのような問題点を解決するために為されたも
のであり、本発明の目的は、開口率の高いアクティブマ
トリクス型表示装置、及びその製造方法を提供すること
である。
のであり、本発明の目的は、開口率の高いアクティブマ
トリクス型表示装置、及びその製造方法を提供すること
である。
(課題を解決するための手段)
本発明のアクティブマトリクス型表示装置は、透明基板
上に形成されたゲートバス配線及びソースバス配線と、
該ゲートバス配線との間及び該ソースバス配線との間に
間隙を生ずることなく形成された絵素電極と、該ゲート
バス配線と該ソースバス配線と該絵素電極とに電気的に
接続され、且つ遮光性金属膜を有するゲート電極及びソ
ース電極、並びに遮光性金属膜を有さないドレイン電極
を備えた薄膜トランジスタと、を具備しており、そのこ
とによって上記目的が達成される。
上に形成されたゲートバス配線及びソースバス配線と、
該ゲートバス配線との間及び該ソースバス配線との間に
間隙を生ずることなく形成された絵素電極と、該ゲート
バス配線と該ソースバス配線と該絵素電極とに電気的に
接続され、且つ遮光性金属膜を有するゲート電極及びソ
ース電極、並びに遮光性金属膜を有さないドレイン電極
を備えた薄膜トランジスタと、を具備しており、そのこ
とによって上記目的が達成される。
本発明のアクティブマトリクス型表示装置の製造方法は
、透明基板上にゲートバス配線及びソースバス配線を形
成する工程と、遮光性金属膜を有するゲート電極及びソ
ース電極、並びに遮光性金属膜を有さないドレイン電極
を備えた薄膜トランジスタを形成する工程と、該透明基
板上の全面に透明導電膜及びフォトレジストを形成する
工程と、該透明基板の該ゲートバス配線及び該ソースバ
ス配線が形成されていない側の面から蕗光して、該フォ
トレジストのパターニングを行う工程と、該パターニン
グされたフォトレジストをエツチングマスクとして用い
て該透明導電膜のエツチングを行い、絵素電極を該ゲー
トバス配線及び該ソースバス配線に対して自己整合的に
形成する工程と、を包含しており、そのことによって上
記目的が達成される。
、透明基板上にゲートバス配線及びソースバス配線を形
成する工程と、遮光性金属膜を有するゲート電極及びソ
ース電極、並びに遮光性金属膜を有さないドレイン電極
を備えた薄膜トランジスタを形成する工程と、該透明基
板上の全面に透明導電膜及びフォトレジストを形成する
工程と、該透明基板の該ゲートバス配線及び該ソースバ
ス配線が形成されていない側の面から蕗光して、該フォ
トレジストのパターニングを行う工程と、該パターニン
グされたフォトレジストをエツチングマスクとして用い
て該透明導電膜のエツチングを行い、絵素電極を該ゲー
トバス配線及び該ソースバス配線に対して自己整合的に
形成する工程と、を包含しており、そのことによって上
記目的が達成される。
(作用)
本発明のアクティブマトリクス型表示装置には、絵素電
極とゲートバス配線との間、及び絵素電極とソースバス
配線との間には間隙が存在しない。
極とゲートバス配線との間、及び絵素電極とソースバス
配線との間には間隙が存在しない。
また、TPTは遮光性金属膜を有するドレイン電極を備
えていない。そのため、表示に寄与し得る絵素電極の面
積を大きくすることができ、開口率の向上を図ることが
できる。
えていない。そのため、表示に寄与し得る絵素電極の面
積を大きくすることができ、開口率の向上を図ることが
できる。
本発明のアクティブマトリクス型表示装置の製造方法に
於いては、ゲートバス配線及びソースバス配線と、遮光
性金属膜を有するゲート電極及びソース電極、並びに遮
光性金属膜を有さないドレイン電極を備えたTPTとが
形成された透明基板上に、透明導電膜及びフォトレジス
トが形成される。次に、この透明基板のソースバス配線
及びゲートバス配線を形成していない側の面から露光が
行われ、フォトレジストのパターニングが行われる。パ
ターニングされたフォトレジストをエツチングマスクと
して該透明導電膜のエツチングが行われ、絵素電極が形
成される。TPTのドレイン電極は遮光性金属膜を有し
ていないので、絵素電極はTPTのドレイン電極上にも
形成される。従って、絵素電極とドレイン電極とは電気
的に接続されている。このように本発明の製造方法では
、絵素電極がゲートバス配線及びソースバス配線に対し
て自己整合的に形成されるので、ゲートバス配線及びソ
ースバス配線と、絵素電極との間に間隙は生じない。ま
た、遮光性金属膜のドレイン電極も存在しない。従って
、本発明の製造方法によれば開口率の大きいアクティブ
マトリクス型表示装置が提供される。
於いては、ゲートバス配線及びソースバス配線と、遮光
性金属膜を有するゲート電極及びソース電極、並びに遮
光性金属膜を有さないドレイン電極を備えたTPTとが
形成された透明基板上に、透明導電膜及びフォトレジス
トが形成される。次に、この透明基板のソースバス配線
及びゲートバス配線を形成していない側の面から露光が
行われ、フォトレジストのパターニングが行われる。パ
ターニングされたフォトレジストをエツチングマスクと
して該透明導電膜のエツチングが行われ、絵素電極が形
成される。TPTのドレイン電極は遮光性金属膜を有し
ていないので、絵素電極はTPTのドレイン電極上にも
形成される。従って、絵素電極とドレイン電極とは電気
的に接続されている。このように本発明の製造方法では
、絵素電極がゲートバス配線及びソースバス配線に対し
て自己整合的に形成されるので、ゲートバス配線及びソ
ースバス配線と、絵素電極との間に間隙は生じない。ま
た、遮光性金属膜のドレイン電極も存在しない。従って
、本発明の製造方法によれば開口率の大きいアクティブ
マトリクス型表示装置が提供される。
(実施例)
本発明の実施例について以下に説明する。
第1図に本発明のアクティブマトリクス型表示装置の一
実施例に用いられるアクティブマトリクス基板の平面図
を示す。第2図に第1図の■−■線に沿った断面図を示
す。本実施例は、液晶を用いたアクティブマトリクス型
表示装置である。このアクティブマトリクス基板は、ガ
ラス基板1上に形成されたゲートバス配線11及びソー
スバス配線12を有している。ゲートバス配線11及び
ソースバス配線12に囲まれた矩形の領域には、絵素電
極9が形成されている。絵素電極9は、ゲートバス配線
11との間、及びソースバス配線との間に間隙を生ずる
ことなく形成されている。ゲートバス配線11、ソース
バス配線12、及び絵素電極9には、TFT13が電気
的に接続されている。TFT13は、遮光性金属からな
るゲート電極2、ソース電極6を有している。本実施例
の表示装置には、遮光性金属を有するドレイン電極は形
成されていない。
実施例に用いられるアクティブマトリクス基板の平面図
を示す。第2図に第1図の■−■線に沿った断面図を示
す。本実施例は、液晶を用いたアクティブマトリクス型
表示装置である。このアクティブマトリクス基板は、ガ
ラス基板1上に形成されたゲートバス配線11及びソー
スバス配線12を有している。ゲートバス配線11及び
ソースバス配線12に囲まれた矩形の領域には、絵素電
極9が形成されている。絵素電極9は、ゲートバス配線
11との間、及びソースバス配線との間に間隙を生ずる
ことなく形成されている。ゲートバス配線11、ソース
バス配線12、及び絵素電極9には、TFT13が電気
的に接続されている。TFT13は、遮光性金属からな
るゲート電極2、ソース電極6を有している。本実施例
の表示装置には、遮光性金属を有するドレイン電極は形
成されていない。
本実施例の表示装置の製造方法について説明する。ガラ
ス基板1上に、スパッタリング法によってTaを200
0人の厚さに堆積させ、フォトマスクを用いてゲートバ
ス配線11及びゲート/イス配線11から分岐したゲー
ト電極2をパターン形成した。次に、ゲート電極2を覆
って基板1上の全面に、プラズマCVD法によってsI
N、から成る厚さ4000人のゲート絶縁膜3を形成し
た。
ス基板1上に、スパッタリング法によってTaを200
0人の厚さに堆積させ、フォトマスクを用いてゲートバ
ス配線11及びゲート/イス配線11から分岐したゲー
ト電極2をパターン形成した。次に、ゲート電極2を覆
って基板1上の全面に、プラズマCVD法によってsI
N、から成る厚さ4000人のゲート絶縁膜3を形成し
た。
更に、ゲート絶縁膜3上の全面に、厚さ300人のアモ
ルファスシリコン(以下ではl”a−3iJと称する)
層をプラズマCVD法によって堆積させ、フォトマスク
を用いて半導体層4を形成した。
ルファスシリコン(以下ではl”a−3iJと称する)
層をプラズマCVD法によって堆積させ、フォトマスク
を用いて半導体層4を形成した。
次に、基板1上の全面に、プラズマCVD法1.:よっ
てP(リン)をドープしたa−3l(n”)層を500
人の厚さに堆積させた。このa−Si(n“)層をフォ
トマスクを用いてパターニングし、コンタクト層5a及
び5bを形成した。尚、コンタクト層5a及び5bは、
後の絵素電極9のパターニングに際して、露光される光
を透過させる必要がある。そのため、コンタクト層5b
の層厚は、例えば500Å以下でなければならない。
てP(リン)をドープしたa−3l(n”)層を500
人の厚さに堆積させた。このa−Si(n“)層をフォ
トマスクを用いてパターニングし、コンタクト層5a及
び5bを形成した。尚、コンタクト層5a及び5bは、
後の絵素電極9のパターニングに際して、露光される光
を透過させる必要がある。そのため、コンタクト層5b
の層厚は、例えば500Å以下でなければならない。
続いて、スパッタリング法により、3000人の厚さの
Ti又はMoの金属層を基板1上の全面に形成した。こ
の金属層をフォトマスクを用いてパターニングし、ソー
スバス配線12及びソース電極6を形成した。本実施例
では、この金属層はドレイン電極としてパターニングさ
れない。従って、本実施例の表示装置では、コンタクト
層5bがドレイン電極として機能している。
Ti又はMoの金属層を基板1上の全面に形成した。こ
の金属層をフォトマスクを用いてパターニングし、ソー
スバス配線12及びソース電極6を形成した。本実施例
では、この金属層はドレイン電極としてパターニングさ
れない。従って、本実施例の表示装置では、コンタクト
層5bがドレイン電極として機能している。
以上のようにして形成されたTFT13を覆って基板1
上の全面に、層間絶縁膜8を形成した。
上の全面に、層間絶縁膜8を形成した。
層間絶縁膜8はSiNつ若しくはSiO2、又はこれら
の百方からなり、プラズマCVD法によって、0.5μ
m以上の厚さに形成されている。次に、フォトマスクを
用いてパターニングを行い、後に形成される絵素電極9
とコンタクト層5bとを電気的に接続するためのコンタ
クトホール10を層間絶縁膜8に形成した。
の百方からなり、プラズマCVD法によって、0.5μ
m以上の厚さに形成されている。次に、フォトマスクを
用いてパターニングを行い、後に形成される絵素電極9
とコンタクト層5bとを電気的に接続するためのコンタ
クトホール10を層間絶縁膜8に形成した。
次に、この基板上の全面に、インジウム錫酸化物(IT
O)からなる透明導電膜を500〜2000人の厚さで
堆積させ、更に、この透明導電膜上の全面にフォトレジ
ストを形成した。次に、基板1の背面から露光して該フ
ォトレジストのパターニングを行った。このようにパタ
ーニングされたフォトレジストをエツチングマスクとし
て用いて上記透明導電膜のエツチングを行い、絵素電極
9を形成した。従って、絵素電極9は、ゲートバス配線
11、ソースバス配線12、ゲート電極2、及びソース
電極6を除く部分の上に形成される。
O)からなる透明導電膜を500〜2000人の厚さで
堆積させ、更に、この透明導電膜上の全面にフォトレジ
ストを形成した。次に、基板1の背面から露光して該フ
ォトレジストのパターニングを行った。このようにパタ
ーニングされたフォトレジストをエツチングマスクとし
て用いて上記透明導電膜のエツチングを行い、絵素電極
9を形成した。従って、絵素電極9は、ゲートバス配線
11、ソースバス配線12、ゲート電極2、及びソース
電極6を除く部分の上に形成される。
このように絵素電極9は、ゲートバス配線11及びソー
スバス配線12に対して自己整合的に形成される。また
、TFT13のドレイン電極は遮光性金属膜を有してい
ないので、絵素電極9はドレイン電極として機能するコ
ンタクト層5b上にも形成され、従って、絵素電極9と
コンタクト層5bとは電気的に接続されている。
スバス配線12に対して自己整合的に形成される。また
、TFT13のドレイン電極は遮光性金属膜を有してい
ないので、絵素電極9はドレイン電極として機能するコ
ンタクト層5b上にも形成され、従って、絵素電極9と
コンタクト層5bとは電気的に接続されている。
絵素電極9を形成した基板上の全面に、配向膜(図示せ
ず)等を形成し、アクティブマトリクス基板が完成する
。更に、このアクティブマトリクス基板と、対向電極等
が形成された対向基板との間に液晶が封入され、本実施
例のアクティブマトリクス型表示装置が完成する。
ず)等を形成し、アクティブマトリクス基板が完成する
。更に、このアクティブマトリクス基板と、対向電極等
が形成された対向基板との間に液晶が封入され、本実施
例のアクティブマトリクス型表示装置が完成する。
本実施例のアクティブマトリクス型表示装置の製造方法
によれば、絵素電極9がゲートバス配線11及びソース
バス配線12に対して自己整合的に形成されるので、ゲ
ートバス配線11との間、及びソースバス配線12との
間に間隙を生ずることなく絵素電極9が形成される。従
って、本実施例の製造方法によれば、高い開口率を有す
るアクティブマトリクス型表示装置が得られる。
によれば、絵素電極9がゲートバス配線11及びソース
バス配線12に対して自己整合的に形成されるので、ゲ
ートバス配線11との間、及びソースバス配線12との
間に間隙を生ずることなく絵素電極9が形成される。従
って、本実施例の製造方法によれば、高い開口率を有す
るアクティブマトリクス型表示装置が得られる。
本発明は上記の実施例に限定されるものではなく、本発
明の技術的思想に基づいて各種の変形が可能である。上
記の実施例では、1個の絵素電極に対して1個のTPT
を有する液晶表示装置について説明したが、例えば第3
図に示すように、1個の絵素電極に対して2個以上のT
PTを有する構成とすることもできる。第3図の基板の
絵素電極9には、上述の実施例と同様のTFT13の他
に、TPT23が接続されている。TFT23は、TF
T13が接続されているゲートバス配線11に隣接する
ゲートバス配線11に接続されている。
明の技術的思想に基づいて各種の変形が可能である。上
記の実施例では、1個の絵素電極に対して1個のTPT
を有する液晶表示装置について説明したが、例えば第3
図に示すように、1個の絵素電極に対して2個以上のT
PTを有する構成とすることもできる。第3図の基板の
絵素電極9には、上述の実施例と同様のTFT13の他
に、TPT23が接続されている。TFT23は、TF
T13が接続されているゲートバス配線11に隣接する
ゲートバス配線11に接続されている。
このように、1個の絵素電極9に対して2個のTFT1
3及び23を設けることにより、表示装置に冗長構造を
付与することができる。本発明は、更に、1個の絵素電
極に3個以上のTPTを有する構成にも適用可能である
。また、上記の実施例では透明基板としてガラス基板を
用いたが、必要に応じて石英基板、透明プラスチック基
板等を用いることも可能である。
3及び23を設けることにより、表示装置に冗長構造を
付与することができる。本発明は、更に、1個の絵素電
極に3個以上のTPTを有する構成にも適用可能である
。また、上記の実施例では透明基板としてガラス基板を
用いたが、必要に応じて石英基板、透明プラスチック基
板等を用いることも可能である。
また、上記の実施例では、アモルファスシリコンのTP
Tを用いた表示装置について説明したが、多結晶シリコ
ンのTPTを用いることもできる。
Tを用いた表示装置について説明したが、多結晶シリコ
ンのTPTを用いることもできる。
更に、上記の実施例では、液晶表示装置について説明し
たが、本発明はエレクトロクロミックデイスプレィ、エ
レクトロルミネッセンスデイスプレィ等のアクティブマ
トリクス型表示装置に適用することもできる。
たが、本発明はエレクトロクロミックデイスプレィ、エ
レクトロルミネッセンスデイスプレィ等のアクティブマ
トリクス型表示装置に適用することもできる。
(発明の効果)
本発明のアクティブマトリクス型表示装置の製造方法に
よれば、ゲートバス配線との間及びソースバス配線と間
に間隙を生ずることなく絵素電極が形成されるので、開
口率の高いアクティブマトリクス型表示装置が得られる
。従って、この表示装置を用いれば高い画像品位を有す
る表示画面が得られる。
よれば、ゲートバス配線との間及びソースバス配線と間
に間隙を生ずることなく絵素電極が形成されるので、開
口率の高いアクティブマトリクス型表示装置が得られる
。従って、この表示装置を用いれば高い画像品位を有す
る表示画面が得られる。
4、 の。 な:E
第1図は本発明のアクティブマトリクス型表示装置の一
実施例に用いられるアクティブマトリクス基板の平面図
、第2図は第1図のト(線に沿った断面図、第3図は本
発明の表示装置の他の実施例に用いられるアクティブマ
トリクス基板の平面図、第4図は従来のアクテイフマト
リクス基板の平面図、第5図は第4図のV−V線に沿っ
た断面図である。
実施例に用いられるアクティブマトリクス基板の平面図
、第2図は第1図のト(線に沿った断面図、第3図は本
発明の表示装置の他の実施例に用いられるアクティブマ
トリクス基板の平面図、第4図は従来のアクテイフマト
リクス基板の平面図、第5図は第4図のV−V線に沿っ
た断面図である。
1・・・ガラス基板、2・・・ゲート電極、3・・・ゲ
ート絶縁膜、4・・・半導体層、5a、5b・・・コン
タクト届、6・・・ソース電極、8・・・層間絶縁膜、
9・・・絵素電極、10・・・コンタクトホール、11
・・・ゲートバス配置i1.12・・・ンースバス配L
13・・・T F 70以上
ート絶縁膜、4・・・半導体層、5a、5b・・・コン
タクト届、6・・・ソース電極、8・・・層間絶縁膜、
9・・・絵素電極、10・・・コンタクトホール、11
・・・ゲートバス配置i1.12・・・ンースバス配L
13・・・T F 70以上
Claims (1)
- 【特許請求の範囲】 1、透明基板上に形成されたゲートバス配線及びソース
バス配線と、 該ゲートバス配線との間及び該ソースバス配線との間に
間隙を生ずることなく形成された絵素電極と、 該ゲートバス配線と該ソースバス配線と該絵素電極とに
電気的に接続され、且つ、遮光性金属膜を有するゲート
電極及びソース電極、並びに遮光性金属膜を有さないド
レイン電極を備えた薄膜トランジスタと、 を具備するアクティブマトリクス型表示装置。 2、透明基板上にゲートバス配線及びソースバス配線を
形成する工程と、 遮光性金属膜を有するゲート電極及びソース電極、並び
に遮光性金属膜を有さないドレイン電極を備えた薄膜ト
ランジスタを形成する工程と、該透明基板上の全面に透
明導電膜及びフォトレジストを形成する工程と、 該透明基板の該ゲートバス配線及び該ソースバス配線が
形成されていない側の面から露光して、該フォトレジス
トのパターニングを行う工程と、該パターニングされた
フォトレジストをエッチングマスクとして用いて該透明
導電膜のエッチングを行い、絵素電極を該ゲートバス配
線及び該ソースバス配線に対して自己整合的に形成する
工程と、 を包含する、請求項1に記載のアクティブマトリクス型
表示装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2146856A JPH0437822A (ja) | 1990-06-04 | 1990-06-04 | アクティブマトリクス型表示装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2146856A JPH0437822A (ja) | 1990-06-04 | 1990-06-04 | アクティブマトリクス型表示装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0437822A true JPH0437822A (ja) | 1992-02-07 |
Family
ID=15417105
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2146856A Pending JPH0437822A (ja) | 1990-06-04 | 1990-06-04 | アクティブマトリクス型表示装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0437822A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08240817A (ja) * | 1995-12-21 | 1996-09-17 | Semiconductor Energy Lab Co Ltd | アクティブマトリクス表示装置の作製方法 |
JPH08240816A (ja) * | 1992-04-28 | 1996-09-17 | Semiconductor Energy Lab Co Ltd | アクティブマトリクス表示装置 |
US5852488A (en) * | 1992-04-28 | 1998-12-22 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method of driving the same |
-
1990
- 1990-06-04 JP JP2146856A patent/JPH0437822A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08240816A (ja) * | 1992-04-28 | 1996-09-17 | Semiconductor Energy Lab Co Ltd | アクティブマトリクス表示装置 |
US5852488A (en) * | 1992-04-28 | 1998-12-22 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method of driving the same |
JPH08240817A (ja) * | 1995-12-21 | 1996-09-17 | Semiconductor Energy Lab Co Ltd | アクティブマトリクス表示装置の作製方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2963529B2 (ja) | アクティブマトリクス表示装置 | |
US6493048B1 (en) | Thin film transistor array panel for a liquid crystal display and a method for manufacturing the same | |
TWI440945B (zh) | 用於邊緣場切換模式液晶顯示裝置之陣列基板及其製造方法 | |
US7666697B2 (en) | Thin film transistor substrate and method of manufacturing the same | |
US20010040649A1 (en) | Manufacturing method of a liquid crystal display | |
KR20010092358A (ko) | 액정표시장치 | |
JPH0242761A (ja) | アクティブマトリクス基板の製造方法 | |
JP3053848B2 (ja) | アクティブマトリクス基板 | |
JPH03148636A (ja) | アクティブマトリクス型液晶表示素子の製造方法 | |
US8324003B2 (en) | Method for manufacturing a thin film transistor array panel | |
US6853405B2 (en) | Method of fabricating liquid crystal display | |
US7504661B2 (en) | Thin film transistor substrate and fabricating method thereof | |
KR100910445B1 (ko) | 어레이 기판의 제조방법 | |
JP2002098995A (ja) | 液晶用マトリクス基板の製造方法 | |
JP2003517641A (ja) | アクティブマトリクスデバイスの製造方法 | |
JPH01102434A (ja) | マトリックス型液晶表示パネル | |
JP2000214481A (ja) | 液晶表示装置およびその製造方法 | |
JP2002250934A (ja) | 液晶用マトリクス基板の製造方法 | |
KR100309925B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판과 그 제조 방법 및 이에 사용되는 광마스크 | |
JPH10209463A (ja) | 表示装置の配線形成方法、表示装置の製造方法、および表示装置 | |
JP2002350897A (ja) | 液晶用マトリクス基板の製造方法 | |
WO2003075356A1 (en) | Contact portion of semiconductor device, and method for manufacturing the same, thin film transistor array panel for display device including the contact portion, and method for manufacturing the same | |
KR101341024B1 (ko) | 박막 패턴의 제조 방법과 그를 가지는 평판 표시 소자 | |
US20020140877A1 (en) | Thin film transistor for liquid crystal display and method of forming the same | |
KR100192507B1 (ko) | 티에프티-엘씨디의 구조 및 제조방법 |