JPH0786631A - ｐｉｎフォトダイオード - Google Patents
ｐｉｎフォトダイオードInfo
- Publication number
- JPH0786631A JPH0786631A JP5249761A JP24976193A JPH0786631A JP H0786631 A JPH0786631 A JP H0786631A JP 5249761 A JP5249761 A JP 5249761A JP 24976193 A JP24976193 A JP 24976193A JP H0786631 A JPH0786631 A JP H0786631A
- Authority
- JP
- Japan
- Prior art keywords
- ingaas layer
- layer
- ohmic electrode
- pin photodiode
- type ohmic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Light Receiving Elements (AREA)
Abstract
(57)【要約】
【目的】 等価回路でみた内部抵抗値を小さくさせてｐ
ｉｎダイオードの層構造に対してＣＲ時定数を小さくさ
せ、フォトダイオードの応答を速くさせて高速動作を実
現可能とする。 【構成】 ＩｎＰ基板１上にｎ型不純物を含むＩｎＧａ
Ａｓ層２が形成され、このＩｎＧａＡｓ層２上に導電性
不純物を含まないＩｎＧａＡｓ層３が形成され、このＩ
ｎＧａＡｓ層３上に高濃度のｐ型不純物を含むＩｎＧａ
Ａｓ層４が形成され、ｎ+ ＩｎＧａＡｓ層２の上面に接
続されたｎ型オーミック電極５と、ｐ+ ＩｎＧａＡｓ層
４の上面に接続されたｐ型オーミック電極６とを有し、
このｐ型オーミック電極６がｐ+ ＩｎＧａＡｓ層４の上
面領域の周囲に沿って閉ループを形成しかつこのｐ+ Ｉ
ｎＧａＡｓ層４上で閉ループの内部に向かって分岐を有
する網状に配置されている。
ｉｎダイオードの層構造に対してＣＲ時定数を小さくさ
せ、フォトダイオードの応答を速くさせて高速動作を実
現可能とする。 【構成】 ＩｎＰ基板１上にｎ型不純物を含むＩｎＧａ
Ａｓ層２が形成され、このＩｎＧａＡｓ層２上に導電性
不純物を含まないＩｎＧａＡｓ層３が形成され、このＩ
ｎＧａＡｓ層３上に高濃度のｐ型不純物を含むＩｎＧａ
Ａｓ層４が形成され、ｎ+ ＩｎＧａＡｓ層２の上面に接
続されたｎ型オーミック電極５と、ｐ+ ＩｎＧａＡｓ層
４の上面に接続されたｐ型オーミック電極６とを有し、
このｐ型オーミック電極６がｐ+ ＩｎＧａＡｓ層４の上
面領域の周囲に沿って閉ループを形成しかつこのｐ+ Ｉ
ｎＧａＡｓ層４上で閉ループの内部に向かって分岐を有
する網状に配置されている。
Description
【０００１】
【産業上の利用分野】本発明は、高速光通信の受光素子
として用いられるｐｉｎフォトダイオードに関するもの
である。
として用いられるｐｉｎフォトダイオードに関するもの
である。
【０００２】
【従来の技術】光信号を電気信号に変換するｐｉｎフォ
トダイオードは、光通信用デバイスの基本コンポーネン
トの一つであり、伝送する信号のビットレートを上げる
ために高速な応答速度が要求される。
トダイオードは、光通信用デバイスの基本コンポーネン
トの一つであり、伝送する信号のビットレートを上げる
ために高速な応答速度が要求される。
【０００３】図３は、従来のｐｉｎフォトダイオードの
構成を示す図であり、図３（ａ）は平面図，図３（ｂ）
は図３（ａ）のＢ−Ｂ′線の断面図である。同図におい
て、ｐｉｎフォトダイオードは、ＩｎＰ基板１１上に高
濃度のｎ型不純物を含むＩｎＧａＡｓ層１２，導電性不
純物を含まないＩｎＧａＡｓ層１３および高濃度のｐ型
不純物を含むＩｎＧａＡｓ層１４をもってｐｉｎダイオ
ード構造をなし、ｎ型ＩｎＧａＡｓ層１２およびｐ型Ｉ
ｎＧａＡｓ層１４の上にそれぞれｎ型オーミック電極１
５，ｐ型オーミック電極１６が形成され、受光領域１７
の上ではオーミック電極は形成されていない構造となっ
ている。なお、１８は金属配線である。
構成を示す図であり、図３（ａ）は平面図，図３（ｂ）
は図３（ａ）のＢ−Ｂ′線の断面図である。同図におい
て、ｐｉｎフォトダイオードは、ＩｎＰ基板１１上に高
濃度のｎ型不純物を含むＩｎＧａＡｓ層１２，導電性不
純物を含まないＩｎＧａＡｓ層１３および高濃度のｐ型
不純物を含むＩｎＧａＡｓ層１４をもってｐｉｎダイオ
ード構造をなし、ｎ型ＩｎＧａＡｓ層１２およびｐ型Ｉ
ｎＧａＡｓ層１４の上にそれぞれｎ型オーミック電極１
５，ｐ型オーミック電極１６が形成され、受光領域１７
の上ではオーミック電極は形成されていない構造となっ
ている。なお、１８は金属配線である。
【０００４】
【発明が解決しようとする課題】しかしながら、このよ
うに構成されるｐｉｎフォトダイオードは、以下に説明
するような問題があった。例えば基板１１側にｎ+ 層
を、基板１１と反対側にｐ+ 層をそれぞれ有するダイオ
ード構造を例にとり、従来のｐｉｎフォトダイオードに
おける問題を等価回路を用いて説明する。図４は、ｐｉ
ｎダイオードの等価回路である。図４において、抵抗２
１，抵抗２２，抵抗２３の各抵抗値Ｒ1 ，Ｒ2 ，Ｒ3 と
コンデンサ２４，コンデンサ２５の各容量Ｃ1 ，Ｃ2 と
を適当な値に設定することにより、ネットワークアナラ
イザで広い周波数範囲にわたって測定したＳパラメータ
の値を誤差少なく再現することができる。
うに構成されるｐｉｎフォトダイオードは、以下に説明
するような問題があった。例えば基板１１側にｎ+ 層
を、基板１１と反対側にｐ+ 層をそれぞれ有するダイオ
ード構造を例にとり、従来のｐｉｎフォトダイオードに
おける問題を等価回路を用いて説明する。図４は、ｐｉ
ｎダイオードの等価回路である。図４において、抵抗２
１，抵抗２２，抵抗２３の各抵抗値Ｒ1 ，Ｒ2 ，Ｒ3 と
コンデンサ２４，コンデンサ２５の各容量Ｃ1 ，Ｃ2 と
を適当な値に設定することにより、ネットワークアナラ
イザで広い周波数範囲にわたって測定したＳパラメータ
の値を誤差少なく再現することができる。
【０００５】図３のｐｉｎフォトダイオードを等価回路
でみた場合、抵抗２１の抵抗値Ｒ1はｐ+ ＩｎＧａＡｓ
層１４とオーミック電極１６とのコンタクト抵抗が最も
寄与する抵抗値であり、また、抵抗２２の抵抗値Ｒ2 は
ｐ+ ＩｎＧａＡｓ層１４のシート抵抗の寄与が大きい内
部抵抗値であり、コンデンサ２４の容量Ｃ1 およびコン
デンサ２５の容量Ｃ2 は内部抵抗値Ｒ2 の影響によって
分割して見える容量である。
でみた場合、抵抗２１の抵抗値Ｒ1はｐ+ ＩｎＧａＡｓ
層１４とオーミック電極１６とのコンタクト抵抗が最も
寄与する抵抗値であり、また、抵抗２２の抵抗値Ｒ2 は
ｐ+ ＩｎＧａＡｓ層１４のシート抵抗の寄与が大きい内
部抵抗値であり、コンデンサ２４の容量Ｃ1 およびコン
デンサ２５の容量Ｃ2 は内部抵抗値Ｒ2 の影響によって
分割して見える容量である。
【０００６】従来のｐｉｎフォトダイオードでは、ｐ型
オーミック電極１６はダイオードを形成するメサ上の一
辺または外周に沿ってのみ形成されているためにｐ+ Ｉ
ｎＧａＡｓ層１４の層抵抗の影響が大きいという問題、
すなわち等価回路でみた内部抵抗値Ｒ2 が大きいという
問題があった。等価回路でみたコンタクト抵抗値Ｒ2の
増大は、ＣＲ時定数を増大させ、ｐｉｎフォトダイオー
ドの応答を遅らせる。
オーミック電極１６はダイオードを形成するメサ上の一
辺または外周に沿ってのみ形成されているためにｐ+ Ｉ
ｎＧａＡｓ層１４の層抵抗の影響が大きいという問題、
すなわち等価回路でみた内部抵抗値Ｒ2 が大きいという
問題があった。等価回路でみたコンタクト抵抗値Ｒ2の
増大は、ＣＲ時定数を増大させ、ｐｉｎフォトダイオー
ドの応答を遅らせる。
【０００７】この問題は、ヘテロ接合バイポーラトラン
ジスタのベース層，コレクタ層，コレクタコンタクト層
をもってｐｉｎフォトダイオードを形成し、ヘテロ接合
バイポーラトランジスタの製作工程のみによってヘテロ
接合バイポーラトランジスタとｐｉｎフォトダイオード
とを同時に製作して集積化受光回路を製作する場合に特
に大きな問題となる。すなわち、ヘテロ接合バイポーラ
トランジスタとｐｉｎフォトダイオードとでは最適な層
構造が異なり、前者の動作を高速化する層構造をとる
と、従来のｐｉｎフォトダイオードでは、ＣＲ時定数が
大きくなってしまう。
ジスタのベース層，コレクタ層，コレクタコンタクト層
をもってｐｉｎフォトダイオードを形成し、ヘテロ接合
バイポーラトランジスタの製作工程のみによってヘテロ
接合バイポーラトランジスタとｐｉｎフォトダイオード
とを同時に製作して集積化受光回路を製作する場合に特
に大きな問題となる。すなわち、ヘテロ接合バイポーラ
トランジスタとｐｉｎフォトダイオードとでは最適な層
構造が異なり、前者の動作を高速化する層構造をとる
と、従来のｐｉｎフォトダイオードでは、ＣＲ時定数が
大きくなってしまう。
【０００８】したがって本発明は、前述した従来の課題
を解決するためになされたものであり、その目的は、等
価回路でみた内部抵抗値を小さくさせてｐｉｎダイオー
ドの層構造に対してＣＲ時定数を小さくさせ、フォトダ
イオードの応答を速くさせて高速動作を実現可能とする
ｐｉｎフォトダイオードを提供することにある。
を解決するためになされたものであり、その目的は、等
価回路でみた内部抵抗値を小さくさせてｐｉｎダイオー
ドの層構造に対してＣＲ時定数を小さくさせ、フォトダ
イオードの応答を速くさせて高速動作を実現可能とする
ｐｉｎフォトダイオードを提供することにある。
【０００９】
【課題を解決するための手段】このような目的を達成す
るために本発明によるｐｉｎフォトダイオードは、半導
体基板側とは反対側に位置する高濃度領域層に対するオ
ーミック電極を、受光領域を網状または串状に形成して
構成するものである。
るために本発明によるｐｉｎフォトダイオードは、半導
体基板側とは反対側に位置する高濃度領域層に対するオ
ーミック電極を、受光領域を網状または串状に形成して
構成するものである。
【００１０】
【作用】本発明におけるｐｉｎフォトダイオードでは、
半導体基板側とは反対側に位置する高濃度領域層に対す
るオーミック電極を、受光領域を網状または串状に形成
して構成することにより、図４の等価回路おける内部抵
抗値Ｒ2 を大幅に小さくすることができ、この結果、Ｃ
Ｒ時定数が小さくなり、ｐｉｎフォトダイオードの応答
が速くなる。
半導体基板側とは反対側に位置する高濃度領域層に対す
るオーミック電極を、受光領域を網状または串状に形成
して構成することにより、図４の等価回路おける内部抵
抗値Ｒ2 を大幅に小さくすることができ、この結果、Ｃ
Ｒ時定数が小さくなり、ｐｉｎフォトダイオードの応答
が速くなる。
【００１１】
【実施例】以下、図面を用いて本発明の実施例を詳細に
説明する。図１は、本発明によるｐｉｎフォトダイオー
ドの一実施例による構成を示す図であり、図１（ａ）は
平面図，図１（ｂ）は図１（ａ）のＢ−Ｂ′線の断面図
である。同図において、１はＩｎＰ基板、２はｎ型不純
物を含むＩｎＧａＡｓ層、３は導電性不純物を含まない
ＩｎＧａＡｓ層、４は高濃度のｐ型不純物を含むＩｎＧ
ａＡｓ層、５はｎ+ ＩｎＧａＡｓ層２に対するｎ型オー
ミック電極、６はｐ+ ＩｎＧａＡｓ層４に対するｐ型オ
ーミック電極であり、このオーミック電極６は、円形の
メサの外周に沿って配置されるとともにその内部が網状
に配置されている。
説明する。図１は、本発明によるｐｉｎフォトダイオー
ドの一実施例による構成を示す図であり、図１（ａ）は
平面図，図１（ｂ）は図１（ａ）のＢ−Ｂ′線の断面図
である。同図において、１はＩｎＰ基板、２はｎ型不純
物を含むＩｎＧａＡｓ層、３は導電性不純物を含まない
ＩｎＧａＡｓ層、４は高濃度のｐ型不純物を含むＩｎＧ
ａＡｓ層、５はｎ+ ＩｎＧａＡｓ層２に対するｎ型オー
ミック電極、６はｐ+ ＩｎＧａＡｓ層４に対するｐ型オ
ーミック電極であり、このオーミック電極６は、円形の
メサの外周に沿って配置されるとともにその内部が網状
に配置されている。
【００１２】なお、網状に配置したｐ型オーミック電極
６は、その電極幅を約１μｍ以下で形成することは容易
である。また、このｐ型オーミック電極６は、最初にｐ
+ ＩｎＧａＡｓ層４上に形成し、受光部となる受光領域
７をフォトレジストで覆い、ｐ型オーミック電極６とフ
ォトレジストとをマスクにメサエッチングを行うことに
より、ｐ型オーミック電極６の外周部とメサとを自己整
合させることは容易である。この場合、網状のｐ型オー
ミック電極６の電極幅を狭くすることおよびｐ型オーミ
ック電極６の外周部とメサとを自己整合させることによ
り、ダイオードの接合面積に対する実効受光面積の比が
大幅に減少することはない。
６は、その電極幅を約１μｍ以下で形成することは容易
である。また、このｐ型オーミック電極６は、最初にｐ
+ ＩｎＧａＡｓ層４上に形成し、受光部となる受光領域
７をフォトレジストで覆い、ｐ型オーミック電極６とフ
ォトレジストとをマスクにメサエッチングを行うことに
より、ｐ型オーミック電極６の外周部とメサとを自己整
合させることは容易である。この場合、網状のｐ型オー
ミック電極６の電極幅を狭くすることおよびｐ型オーミ
ック電極６の外周部とメサとを自己整合させることによ
り、ダイオードの接合面積に対する実効受光面積の比が
大幅に減少することはない。
【００１３】このような構成によれば、ｐ+ ＩｎＧａＡ
ｓ層４上に網状のｐ型オーミック電極６を配置すること
により、図４で説明した等価回路における内部抵抗２２
の抵抗値Ｒ2 を極めて小さくすることができる。
ｓ層４上に網状のｐ型オーミック電極６を配置すること
により、図４で説明した等価回路における内部抵抗２２
の抵抗値Ｒ2 を極めて小さくすることができる。
【００１４】なお、前述した実施例では、ｐ型オーミッ
ク電極６を網状に配置した場合について説明したが、網
状に配置する仕方は、図１の実施例に限定されるもので
はなく、例えば図２に平面図で示すように串状にｐ型オ
ーミック電極６Ａを配置しても同様な効果が得られる。
ク電極６を網状に配置した場合について説明したが、網
状に配置する仕方は、図１の実施例に限定されるもので
はなく、例えば図２に平面図で示すように串状にｐ型オ
ーミック電極６Ａを配置しても同様な効果が得られる。
【００１５】また、前述した実施例では、ｐｉｎフォト
ダイオードを形成する層構造および単体のｐｉｎフォト
ダイオード構造について説明したが、本発明はこれに限
定されるものではなく、ヘテロ接合バイポーラトランジ
スタやヘテロ接合電界効果トランジスタと組み合わせて
集積化受光回路を製作する場合にも適用できることは言
うまでもない。
ダイオードを形成する層構造および単体のｐｉｎフォト
ダイオード構造について説明したが、本発明はこれに限
定されるものではなく、ヘテロ接合バイポーラトランジ
スタやヘテロ接合電界効果トランジスタと組み合わせて
集積化受光回路を製作する場合にも適用できることは言
うまでもない。
【００１６】
【発明の効果】以上、説明したように本発明によるｐｉ
ｎフォトダイオードによれば、ダイオードの接合面積に
対する実効受光面積の比、すなわちダイオード容量に対
する受光感度の比を小さくすることなく、等価回路でみ
た内部抵抗値を小さくすることが可能となるので、与え
られたｐｉｎダイオードの層構造に対してＣＲ時定数が
小さくなり、フォトダイオードの応答を速くすることが
できるという極めて優れた効果が得られる。
ｎフォトダイオードによれば、ダイオードの接合面積に
対する実効受光面積の比、すなわちダイオード容量に対
する受光感度の比を小さくすることなく、等価回路でみ
た内部抵抗値を小さくすることが可能となるので、与え
られたｐｉｎダイオードの層構造に対してＣＲ時定数が
小さくなり、フォトダイオードの応答を速くすることが
できるという極めて優れた効果が得られる。
【００１７】また、本発明によるｐｉｎフォトダイオー
ドによれば、層構造をｐｉｎフォトダイオードの特性の
みを考慮して最適化できない場合、例えばヘテロ接合バ
イポーラトランジスタのベース層，コレクタ層，コレク
タコンタクト層をもってｐｉｎフォトダイオードを形成
し、ヘテロ接合バイポーラトランジスタの製作工程のみ
によってヘテロ接合バイポーラトランジスタとｐｉｎフ
ォトダイオードとを同時に製作して集積化受光回路を製
作する場合などでは、特に大きな効果を期待することが
でき、高速で動作する集積化受光回路が製作可能となる
という極めて優れた効果が得られる。
ドによれば、層構造をｐｉｎフォトダイオードの特性の
みを考慮して最適化できない場合、例えばヘテロ接合バ
イポーラトランジスタのベース層，コレクタ層，コレク
タコンタクト層をもってｐｉｎフォトダイオードを形成
し、ヘテロ接合バイポーラトランジスタの製作工程のみ
によってヘテロ接合バイポーラトランジスタとｐｉｎフ
ォトダイオードとを同時に製作して集積化受光回路を製
作する場合などでは、特に大きな効果を期待することが
でき、高速で動作する集積化受光回路が製作可能となる
という極めて優れた効果が得られる。
【図１】（ａ）は本発明によるｐｉｎフォトダイオード
の一実施例による構成を示す平面図、（ｂ）は（ａ）の
Ｂ−Ｂ′線の断面図である。
の一実施例による構成を示す平面図、（ｂ）は（ａ）の
Ｂ−Ｂ′線の断面図である。
【図２】本発明によるｐｉｎフォトダイオードの他の実
施例による構成を示す平面図である。
施例による構成を示す平面図である。
【図３】（ａ）は従来のｐｉｎフォトダイオードの構成
を示す平面図、（ｂ）は（ａ）のＢ−Ｂ′線の断面図で
ある。
を示す平面図、（ｂ）は（ａ）のＢ−Ｂ′線の断面図で
ある。
【図４】従来のｐｉｎフォトダイオードにおける問題点
および本発明によるｐｉｎフォトダイオードによる効果
を説明するためのｐｉｎフォトダイオードの等価回路図
である。
および本発明によるｐｉｎフォトダイオードによる効果
を説明するためのｐｉｎフォトダイオードの等価回路図
である。
１ ＩｎＰ基板 ２ ＩｎＧａＡｓ層 ３ ＩｎＧａＡｓ層 ４ ＩｎＧａＡｓ層 ５ ｎ型オーミック電極 ６ ｐ型オーミック電極 ６Ａ ｐ型オーミック電極 ７ 受光領域 ８ 金属配線
フロントページの続き (72)発明者 佐野 栄一 東京都千代田区内幸町１丁目１番６号 日 本電信電話株式会社内
Claims (1)
- 【請求項１】 半導体基板上に第１の導電型を決める不
純物を添加した第１の半導体層が形成され、前記第１の
半導体層の一部に不純物を意図的に添加していない半導
体層が形成され、前記半導体層上に第２の導電型を決め
る不純物を添加した第２の半導体層が形成され、前記第
１の半導体層の上面に接続された第１の電極と前記第２
の半導体層の上面に接続された第２の電極とから構成さ
れたｐｉｎフォトダイオードにおいて、 前記第２の電極が前記第２の半導体層の領域の周囲に沿
って閉ループを形成しかつ前記第２の半導体層上で閉ル
ープの内部に向かって分岐を有することを特徴とするｐ
ｉｎフォトダイオード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5249761A JPH0786631A (ja) | 1993-09-13 | 1993-09-13 | ｐｉｎフォトダイオード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5249761A JPH0786631A (ja) | 1993-09-13 | 1993-09-13 | ｐｉｎフォトダイオード |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0786631A true JPH0786631A (ja) | 1995-03-31 |
Family
ID=17197842
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5249761A Pending JPH0786631A (ja) | 1993-09-13 | 1993-09-13 | ｐｉｎフォトダイオード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0786631A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003318435A (ja) * | 2002-04-23 | 2003-11-07 | Taiyo Yuden Co Ltd | Ｐｎ接合フォトダイオード |
| JP2008514025A (ja) * | 2004-09-24 | 2008-05-01 | エルエス ケーブル リミテッド | 大口径受光部のための電極構造を有したフォトダイオード |
| JP2009277862A (ja) * | 2008-05-14 | 2009-11-26 | Sony Corp | 受光素子、光ピックアップ装置、光ディスク装置および受光装置 |
-
1993
- 1993-09-13 JP JP5249761A patent/JPH0786631A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003318435A (ja) * | 2002-04-23 | 2003-11-07 | Taiyo Yuden Co Ltd | Ｐｎ接合フォトダイオード |
| JP2008514025A (ja) * | 2004-09-24 | 2008-05-01 | エルエス ケーブル リミテッド | 大口径受光部のための電極構造を有したフォトダイオード |
| JP2009277862A (ja) * | 2008-05-14 | 2009-11-26 | Sony Corp | 受光素子、光ピックアップ装置、光ディスク装置および受光装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3601761B2 (ja) | 受光素子およびその製造方法 | |
| US5185272A (en) | Method of producing semiconductor device having light receiving element with capacitance | |
| US20020110950A1 (en) | Method of fabricating a light receiving device | |
| JPS5812377A (ja) | 高速度光電性検出素子およびその製造方法 | |
| JPH0786631A (ja) | ｐｉｎフォトダイオード | |
| JPH05335618A (ja) | 光位置検出半導体装置 | |
| JP4109159B2 (ja) | 半導体受光素子 | |
| JPH0582829A (ja) | 半導体受光素子 | |
| JP2801801B2 (ja) | Ｐｉｎダイオード | |
| US6589848B1 (en) | Photodetector device and method for manufacturing the same | |
| KR100249785B1 (ko) | 수평 구조의 피아이엔 광 다이오드와 이종접합 쌍극자 트랜지스터의 결합 소자 및 그 제조방법 | |
| JP2645460B2 (ja) | 受光素子の製造方法 | |
| JPS63237484A (ja) | 半導体装置 | |
| KR100444820B1 (ko) | 광검출기와 이종접합 바이폴라 트랜지스터가 집적된 장파장 반도체 광수신 칩 | |
| JP3247552B2 (ja) | 受光素子 | |
| JP3238823B2 (ja) | 受光素子 | |
| JPH02275680A (ja) | 光半導体集積回路装置 | |
| JP2709008B2 (ja) | 半導体光検出器の製造方法 | |
| JP2766761B2 (ja) | 半導体光検出器およびその製造方法 | |
| JPH01196182A (ja) | フォトダイオード | |
| JP2995359B2 (ja) | 半導体光検出器およびその製造方法 | |
| JP3141368B2 (ja) | 受光素子および光電子集積回路 | |
| KR940006713B1 (ko) | 고속응답용 쇼트키 베리어 수광소자 | |
| JPH09205188A (ja) | 光電子集積回路の製造方法 | |
| JPH04296054A (ja) | フォトダイオード |