JP3141368B2 - 受光素子および光電子集積回路 - Google Patents
受光素子および光電子集積回路Info
- Publication number
- JP3141368B2 JP3141368B2 JP05086335A JP8633593A JP3141368B2 JP 3141368 B2 JP3141368 B2 JP 3141368B2 JP 05086335 A JP05086335 A JP 05086335A JP 8633593 A JP8633593 A JP 8633593A JP 3141368 B2 JP3141368 B2 JP 3141368B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- layer
- conductivity type
- receiving element
- light receiving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- C—CHEMISTRY; METALLURGY
- C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
- C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
- C04B28/00—Compositions of mortars, concrete or artificial stone, containing inorganic binders or the reaction product of an inorganic and an organic binder, e.g. polycarboxylate cements
- C04B28/02—Compositions of mortars, concrete or artificial stone, containing inorganic binders or the reaction product of an inorganic and an organic binder, e.g. polycarboxylate cements containing hydraulic cements other than calcium sulfates
- C04B28/08—Slag cements
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Ceramic Engineering (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Inorganic Chemistry (AREA)
- Materials Engineering (AREA)
- Structural Engineering (AREA)
- Organic Chemistry (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Light Receiving Elements (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、光ファイバ通信等に用
いるｐｉｎ型受光素子、および、これと電子回路素子と
がモノリシックに集積されている光電子集積回路に関
し、より詳しくは、結晶を積層して形成されるｐｉｎ−
ＰＤに関する。
いるｐｉｎ型受光素子、および、これと電子回路素子と
がモノリシックに集積されている光電子集積回路に関
し、より詳しくは、結晶を積層して形成されるｐｉｎ−
ＰＤに関する。
【０００２】
【従来の技術】一般に、この種の受光素子、特に電子回
路素子であるＦＥＴ（Field EffectTransistor）がモノ
リシックに形成された光電子集積回路に搭載されるｐｉ
ｎ−ＰＤ（Photo Diode)としては、集積の容易さ、素子
間の絶縁の容易さ等の点から、主としてメサ型のｐｉｎ
−ＰＤが用いられている。この種の技術に関しては、例
えば、"IEEE Transactions on Electron Devices,vol.E
D-34,no.4,pp.938-940,1987"，"IEEE Journal of Light
waves Technology,vol.10,no.7,pp.933-937,1992"など
に詳細に記載されている。
路素子であるＦＥＴ（Field EffectTransistor）がモノ
リシックに形成された光電子集積回路に搭載されるｐｉ
ｎ−ＰＤ（Photo Diode)としては、集積の容易さ、素子
間の絶縁の容易さ等の点から、主としてメサ型のｐｉｎ
−ＰＤが用いられている。この種の技術に関しては、例
えば、"IEEE Transactions on Electron Devices,vol.E
D-34,no.4,pp.938-940,1987"，"IEEE Journal of Light
waves Technology,vol.10,no.7,pp.933-937,1992"など
に詳細に記載されている。
【０００３】図３は、従来一般のｐｉｎ型受光素子の構
造を示す断面図である。半絶縁性のＩｎＰからなる基板
１上に、ＩｎＰからなるｉ型半導体層であるバッファ層
４、ＩｎＰからなるｎ型半導体層であるｎ層５、ＧａＩ
ｎＡｓからなるｉ型半導体層であるｉ層６、ＧａＩｎＡ
ｓからなるｐ型半導体層であるｐ層７が順次積層され、
ｐｉｎ−ＰＤを構成している。これら半導体層の表面に
は、その所定位置にｎ−オーミック電極８およびｐ−オ
ーミック電極９が形成されている。
造を示す断面図である。半絶縁性のＩｎＰからなる基板
１上に、ＩｎＰからなるｉ型半導体層であるバッファ層
４、ＩｎＰからなるｎ型半導体層であるｎ層５、ＧａＩ
ｎＡｓからなるｉ型半導体層であるｉ層６、ＧａＩｎＡ
ｓからなるｐ型半導体層であるｐ層７が順次積層され、
ｐｉｎ−ＰＤを構成している。これら半導体層の表面に
は、その所定位置にｎ−オーミック電極８およびｐ−オ
ーミック電極９が形成されている。
【０００４】
【発明が解決しようとする課題】上記従来のｐｉｎ型受
光素子においては、ｐ層内の高濃度不純物により、ｐ層
とｉ層との接合面で大きな格子不整が生じている。その
ため、このｐ−ｉ層間の格子欠陥から、リーク電流が発
生するという問題があった。
光素子においては、ｐ層内の高濃度不純物により、ｐ層
とｉ層との接合面で大きな格子不整が生じている。その
ため、このｐ−ｉ層間の格子欠陥から、リーク電流が発
生するという問題があった。
【０００５】また、ｐ層で不純物濃度が高いため、ｐ−
ｉ層間に大きな電界が発生するので、リーク電流が発生
するという問題もあった。
ｉ層間に大きな電界が発生するので、リーク電流が発生
するという問題もあった。
【０００６】そこで、本発明は、以上の問題点に鑑みて
なされたものであり、リーク電流を低減して特性が向上
するｐｉｎ型受光素子およびこれを集積化して受信感度
が向上する光電子集積回路を提供することを目的とす
る。
なされたものであり、リーク電流を低減して特性が向上
するｐｉｎ型受光素子およびこれを集積化して受信感度
が向上する光電子集積回路を提供することを目的とす
る。
【０００７】
【課題を解決するための手段】本発明は、上記の目的を
達成するために、半導体基板上に、第１導電型の不純物
がドープされた第１導電型半導体層、高抵抗半導体層、
第２導電型の不純物がドープされた第２導電型半導体層
を順次堆積して形成した受光素子であって、高抵抗半導
体層、第２導電型半導体層は半導体結晶層であり、第２
導電型の不純物濃度は、高抵抗半導体層に接合する第２
導電型半導体層の表面から該第２導電型半導体層の厚さ
方向に段階的に増加するように形成されていることを特
徴とする。
達成するために、半導体基板上に、第１導電型の不純物
がドープされた第１導電型半導体層、高抵抗半導体層、
第２導電型の不純物がドープされた第２導電型半導体層
を順次堆積して形成した受光素子であって、高抵抗半導
体層、第２導電型半導体層は半導体結晶層であり、第２
導電型の不純物濃度は、高抵抗半導体層に接合する第２
導電型半導体層の表面から該第２導電型半導体層の厚さ
方向に段階的に増加するように形成されていることを特
徴とする。
【０００８】また、本発明は、上記の目的を達成するた
めに、半導体基板上に、第２導電型の不純物がドープさ
れた第２導電型半導体層、高抵抗半導体層、第１導電型
の不純物がドープされた第１導電型半導体層を順次堆積
して形成した受光素子であって、第２導電型半導体層、
高抵抗半導体層は半導体結晶層であり、第２導電型の不
純物濃度は、高抵抗半導体層に接合する第２導電型半導
体層の表面から該第２導電型半導体層の厚さ方向に段階
的に増加するように形成されていることを特徴とする。
めに、半導体基板上に、第２導電型の不純物がドープさ
れた第２導電型半導体層、高抵抗半導体層、第１導電型
の不純物がドープされた第１導電型半導体層を順次堆積
して形成した受光素子であって、第２導電型半導体層、
高抵抗半導体層は半導体結晶層であり、第２導電型の不
純物濃度は、高抵抗半導体層に接合する第２導電型半導
体層の表面から該第２導電型半導体層の厚さ方向に段階
的に増加するように形成されていることを特徴とする。
【０００９】なお、上記第２導電型半導体層は、高抵抗
半導体層に接合して形成された第２導電型の不純物濃度
が低い第２導電型低濃度半導体層と、第２導電型低濃度
半導体層に接合して形成された第２導電型の不純物濃度
が高い第２導電型高濃度半導体層とから構成されている
ことを特徴とする。
半導体層に接合して形成された第２導電型の不純物濃度
が低い第２導電型低濃度半導体層と、第２導電型低濃度
半導体層に接合して形成された第２導電型の不純物濃度
が高い第２導電型高濃度半導体層とから構成されている
ことを特徴とする。
【００１０】また、上記半導体基板はＩｎＰから形成さ
れ、上記高抵抗半導体層および第２導電型半導体層はＧ
ａＩｎＡｓから形成されることを特徴とする。
れ、上記高抵抗半導体層および第２導電型半導体層はＧ
ａＩｎＡｓから形成されることを特徴とする。
【００１１】さらに、本発明は、上記の目的を達成する
ために、光電子集積回路において、上記受光素子と、半
導体基板上にモノリシックに形成されて受光素子に電気
接続されている電子回路素子とを備えることを特徴とす
る。
ために、光電子集積回路において、上記受光素子と、半
導体基板上にモノリシックに形成されて受光素子に電気
接続されている電子回路素子とを備えることを特徴とす
る。
【００１２】
【作用】本発明の受光素子によれば、第２導電型の不純
物濃度は、高抵抗半導体層に接合する第２導電型半導体
層の表面から第２導電型半導体層の厚さ方向に段階的に
増加するように形成されていることにより、第２導電型
半導体層と高抵抗半導体層との接合面付近における第２
導電型半導体層の不純物濃度が従来よりも低下する。そ
のため、第２導電型半導体層と高抵抗半導体層における
格子定数の差が低下し、第２導電型半導体層と高抵抗半
導体層との接合面において格子欠陥が発生しにくくな
り、かつ、電界が低下するので、発生するリーク電流が
減少する。
物濃度は、高抵抗半導体層に接合する第２導電型半導体
層の表面から第２導電型半導体層の厚さ方向に段階的に
増加するように形成されていることにより、第２導電型
半導体層と高抵抗半導体層との接合面付近における第２
導電型半導体層の不純物濃度が従来よりも低下する。そ
のため、第２導電型半導体層と高抵抗半導体層における
格子定数の差が低下し、第２導電型半導体層と高抵抗半
導体層との接合面において格子欠陥が発生しにくくな
り、かつ、電界が低下するので、発生するリーク電流が
減少する。
【００１３】なお、上記第２導電型半導体層および高抵
抗半導体層は共にＧａＩｎＡｓから形成されることによ
り、第２導電型半導体層と高抵抗半導体層との接合面に
おける格子不整がわずかになるので、リーク電流の発生
が一層低減する。
抗半導体層は共にＧａＩｎＡｓから形成されることによ
り、第２導電型半導体層と高抵抗半導体層との接合面に
おける格子不整がわずかになるので、リーク電流の発生
が一層低減する。
【００１４】さらに、本発明の光電子集積回路によれ
ば、本発明の受光素子が基板上に電子回路素子と電気接
続されてモノリシックに形成されていることにより、発
生するリーク電流が減少するため、雑音が減少するの
で、受信感度が向上する。
ば、本発明の受光素子が基板上に電子回路素子と電気接
続されてモノリシックに形成されていることにより、発
生するリーク電流が減少するため、雑音が減少するの
で、受信感度が向上する。
【００１５】
【実施例】以下、本発明に係る一実施例の構成および作
用について、図１を参照して説明する。なお、図面の説
明においては同一の要素には同一の符号を付し、重複す
る説明を省略する。また、図面の寸法比率は、説明のも
のと必ずしも一致していない。
用について、図１を参照して説明する。なお、図面の説
明においては同一の要素には同一の符号を付し、重複す
る説明を省略する。また、図面の寸法比率は、説明のも
のと必ずしも一致していない。
【００１６】図１は、本発明に係る受光素子における一
実施例の構造を示す断面図である。半絶縁性のＩｎＰか
らなる基板１上に、ＩｎＰからなる高抵抗半導体層であ
るバッファ層４、ＳｉをドープしたＩｎＰからなる第１
導電型半導体層であるｎ層５、ＧａＩｎＡｓからなる高
抵抗半導体層であるｉ層６、ＺｎをドープしたＧａＩｎ
Ａｓからなる第２導電型半導体層であるｐ層７が順次積
層され、ｐｉｎ−ＰＤを構成している。ｐ層７は、Ｚｎ
濃度１×１０18ｃｍ-3でｉ層６に接合しているｐ- 層７
ａと、Ｚｎ濃度１×１０19ｃｍ-3でｐ- 層に接合してい
るｐ+ 層７ｂとの２層から構成されており、ｉ層６との
接合面からｐ層７の厚さ方向に不純物であるＺｎの濃度
は二段階に変化して増加する。これら半導体層の表面に
は、その所定位置にｎ−オーミック電極８およびｐ−オ
ーミック電極９が形成されている。
実施例の構造を示す断面図である。半絶縁性のＩｎＰか
らなる基板１上に、ＩｎＰからなる高抵抗半導体層であ
るバッファ層４、ＳｉをドープしたＩｎＰからなる第１
導電型半導体層であるｎ層５、ＧａＩｎＡｓからなる高
抵抗半導体層であるｉ層６、ＺｎをドープしたＧａＩｎ
Ａｓからなる第２導電型半導体層であるｐ層７が順次積
層され、ｐｉｎ−ＰＤを構成している。ｐ層７は、Ｚｎ
濃度１×１０18ｃｍ-3でｉ層６に接合しているｐ- 層７
ａと、Ｚｎ濃度１×１０19ｃｍ-3でｐ- 層に接合してい
るｐ+ 層７ｂとの２層から構成されており、ｉ層６との
接合面からｐ層７の厚さ方向に不純物であるＺｎの濃度
は二段階に変化して増加する。これら半導体層の表面に
は、その所定位置にｎ−オーミック電極８およびｐ−オ
ーミック電極９が形成されている。
【００１７】上述の構造によれば、ｐ層７はｉ層６との
接合面から低いＺｎ濃度のｐ- 層７ａ、高いＺｎ濃度の
ｐ+ 層７ｂと順次積層されていることにより、ｐ層７と
ｉ層６との接合面付近におけるｐ層７内の不純物濃度が
従来よりも低下している。そのため、ｐ層７とｉ層６に
おいて格子定数の差が低下し、ｐ層７とｉ層６の接合面
において格子欠陥が発生しにくくなり、かつ、電界が低
下するので、発生するリーク電流が減少する。さらに、
ｐ層７およびｉ層６は共に同材料のＧａＩｎＡｓから形
成されていることにより、ｐ層７とｉ層６との接合面に
おける格子不整がわずかになるので、リーク電流の発生
が一層低減する。
接合面から低いＺｎ濃度のｐ- 層７ａ、高いＺｎ濃度の
ｐ+ 層７ｂと順次積層されていることにより、ｐ層７と
ｉ層６との接合面付近におけるｐ層７内の不純物濃度が
従来よりも低下している。そのため、ｐ層７とｉ層６に
おいて格子定数の差が低下し、ｐ層７とｉ層６の接合面
において格子欠陥が発生しにくくなり、かつ、電界が低
下するので、発生するリーク電流が減少する。さらに、
ｐ層７およびｉ層６は共に同材料のＧａＩｎＡｓから形
成されていることにより、ｐ層７とｉ層６との接合面に
おける格子不整がわずかになるので、リーク電流の発生
が一層低減する。
【００１８】なお、上記実施例のｐｉｎ型受光素子を試
作し、リーク電流を測定した。その結果、リーク電流は
従来の数百ｎＡから数十ｎＡに低下することを確認する
ことができた。
作し、リーク電流を測定した。その結果、リーク電流は
従来の数百ｎＡから数十ｎＡに低下することを確認する
ことができた。
【００１９】図２は、本発明に係る光電子集積回路にお
ける一実施例の構造を示す断面図である。半絶縁性のＩ
ｎＰからなる基板１上には、ｐｉｎ−ＰＤ２と、これと
電気接続されたトランジスタ３が集積化されてモノリシ
ックに形成されている。トランジスタ３では、ＩｎＰ基
板１上にトランジスタ層１１が形成され、その表面の所
定位置にオーミック電極１０およびゲート電極１２が形
成されている。ｐｉｎ−ＰＤ２では、トランジスタ３の
形成の際に堆積されたトランジスタ層１１上にＳｉをド
ープしたＩｎＰからなる第１導電型半導体層であるｎ層
５、ＧａＩｎＡｓからなる高抵抗半導体層であるｉ層
６、ＺｎをドープしたＧａＩｎＡｓからなる第２導電型
半導体層であるｐ層７が順次積層され、これら表面の所
定位置にｎ−オーミック電極８およびｐ−オーミック電
極９が形成されている。そして、基板１全体にＳｉＮ絶
縁膜１３が堆積され、その上にｐｉｎ−ＰＤ２とトラン
ジスタ３とを接続する電気配線１４が設けられている。
ける一実施例の構造を示す断面図である。半絶縁性のＩ
ｎＰからなる基板１上には、ｐｉｎ−ＰＤ２と、これと
電気接続されたトランジスタ３が集積化されてモノリシ
ックに形成されている。トランジスタ３では、ＩｎＰ基
板１上にトランジスタ層１１が形成され、その表面の所
定位置にオーミック電極１０およびゲート電極１２が形
成されている。ｐｉｎ−ＰＤ２では、トランジスタ３の
形成の際に堆積されたトランジスタ層１１上にＳｉをド
ープしたＩｎＰからなる第１導電型半導体層であるｎ層
５、ＧａＩｎＡｓからなる高抵抗半導体層であるｉ層
６、ＺｎをドープしたＧａＩｎＡｓからなる第２導電型
半導体層であるｐ層７が順次積層され、これら表面の所
定位置にｎ−オーミック電極８およびｐ−オーミック電
極９が形成されている。そして、基板１全体にＳｉＮ絶
縁膜１３が堆積され、その上にｐｉｎ−ＰＤ２とトラン
ジスタ３とを接続する電気配線１４が設けられている。
【００２０】ここで、ｐ層７は上記実施例のｐｉｎ型受
光素子と同様に、Ｚｎ濃度１×１０18ｃｍ-3でｉ層６に
接合しているｐ- 層７ａと、Ｚｎ濃度１×１０19ｃｍ-3
でｐ- 層７ａに接合しているｐ+ 層７ｂとの２層から構
成されており、ｉ層６との接合面からその接合面に対面
する表面まで不純物であるＺｎの濃度は二段階に変化し
て増加する。
光素子と同様に、Ｚｎ濃度１×１０18ｃｍ-3でｉ層６に
接合しているｐ- 層７ａと、Ｚｎ濃度１×１０19ｃｍ-3
でｐ- 層７ａに接合しているｐ+ 層７ｂとの２層から構
成されており、ｉ層６との接合面からその接合面に対面
する表面まで不純物であるＺｎの濃度は二段階に変化し
て増加する。
【００２１】上述の構造によれば、ｐｉｎ−ＰＤ２にお
いて上記実施例のｐｉｎ型受光素子と同様に、ｐ層７と
ｉ層６との接合面付近におけるｐ層７内の不純物濃度が
従来よりも低下していることにより、ｐ層７とｉ層６の
接合面において格子欠陥が発生しにくくなり、かつ、電
界が低下するので、発生するリーク電流は減少する。そ
のため、雑音の発生が減少するので、受信感度が向上す
る。
いて上記実施例のｐｉｎ型受光素子と同様に、ｐ層７と
ｉ層６との接合面付近におけるｐ層７内の不純物濃度が
従来よりも低下していることにより、ｐ層７とｉ層６の
接合面において格子欠陥が発生しにくくなり、かつ、電
界が低下するので、発生するリーク電流は減少する。そ
のため、雑音の発生が減少するので、受信感度が向上す
る。
【００２２】本発明は上記実施例に限られるものではな
く、種々の変形が可能である。
く、種々の変形が可能である。
【００２３】例えば、上記実施例の受光素子では、ｐ層
７はｐ- 層７ａとｐ+ 層７ｂとから構成される２層構造
としているが、不純物濃度の異なる多数層から構成する
ことにより、ｐ層７の不純物濃度がｐ層７とｉ層６との
接合面からｐ層７の厚さ方向に多段階に増加するように
形成してもよい。
７はｐ- 層７ａとｐ+ 層７ｂとから構成される２層構造
としているが、不純物濃度の異なる多数層から構成する
ことにより、ｐ層７の不純物濃度がｐ層７とｉ層６との
接合面からｐ層７の厚さ方向に多段階に増加するように
形成してもよい。
【００２４】また、上記実施例の受光素子では、基板１
上にｎ層５、ｉ層６、ｐ層７を順次積層して形成した
が、ｎ層５とｐ層７を置き換えて、ｐ- 層７ａがｉ層６
に接合するようにｐ+ 層７ｂ上に形成しても同様な作用
効果が得られる。
上にｎ層５、ｉ層６、ｐ層７を順次積層して形成した
が、ｎ層５とｐ層７を置き換えて、ｐ- 層７ａがｉ層６
に接合するようにｐ+ 層７ｂ上に形成しても同様な作用
効果が得られる。
【００２５】さらに、上記実施例の光電子集積回路で
は、電子回路素子と共に集積化されるｐｉｎ型受光素子
として上記実施例のものを示したが、これを上記変形例
として示したｐｉｎ型受光素子に置き換えても同様な作
用効果が得られる。
は、電子回路素子と共に集積化されるｐｉｎ型受光素子
として上記実施例のものを示したが、これを上記変形例
として示したｐｉｎ型受光素子に置き換えても同様な作
用効果が得られる。
【００２６】
【発明の効果】以上説明したように、本発明の受光素子
によれば、第２導電型半導体層と高抵抗半導体層との接
合面付近における第２導電型半導体層の不純物濃度が従
来よりも低下することにより、第２導電型半導体層と高
抵抗半導体層間において格子欠陥が発生しにくくなり、
かつ、電界が低下する。そのため、発生するリーク電流
が減少するので、特性が向上するという顕著な効果が得
られる。
によれば、第２導電型半導体層と高抵抗半導体層との接
合面付近における第２導電型半導体層の不純物濃度が従
来よりも低下することにより、第２導電型半導体層と高
抵抗半導体層間において格子欠陥が発生しにくくなり、
かつ、電界が低下する。そのため、発生するリーク電流
が減少するので、特性が向上するという顕著な効果が得
られる。
【００２７】また、本発明の光電子集積回路によれば、
基板上に電子回路素子と電気接続されてモノリシックに
形成されている受光素子において、発生するリーク電流
が低減する。そのため、雑音の発生が減少するので、受
信感度が向上するという顕著な効果が得られる。
基板上に電子回路素子と電気接続されてモノリシックに
形成されている受光素子において、発生するリーク電流
が低減する。そのため、雑音の発生が減少するので、受
信感度が向上するという顕著な効果が得られる。
【図１】本発明に係る受光素子における一実施例の構造
を示す断面図である。
を示す断面図である。
【図２】本発明に係る光電子集積回路における一実施例
の構造を示す断面図である。
の構造を示す断面図である。
【図３】従来一般のｐｉｎ型受光素子の構造を示す断面
図である。
図である。
１…基板、２…ｐｉｎ−ＰＤ、３…トランジスタ、４…
バッファ層、５…ｎ層、６…ｉ層、７…ｐ層、８…ｎ−
オーミック電極、９…ｐ−オーミック電極、１０…オー
ミック電極、１１…トランジスタ層、１２…ゲート電
極、１３…ＳｉＮ絶縁膜、１４…電気配線。
バッファ層、５…ｎ層、６…ｉ層、７…ｐ層、８…ｎ−
オーミック電極、９…ｐ−オーミック電極、１０…オー
ミック電極、１１…トランジスタ層、１２…ゲート電
極、１３…ＳｉＮ絶縁膜、１４…電気配線。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭62−256481（ＪＰ，Ａ) 特開 平５−3338（ＪＰ，Ａ) 特開 平２−2691（ＪＰ，Ａ) 特開 昭61−265876（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 31/00 - 31/119
Claims (5)
- 【請求項１】 半導体基板上に、第１導電型の不純物が
ドープされた第１導電型半導体層、高抵抗半導体層、第
２導電型の不純物がドープされた第２導電型半導体層を
順次堆積して形成した受光素子であって、 前記高抵抗半導体層、前記第２導電型半導体層は半導体
結晶層であり、 前記第２導電型の不純物濃度は、前記高抵抗半導体層に
接合する前記第２導電型半導体層の表面から該第２導電
型半導体層の厚さ方向に段階的に増加するように形成さ
れていることを特徴とする受光素子。 - 【請求項２】 半導体基板上に、第２導電型の不純物が
ドープされた第２導電型半導体層、高抵抗半導体層、第
１導電型の不純物がドープされた第１導電型半導体層を
順次堆積して形成した受光素子であって、 前記第２導電型半導体層、前記高抵抗半導体層は半導体
結晶層であり、 前記第２導電型の不純物濃度は、前記高抵抗半導体層に
接合する前記第２導電型半導体層の表面から該第２導電
型半導体層の厚さ方向に段階的に増加するように形成さ
れていることを特徴とする受光素子。 - 【請求項３】 前記第２導電型半導体層は、前記高抵抗
半導体層に接合して形成された前記第２導電型の不純物
濃度が低い第２導電型低濃度半導体層と、該第２導電型
低濃度半導体層に接合して形成された前記第２導電型の
不純物濃度が高い第２導電型高濃度半導体層とから構成
されていることを特徴とする請求項１または請求項２記
載の受光素子。 - 【請求項４】 前記半導体基板はＩｎＰから形成され、
前記高抵抗半導体層および前記第２導電型半導体層はＧ
ａＩｎＡｓから形成されることを特徴とする請求項１ま
たは請求項２記載の受光素子。 - 【請求項５】 請求項１または請求項２記載の受光素子
と、前記半導体基板上にモノリシックに形成されて該受
光素子に電気接続されている電子回路素子とを備えるこ
とを特徴とする光電子集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05086335A JP3141368B2 (ja) | 1993-04-13 | 1993-04-13 | 受光素子および光電子集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05086335A JP3141368B2 (ja) | 1993-04-13 | 1993-04-13 | 受光素子および光電子集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06302842A JPH06302842A (ja) | 1994-10-28 |
| JP3141368B2 true JP3141368B2 (ja) | 2001-03-05 |
Family
ID=13883979
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05086335A Expired - Fee Related JP3141368B2 (ja) | 1993-04-13 | 1993-04-13 | 受光素子および光電子集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3141368B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002203981A (ja) * | 2000-12-28 | 2002-07-19 | Kyocera Corp | 半導体受光素子 |
-
1993
- 1993-04-13 JP JP05086335A patent/JP3141368B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06302842A (ja) | 1994-10-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100460404B1 (ko) | 회로내장 감광 장치 | |
| JP2000156520A (ja) | 受光素子およびその製造方法 | |
| JPH09213988A (ja) | ｐｉｎ型受光素子、光電変換回路及び光電変換モジュール | |
| US6396117B1 (en) | Semiconductor photodetector, method for manufacturing semiconductor photodetector and photodetector module | |
| US5131956A (en) | Photovoltaic semiconductor device | |
| JP3705013B2 (ja) | 半導体素子 | |
| US6232141B1 (en) | Semiconductor light-receiving device and method of fabricating the same | |
| JPH04332178A (ja) | 受光素子 | |
| JP4109159B2 (ja) | 半導体受光素子 | |
| US5600173A (en) | Semiconductor device capable of detecting a light position | |
| JP3141368B2 (ja) | 受光素子および光電子集積回路 | |
| JPH0656900B2 (ja) | 半導体光素子 | |
| US6589848B1 (en) | Photodetector device and method for manufacturing the same | |
| US11307480B2 (en) | Optical semiconductor device | |
| JPS6222473B2 (ja) | ||
| JPH11133367A (ja) | 半導体光変調装置およびその製造方法 | |
| JPH01196182A (ja) | フォトダイオード | |
| US20220254940A1 (en) | Light-receiving device and method of manufacturing light-receiving device | |
| JP2995359B2 (ja) | 半導体光検出器およびその製造方法 | |
| JPH05226687A (ja) | 受光素子及びその製造方法 | |
| KR100673567B1 (ko) | 반도체 수광소자 | |
| JP2955286B1 (ja) | 半導体光電変換素子 | |
| JPH0582827A (ja) | 半導体受光素子 | |
| JPH0786631A (ja) | ｐｉｎフォトダイオード | |
| JPH05291606A (ja) | 受光素子及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071222 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081222 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091222 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101222 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101222 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111222 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111222 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121222 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |