KR100673567B1 - 반도체 수광소자 - Google Patents

반도체 수광소자 Download PDF

Info

Publication number
KR100673567B1
KR100673567B1 KR1020000011745A KR20000011745A KR100673567B1 KR 100673567 B1 KR100673567 B1 KR 100673567B1 KR 1020000011745 A KR1020000011745 A KR 1020000011745A KR 20000011745 A KR20000011745 A KR 20000011745A KR 100673567 B1 KR100673567 B1 KR 100673567B1
Authority
KR
South Korea
Prior art keywords
electrode
ohmic electrode
light receiving
semiconductor light
substrate
Prior art date
Application number
KR1020000011745A
Other languages
English (en)
Other versions
KR20010020654A (ko
Inventor
코바야시타카노부
Original Assignee
오끼 덴끼 고오교 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오끼 덴끼 고오교 가부시끼가이샤 filed Critical 오끼 덴끼 고오교 가부시끼가이샤
Publication of KR20010020654A publication Critical patent/KR20010020654A/ko
Application granted granted Critical
Publication of KR100673567B1 publication Critical patent/KR100673567B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/103—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PN homojunction type
    • H01L31/1035—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PN homojunction type the devices comprising active layers formed only by AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/548—Amorphous silicon PV cells

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Light Receiving Elements (AREA)

Abstract

형성 프로세스 또는 그것의 실용시에 있어서, 크랙이나 결함 등에 기인하는 소자특성 열화가 적은 반도체 수광소자를 제공한다. 차광금속막에 의해 미광을 억제하는 반도체 수광소자에서는, 차광금속막 및 윈도우층을 전기적으로 접속하기 위한 오믹전극(35)이 설치된다. 이 반도체 수광소자(11)에서는, 오믹전극(35)을 기판(13) 상의 윈도우층에 접촉된 상태에서, 또한, p+ 확산영역(21)을 둘러싸도록 설치된다. 이에 따라, 크랙이 엣지 부근영역(39)에 발생하더라도, 오믹전극(35)의 내측에 넓어지기 어렵게 된다.
수광소자, 크랙, 차광금속막, 오믹전극, 확산영역, 플레이너형 포토다이오드

Description

반도체 수광소자{SEMICONDUCTOR LIGHT-RECEIVEING ELEMENT}
도 1은 실시예의 반도체 수광소자(플레이너형 포토다이오드)를 개략적으로 나타낸 평면도이다.
도 2는 도 1의 반도체 수광소자의 주요부 단면의 사시도이다.
도 3은 차폐막 적층체의 구조를 설명하기 위해 도 1의 A-A선에 따른 단면의 절단면을 확대하여 모식적으로 나타낸 도면이다.
도 4는 복수의 실시예의 반도체 수광소자를 어레이 형태로 형성한 웨이퍼의 정면도이다.
도 5는 플레이너형 포토다이오드가 구체적인 구조를 개략적으로 나타낸 평면도이다.
* 도면의 주요부분에 대한 부호의 설명 *
11: 반도체 수광소자 13: InP 기판
13a: 제 1 주표면 13b: 제 2 주표면
15: n--InP의 버퍼층 17: n--InGaAs 광흡수층
19: n--InP의 윈도우층 21: p+ 확산영역
21a: 수광면 21b: 비수광면
23: 반사방지막 25: 차폐막 적층체
27: p형 전극 29: n형 전극
31: 차광금속막 33: 절연막
33a: 단차부분 35: 오믹전극
37: 접속전극 39: 엣지 부근영역
40: 크랙 41: 웨이퍼
55a, 55b: 플레이너형 포토다이오드
57: 불연속 부분
본 발명은, 반도체 수광소자에 관한 것이다.
종래의 일반적인 반도체 수광소자(포토다이오드)는, 수광면에 입사한 빛을, 확산영역의 바로 아래의 광흡수층의 공핍층에 입사되어 광전변환을 행한다.
이러한 반도체 수광소자의 일례가, 문헌 I(일본국 특개평 8-18088호)에 개시되어 있다. 문헌 I의 반도체 수광소자에 따르면, 수광면의 주위에 설치된 차광금속막에 있어서 수광면 이외로부터 입사된 빛을 차폐할 수 있기 때문에, 미광의 발생을 억제할 수 있다. 또한, 이 차광금속막이 오믹전극을 통해 윈도우층과 전기적으 로 접속하고 있기 때문에, 차광금속막에 의한 부유용량도 발생하지 않는다. 그 때문에, 문헌 I의 기술을 이용하면, 뛰어난 소자특성을 갖는 반도체 수광소자를 실현할 수 있다.
그런데, 반도체 수광소자의 형성 프로세스 또는 실용시에 있어서는, 외력 또는 응력 등에 의해 반도체 수광소자의 표면에 크랙이나 결함이 생기는 것이 알려져 있다. 그 때문에, 문헌 I에 개시된 것에 한하지 않고 일반적으로, 그 형성 프로세스 또는 그것의 실용시에 있어서, 수광면의 주위의 기판에 크랙이나 결함이 생기는 경우가 있었다.
예컨대, 웨이퍼에 어레이 형태로 형성된 복수의 반도체 수광소자를 절단분리하는 소자분할 프로세스에서는, 다이싱이나 스크라이빙 등(이하, 다이싱 등이라고 한다.)이 사용된다. 일반적으로는, 웨이퍼를 웨이퍼 시이트 등에 부착된 상태로 절단한다. 다이싱 등으로 웨이퍼를 절단할 때에 절단면 부근에 크랙이 발생하면, 반도체 수광소자의 실용시에는 이 크랙이 신장하여 확산영역에까지 도달하여 버리는 경우가 있다. 일반적인 반도체 수광소자에 있어서, 확산영역에 생긴 크랙은, 소자특성을 변화시키거나 소자불량을 일으킨다. 그 결과, 전술한 뛰어난 소자특성이 손상된다.
또한, 문헌 I의 반도체 수광소자에서는, 예컨데 기판면의 서로 대향하는 대향 부분에 오믹전극이 설치되지만, 이 기판면의 대향 부분이 파손되는 경우가 있었 다.
이러한 파손은, 예컨데, 반도체 수광소자의 실장 프로세스 등에 있어서 해당 소자를 핀셋 등으로 취급할 때에 생긴다. 이때, 기판면의 대향 부분의 오믹전극이 파손하여 버리면, 차광금속막이 전기적으로 부유하여 버린다. 그 결과, 전술한 뛰어난 소자특성이 손상된다.
그 때문에, 반도체 수광소자의 형성 프로세스 또는 실용시에 있어서, 크랙이나 결함 등에 기인하는 소자특성 열화가 적은 반도체 수광소자가 요망되고 있었다.
따라서, 본 발명의 반도체 수광소자에 따르면, 제 1 도전형의 기판의 제 1 주표면에, 제 1 도전형의 광흡수층 및 제 1 도전형의 윈도우층이 순차적으로 형성된다. 이 반도체 수광소자는, 윈도우층의 일부영역에 윈도우층과 광흡수층과의 경계에 이르는 제 2 도전형의 확산영역을 구비하고, 이 확산영역의 주위의 윈도우층의 상측에 차폐막 적층체를 구비한다. 이 차폐막 적층체는, 차광금속막과 절연막을 적층하여 구성되어 있다. 또한, 차광금속막은, 차폐막 적층체에 포함되고, 또한, 오믹전극을 통해 윈도우층과 전기적으로 접속되어 있다. 그리고, 이러한 반도체 수광소자에 있어서, 오믹전극이, 윈도우층에 접촉하고 또한 확산영역을 둘러싸도록 설치되어 있다.
이 구성에 따르면, 차폐막 적층체에 포함되는 차광금속막이 오믹전극에 의해서 윈도우층과 전기적으로 접속되어 있고, 및, 이 오믹전극이 확산영역을 둘러싸고 있기 때문에, 수광면 이외로부터 입사된 빛을 수광면의 주위에 설치된 차광금속막에 의해 차폐하기 때문에, 미광의 발생을 억제할 수 있다. 또한, 이 차광금속막이 오믹전극을 통해 윈도우층과 전기적으로 접속하고 있기 때문에, 차광금속막에 의한 부유용량도 발생하지 않는다. 즉, 문헌 I의 반도체 수광소자가 뛰어난 특성을 그대로 실현할 수 있다.
특히, 이 구성에서는 오믹전극이 윈도우층에 접촉하고, 또한 확산영역을 둘러싸도록 설치되어 있기 때문에, 이하의 ① 및 ②의 작용효과를 달성할 수 있다.
① 소자분할 프로세스나 핀셋 취급 프로세스에 있어서, 반도체 수광소자의 기판의 절단면 등의 단부에 크랙이 발생하더라도, 오믹전극이 윈도우층에 접촉한 상태로 형성되어 있기 때문에, 크랙이 오믹전극의 내측에까지 이르는 것을 억제할 수 있다. 왜냐하면, 오믹전극을 형성한 기판의 부분에는 오믹전극을 형성하는 재료가 확산(일반적으로 열확산이다)하고 있기 때문에, 그 부분의 기판의 강도가 높아지고 있기 때문이다. 따라서, 이 구성에 따르면, 확산영역에 크랙이 이르기 어렵게 되어, 크랙에 기인하는 소자특성 열화를 억제할 수 있다.
② 예컨대, 실장 프로세스에 있어서, 소자의 대향 부분에 설치된 오믹전극이 파손되더라도, 그 부분 이외의 오믹전극으로 윈도우층 및 차광금속막 사이의 전기적 도통을 유지할 수 있기 때문에, 문헌 I의 반도체 수광소자가 뛰어난 특성을 열화시키는 경우가 없다. 따라서, 이 구성에 따르면, 크랙이나 결함에 기인하는 소자특성 열화를 억제할 수 있다.
또한, 본 발명의 실시에 있어서는, 예컨대, 기판을 인듐-인계 기판으로 할 수 있다.
일반적으로 인듐-인계 기판은, 광범위한 감광 파장을 실현할 수 있는 점에서 유용하지만, 재질적으로 약한 것이 알려지고 있다. 그 때문에, 인듐-인계 기판을 이용한 반도체 수광소자에서는, 크랙이나 결함 등이 발생하기 쉬어, 전술한 것과 같이 소자특성 열화가 현저하다. 그렇지만, 전술과 같이 오믹전극을 설치하면, 전술한 ① 및 ②와 같이 소자특성 열화를 억제할 수 있다.
또한, 본 발명의 실시에 있어서, 보다 적합하게는, 오믹전극 및 차광금속막사이를 전기적으로 접속하여 이루어지는 접속전극을 더 구비하는 것이 바람직하다.
오믹전극 및 차광금속막을 바로 접속하는 경우, 오믹전극 형성시의 스텝 커버리지 불량에 의해 그들 사이에 접속불량을 일으키는 경우가 있다. 그렇지만, 이와 같이, 접속전극을 통해 오믹전극 및 차광금속막을 접속하면, 접속불량이 생기기 어렵게 된다.
또한, 이 확산영역 상에 확산영역과 접촉한 제 1 주전극을 구비하고, 및, 전술한 접속전극은 제 1 주전극과 동일한 도전성 재료로 형성되어 있는 것이 바람직하다. 이들 접속전극 및 제 1 주전극을 동일한 재료로 형성하는 경우에는, 제 1 접속전극 및 제 1 주전극을 동일 프로세스로써 형성할 수 있다. 따라서, 특히 프로세스를 부가하는 일 없이, 접속전극을 제 1 주전극과 동시에 형성할 수 있다. 따라서, 제조시간을 단축할 수 있다.
또한, 본 발명의 실시에 있어서, 보다 적합하게는, 오믹전극이, 기판의 엣지 부근영역에 해당 기판의 외주부를 따라 설치되어 있는 것이 바람직하다.
이와 같이 하면, 기판의 외주부에서 발생하여 쉬운 크랙을 적어도 기판의 엣지 부근영역만으로 멈추어, 확산영역은 원래부터 그 이외의 영역에서도 크랙이 발생하기 어렵게 된다.
(실시예)
이하, 도면을 참조하여, 본 발명의 반도체 수광소자의 실시예에 관하여 설명한다. 이때, 이 설명에 사용되는 각 도면은, 이들 발명을 이해할 수 있는 정도로 각 구성성분의 형상, 크기 및 배치관계를 개략적으로 나타내고 있는 것에 불과하다. 또한, 각 도면에 있어서 동일한 구성성분에 관해서는, 동일한 번호를 부착하여 나타내고, 그 중복하는 설명을 생략하는 경우가 있다. 또한, 이하에 서술하는 사용장치, 사용재료 또는 수치조건 등은, 본 발명의 범위에 포함되는 일례에 지나지 않고, 본 발명은 이들에 한정되지 않는다. 또한, 도면에 있어서는 단면을 나타내는 해칭을 일부생략하여 나타내고 있다.
도 1은, 실시예의 반도체 수광소자(도시예는 플레이너형 포토다이오드를 나타낸다)를 개략적으로 나타낸 평면도이다. 단, 도 1에서는 반도체 수광소자를 그 수광면에 수직한 방향에 시점을 둔다. 또한, 설명의 편의상, 반도체 수광소자의 내부에 있는 요소의 일부를 점선으로 나타낸다. 또한, 도 2는, 도 1의 반도체 수광소자의 주요부 단면의 사시도이다.이때, 도 2에서는 수광면에 수직한 면 내의 단면을 나타내었지만, 차폐막 적층체의 상세한 구조에 관해서는 생략하여 나타낸다. 또한, 도 3은, 차폐막 적층체의 구조를 설명하기 위해, 도 1의 A-A선에 따른 단면의 절단 면을 확대하여 모식적으로 도시한 도면이다. 단, 도면을 알기 쉽게 하기 위해 도 3의 각 부분은 실제의 치수와 다르게 하고, 특히 기판면에 평행한 방향이 짧아지도록 나타내고 있다.
이하, 도 1, 도 2 및 도 3을 참조하여 실시예의 반도체 수광소자에 관하여 설명한다.
도 2에 나타낸 것과 같이, 반도체 수광소자(11)는, 제 1 도전형(n형)의 InP 기판(13)의 제 1 주표면(13a) 위에, 제 1 도전형의 각 층, 즉, n--InP의 버퍼층(15), n--InGaAs의 광흡수층(17) 및 n--InP의 윈도우층(19)의 적층체를 구비한다. 이 적층체는, 통상의 결정성장법에 의해 형성할 수 있다. 이 윈도우층(19)은, 그 일부영역에, 윈도우층(19)과 광흡수층(17)의 계면에 이르는 제 2 도전형의 확산영역으로서의 p+ 확산영역(21)을 갖고 있다. 이 p+ 확산영역(21)은, 윈도우(19)에 예컨대 아연(Zn) 또는 카드뮴(Gd)을 선택적으로 확산하여 형성된다.
이 p+ 확산영역(21)의 일부의 영역은, 빛을 입사시키기 위한 수광면(21a)으로 되어 있으며, 일반적으로 이 면에는 반사방지막(23)이 형성된다. 또한, p+ 확산영역(21)의 또 다른 일부의 영역은 비수광면(21b)로 되어 있으며, 이 비수광면(21b)에는 제 1 주전극으로서의 p형 전극(27)이, p+ 확산영역(21) 상에 p+ 확산영역(21)에 접촉하여 설치된다. 또한, 기판(13)의 제 2 주표면(13b)에는 n형 전극(29)이 설치된다.
도 2에 나타낸 것과 같이, p+ 확산영역(21)의 주위의 윈도우층(19)의 상측에는 차폐막 적층체(25)가 설치된다. 도 1에 나타낸 것과 같이, 본 실시예에서는, p+ 확산영역(21)의 수광면(21a)은 평면패턴으로 원형이며, 또한, 비수광면(21b)은 이 수광면(21a)에 동일면 내에서 인접하고 있으며, 초생달 형태의 평면패턴으로서 형성되어 있다.
도 3에는, 이 차폐막 적층체(25)의 절단면을 확대한 부분에 대해서, 모식적으로 나타내고 있다. 이 차폐막 적층체(25)는, 차광금속막(31)과 절연막(33)이 적층된 구조를 갖는다. 이 차광금속막(31)은, 차폐막 적층체(25)의 일 구성부분으로서 포함되고 있으며, 예컨데 도 3에 나타낸 것과 같이 절연막(33)에 상하의 양면을 덮어져 있다. 즉, 이 차광금속막(31)은 절연막(33)으로 샌드위치 형태로 사이에 끼워져 있다.
문헌 I에 기재되어 있는 것 같이, 이 차광금속막(31)이 전기적으로 부유하고 있으면, 소자의 용량이 증가하기 때문에, 소자의 응답속도를 저하시켜 버린다. 그렇지만, 오믹전극(35)을 설치하면, 이것을 억제할 수 있다.
또한, 이 차광금속막(31)은, 오믹전극(35)을 통해 윈도우층(19)과 전기적으로 접속된다. 이 절연막(33)으로서는, 예컨데 실리콘 질화막(SiN 막)을 이용할 수 있다.
특히, 도 3에 나타낸 구성예에서는, 접속전극(37)이, 오믹전극(35) 및 차광금속막(31) 사이를 전기적으로 접속하고 있다. 도 3에 나타낸 것과 같이, 샌드위치 형태의 절연막(33)을 형성한 후 오믹전극(35)을 형성하는 경우에는, 절연막(33) 및 차광금속막(31)이 계단형태로 적층하는 단차부분(33a)에서, 오믹전극(35)의 형성재료의 스텝 커버리지 불량이 발생하기 쉽다. 일반적으로, 단차부분(33a)에서 스텝 커버리지 불량에 의한 콘택의 불량이 발생하면, 차광금속막(31)이 전기적으로 부유하여 버린다. 그 때문에, 여기서는 오믹전극(35) 및 차광금속막(31)을 형성한 후, 비교적 스텝 커버리지 특성이 양호한 형성재료로 접속전극(37)을 형성한다. 이에 따라, 오믹전극(35) 및 차광금속막(31) 사이의 전기적 접속을 보다 확실한 것으로 할 수 있다. 이 오믹전극(35) 및 접속전극(37)의 막두께는, 예컨대 각각 500Å 및 5000Å 정도에 할 수 있다. 또한, 예컨대, 접속전극(37)을 금(Au)으로 형성하는 경우에는, 오믹전극은 금(Au) 및 아연(Zn)의 합금으로 형성하면 용이하게 오믹접촉을 실현할 수 있다. 이때, 차광금속막(31)은 예컨대 티타늄(Ti)으로 형성한다.
이때, 접속전극(37)을 p형 전극(27)과 동일한 도전성 재료로 형성하는 경우에는, 접속전극(37) 및 p형 전극(27)을 동일 프로세스로 형성할 수 있기 때문에 바람직하다. 예컨대, 이 접속전극(37) 및 p형 전극(27)을 금(Au)으로 형성할 수 있다.
도 1에 나타낸 것과 같이, 실시예의 반도체 수광소자(11)에서는, 오믹전극(35)이 기판(13)의 윈도우층에 접촉한 상태에서, 또한, p+ 확산영역(21)을 둘러싸도록 설치된다. 도 1에서는, 기판(13)의 상측의 영역에 있어서 수광면(21a) 및 비수광면(21b) 이외의 영역은, 차폐막 적층체(25)로 덮어져 있기 때문에, 이 영역에는 절연막(33)이 최상위 표면층으로서 노출하고 있다.
문헌 I에 기재된 것 같이, 오믹전극(35)은, p+ 확산영역(21)의 주위에 형성되는 공핍층의 폭 dw보다도, p+ 확산영역(21)으로부터 떨어진 위치에 설치하고 있는 것이 바람직하다. 이와 같이 하면, p+ 확산영역(21) 및 오믹전극(35) 사이에서 단락이 생기기 어렵게 된다(도 3 참조).
도 4는, 이상과 같은 구조를 갖는 복수의 반도체 수광소자(11)를 어레이 형태로 형성한 웨이퍼의 정면도이다. 도 4 중의 커트영역 ca에서 다이싱 커트를 행한다. 도 4의 웨이퍼(41)를 각 소자마다 분리하기 위한 소자분할 프로세스에 있어서는, 각 소자의 엣지 부근영역(39)에 크랙(40)이 발생하고 쉽다. 그렇지만, 전술한 것과 같이, 적어도 p+ 확산영역(21)을 둘러싸도록 오믹전극(35)을 설치하고 있기 때문에, 크랙이 넓어져 이 영역(21)에까지 이르는 것을 억제할 수 있다.
특히, 도 1에 나타낸 예에서는, 기판(13)의 엣지 근방영역(39)에 오믹전극(35)을 설치하고 있기 때문에, 기판의 외주부에서 발생하여 쉬운 크랙을 적어도 기판의 엣지 부근영역(39)만으로 멈출 수 있고, p+ 확산영역은 원래부터, 그 이외의 기판(13)의 영역(즉, 엣지 부근영역(39)의 내측의 영역)에도, 크랙이 발생하기 어렵게 된다. 단, 도 1에서는 도 3 등에 나타낸 접촉전극(37)을 생략하여 나타내고 있다.
또한, 일반적인 반도체 수광소자는, 그 실장 프로세스에 있어서 핀셋 등으로 취급된다. 앞서 서술한 것과 같이, 이때 반도체 수광소자의 일부가 파손되어 버리 는 경우가 있다. 이 반도체 수광소자가 예컨대 문헌 I에 기재된 것인 경우에는, 오믹전극이 파손되어, 소자용량을 증가시켜 버리는 경우가 있었다. 그렇지만, 본 실시예의 반도체 수광소자(11)에서는, 기판(13)의 일부가 파손되어 그 부분의 오믹전극(35)이 파손되더라도, 비파손 부분의 오믹전극(35)에 있어서 차광금속막(31)과의 전기적 접속을 유지할 수 있다.
또한, 예컨대 이 반도체 수광소자(11)의 실장 후에, 기판의 비뚤어짐 등에 의해 이러한 크랙이 생기더라도, 적어도 p+ 확산영역(21)에는 도달하기 어렵게 된다.
특히, 본 실시예에서는 인듐-인(InP) 기판을 사용하고 있다. 인듐-인 기판은, 재질적으로 약한 것이 알려지고 있으며, 크랙이나 결함이 발생하고 쉽다. 그렇지만, 전술한 것과 같이 구성하면, 크랙이나 결함의 발생 또는 확산을 억제할 수 있기 때문에 바람직하다.
도 5a 및 도 5b는, 플레이너형 포토다이오드의 구체적인 구조를 개략적으로 나타낸 평면도이다. 이때, 도 5에서는, 편의상, 접속전극의 하측의 오믹전극(35)이 나타나도록 도시하고 있다. 도 5a 및 도 5b의 플레이너형 포토다이오드 55a 및 55b에서는, 오믹전극(35)이, 기판(13)의 엣지 부근영역(39)에만 해당 기판(13)의 외주부를 따라 설치되어 있다. 단, 오믹전극(35)은, 접속전극(37)의 아래에 접촉하여 설치되어 있다.
도 5a의 플레이너형 포토다이오드(55a)에서는, 오믹전극(35)에 의한 전극패턴을 형성하는 곡선패턴에, 하나의 불연속 부분(57)을 설치하고 있다. 도 5a에 나 타낸 것과 같이, 이 불연속 부분(57)을 p형 전극(비수광면(21b)에 형성되어 있다)에 가장 가까운 위치에 설치하는 것이 바람직하다. 이 불연속 부분(57)의 상측에는 p형 전극을 외부에 접속하기 위한 본딩 와이어 등이 설치된다. 그 때문에, 혹시 본딩 와이어 등이 꺾이더라도, 접촉전극(37)과 단락하기 어렵게 된다.
또한, 도 5b의 플레이너형 포토다이오드(55b)에서는, 오믹전극(35)에 의한 전극패턴을 형성하는 폐곡선 패턴에, 두개의 불연속 부분 57a 및 57b를 설치하고 있다. 이 구성예에서도, 불연속 부분(57)을 p형 전극에 가장 가까운 위치에 설치하는 것이 바람직하다.
이때, 이상 설명한 실시예의 반도체 수광소자는, InP계의 화합물 반도체 수광소자 이외에 여러가지 것에 적용할 수 있다. 또한, 차광금속막을 몰리브덴(Mo)으로 형성하는 등, 전술한 이외의 재료를 이용하여 반도체 수광소자를 형성할 수 있다. 또한, 본 발명의 반도체 수광소자는, PIN 포토다이오드, 애벌란쉬 포토다이오드 또는 그 밖의 포토다이오드에 적용할 수 있다. 전형적으로는 플레이너형 포토다이오드에 이용하기 용이하지만, 단면 수광형의 것에도 이용할 수 있다.
전술한 설명으로부터 분명한 것과 같이, 본 발명의 반도체 수광소자에 따르면, 오믹전극이, 윈도우층에 접촉하고 또한 확산영역을 둘러싸도록 설치되기 있기 때문에, 문헌 I의 반도체 수광소자의 뛰어난 특성을 손상하는 일 없이, 크랙이 오믹전극의 내측에까지 이르는 것을 억제할 수 있다. 따라서, 확산영역에 크랙이 도달하기 어렵게 되어, 크랙에 기인하는 소자특성 열화를 억제할 수 있다. 또한, 기판에 결함이 발생하는 것에 의해, 예컨대 소자의 대향부분에 설치된 오믹전극이 파손되더라도, 소자특성이 열화되기 어렵게 된다.

Claims (5)

  1. 제 1 도전형의 기판의 제 1 주표면에, 제 1 도전형의 광흡수층 및 제 1 도전형의 윈도우층이 순차적으로 형성되어 있고, 상기 윈도우층의 일부영역에, 상기 윈도우층과 상기 광흡수층의 경계에 이르는 제 2 도전형의 확산영역을 구비하며, 해당 확산영역의 주위의 윈도우층의 상측에 차폐막 적층체를 구비하고, 상기 차폐막 적층체는, 차광금속막과 절연막을 적층하여 구성되어 있으며, 상기 차광금속막은, 상기 차폐막 적층체에 포함되고, 오믹전극을 통해 상기 윈도우층과 전기적으로 접속되어 있는 반도체 수광소자에 있어서,
    상기 오믹전극이, 상기 윈도우층에 접촉하며 상기 확산영역을 둘러싸도록 설치되어 있는 것을 특징으로 하는 반도체 수광소자.
  2. 제 1항에 있어서,
    상기 기판을 인듐-인계 기판으로 한 것을 특징으로 하는 반도체 수광소자.
  3. 제 1항에 있어서,
    상기 오믹전극 및 상기 차광금속막 사이를 전기적으로 접속하여 이루어진 접속전극을 더 구비한 것을 특징으로 하는 반도체 수광소자.
  4. 제 3항에 있어서,
    상기 확산영역 상에 이 확산영역에 접촉된 제 1 주전극을 구비하고,
    상기 접속전극 및 상기 제 1 주전극이 동일한 도전성 재료로 형성되어 있는 것을 특징으로 하는 반도체 수광소자.
  5. 제 1항에 있어서,
    상기 오믹전극이, 상기 기판의 엣지 부근영역에 해당 기판의 외주부를 따라 설치되어 있는 것을 특징으로 하는 반도체 수광소자.
KR1020000011745A 1999-08-26 2000-03-09 반도체 수광소자 KR100673567B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP23966199A JP4450454B2 (ja) 1999-08-26 1999-08-26 半導体受光素子
JP11-239661 1999-08-26

Publications (2)

Publication Number Publication Date
KR20010020654A KR20010020654A (ko) 2001-03-15
KR100673567B1 true KR100673567B1 (ko) 2007-01-24

Family

ID=17048030

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000011745A KR100673567B1 (ko) 1999-08-26 2000-03-09 반도체 수광소자

Country Status (4)

Country Link
US (1) US6303968B1 (ko)
EP (1) EP1079440A3 (ko)
JP (1) JP4450454B2 (ko)
KR (1) KR100673567B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112563346B (zh) * 2020-12-09 2022-09-09 武汉光谷信息光电子创新中心有限公司 一种电极结构

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6195580A (ja) * 1984-10-17 1986-05-14 Hitachi Ltd 受光素子およびこの受光素子を内臓した光電子装置
JPS622673A (ja) * 1985-06-28 1987-01-08 Mitsubishi Electric Corp 半導体受光装置
JPH0360159A (ja) * 1989-07-28 1991-03-15 Nec Corp 固体撮像素子
JPH03220782A (ja) * 1990-01-25 1991-09-27 Mitsubishi Electric Corp 半導体受光装置
US5034068A (en) * 1990-02-23 1991-07-23 Spectrolab, Inc. Photovoltaic cell having structurally supporting open conductive back electrode structure, and method of fabricating the cell
JPH04111478A (ja) * 1990-08-31 1992-04-13 Sumitomo Electric Ind Ltd 受光素子
JP2621767B2 (ja) * 1993-07-30 1997-06-18 日本電気株式会社 固体撮像素子
JP2658873B2 (ja) * 1994-05-30 1997-09-30 日本電気株式会社 光電変換素子
JP2968440B2 (ja) 1994-06-27 1999-10-25 沖電気工業株式会社 半導体受光素子
US5736756A (en) * 1994-09-29 1998-04-07 Sony Corporation Solid-state image sensing device with lght shielding film
US5866936A (en) * 1997-04-01 1999-02-02 Hewlett-Packard Company Mesa-structure avalanche photodiode having a buried epitaxial junction

Also Published As

Publication number Publication date
JP4450454B2 (ja) 2010-04-14
KR20010020654A (ko) 2001-03-15
US6303968B1 (en) 2001-10-16
JP2001068718A (ja) 2001-03-16
EP1079440A2 (en) 2001-02-28
EP1079440A3 (en) 2004-05-12

Similar Documents

Publication Publication Date Title
US6384459B1 (en) Semiconductor device and method for producing the same
JP2706113B2 (ja) 光電変換素子
CN111615752B (zh) 太阳能电池模块
KR101867855B1 (ko) 태양 전지
US8362354B2 (en) Photovoltaic apparatus and method of manufacturing the same
JPWO2010092693A1 (ja) 太陽電池モジュール
US8274127B2 (en) Photodiode array for image pickup device
KR0132008B1 (ko) 반도체장치 및 그 제조방법
US4846896A (en) Solar cell with integral reverse voltage protection diode
KR100673567B1 (ko) 반도체 수광소자
JP4109159B2 (ja) 半導体受光素子
KR102298447B1 (ko) 태양 전지 모듈
JP2952906B2 (ja) フォトダイオード
JPH1168144A (ja) 受光素子およびその製造方法
US9166086B2 (en) Method for manufacturing solar cell module provided with an edge space
JP3442493B2 (ja) 半導体受光素子およびその製造方法
JP3014006B2 (ja) 半導体装置
KR20170013160A (ko) 태양 전지
JP4355909B2 (ja) 半導体素子およびその製造方法
JP3304666B2 (ja) 太陽電池
JP3141368B2 (ja) 受光素子および光電子集積回路
KR102060708B1 (ko) 태양 전지
JP2883370B2 (ja) 光起電力装置
JPS5996783A (ja) 光電変換装置
JPH0554274B2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121227

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141230

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151230

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20161229

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20171228

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20181227

Year of fee payment: 13