JPH10308506A - 光電子集積回路の製造方法 - Google Patents
光電子集積回路の製造方法Info
- Publication number
- JPH10308506A JPH10308506A JP9304955A JP30495597A JPH10308506A JP H10308506 A JPH10308506 A JP H10308506A JP 9304955 A JP9304955 A JP 9304955A JP 30495597 A JP30495597 A JP 30495597A JP H10308506 A JPH10308506 A JP H10308506A
- Authority
- JP
- Japan
- Prior art keywords
- photodiode
- electrode
- hbt
- film
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 239000002184 metal Substances 0.000 claims abstract description 44
- 229910052751 metal Inorganic materials 0.000 claims abstract description 44
- 239000003990 capacitor Substances 0.000 claims abstract description 38
- 238000000034 method Methods 0.000 claims abstract description 37
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 229910001120 nichrome Inorganic materials 0.000 claims abstract description 5
- VNNRSPGTAMTISX-UHFFFAOYSA-N chromium nickel Chemical compound [Cr].[Ni] VNNRSPGTAMTISX-UHFFFAOYSA-N 0.000 claims abstract 2
- 230000005693 optoelectronics Effects 0.000 claims description 24
- 230000001681 protective effect Effects 0.000 claims description 8
- 238000000059 patterning Methods 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 4
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims description 2
- 230000002708 enhancing effect Effects 0.000 claims description 2
- 238000005530 etching Methods 0.000 claims 2
- 238000009413 insulation Methods 0.000 claims 2
- 239000010408 film Substances 0.000 description 89
- YEDUAINPPJYDJZ-UHFFFAOYSA-N 2-hydroxybenzothiazole Chemical compound C1=CC=C2SC(O)=NC2=C1 YEDUAINPPJYDJZ-UHFFFAOYSA-N 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 238000002834 transmittance Methods 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 125000005842 heteroatom Chemical group 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
- H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K39/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic radiation-sensitive element covered by group H10K30/00
- H10K39/30—Devices controlled by radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/547—Monocrystalline silicon PV cells
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
- Light Receiving Elements (AREA)
Abstract
(57)【要約】
【課題】 本発明は半絶縁基板上に光を電気的信号に変
換するフォトダイオードと、フォトダイオードから出力
された電気的信号を増幅させるＨＢＴと、キャパシタ及
び抵抗とを含む光電子集積回路の製造方法を提供する。 【解決手段】 半絶縁基板の所定部分にエミッタ、ベー
ス、コレクタを含むＨＢＴと、前記ＨＢＴから所定距離
の離隔した位置にＮ型金属と真性層及びＰ型金属を含む
フォトダイオードとが形成される。キャパシタの下部電
極はフォトダイオードから所定距離の離隔した部分の絶
縁基板上に形成される。ＳｉＮ膜は前記半絶縁基板の結
果物上に蒸着される。このＳｉＮ膜は、前記ＨＢＴ表
面、フォトダイオード表面、キャパシタの下部電極及
び、前記下部電極から所定間隔離れた半絶縁基板上部の
所定位置に存在するようにパターニングされる。続い
て、半絶縁基板上部の所定位置に存在するＳｉＮ膜上に
抵抗が形成される。
換するフォトダイオードと、フォトダイオードから出力
された電気的信号を増幅させるＨＢＴと、キャパシタ及
び抵抗とを含む光電子集積回路の製造方法を提供する。 【解決手段】 半絶縁基板の所定部分にエミッタ、ベー
ス、コレクタを含むＨＢＴと、前記ＨＢＴから所定距離
の離隔した位置にＮ型金属と真性層及びＰ型金属を含む
フォトダイオードとが形成される。キャパシタの下部電
極はフォトダイオードから所定距離の離隔した部分の絶
縁基板上に形成される。ＳｉＮ膜は前記半絶縁基板の結
果物上に蒸着される。このＳｉＮ膜は、前記ＨＢＴ表
面、フォトダイオード表面、キャパシタの下部電極及
び、前記下部電極から所定間隔離れた半絶縁基板上部の
所定位置に存在するようにパターニングされる。続い
て、半絶縁基板上部の所定位置に存在するＳｉＮ膜上に
抵抗が形成される。
Description
【０００１】
【発明の属する技術分野】本発明は光電子集積回路の製
造方法に関し、更に詳細にはには、半絶縁基板上に光を
電気信号に変換するフォトダイオードと、フォトダイオ
ードから出力された電気信号を増幅させる異種接合双極
性トランジスタ（以下、ＨＢＴ）と、受動素子である電
気信号をバイパス(by-pass) させるキャパシタ及び電気
信号を強化させる抵抗とを含む光電子集積回路の製造方
法に関する。
造方法に関し、更に詳細にはには、半絶縁基板上に光を
電気信号に変換するフォトダイオードと、フォトダイオ
ードから出力された電気信号を増幅させる異種接合双極
性トランジスタ（以下、ＨＢＴ）と、受動素子である電
気信号をバイパス(by-pass) させるキャパシタ及び電気
信号を強化させる抵抗とを含む光電子集積回路の製造方
法に関する。
【０００２】
【従来の技術】一般的に、高周波光通信システムで受光
部として用いられる光電子集積回路は、発光ダイオード
から出力された光を電気的信号に変換するフォトダイオ
ードと、フォトダイオードから出力された電気的信号を
増幅させるＨＢＴと、その外のキャパシタ、及び抵抗等
とが含まれる。
部として用いられる光電子集積回路は、発光ダイオード
から出力された光を電気的信号に変換するフォトダイオ
ードと、フォトダイオードから出力された電気的信号を
増幅させるＨＢＴと、その外のキャパシタ、及び抵抗等
とが含まれる。
【０００３】こういう従来の光電子集積回路の製造方法
を図７を参照して説明する。
を図７を参照して説明する。
【０００４】半絶縁基板１０１上に、エミッタ、ベー
ス、コレクタを含むＨＢＴ(h) と、Ｐ型電極、Ｎ型電極
を含むフォトダイオード(p) とが公知の製造技術により
適所に形成される。この時ＨＢＴ(h) とフォトダイオー
ド(p) 、は絶縁かつ分離される。続いて、フォトダイオ
ード(p) とＨＢＴ(h) とを保護するために、第１絶縁膜
１０２、例えばＳｉＯ2 又はＳｉＮ膜がフォトダイオー
ド(p) とＨＢＴ(h) とを覆うように、半絶縁基板１０１
表面に形成される。
ス、コレクタを含むＨＢＴ(h) と、Ｐ型電極、Ｎ型電極
を含むフォトダイオード(p) とが公知の製造技術により
適所に形成される。この時ＨＢＴ(h) とフォトダイオー
ド(p) 、は絶縁かつ分離される。続いて、フォトダイオ
ード(p) とＨＢＴ(h) とを保護するために、第１絶縁膜
１０２、例えばＳｉＯ2 又はＳｉＮ膜がフォトダイオー
ド(p) とＨＢＴ(h) とを覆うように、半絶縁基板１０１
表面に形成される。
【０００５】その後、パッド金属パターン１０３、１０
４は、ＨＢＴ(h) の両側の第１絶縁膜１０２の上部、フ
ォトダイオードの両側の第１絶縁膜１０２の上部に公知
のリフトオフ(lift off)方式により形成される。ここ
で、１０３はＨＢＴ(h) のパッド金属パターンであり、
１０４はフォトダイオード(p) のパッド金属パターンで
ある。この時、フォトダイオード(p) のパッド金属パタ
ーン１０４から所定部分の離隔した位置に、パッド金属
パターン１０３及び１０４の形成と同時、にキャパシタ
の下部電極１０５が形成される。
４は、ＨＢＴ(h) の両側の第１絶縁膜１０２の上部、フ
ォトダイオードの両側の第１絶縁膜１０２の上部に公知
のリフトオフ(lift off)方式により形成される。ここ
で、１０３はＨＢＴ(h) のパッド金属パターンであり、
１０４はフォトダイオード(p) のパッド金属パターンで
ある。この時、フォトダイオード(p) のパッド金属パタ
ーン１０４から所定部分の離隔した位置に、パッド金属
パターン１０３及び１０４の形成と同時、にキャパシタ
の下部電極１０５が形成される。
【０００６】半絶縁基板１０１の構造物の表面にキャパ
シタの誘電体用の第２絶縁膜１０６、例えばＳｉＮ膜が
形成され、下部電極１０５の表面のみに被覆されるよう
にエッチングされる。その後、キャパシタの下部電極１
０５の上部に、公知の方法で上部電極１０７が形成さ
れ、キャパシタが形成される。続いて、キャパシタの右
側にニクロム(NiCr)のような金属膜で抵抗１０８が形成
される。この時、キャパシタの左側にはフォトダイオー
ド(p) が形成される。
シタの誘電体用の第２絶縁膜１０６、例えばＳｉＮ膜が
形成され、下部電極１０５の表面のみに被覆されるよう
にエッチングされる。その後、キャパシタの下部電極１
０５の上部に、公知の方法で上部電極１０７が形成さ
れ、キャパシタが形成される。続いて、キャパシタの右
側にニクロム(NiCr)のような金属膜で抵抗１０８が形成
される。この時、キャパシタの左側にはフォトダイオー
ド(p) が形成される。
【０００７】それから、第１絶縁膜１０２はＨＢＴ(h)
のエミッタ電極部分とフォトダイオード(p) の電極部分
らとが露出されるように所定部分エッチングされる。金
属配線１０９は露出されたＨＢＴ(h) のエミッタ電極と
パッド金属パターン１０３とを連結し、金属配線１１０
は露出されたフォトダイオード(p) の電極と金属パター
ン１０４とを形成する。
のエミッタ電極部分とフォトダイオード(p) の電極部分
らとが露出されるように所定部分エッチングされる。金
属配線１０９は露出されたＨＢＴ(h) のエミッタ電極と
パッド金属パターン１０３とを連結し、金属配線１１０
は露出されたフォトダイオード(p) の電極と金属パター
ン１０４とを形成する。
【０００８】その後、場合により、入射光の反射率を減
少させるために、フォトダイオードの受光部、即ちフォ
トダイオード上部に存在する第１絶縁膜１０２が除去さ
れ、その部分に一定の厚さの非反射膜用の第３絶縁膜１
１２、例えばＳｉＮ膜が形成される。
少させるために、フォトダイオードの受光部、即ちフォ
トダイオード上部に存在する第１絶縁膜１０２が除去さ
れ、その部分に一定の厚さの非反射膜用の第３絶縁膜１
１２、例えばＳｉＮ膜が形成される。
【０００９】しかし、前記のような従来の光電子集積回
路の製造技術は次のような問題点がある。
路の製造技術は次のような問題点がある。
【００１０】先ず、フォトダイオード(p) とＨＢＴ(h)
とを完成した後、保護膜用の第１絶縁膜１０２の形成段
階、キャパシタの誘電体用の第２絶縁膜１０６の形成段
階及び、フォトダイオード(p) の非反射用の第３絶縁膜
１１２の形成段階が進行される。しかし、前記の絶縁膜
は全てが類似した物質からなるが、それぞれ違う工程で
形成されることで、工程段階を増加させる。のみなら
ず、前記の絶縁膜らを適所に配置させるためには３回の
パターニング工程が必要である。こういうことで、光電
子集積回路を形成するための工程時間が長くなり、製造
費用が増加する。
とを完成した後、保護膜用の第１絶縁膜１０２の形成段
階、キャパシタの誘電体用の第２絶縁膜１０６の形成段
階及び、フォトダイオード(p) の非反射用の第３絶縁膜
１１２の形成段階が進行される。しかし、前記の絶縁膜
は全てが類似した物質からなるが、それぞれ違う工程で
形成されることで、工程段階を増加させる。のみなら
ず、前記の絶縁膜らを適所に配置させるためには３回の
パターニング工程が必要である。こういうことで、光電
子集積回路を形成するための工程時間が長くなり、製造
費用が増加する。
【００１１】
【発明が解決しようとする課題】本発明の目的は、前記
の従来の問題点を解決するためになされたもので、製造
工程を単純化できる光電子集積回路の製造方法を提供す
ることにある。
の従来の問題点を解決するためになされたもので、製造
工程を単純化できる光電子集積回路の製造方法を提供す
ることにある。
【００１２】
【課題を解決するための手段】上記課題を解決するた
め、本発明は、半絶縁基板上に光を電気信号に変換する
フォトダイオードと、フォトダイオードから出力された
電気信号を増幅させるＨＢＴと、前記電気的信号をバイ
パス(by-pass) させるキャパシタと、電気信号を強化さ
せる抵抗とを含む光電子集積回路の製造方法であって、
半絶縁基板を提供する段階、半絶縁基板の所定部分にＨ
ＢＴと、ＨＢＴから所定距離を離隔した位置にフォトダ
イオードとを形成する段階、フォトダイオードから所定
距離を離隔した部分にキャパシタの下部電極を形成する
段階、半絶縁基板の結果物上に絶縁膜を蒸着する段階、
ＨＢＴ表面、フォトダイオード表面、キャパシタの下部
電極表面、及び下部電極から離隔した半絶縁基板上の所
定部分に絶縁膜が存在するように絶縁膜をパターニング
する段階及び、下部電極から離隔した半絶縁基板上の所
定部分に存在する絶縁膜上に抵抗を形成する段階とを含
むことを特徴とする。
め、本発明は、半絶縁基板上に光を電気信号に変換する
フォトダイオードと、フォトダイオードから出力された
電気信号を増幅させるＨＢＴと、前記電気的信号をバイ
パス(by-pass) させるキャパシタと、電気信号を強化さ
せる抵抗とを含む光電子集積回路の製造方法であって、
半絶縁基板を提供する段階、半絶縁基板の所定部分にＨ
ＢＴと、ＨＢＴから所定距離を離隔した位置にフォトダ
イオードとを形成する段階、フォトダイオードから所定
距離を離隔した部分にキャパシタの下部電極を形成する
段階、半絶縁基板の結果物上に絶縁膜を蒸着する段階、
ＨＢＴ表面、フォトダイオード表面、キャパシタの下部
電極表面、及び下部電極から離隔した半絶縁基板上の所
定部分に絶縁膜が存在するように絶縁膜をパターニング
する段階及び、下部電極から離隔した半絶縁基板上の所
定部分に存在する絶縁膜上に抵抗を形成する段階とを含
むことを特徴とする。
【００１３】この時、絶縁膜としてはＳｉＮ膜が用いら
れる。ここで、ＨＢＴ表面及びフォトダイオードの側部
に形成された絶縁膜は、ＨＢＴ及びフォトダイオードの
保護膜である。又、フォトダイオードの上部に形成され
た絶縁膜は、フォトダイオードの非反射膜である。前記
下部電極と上部電極との間に形成された絶縁膜は、キャ
パシタの誘電体膜である。ここで、絶縁膜の厚さは、フ
ォトダイオードの非反射膜の厚さにより決定される。
れる。ここで、ＨＢＴ表面及びフォトダイオードの側部
に形成された絶縁膜は、ＨＢＴ及びフォトダイオードの
保護膜である。又、フォトダイオードの上部に形成され
た絶縁膜は、フォトダイオードの非反射膜である。前記
下部電極と上部電極との間に形成された絶縁膜は、キャ
パシタの誘電体膜である。ここで、絶縁膜の厚さは、フ
ォトダイオードの非反射膜の厚さにより決定される。
【００１４】
【発明の実施の形態】本実施例では、ＨＢＴ及びフォト
ダイオードの保護膜と、キャパシタの誘電体膜、フォト
ダイオードの非反射膜とが一つの工程で形成され、工程
段階が減少される。更に、前記ＨＢＴ及びフォトダイオ
ードの保護膜と、キャパシタの誘電体膜、フォトダイオ
ードの非反射膜には、誘電特性及び外部物質からの抵抗
特性が優れたＳｉＮ膜が用いられる。
ダイオードの保護膜と、キャパシタの誘電体膜、フォト
ダイオードの非反射膜とが一つの工程で形成され、工程
段階が減少される。更に、前記ＨＢＴ及びフォトダイオ
ードの保護膜と、キャパシタの誘電体膜、フォトダイオ
ードの非反射膜には、誘電特性及び外部物質からの抵抗
特性が優れたＳｉＮ膜が用いられる。
【００１５】図１のＡ部分を参照してより具体的に説明
すれば、Ｎ+ 型サブコレクタ層２、Ｎ型コレクタ層３、
ベース層４及びエミッタ層５が半絶縁基板１上に順次に
成長される。この時、成長方式にはＭＯＣＶＤ(metal o
rganic chemical vapor deposition) 又は電子ビーム蒸
着(evaporation) 方式が用いられる。又、Ｎ+ 型サブコ
レクタ層２、Ｎ型コレクタ層３、ベース層４及びエミッ
タ層５は、III −Ｖ族、II−IV族又は二重異種接合(dou
ble hetero junction)を有する化合物層である。前記
で、化合物層２、３、４らはＨＢＴを構成する層として
説明したが、ここで、Ｎ+ 型サブコレクタ層２はフォト
ダイオードのＮ型の接触層である。又、Ｎ型コレクタ層
３はフォトダイオードで吸収層、ベース層４はＰ型の接
触層である。この時、ベース層４はＰ+-ＩｎＧａＡｓが
用いられることが望ましい。
すれば、Ｎ+ 型サブコレクタ層２、Ｎ型コレクタ層３、
ベース層４及びエミッタ層５が半絶縁基板１上に順次に
成長される。この時、成長方式にはＭＯＣＶＤ(metal o
rganic chemical vapor deposition) 又は電子ビーム蒸
着(evaporation) 方式が用いられる。又、Ｎ+ 型サブコ
レクタ層２、Ｎ型コレクタ層３、ベース層４及びエミッ
タ層５は、III −Ｖ族、II−IV族又は二重異種接合(dou
ble hetero junction)を有する化合物層である。前記
で、化合物層２、３、４らはＨＢＴを構成する層として
説明したが、ここで、Ｎ+ 型サブコレクタ層２はフォト
ダイオードのＮ型の接触層である。又、Ｎ型コレクタ層
３はフォトダイオードで吸収層、ベース層４はＰ型の接
触層である。この時、ベース層４はＰ+-ＩｎＧａＡｓが
用いられることが望ましい。
【００１６】その後、エミッタ電極６は、ＨＢＴ領域Ａ
のエミッタ層５上の所定部分に公知のリフトオフ工程で
形成される。それから、エミッタ電極６をマスクとして
用いてエミッタ層５がパターニングされ、ベース層４が
露出される。その次にベース電極７はＨＢＴ領域Ａのパ
ターニングされたエミッタ層５の縁にリフトオフ方式に
より形成される。これと同時に、フォトダイオードのＰ
型電極８もフォトダイオード領域Ｂ部分のベース層４上
に形成される。ベース電極７とＰ型電極８とは図には詳
しく示されていないが、平面上で見れば環形態として形
成される。従って、断面上で見る時は所定間隔を離隔し
た一対のパターンとして示される。
のエミッタ層５上の所定部分に公知のリフトオフ工程で
形成される。それから、エミッタ電極６をマスクとして
用いてエミッタ層５がパターニングされ、ベース層４が
露出される。その次にベース電極７はＨＢＴ領域Ａのパ
ターニングされたエミッタ層５の縁にリフトオフ方式に
より形成される。これと同時に、フォトダイオードのＰ
型電極８もフォトダイオード領域Ｂ部分のベース層４上
に形成される。ベース電極７とＰ型電極８とは図には詳
しく示されていないが、平面上で見れば環形態として形
成される。従って、断面上で見る時は所定間隔を離隔し
た一対のパターンとして示される。
【００１７】図３のＢ部分を参照すれば、ＨＢＴ領域Ａ
中のエミッタ／ベースの予定領域Ａ１及び、フォトダイ
オード領域ＢのＰ型電極領域Ｂ１を含むように、第１レ
ジストパターン（図示しない）が公知のフォトリソグラ
フィー法により形成される。
中のエミッタ／ベースの予定領域Ａ１及び、フォトダイ
オード領域ＢのＰ型電極領域Ｂ１を含むように、第１レ
ジストパターン（図示しない）が公知のフォトリソグラ
フィー法により形成される。
【００１８】続いて、第１レジストパターン（図示しな
い）を用い、露出されたベース層４とＮ型コレクタ層３
とがパターニングされ、ＨＢＴ構造物２０とフォトダイ
オード構造物３０とが形成される。それから、ＨＢＴの
コレクタ電極９はＨＢＴ構造物２０の両側のＮ+ 型サブ
コレクタ層２上にリフトオフ工程により形成される。同
時に、フォトダイオードのＮ型電極１０も同様にフォト
ダイオード構造物３０の両側にリフトオフ方式により形
成される。
い）を用い、露出されたベース層４とＮ型コレクタ層３
とがパターニングされ、ＨＢＴ構造物２０とフォトダイ
オード構造物３０とが形成される。それから、ＨＢＴの
コレクタ電極９はＨＢＴ構造物２０の両側のＮ+ 型サブ
コレクタ層２上にリフトオフ工程により形成される。同
時に、フォトダイオードのＮ型電極１０も同様にフォト
ダイオード構造物３０の両側にリフトオフ方式により形
成される。
【００１９】続いて、ＨＢＴ構造物２０とそれの両側の
コレクタ電極９、フォトダイオード構造物３０とそれの
両側のＮ型電極１０を含むように、フォトリソグラフィ
ー工程により第２レジストパターン（図示しない）が形
成される。この第２レジストパターンの形態のとおりに
露出されたＮ+ 型サブコレクタ層２がエッチングされ、
ＨＢＴ２０−１とフォトダイオード３０−１とが形成さ
れる。更に、前記のエッチング工程によりＨＢＴ２０−
１とフォトダイオード３０−１が電気的に分離される。
コレクタ電極９、フォトダイオード構造物３０とそれの
両側のＮ型電極１０を含むように、フォトリソグラフィ
ー工程により第２レジストパターン（図示しない）が形
成される。この第２レジストパターンの形態のとおりに
露出されたＮ+ 型サブコレクタ層２がエッチングされ、
ＨＢＴ２０−１とフォトダイオード３０−１とが形成さ
れる。更に、前記のエッチング工程によりＨＢＴ２０−
１とフォトダイオード３０−１が電気的に分離される。
【００２０】次に、図３のＣの部分に示されるように、
集積回路を構成するキャパシタの下部電極１１は半絶縁
基板１上のキャパシタの予じめ決められた領域Ｃ、例え
ばフォトダイオード３０−１の右側にリフトオフ方式に
より形成される。続いて、絶縁膜、例えばＳｉＮ膜１２
が基板１の構造物の表面に形成されるる。ここで、キャ
パシタ予定領域Ｃはフォトダイオード３０−１の右側に
位置する。
集積回路を構成するキャパシタの下部電極１１は半絶縁
基板１上のキャパシタの予じめ決められた領域Ｃ、例え
ばフォトダイオード３０−１の右側にリフトオフ方式に
より形成される。続いて、絶縁膜、例えばＳｉＮ膜１２
が基板１の構造物の表面に形成されるる。ここで、キャ
パシタ予定領域Ｃはフォトダイオード３０−１の右側に
位置する。
【００２１】その後、ＳｉＮ膜１２はＨＢＴ２０−１の
表面と、フォトダイオード３０−１の表面、キャパシタ
の下部電極１１の表面及び抵抗予定領域Ｄに存在するよ
うにパターニングされる。ここで、ＨＢＴ２０−１表面
に覆われているＳｉＮ膜１２−１はＨＢＴの保護膜の役
割をする。フォトダイオード３０−１の側壁部分に覆わ
れているＳｉＮ膜１２−２は、フォトダイオードの保護
膜の役割をし、フォトダイオード３０−１の上部に覆わ
れているＳｉＮ膜１２−３は、フォトダイオードの非反
射防止膜の役割をする。又、キャパシタ領域Ｃで下部電
極１１表面に覆われているＳｉＮ膜１２−４は、キャパ
シタの誘電体膜の役割をする。抵抗予定領域Ｄに形成さ
れるＳｉＮ膜１２−５は、以後に形成される金属パータ
ンと共に抵抗をなす。この時、絶縁膜としてＳｉＮ膜１
２を用いることは、ＳｉＮ膜が外部からの不純物の浸透
防止能力が非常に優れ、非反射特性も優れ、誘電率特性
もやはりよいからである。
表面と、フォトダイオード３０−１の表面、キャパシタ
の下部電極１１の表面及び抵抗予定領域Ｄに存在するよ
うにパターニングされる。ここで、ＨＢＴ２０−１表面
に覆われているＳｉＮ膜１２−１はＨＢＴの保護膜の役
割をする。フォトダイオード３０−１の側壁部分に覆わ
れているＳｉＮ膜１２−２は、フォトダイオードの保護
膜の役割をし、フォトダイオード３０−１の上部に覆わ
れているＳｉＮ膜１２−３は、フォトダイオードの非反
射防止膜の役割をする。又、キャパシタ領域Ｃで下部電
極１１表面に覆われているＳｉＮ膜１２−４は、キャパ
シタの誘電体膜の役割をする。抵抗予定領域Ｄに形成さ
れるＳｉＮ膜１２−５は、以後に形成される金属パータ
ンと共に抵抗をなす。この時、絶縁膜としてＳｉＮ膜１
２を用いることは、ＳｉＮ膜が外部からの不純物の浸透
防止能力が非常に優れ、非反射特性も優れ、誘電率特性
もやはりよいからである。
【００２２】抵抗予定領域Ｄに形成されたＳｉＮ膜１２
−５上部には、ＮｉＣｒのような金属パータン１３が形
成され抵抗５０が形成される。
−５上部には、ＮｉＣｒのような金属パータン１３が形
成され抵抗５０が形成される。
【００２３】従って、１回のＳｉＮ膜１２の蒸着及びパ
ターニングで保護膜、非反射膜、キャパシタの誘電体膜
及び抵抗内の絶縁膜を同時に形成するようになる。
ターニングで保護膜、非反射膜、キャパシタの誘電体膜
及び抵抗内の絶縁膜を同時に形成するようになる。
【００２４】この時、前記ＳｉＮ膜１２の厚さは、フォ
トダイオードの非反射膜の厚さにより決定される。又、
このＳｉＮ膜１２はキャパシタの誘電体膜として用いら
れるので、このＳｉＮ膜を考慮してキャパシタの電極の
大きさが決定される。
トダイオードの非反射膜の厚さにより決定される。又、
このＳｉＮ膜１２はキャパシタの誘電体膜として用いら
れるので、このＳｉＮ膜を考慮してキャパシタの電極の
大きさが決定される。
【００２５】次の表は、ＳｉＮ膜１２の厚さによる、光
の波長λに対する透過率Ｔと反射率Ｒとを示した表であ
る。
の波長λに対する透過率Ｔと反射率Ｒとを示した表であ
る。
【００２６】
【表１】
【００２７】より詳しくは、前記の表は、フォトダイオ
ードに入射される入射光の入射方向が垂直である時、非
反射膜として用いられるＳｉＮ膜１２−３の厚さ及び光
の波長による入射光の最少反射率及び透過率を示したも
のである。
ードに入射される入射光の入射方向が垂直である時、非
反射膜として用いられるＳｉＮ膜１２−３の厚さ及び光
の波長による入射光の最少反射率及び透過率を示したも
のである。
【００２８】即ち、表に示されたように、入射光の波長
が１. ３１μm で、ＳｉＮ膜１２の厚さが１, ７００Å
である時、透過率Ｔが最大で反射率Ｒが最小になる。
又、入射光の波長が１. ５５μｍで、ＳｉＮ膜１２の厚
さが２ ,０００Åである時、透過率Ｔが最大で反射率Ｒ
が最小になる。従って、本実施例による光電子集積回路
が長波長（λ＝１. ５５μｍ）の受信機に用いられる場
合は、ＳｉＮ膜１２の厚さを約２０００Åにしたほうが
望ましい。この厚さは一般的なキャパシタの誘電体膜の
厚さであり、同時に外部の湿気及び埃などからＨＢＴの
表面を保護する保護膜の厚さとしても充分である。
が１. ３１μm で、ＳｉＮ膜１２の厚さが１, ７００Å
である時、透過率Ｔが最大で反射率Ｒが最小になる。
又、入射光の波長が１. ５５μｍで、ＳｉＮ膜１２の厚
さが２ ,０００Åである時、透過率Ｔが最大で反射率Ｒ
が最小になる。従って、本実施例による光電子集積回路
が長波長（λ＝１. ５５μｍ）の受信機に用いられる場
合は、ＳｉＮ膜１２の厚さを約２０００Åにしたほうが
望ましい。この厚さは一般的なキャパシタの誘電体膜の
厚さであり、同時に外部の湿気及び埃などからＨＢＴの
表面を保護する保護膜の厚さとしても充分である。
【００２９】その後、図４Ｄに示されるように、ＳｉＮ
膜１２はＨＢＴ２０−１のエミッタ電極６と、フォトダ
イオード３０−１のＰ型電極８、Ｎ型電極１０の中、い
ずれか一つが露出されるようにパターニングされ、コン
タクトウィンドーＷが形成される。
膜１２はＨＢＴ２０−１のエミッタ電極６と、フォトダ
イオード３０−１のＰ型電極８、Ｎ型電極１０の中、い
ずれか一つが露出されるようにパターニングされ、コン
タクトウィンドーＷが形成される。
【００３０】続いて、ＨＢＴ２０−１とフォトダイオー
ド３０−１との両側に、リフトオフ方式によりパット金
属パターン１４−１、１４−２が形成される。ここで、
図面符号１４−１はＨＢＴ２０−１のパット金属パター
ンを示し、１４−２はフォトダイオード３０−１のパッ
ト金属パターンを示す。又、上部電極１４−３はパット
金属パターン１４−１、１４−２を形成する工程と同時
に、キャパシタ領域で誘電体膜として用いられるＳｉＮ
膜１２−４上部にリフトオフ方式により形成される。
ド３０−１との両側に、リフトオフ方式によりパット金
属パターン１４−１、１４−２が形成される。ここで、
図面符号１４−１はＨＢＴ２０−１のパット金属パター
ンを示し、１４−２はフォトダイオード３０−１のパッ
ト金属パターンを示す。又、上部電極１４−３はパット
金属パターン１４−１、１４−２を形成する工程と同時
に、キャパシタ領域で誘電体膜として用いられるＳｉＮ
膜１２−４上部にリフトオフ方式により形成される。
【００３１】図５を参照して、風橋形態の金属配線を形
成するため、第３レジストは基板結果物上に流布され
る。この第３レジストは、コンタクトウィンドーＷによ
り露出されたＨＢＴと、フォトダイオードの電極部分
と、パット金属パターン１４−１、１４−２とが露出さ
れるように所定部分除去される。これをポスト(POST)工
程という。同時にＨＢＴのパット金属膜１４−１と、フ
ォトダイオード３０−１のパット金属膜１４−２との間
の空間、フォトダイオード３０−１の上部、キャパシタ
領域Ｃ及び抵抗領域Ｄには第３レジストが形成されない
ようにする。それから、第３レジスト表面と露出された
ＨＢＴ２０−１とフォトダイオード３０−１表面とに電
流路用の薄膜の金線（図示しない）が鍍金される。その
後、第４レジストがコーティングされる。この第４レジ
ストも、コンタクトウィンドーＷにより露出されたＨＢ
Ｔと、フォトダイオードの電極部分と、パット金属層１
４−１、１４−２とが露出されるように所定部分が除去
され、金属配線形成用のレジスト１５が形成される。
成するため、第３レジストは基板結果物上に流布され
る。この第３レジストは、コンタクトウィンドーＷによ
り露出されたＨＢＴと、フォトダイオードの電極部分
と、パット金属パターン１４−１、１４−２とが露出さ
れるように所定部分除去される。これをポスト(POST)工
程という。同時にＨＢＴのパット金属膜１４−１と、フ
ォトダイオード３０−１のパット金属膜１４−２との間
の空間、フォトダイオード３０−１の上部、キャパシタ
領域Ｃ及び抵抗領域Ｄには第３レジストが形成されない
ようにする。それから、第３レジスト表面と露出された
ＨＢＴ２０−１とフォトダイオード３０−１表面とに電
流路用の薄膜の金線（図示しない）が鍍金される。その
後、第４レジストがコーティングされる。この第４レジ
ストも、コンタクトウィンドーＷにより露出されたＨＢ
Ｔと、フォトダイオードの電極部分と、パット金属層１
４−１、１４−２とが露出されるように所定部分が除去
され、金属配線形成用のレジスト１５が形成される。
【００３２】続いて、金属配線１６は金属配線形成用の
レジスト１５表面及び露出された金属膜部分上に鍍金方
式により形成される。この時、鍍金される金属としては
金(Au)が用いれる。また、前記キャパシタ４０上部に
も、前記金属配線１６と同一の工程で金属配線１６−１
が形成される。
レジスト１５表面及び露出された金属膜部分上に鍍金方
式により形成される。この時、鍍金される金属としては
金(Au)が用いれる。また、前記キャパシタ４０上部に
も、前記金属配線１６と同一の工程で金属配線１６−１
が形成される。
【００３３】次に、図６に示されるように、第３及び第
４レジスト１５及び薄膜の金線が選択的に除去され、金
属配線１６とＨＢＴ２０−１との間に所定の空間が形成
される。この時、ＨＢＴ２０−１の金属配線１６は厚さ
が増大するほど、光電子集積回路素子の熱的特性が改善
される。本実施例での金属配線１６の厚さは、約２〜３
μm が望ましい。以上により、金属配線が形成された光
電子集積回路が完成される。
４レジスト１５及び薄膜の金線が選択的に除去され、金
属配線１６とＨＢＴ２０−１との間に所定の空間が形成
される。この時、ＨＢＴ２０−１の金属配線１６は厚さ
が増大するほど、光電子集積回路素子の熱的特性が改善
される。本実施例での金属配線１６の厚さは、約２〜３
μm が望ましい。以上により、金属配線が形成された光
電子集積回路が完成される。
【００３４】このように、被覆特性及び誘電特性が優れ
たＳｉＮ膜１２の蒸着により、多くの絶縁膜形成工程が
排除される。あわせて、絶縁膜を適所に配置させるため
のパターニング工程も減少され、製造工程が単純にな
る。
たＳｉＮ膜１２の蒸着により、多くの絶縁膜形成工程が
排除される。あわせて、絶縁膜を適所に配置させるため
のパターニング工程も減少され、製造工程が単純にな
る。
【００３５】本発明は前記の実施例のみに限らない。例
えば、本実施例ではパット金属パターン１４−１、１４
−２と各電極６、８、１０とを連結する金属配線１６を
風橋方式で形成したが、それ以外のフォトリソグラフィ
ー方式によっても形成できる。
えば、本実施例ではパット金属パターン１４−１、１４
−２と各電極６、８、１０とを連結する金属配線１６を
風橋方式で形成したが、それ以外のフォトリソグラフィ
ー方式によっても形成できる。
【００３６】
【発明の効果】本発明の実施例による光電子集積回路の
製造方法によると、１回のＳｉＮ膜の蒸着及びパターニ
ングで、ＨＢＴ及びフォトダイオードの保護膜、フォト
ダイオードの非反射膜、キャパシタの誘電体膜が同時に
形成される。従って、多くの絶縁膜形成工程が減少され
る。又、絶縁膜を適所に配置させるためのパターニング
工程も減少される。従って、光電子集積回路の製造工程
が単純化される。
製造方法によると、１回のＳｉＮ膜の蒸着及びパターニ
ングで、ＨＢＴ及びフォトダイオードの保護膜、フォト
ダイオードの非反射膜、キャパシタの誘電体膜が同時に
形成される。従って、多くの絶縁膜形成工程が減少され
る。又、絶縁膜を適所に配置させるためのパターニング
工程も減少される。従って、光電子集積回路の製造工程
が単純化される。
【図１】本発明の実施例による光電子集積回路の製造工
程図である。
程図である。
【図２】本発明の実施例による光電子集積回路の製造工
程図である。
程図である。
【図３】本発明の実施例による光電子集積回路の製造工
程図である。
程図である。
【図４】本発明の実施例による光電子集積回路の製造工
程図である。
程図である。
【図５】本発明の実施例による光電子集積回路の製造工
程図である。
程図である。
【図６】本発明の実施例による光電子集積回路の製造工
程図である。
程図である。
【図７】従来の技術により形成された光電子集積回路の
断面図である。
断面図である。
１、１０１ 半絶縁基板 ２ Ｎ+ 型サブコレクタ層 ３ Ｎ型コレクタ層 ４ ベース層 ５ エミッタ層 ６ エミッタ電極 ７ ベース電極 ８ フォトダイオードのＰ型電極 ９ ＨＢＴのコレクタ電極 １０ フォトダイオードのＮ型電極 １１、１０５ キャパシタの下部電極 １２−１、１２−２、１２−３、１２−４、１２−５
ＳｉＮ膜 １４−１、１４−２ パット金属パターン １５ 金属配線形成用レジスト １６、１６−１、１０９、１１０ 金属配線 ２０ ＨＢＴの構造物 ２０−１ ＨＢＴ ３０ フォトダイオードの構造物 ３０−１ フォトダイオード １０２ 第１絶縁膜 １０３、１０４ 金属パターン １０６ 第２絶縁膜 １０７ 上部電極 １０８ 抵抗 １１２ 第３絶縁膜
ＳｉＮ膜 １４−１、１４−２ パット金属パターン １５ 金属配線形成用レジスト １６、１６−１、１０９、１１０ 金属配線 ２０ ＨＢＴの構造物 ２０−１ ＨＢＴ ３０ フォトダイオードの構造物 ３０−１ フォトダイオード １０２ 第１絶縁膜 １０３、１０４ 金属パターン １０６ 第２絶縁膜 １０７ 上部電極 １０８ 抵抗 １１２ 第３絶縁膜
Claims (13)
- 【請求項１】 半絶縁基板上に光を電気的信号に変換す
るフォトダイオードと、フォトダイオードから出力され
た電気信号を増幅させるＨＢＴと、前記電気信号をバイ
パス(by-pass) させるキャパシタと、前記電気信号を強
化させる抵抗とを含む光電子集積回路の製造方法であっ
て、 半絶縁基板を提供する段階、前記半絶縁基板の所定部分
にＨＢＴと、前記ＨＢＴから所定距離を離隔した位置に
フォトダイオードを形成する段階、 前記フォトダイオードから所定距離を離隔した部分にキ
ャパシタの下部電極を形成する段階、 前記半絶縁基板の結果物上に絶縁膜を蒸着する段階、前
記ＨＢＴ表面、フォトダイオード表面、キャパシタの下
部電極表面及び、前記下部電極から離隔した半絶縁基板
上の所定部分に前記絶縁膜が存在するように前記絶縁膜
をパターニングする段階及び前記下部電極から離隔した
半絶縁基板上の所定部分に存在する前記絶縁膜上に抵抗
を形成する段階とを含むことを特徴とする光電子集積回
路の製造方法。 - 【請求項２】 前記絶縁膜はＳｉＮ膜であることを特徴
とする請求項１記載の光電子集積回路の製造方法。 - 【請求項３】 前記ＳｉＮ膜の厚さは、フォトダイオー
ドの光波長が１．３１μｍである時に約１，７００Åで
あることを特徴とする請求項２記載の光電子集積回路の
製造方法。 - 【請求項４】 前記ＳｉＮ膜の厚さは、フォトダイオー
ドの光波長が１．５５μｍである時に約２，０００Åで
あることを特徴とする請求項２記載の光電子集積回路の
製造方法。 - 【請求項５】 前記ＨＢＴとフォトダイオードとを形成
する段階は、前記半絶縁基板上にＮ+ 型サブコレクタ
層、Ｎ型コレクタ層、Ｐ型ベース層及びＮ型エミッタ層
を順次に成長させる段階、 前記エミッタ層上の所定部分にエミッタ電極を形成する
段階、前記エミッタ電極をマスクとしてエミッタ層をエ
ッチングし前記Ｐ型ベース層を露出させる段階、 前記エミッタ層の縁にベース電極を形成し、これと同時
に前記エミッタ層から所定距離の離隔した位置にフォト
ダイオードのＰ型電極を形成し、前記ベース電極及びフ
ォトダイオードのＰ型電極を露出させたベース層上に形
成する段階、 前記ベース電極、前記エミッタ層、及び前記ベース電極
とエミッタ層との間の部分の下部及び前記Ｐ型電極と前
記Ｐ型電極の含む部分の下部で、前記ベース層及びＮ型
コレクタ層が残るようにベース層及びＮ型コレクタ層を
エッチングしＮ+ 型サブコレクタ層を露出させる段階、 前記Ｎ＋型サブコレクタ層上のベース電極の両側にコレ
クタ電極を形成するとともにＮ+ サブコレクタ層上のＰ
型電極の両側にＮ型電極を形成する段階、前記コレクタ
電極の外側部分及び前記Ｎ型電極の外を側部分に該当の
Ｎ+ 型サブコレクタ層をパターニングしてＨＢＴ及びフ
ォトダイオードを形成する段階とを含むことを特徴とす
る請求項１記載の光電子集積回路の製造方法。 - 【請求項６】 前記ベース層はＰ+-ＩｎＧａＡｓである
ことを特徴とする請求項５記載の光電子集積回路の製造
方法。 - 【請求項７】 前記絶縁膜の所定部分に抵抗を形成する
段階後、ＨＢＴの所定部分とフォトダイオードの所定部
分とが露出されるように前記絶縁膜をエッチングしコン
タクトウィンドーを形成する段階、前記ＨＢＴ、ＰＤ両
側の露出された半絶縁基板上にパッド金属パターンを形
成し、同時に下部電極の絶縁膜上に上部電極を形成する
段階、及び前記パッド金属パターンと露出されたＨＢＴ
及びフォトダイオードの所定部分とが連結されるように
金属配線を形成する段階とを更に含むことを特徴とする
請求項１記載の光電子集積回路の製造方法。 - 【請求項８】 前記金属配線はＡｕであることを特徴と
する請求項７記載の光電子集積回路の製造方法。 - 【請求項９】 前記抵抗はＮｉＣｒであることを特徴と
する請求項１記載の光電子集積回路の製造方法。 - 【請求項１０】 前記ＨＢＴ表面及びフォトダイオード
の側部に形成された絶縁膜は、ＨＢＴ及びフォトダイオ
ードの保護膜であることを特徴とする請求項１記載の光
電子集積回路の製造方法。 - 【請求項１１】 前記フォトダイオードの上部に形成さ
れた絶縁膜は、フォトダイオードの非反射膜であること
を特徴とする請求項１記載の光電子集積回路の製造方
法。 - 【請求項１２】 前記絶縁膜の厚さは、フォトダイオー
ドの非反射膜の厚さにより決定されることを特徴とする
請求項１１記載の光電子集積回路の製造方法。 - 【請求項１３】 前記下部電極と上部電極との間に形成
された絶縁膜は、キャパシタの誘電体膜であることを特
徴とする請求項１記載の光電子集積回路の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1996P47014 | 1996-10-19 | ||
| KR1019960047014A KR100220250B1 (ko) | 1996-10-19 | 1996-10-19 | 광전자 집적 회로의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10308506A true JPH10308506A (ja) | 1998-11-17 |
| JP3010186B2 JP3010186B2 (ja) | 2000-02-14 |
Family
ID=19478138
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9304955A Expired - Fee Related JP3010186B2 (ja) | 1996-10-19 | 1997-10-20 | 光電子集積回路の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5953617A (ja) |
| JP (1) | JP3010186B2 (ja) |
| KR (1) | KR100220250B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20190019809A (ko) * | 2017-08-17 | 2019-02-27 | 한국전자통신연구원 | 융합 반도체 장치 및 그 제조 방법 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6580139B1 (en) | 2000-07-20 | 2003-06-17 | Emcore Corporation | Monolithically integrated sensing device and method of manufacture |
| KR20020009125A (ko) * | 2000-07-24 | 2002-02-01 | 윤덕용 | 이종접합 바이폴라 트랜지스터의 제조방법 |
| JP3582715B2 (ja) * | 2000-09-08 | 2004-10-27 | シャープ株式会社 | 回路内蔵受光素子の製造方法 |
| JP2002217127A (ja) * | 2001-01-22 | 2002-08-02 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JP2002299337A (ja) * | 2001-03-29 | 2002-10-11 | Toshiba Corp | 半導体装置の製造方法および半導体装置 |
| GB0126895D0 (en) * | 2001-11-08 | 2002-01-02 | Denselight Semiconductors Pte | Fabrication of a heterojunction bipolar transistor with intergrated mim capaci or |
| KR101138944B1 (ko) * | 2005-01-26 | 2012-04-25 | 서울옵토디바이스주식회사 | 직렬 연결된 복수개의 발광셀들을 갖는 발광 소자 및그것을 제조하는 방법 |
| KR101275724B1 (ko) * | 2009-12-09 | 2013-06-17 | 한국전자통신연구원 | 단일 기판 집적 회로 장치 및 그 제조 방법 |
| US10026731B1 (en) * | 2017-04-14 | 2018-07-17 | Qualcomm Incorporated | Compound semiconductor transistor integration with high density capacitor |
| JP7279888B2 (ja) * | 2019-09-27 | 2023-05-23 | 住友電工デバイス・イノベーション株式会社 | 光半導体装置及び光半導体装置の製造方法 |
| CN114975102B (zh) * | 2022-07-29 | 2022-10-28 | 泉州市三安集成电路有限公司 | 集成异质结双极晶体管及其制作方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB9009726D0 (en) * | 1990-05-01 | 1990-06-20 | British Telecomm | Optoelectronic device |
| US5296698A (en) * | 1991-02-28 | 1994-03-22 | Sumitomo Electric Industries, Ltd. | Lateral photo-sensing device, opt-electronic integrated circuit using the lateral photo-sensing device and photo-logic device using the lateral photo-sensing device |
| JP3191835B2 (ja) * | 1993-05-17 | 2001-07-23 | 住友電気工業株式会社 | 光電子集積回路 |
| EP0725447B1 (en) * | 1995-02-02 | 2007-11-14 | Sumitomo Electric Industries, Ltd. | Pin type light-receiving device and its fabrication process |
| US5577138A (en) * | 1995-08-17 | 1996-11-19 | Lucent Technologies Inc. | Integrated-circuit optical network unit |
-
1996
- 1996-10-19 KR KR1019960047014A patent/KR100220250B1/ko not_active IP Right Cessation
-
1997
- 1997-10-17 US US08/951,870 patent/US5953617A/en not_active Expired - Fee Related
- 1997-10-20 JP JP9304955A patent/JP3010186B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20190019809A (ko) * | 2017-08-17 | 2019-02-27 | 한국전자통신연구원 | 융합 반도체 장치 및 그 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5953617A (en) | 1999-09-14 |
| KR19980028056A (ko) | 1998-07-15 |
| JP3010186B2 (ja) | 2000-02-14 |
| KR100220250B1 (ko) | 1999-09-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3010186B2 (ja) | 光電子集積回路の製造方法 | |
| US6734036B2 (en) | Semiconductor device and method of fabrication | |
| JP4084958B2 (ja) | 半導体受光装置の製造方法 | |
| JP3561084B2 (ja) | 回路内蔵受光素子、電子部品、光ピックアップ装置および回路内蔵受光素子の製造方法 | |
| CN100466301C (zh) | 半导体受光元件及其制造方法 | |
| KR100469642B1 (ko) | 특정 파장의 빛을 선택적으로 검출하는 광수신기 및 그제조 방법 | |
| US5470761A (en) | Process for fabricating a front surface resonant mesh array detector | |
| JP2002501679A (ja) | 放射感知半導体装置及びそれを製造する方法 | |
| US20040012021A1 (en) | Semiconductor device and optical device including the same | |
| JP2674657B2 (ja) | 半導体装置 | |
| JP3520700B2 (ja) | 光センサの製造方法 | |
| JP2000124502A (ja) | 半導体発光素子およびその製造方法 | |
| KR100444820B1 (ko) | 광검출기와 이종접합 바이폴라 트랜지스터가 집적된 장파장 반도체 광수신 칩 | |
| KR100440253B1 (ko) | 광수신기 및 그 제조 방법 | |
| JP4483542B2 (ja) | 受光素子の製造方法 | |
| JPS6269672A (ja) | 光感半導体集積回路装置 | |
| JP2898810B2 (ja) | 回路内蔵受光素子およびその製造方法 | |
| JPH0590553A (ja) | 赤外線検出装置およびその製造方法 | |
| JP3475971B2 (ja) | 光電子集積回路及びその製造方法 | |
| US7264987B2 (en) | Method of fabricating optoelectronic integrated circuit chip | |
| JP2700357B2 (ja) | 回路内蔵受光素子 | |
| JPH05226687A (ja) | 受光素子及びその製造方法 | |
| JPH1050971A (ja) | 光電子集積回路および該光電子集積回路の製造方法 | |
| JPH09205188A (ja) | 光電子集積回路の製造方法 | |
| JPH05275732A (ja) | 受光素子及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S633 | Written request for registration of reclamation of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313633 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S633 | Written request for registration of reclamation of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313633 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |