JPH1050971A - 光電子集積回路および該光電子集積回路の製造方法 - Google Patents
光電子集積回路および該光電子集積回路の製造方法Info
- Publication number
- JPH1050971A JPH1050971A JP8206292A JP20629296A JPH1050971A JP H1050971 A JPH1050971 A JP H1050971A JP 8206292 A JP8206292 A JP 8206292A JP 20629296 A JP20629296 A JP 20629296A JP H1050971 A JPH1050971 A JP H1050971A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- heterojunction bipolar
- region
- bipolar transistor
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Bipolar Transistors (AREA)
- Light Receiving Elements (AREA)
Abstract
(57)【要約】
【課題】 高感度のp-i-n フォトダイオードと、高速性
を持ったヘテロ接合バイポーラトランジスタを兼ね備え
た光電子集積回路とその製造方法を提供する。 【解決手段】 半導体基板２００上にヘテロ接合バイポ
ーラトランジスタ２２０とp-i-n フォトダイオード２１
０がモノシリックに形成されてなる光電子集積回路であ
って、前記ヘテロ接合バイポーラトランジスタ２２０
は、前記半導体基板２００上にサブコレクタ層２１１
ｂ、コレクタ層２１２ｂ、ベース層２１４ｂおよびエミ
ッタ層２２１が順次積層されてなり、ベース電極２１６
ｂが形成されるベース層部分２１４ｃは、前記半導体基
板２００上に積層された真性半導体層２１３ｂ上に積層
されており、前記p-i-n フォトダイオード２１０は、前
記半導体基板２００上にコンタクト層２１１ａ、光吸収
層２１２ａ、２１３ａおよびコンタクト層２１４ａが順
次積層されてなり、光吸収層２１３ａは前記真性半導体
層２１３ｂと同一の厚さを有する。
を持ったヘテロ接合バイポーラトランジスタを兼ね備え
た光電子集積回路とその製造方法を提供する。 【解決手段】 半導体基板２００上にヘテロ接合バイポ
ーラトランジスタ２２０とp-i-n フォトダイオード２１
０がモノシリックに形成されてなる光電子集積回路であ
って、前記ヘテロ接合バイポーラトランジスタ２２０
は、前記半導体基板２００上にサブコレクタ層２１１
ｂ、コレクタ層２１２ｂ、ベース層２１４ｂおよびエミ
ッタ層２２１が順次積層されてなり、ベース電極２１６
ｂが形成されるベース層部分２１４ｃは、前記半導体基
板２００上に積層された真性半導体層２１３ｂ上に積層
されており、前記p-i-n フォトダイオード２１０は、前
記半導体基板２００上にコンタクト層２１１ａ、光吸収
層２１２ａ、２１３ａおよびコンタクト層２１４ａが順
次積層されてなり、光吸収層２１３ａは前記真性半導体
層２１３ｂと同一の厚さを有する。
Description
【０００１】
【発明の属する技術分野】本発明は、光通信や光情報処
理の分野における、光受信器のフロントエンドに用いら
れる光電子集積回路(OEIC)に関する。
理の分野における、光受信器のフロントエンドに用いら
れる光電子集積回路(OEIC)に関する。
【０００２】
【従来の技術】近年、光通信の発達によって、光受信器
の高速化、高感度化、低コスト化に対する要求が高まっ
ている。光受信器において、受光素子とプリアンプから
成る光フロントエンドは、システム全体の性能を左右す
るキーコンポーネントである。受光素子とプリアンプを
モノリシックに一体化した受光用光電子集積回路(OEIC)
は、両者の接続間の寄生成分が低減できるため、高速、
高感度の光受信器を形成することが可能である。また、
この受光用OEICは他の光部品・電子部品との集積化によ
って、多機能化を図ることもできる。受光用OEICについ
ては、GaAs,InP等の化合物半導体を用いて、活発に研究
が行われており、最近では、高速性を特徴とするヘテロ
バイポーラトランジスタ(HBT) や高電子移動度トランジ
スタ(HEMT)と、高効率、高速、低電圧動作を特徴とする
p-i-n フォトダイオード(p-i-n PD)をモノリシックに集
積化した構造の研究・開発が盛んに行われている。
の高速化、高感度化、低コスト化に対する要求が高まっ
ている。光受信器において、受光素子とプリアンプから
成る光フロントエンドは、システム全体の性能を左右す
るキーコンポーネントである。受光素子とプリアンプを
モノリシックに一体化した受光用光電子集積回路(OEIC)
は、両者の接続間の寄生成分が低減できるため、高速、
高感度の光受信器を形成することが可能である。また、
この受光用OEICは他の光部品・電子部品との集積化によ
って、多機能化を図ることもできる。受光用OEICについ
ては、GaAs,InP等の化合物半導体を用いて、活発に研究
が行われており、最近では、高速性を特徴とするヘテロ
バイポーラトランジスタ(HBT) や高電子移動度トランジ
スタ(HEMT)と、高効率、高速、低電圧動作を特徴とする
p-i-n フォトダイオード(p-i-n PD)をモノリシックに集
積化した構造の研究・開発が盛んに行われている。
【０００３】図３、４に、HBT とp-i-n PDをモノリシッ
クに集積化したOEICの断面構造の例を示す。１００は半
絶縁性InP 基板、１１０はp-i-n PD、１１１はn + InP
層、１１２はn - InGaAs光吸収層、１１３はp + InGaAs
層、１１４はAuGe/Au 電極、１１５はAuZn/Au 電極、１
１６はCr/Au 反射鏡、１２０はHBT 、１２１はn + InP
サブコレクタ層、１２２はn - InGaAsコレクタ層、１２
３はp + InGaAsベース層、１２４はn InP エミッタ層、
１２５はn + InGaAsキャップ層、１２６はAu電極、１２
７はＡｕＧｅ／Ａｕ電極、１３０はポリイミド膜、１４
０は入射光である。図３、４に示した例ではともに、光
通信に適用するために、光ファイバーの損失の少ない1.
3 〜1.5 μm の波長帯で受光することが可能なInP 系の
材料系を用いている。
クに集積化したOEICの断面構造の例を示す。１００は半
絶縁性InP 基板、１１０はp-i-n PD、１１１はn + InP
層、１１２はn - InGaAs光吸収層、１１３はp + InGaAs
層、１１４はAuGe/Au 電極、１１５はAuZn/Au 電極、１
１６はCr/Au 反射鏡、１２０はHBT 、１２１はn + InP
サブコレクタ層、１２２はn - InGaAsコレクタ層、１２
３はp + InGaAsベース層、１２４はn InP エミッタ層、
１２５はn + InGaAsキャップ層、１２６はAu電極、１２
７はＡｕＧｅ／Ａｕ電極、１３０はポリイミド膜、１４
０は入射光である。図３、４に示した例ではともに、光
通信に適用するために、光ファイバーの損失の少ない1.
3 〜1.5 μm の波長帯で受光することが可能なInP 系の
材料系を用いている。
【０００４】図３の構造では、p-i-n PD層をまず成長
し、引き続いてHBT 層を成長する。プロセスは、p-i-n
PD１１０とHBT １２０をエッチングによって分離し、そ
れぞれのエッチング、電極形成を行い、ポリイミド膜１
３０で層間絶縁、平坦化を行った後配線を行う。この構
造では、p-i-n PD１１０とHBT １２０が別々の層である
から、それぞれを独立に最適化することが可能である。
しかし、p-i-n PD層とHBT 層の段差が大きくデバイスの
微細化に限界があり、また、プロセスも複雑で多くのレ
ベルのマスクを必要とする。
し、引き続いてHBT 層を成長する。プロセスは、p-i-n
PD１１０とHBT １２０をエッチングによって分離し、そ
れぞれのエッチング、電極形成を行い、ポリイミド膜１
３０で層間絶縁、平坦化を行った後配線を行う。この構
造では、p-i-n PD１１０とHBT １２０が別々の層である
から、それぞれを独立に最適化することが可能である。
しかし、p-i-n PD層とHBT 層の段差が大きくデバイスの
微細化に限界があり、また、プロセスも複雑で多くのレ
ベルのマスクを必要とする。
【０００５】図４の構造では、HBT １２０のp + InGaAs
ベース１２３、n - InGaAsコレクタ１２２、n + InP サ
ブコレクタ層１２１がp-i-n 接合を形成していることを
利用し、HBT 構造の一部をPDに利用している。p-i-n PD
１１０とHBT １２０で同一の層を利用しているため、図
３の構造に比べてプロセスが容易である。
ベース１２３、n - InGaAsコレクタ１２２、n + InP サ
ブコレクタ層１２１がp-i-n 接合を形成していることを
利用し、HBT 構造の一部をPDに利用している。p-i-n PD
１１０とHBT １２０で同一の層を利用しているため、図
３の構造に比べてプロセスが容易である。
【０００６】
【発明が解決しようとする課題】図３に示した構造のOE
ICでは、p-i-n PD１１０とHBT １２０の層構造を独立に
最適化できるが、プロセス面で、 １）HBT １２０とp-i-n PD１１０を別々にプロセスする
ので、比較的プロセスが複雑である。 ２）段差が大きくなってデバイスの微細化に悪影響を与
えるという問題がある。
ICでは、p-i-n PD１１０とHBT １２０の層構造を独立に
最適化できるが、プロセス面で、 １）HBT １２０とp-i-n PD１１０を別々にプロセスする
ので、比較的プロセスが複雑である。 ２）段差が大きくなってデバイスの微細化に悪影響を与
えるという問題がある。
【０００７】また、図４の構造では、HBT とPDのプロセ
スを同時に行うことができるため、図３の構造よりプロ
セスが容易である。しかしながら、次のような問題があ
った。即ち、 １）HBT １２０のn - InGaAsコレクタ層１２２をp-i-n
PD１１０のn - nGaAs 光吸収層１１２と共用しているた
め、p-i-n PD１１０の効率と、HBT １２０の高速性を両
立させることが難しい。即ち、コレクタ厚を大きくする
と、コレクタでの電子走行時間が増大し、HBT１２０の
高速性を損なうため、HBT の最適化の観点からは、コレ
クタ厚は0.3 〜0.5 μm 程度が適当である。一方、p-i-
n PD１１０として十分光を吸収させるためには、n - nG
aAs 光吸収層１１２をある程度の厚さにすることが必要
である。n - nGaAs 光吸収層１１２の厚さが0.5 μm の
場合で、光の吸収率は約50% 程度しかない。図４では、
Cr/Au 電極１１６を反射鏡として用いて、等価的に吸収
層の厚さを大きくしているが、それも十分ではない。
スを同時に行うことができるため、図３の構造よりプロ
セスが容易である。しかしながら、次のような問題があ
った。即ち、 １）HBT １２０のn - InGaAsコレクタ層１２２をp-i-n
PD１１０のn - nGaAs 光吸収層１１２と共用しているた
め、p-i-n PD１１０の効率と、HBT １２０の高速性を両
立させることが難しい。即ち、コレクタ厚を大きくする
と、コレクタでの電子走行時間が増大し、HBT１２０の
高速性を損なうため、HBT の最適化の観点からは、コレ
クタ厚は0.3 〜0.5 μm 程度が適当である。一方、p-i-
n PD１１０として十分光を吸収させるためには、n - nG
aAs 光吸収層１１２をある程度の厚さにすることが必要
である。n - nGaAs 光吸収層１１２の厚さが0.5 μm の
場合で、光の吸収率は約50% 程度しかない。図４では、
Cr/Au 電極１１６を反射鏡として用いて、等価的に吸収
層の厚さを大きくしているが、それも十分ではない。
【０００８】２）また、HBT １２０の高速性の向上のた
めには、ベース電極１２６とサブコレクタ層１２１によ
って形成される外部ベース容量を低減することが必要で
ある。そのためには、ベース層下の高抵抗化が必要であ
る。GaAs系のHBT においては、イオン注入によって外部
ベース領域を高抵抗化することによって外部ベース容量
の低減が可能であるが、InP 系では、イオン注入によっ
て半導体を高抵抗化することが困難なため、従来構造の
InP 系HBT では、外部ベース容量の低減が困難であっ
た。
めには、ベース電極１２６とサブコレクタ層１２１によ
って形成される外部ベース容量を低減することが必要で
ある。そのためには、ベース層下の高抵抗化が必要であ
る。GaAs系のHBT においては、イオン注入によって外部
ベース領域を高抵抗化することによって外部ベース容量
の低減が可能であるが、InP 系では、イオン注入によっ
て半導体を高抵抗化することが困難なため、従来構造の
InP 系HBT では、外部ベース容量の低減が困難であっ
た。
【０００９】
【課題を解決するための手段】本発明は上記問題点を解
決すべくなされたもので、請求項１記載の発明は、半導
体基板上にヘテロ接合バイポーラトランジスタとp-i-n
フォトダイオードがモノシリックに形成されてなる光電
子集積回路であって、前記ヘテロ接合バイポーラトラン
ジスタは、前記半導体基板上にサブコレクタ層、コレク
タ層、ベース層およびエミッタ層が順次積層されてな
り、ベース電極が形成されるベース層部分は、前記半導
体基板上に積層された真性半導体層上に積層されてお
り、前記p-i-n フォトダイオードは、前記半導体基板上
にコンタクト層、光吸収層およびコンタクト層が順次積
層されてなり、前記光吸収層は前記真性半導体層を含む
ことを特徴とする光電子集積回路である。
決すべくなされたもので、請求項１記載の発明は、半導
体基板上にヘテロ接合バイポーラトランジスタとp-i-n
フォトダイオードがモノシリックに形成されてなる光電
子集積回路であって、前記ヘテロ接合バイポーラトラン
ジスタは、前記半導体基板上にサブコレクタ層、コレク
タ層、ベース層およびエミッタ層が順次積層されてな
り、ベース電極が形成されるベース層部分は、前記半導
体基板上に積層された真性半導体層上に積層されてお
り、前記p-i-n フォトダイオードは、前記半導体基板上
にコンタクト層、光吸収層およびコンタクト層が順次積
層されてなり、前記光吸収層は前記真性半導体層を含む
ことを特徴とする光電子集積回路である。
【００１０】また、請求項２に記載の発明は、請求項１
記載の光電子集積回路の製造方法であって、 １）半導体基板上に、ヘテロ接合バイポーラトランジス
タにあってはサブコレクタ層となり、p-i-n フォトダイ
オードにあってはコンタクト層となる第１の半導体層、
およびヘテロ接合バイポーラトランジスタにあってはコ
レクタ層となり、p-i-n フォトダイオードにあっては光
吸収層となる第２の半導体層を積層し、次いで、前記第
２の半導体層のヘテロ接合バイポーラトランジスタが形
成される第１の領域と、p-i-n フォトダイオードが形成
される第２の領域上に絶縁膜を形成し、 ２）次いで、前記絶縁膜下を除いて前記第１および第２
の半導体層を除去し、 ３）次いで、第２の領域の絶縁膜を除去し、 ４）次いで、有機金属気相成長法により、第１の領域以
外に真性半導体からなる第３の半導体層を積層し、 ５）次いで、第１の領域上の絶縁膜を除去し、 ６）次いで、ヘテロ接合バイポーラトランジスタにあっ
てはベース層、p-i-n フォトダイオードにあってはコン
タクト層となる第４の半導体層を積層する工程を有する
ことを特徴とするものである。
記載の光電子集積回路の製造方法であって、 １）半導体基板上に、ヘテロ接合バイポーラトランジス
タにあってはサブコレクタ層となり、p-i-n フォトダイ
オードにあってはコンタクト層となる第１の半導体層、
およびヘテロ接合バイポーラトランジスタにあってはコ
レクタ層となり、p-i-n フォトダイオードにあっては光
吸収層となる第２の半導体層を積層し、次いで、前記第
２の半導体層のヘテロ接合バイポーラトランジスタが形
成される第１の領域と、p-i-n フォトダイオードが形成
される第２の領域上に絶縁膜を形成し、 ２）次いで、前記絶縁膜下を除いて前記第１および第２
の半導体層を除去し、 ３）次いで、第２の領域の絶縁膜を除去し、 ４）次いで、有機金属気相成長法により、第１の領域以
外に真性半導体からなる第３の半導体層を積層し、 ５）次いで、第１の領域上の絶縁膜を除去し、 ６）次いで、ヘテロ接合バイポーラトランジスタにあっ
てはベース層、p-i-n フォトダイオードにあってはコン
タクト層となる第４の半導体層を積層する工程を有する
ことを特徴とするものである。
【００１１】請求項１記載の発明によれば、ヘテロ接合
バイポーラトランジスタのベース電極は、半導体基板上
に形成された真性半導体層を介したベース層部分上に形
成されているため、外部ベース領域が高抵抗化している
ので、外部ベース容量が低減し、ヘテロ接合バイポーラ
トランジスタの高速性が向上する。また、請求項２の発
明によれば、ヘテロ接合バイポーラトランジスタのコレ
クタ層は第２の半導体層からなり、p-i-n フォトダイオ
ードの光吸収層は第２の半導体層と真性半導体からなる
第３の半導体層とからなるため、コレクタ層の厚さを薄
くし、かつ光吸収層の厚さを厚くすることができるの
で、十分な効率を持ったp-i-n PDと、高速性を持ったHB
T を兼ね備えた光電子集積回路を実現することができ
る。
バイポーラトランジスタのベース電極は、半導体基板上
に形成された真性半導体層を介したベース層部分上に形
成されているため、外部ベース領域が高抵抗化している
ので、外部ベース容量が低減し、ヘテロ接合バイポーラ
トランジスタの高速性が向上する。また、請求項２の発
明によれば、ヘテロ接合バイポーラトランジスタのコレ
クタ層は第２の半導体層からなり、p-i-n フォトダイオ
ードの光吸収層は第２の半導体層と真性半導体からなる
第３の半導体層とからなるため、コレクタ層の厚さを薄
くし、かつ光吸収層の厚さを厚くすることができるの
で、十分な効率を持ったp-i-n PDと、高速性を持ったHB
T を兼ね備えた光電子集積回路を実現することができ
る。
【００１２】
【発明の実施の形態】以下、図面に基づいて本発明の実
施の形態を詳細に説明する。図１は、本発明にかかる光
電子集積回路の一実施形態の断面図である。図中、２０
０は半絶縁性InP 基板、２１０は前記基板２００上に形
成されたp-i-n PD、２２０は同じくHBT である。また、
２３０は入射光である。p-i-n PD２１０において、２１
１ａはn + InP からなるコンタクト層、２１２ａ、２１
３ａは i InGaAs からなる光吸収層、２１４ａはp + In
GaAsからなるコンタクト層、２１５ａはAuGe/Au 電極、
２１６ａはAuZn/Au 電極である。また、HBT ２２０にお
いて、２１１ｂはn + InP からなるサブコレクタ層、２
１２ｂは i InGaAs からなるコレクタ層、２１３ｂは i
InGaAs からなる高抵抗な真性半導体層、２１４ｂはp
+ InGaAsからなるベース層、２２１はn InP からなるエ
ミッタ層、２２２はn + InGaAsキャップ層、２１５ｂ、
ｃはそれぞれ、AuGe/Au からなるコレクタ電極およびエ
ミッタ電極、２１６ｂはAuZn/Au からなるベース電極で
ある。
施の形態を詳細に説明する。図１は、本発明にかかる光
電子集積回路の一実施形態の断面図である。図中、２０
０は半絶縁性InP 基板、２１０は前記基板２００上に形
成されたp-i-n PD、２２０は同じくHBT である。また、
２３０は入射光である。p-i-n PD２１０において、２１
１ａはn + InP からなるコンタクト層、２１２ａ、２１
３ａは i InGaAs からなる光吸収層、２１４ａはp + In
GaAsからなるコンタクト層、２１５ａはAuGe/Au 電極、
２１６ａはAuZn/Au 電極である。また、HBT ２２０にお
いて、２１１ｂはn + InP からなるサブコレクタ層、２
１２ｂは i InGaAs からなるコレクタ層、２１３ｂは i
InGaAs からなる高抵抗な真性半導体層、２１４ｂはp
+ InGaAsからなるベース層、２２１はn InP からなるエ
ミッタ層、２２２はn + InGaAsキャップ層、２１５ｂ、
ｃはそれぞれ、AuGe/Au からなるコレクタ電極およびエ
ミッタ電極、２１６ｂはAuZn/Au からなるベース電極で
ある。
【００１３】次に、上記実施例の光電子集積回路の製作
工程について説明する。図２はその工程の説明図であ
り、その工程は以下の通りである。即ち、 １）まず、半絶縁性InP 基板２００上に、n + InP 層２
１１、i InGaAs層２１２を成長する（図２（ａ））。n
+ InP 層２１１は、HBT ではサブコレクタ層として用い
られ、コレクタの寄生抵抗が十分小さくなるように、通
常0.5 〜0.7 μm 程度の厚さにする。また、i InGaAs層
２１２は、HBT ではコレクタ層として用いられ、電子走
行時間が増大して高速性を損なうことのないようにする
ためには、0.3 〜0.5 μm 程度の厚さが適当である。 ２）次に、絶縁体膜SiN を成膜し、フォトリソグラフィ
ーによって、p-i-n PDの領と、HBT の真性コレクタ領域
にのみSiN マスク３００ａ、ｂを形成する。このマスク
３００ａ、ｂを用いて、n + InP 層２１１とi InGaAs層
２１２のマスク３００ａ、ｂ以外の領域をエッチングし
て除去する（図２（ｂ））。このエッチングは、HBT の
真性コレクタ領域を定めるものであり、少なくとも、 n
+ InP層２１１が完全に除去されるまで行い、InP 基板
２００を多少エッチングしてもかまわない。 ３）次いで、p-i-n PD領域のSiN マスク３００ａを除去
し、有機金属気相成長法によって、i InGaAs層２１３を
選択再成長する（図２（ｃ））。この選択再成長によ
り、SiN マスク３００ｂ以外の領域のみにi InGaAs層２
１３を成長することができる。この選択再成長は、i In
GaAs層２１３とi InGaAs層２１２の表面が同一の高さに
なるまで行う。従って、i InGaAs層２１３の厚さは0.8
〜1.2 μm になる。 ４）次いで、SiN マスク３００ｂを除去した後、p + In
GaAs層２１４、n InP 層２２１、n + InGaAs層２２２の
成長を行う（図２（ｄ））。 ５）次いで、エッチングにより、p-i-n PD２１０とHBT
２２０の分離を行う。その後、HBT ２２０のサブコレク
タ層２１１ｂ、コレクタ層２１２ｂ、ベース層２１４
ｂ、エミッタ層２２１ｂの形成を行う。さらに、p-i-n
PD２１０のコンタクト層２１１ａ、光吸収層２１２ａ、
２１３ａ、コンタクト層２１４ａの形成を行う。最後
に、p-i-n PD２１０のAuGe/Au 電極２１５ａとAuZn/Au
電極２１６ａを形成し、HBT ２２０のAuGe/Au からなる
コレクタ電極２１５ｂとエミッタ電極２１５ｃおよびAu
Zn/Au からなるベース電極２１６ｂを形成する（図２
（ｅ））。
工程について説明する。図２はその工程の説明図であ
り、その工程は以下の通りである。即ち、 １）まず、半絶縁性InP 基板２００上に、n + InP 層２
１１、i InGaAs層２１２を成長する（図２（ａ））。n
+ InP 層２１１は、HBT ではサブコレクタ層として用い
られ、コレクタの寄生抵抗が十分小さくなるように、通
常0.5 〜0.7 μm 程度の厚さにする。また、i InGaAs層
２１２は、HBT ではコレクタ層として用いられ、電子走
行時間が増大して高速性を損なうことのないようにする
ためには、0.3 〜0.5 μm 程度の厚さが適当である。 ２）次に、絶縁体膜SiN を成膜し、フォトリソグラフィ
ーによって、p-i-n PDの領と、HBT の真性コレクタ領域
にのみSiN マスク３００ａ、ｂを形成する。このマスク
３００ａ、ｂを用いて、n + InP 層２１１とi InGaAs層
２１２のマスク３００ａ、ｂ以外の領域をエッチングし
て除去する（図２（ｂ））。このエッチングは、HBT の
真性コレクタ領域を定めるものであり、少なくとも、 n
+ InP層２１１が完全に除去されるまで行い、InP 基板
２００を多少エッチングしてもかまわない。 ３）次いで、p-i-n PD領域のSiN マスク３００ａを除去
し、有機金属気相成長法によって、i InGaAs層２１３を
選択再成長する（図２（ｃ））。この選択再成長によ
り、SiN マスク３００ｂ以外の領域のみにi InGaAs層２
１３を成長することができる。この選択再成長は、i In
GaAs層２１３とi InGaAs層２１２の表面が同一の高さに
なるまで行う。従って、i InGaAs層２１３の厚さは0.8
〜1.2 μm になる。 ４）次いで、SiN マスク３００ｂを除去した後、p + In
GaAs層２１４、n InP 層２２１、n + InGaAs層２２２の
成長を行う（図２（ｄ））。 ５）次いで、エッチングにより、p-i-n PD２１０とHBT
２２０の分離を行う。その後、HBT ２２０のサブコレク
タ層２１１ｂ、コレクタ層２１２ｂ、ベース層２１４
ｂ、エミッタ層２２１ｂの形成を行う。さらに、p-i-n
PD２１０のコンタクト層２１１ａ、光吸収層２１２ａ、
２１３ａ、コンタクト層２１４ａの形成を行う。最後
に、p-i-n PD２１０のAuGe/Au 電極２１５ａとAuZn/Au
電極２１６ａを形成し、HBT ２２０のAuGe/Au からなる
コレクタ電極２１５ｂとエミッタ電極２１５ｃおよびAu
Zn/Au からなるベース電極２１６ｂを形成する（図２
（ｅ））。
【００１４】本実施例のp-i-n PD２１０では、光吸収層
２１２ａ、２１３ａの厚さは、i InGaAs層２１２と２１
３を合わせた厚さに増大し、1.1 〜1.7 μm にすること
ができる。従って、光吸収層の厚さが0.5 μｍで、光吸
収率が50% である従来の場合に比較して、光吸収率を大
幅に増大させることができる。このために本実施例で
は、図４の構造で用いたなCr/Au 反射鏡１１６は必要な
い。
２１２ａ、２１３ａの厚さは、i InGaAs層２１２と２１
３を合わせた厚さに増大し、1.1 〜1.7 μm にすること
ができる。従って、光吸収層の厚さが0.5 μｍで、光吸
収率が50% である従来の場合に比較して、光吸収率を大
幅に増大させることができる。このために本実施例で
は、図４の構造で用いたなCr/Au 反射鏡１１６は必要な
い。
【００１５】また、本実施例のHBT ２２０では、図１に
示すように、ベース電極２１６ｂが形成されるベース層
部分２１４ｃの直下の外部コレクタ領域には高抵抗のi
InGaAs層２１３ｂが選択成長によって形成されており、
従来構造のHBT においてベース電極とサブコレクタ間に
存在した外部ベース容量を低減することができ、HBTの
さらなる高速化が可能になった。
示すように、ベース電極２１６ｂが形成されるベース層
部分２１４ｃの直下の外部コレクタ領域には高抵抗のi
InGaAs層２１３ｂが選択成長によって形成されており、
従来構造のHBT においてベース電極とサブコレクタ間に
存在した外部ベース容量を低減することができ、HBTの
さらなる高速化が可能になった。
【００１６】なお、本発明は上記実施例に限定されるこ
とはない。例えば、HBT の層構造については、高速性や
耐圧を改善するために材料や構造を変化させることが可
能である。また、p-i-n PDについても、本実施例では裏
面の基板側から光を入射しているが、電極の取り方によ
って、表面側から光を入射する構造にしてもよい。
とはない。例えば、HBT の層構造については、高速性や
耐圧を改善するために材料や構造を変化させることが可
能である。また、p-i-n PDについても、本実施例では裏
面の基板側から光を入射しているが、電極の取り方によ
って、表面側から光を入射する構造にしてもよい。
【００１７】
【発明の効果】以上説明したように本発明は、半導体基
板上にヘテロ接合バイポーラトランジスタとp-i-n フォ
トダイオードがモノシリックに形成されてなる光電子集
積回路であって、前記ヘテロ接合バイポーラトランジス
タは、前記半導体基板上にサブコレクタ層、コレクタ
層、ベース層およびエミッタ層が順次積層されてなり、
ベース電極が形成されるベース層部分は、前記半導体基
板上に積層された真性半導体層上に積層されており、前
記p-i-n フォトダイオードは、前記半導体基板上にコン
タクト層、光吸収層およびコンタクト層が順次積層され
てなり、前記光吸収層は前記真性半導体層を含むため、
コレクタ層の厚さを薄くし、かつ光吸収層の厚さを厚く
することができ、また、外部ベース容量を低減させるこ
とができるので、高感度のp-i-n フォトダイオードと、
高速性を持ったヘテロ接合バイポーラトランジスタを兼
ね備えた光電子集積回路を実現することができるという
効果がある。
板上にヘテロ接合バイポーラトランジスタとp-i-n フォ
トダイオードがモノシリックに形成されてなる光電子集
積回路であって、前記ヘテロ接合バイポーラトランジス
タは、前記半導体基板上にサブコレクタ層、コレクタ
層、ベース層およびエミッタ層が順次積層されてなり、
ベース電極が形成されるベース層部分は、前記半導体基
板上に積層された真性半導体層上に積層されており、前
記p-i-n フォトダイオードは、前記半導体基板上にコン
タクト層、光吸収層およびコンタクト層が順次積層され
てなり、前記光吸収層は前記真性半導体層を含むため、
コレクタ層の厚さを薄くし、かつ光吸収層の厚さを厚く
することができ、また、外部ベース容量を低減させるこ
とができるので、高感度のp-i-n フォトダイオードと、
高速性を持ったヘテロ接合バイポーラトランジスタを兼
ね備えた光電子集積回路を実現することができるという
効果がある。
【図１】本発明にかかる光電子集積回路の一実施形態の
断面図である。
断面図である。
【図２】（ａ）〜（ｅ）は、上記実施形態の製作工程の
説明図である。
説明図である。
【図３】従来の光電子集積回路の断面図である。
【図４】従来の他の光電子集積回路の断面図である。
２００ 基板 ２１０ p-i-n PD ２１１ n + InP 層 ２１１ａ、２１４ａ コンタクト層 ２１１ｂ サブコレクタ層 ２１２、２１３ i InGaAs 層 ２１２ａ、２１３ａ 光吸収層 ２１２ｂ コレクタ層 ２１３ｂ 真性半導体層 ２１４ p + InGaAs層 ２１４ｂ ベース層 ２１４ｃ ベース層部分 ２１５ａ AuGe/Au 電極 ２１５ｂ コレクタ電極 ２１５ｃ エミッタ電極、 ２１６ａ AuZn/Au 電極 ２１６ｂ ベース電極 ２２０ HBT ２２１ エミッタ層 ２２２ キャップ層 ２３０ 入射光 ３００ａ、ｂ マスク
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/73 Ｈ０１Ｌ 31/10 Ａ 31/10
Claims (2)
- 【請求項１】 半導体基板上にヘテロ接合バイポーラト
ランジスタとp-i-nフォトダイオードがモノシリックに
形成されてなる光電子集積回路であって、前記ヘテロ接
合バイポーラトランジスタは、前記半導体基板上にサブ
コレクタ層、コレクタ層、ベース層およびエミッタ層が
順次積層されてなり、ベース電極が形成されるベース層
部分は、前記半導体基板上に積層された真性半導体層上
に積層されており、前記p-i-n フォトダイオードは、前
記半導体基板上にコンタクト層、光吸収層およびコンタ
クト層が順次積層されてなり、前記光吸収層は前記真性
半導体層を含むことを特徴とする光電子集積回路。 - 【請求項２】１）半導体基板上に、ヘテロ接合バイポー
ラトランジスタにあってはサブコレクタ層となり、p-i-
n フォトダイオードにあってはコンタクト層となる第１
の半導体層、およびヘテロ接合バイポーラトランジスタ
にあってはコレクタ層となり、p-i-n フォトダイオード
にあっては光吸収層となる第２の半導体層を積層し、次
いで、前記第２の半導体層のヘテロ接合バイポーラトラ
ンジスタが形成される第１の領域と、p-i-n フォトダイ
オードが形成される第２の領域上に絶縁膜を形成し、 ２）次いで、前記絶縁膜下を除いて前記第１および第２
の半導体層を除去し、 ３）次いで、第２の領域の絶縁膜を除去し、 ４）次いで、有機金属気相成長法により、第１の領域以
外に真性半導体からなる第３の半導体層を積層し、 ５）次いで、第１の領域上の絶縁膜を除去し、 ６）次いで、ヘテロ接合バイポーラトランジスタにあっ
てはベース層、p-i-n フォトダイオードにあってはコン
タクト層となる第４の半導体層を積層する工程を有する
ことを特徴とする請求項１記載の光電子集積回路の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8206292A JPH1050971A (ja) | 1996-08-06 | 1996-08-06 | 光電子集積回路および該光電子集積回路の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8206292A JPH1050971A (ja) | 1996-08-06 | 1996-08-06 | 光電子集積回路および該光電子集積回路の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1050971A true JPH1050971A (ja) | 1998-02-20 |
Family
ID=16520897
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8206292A Pending JPH1050971A (ja) | 1996-08-06 | 1996-08-06 | 光電子集積回路および該光電子集積回路の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1050971A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002076016A (ja) * | 2000-09-04 | 2002-03-15 | Furukawa Electric Co Ltd:The | ヘテロ接合型バイポーラトランジスタおよびその製造方法 |
| KR100444820B1 (ko) * | 2001-08-08 | 2004-08-18 | 한국전자통신연구원 | 광검출기와 이종접합 바이폴라 트랜지스터가 집적된 장파장 반도체 광수신 칩 |
-
1996
- 1996-08-06 JP JP8206292A patent/JPH1050971A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002076016A (ja) * | 2000-09-04 | 2002-03-15 | Furukawa Electric Co Ltd:The | ヘテロ接合型バイポーラトランジスタおよびその製造方法 |
| KR100444820B1 (ko) * | 2001-08-08 | 2004-08-18 | 한국전자통신연구원 | 광검출기와 이종접합 바이폴라 트랜지스터가 집적된 장파장 반도체 광수신 칩 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2867983B2 (ja) | フォトディテクタおよびその製造方法 | |
| JP4136009B2 (ja) | ｐｉｎ型受光素子、およびｐｉｎ型受光素子の製造方法 | |
| JP2000156520A (ja) | 受光素子およびその製造方法 | |
| US5063426A (en) | InP/InGaAs monolithic integrated photodetector and heterojunction bipolar transistor | |
| US5185272A (en) | Method of producing semiconductor device having light receiving element with capacitance | |
| WO2004079784A2 (en) | Integrated photodetector and heterojunction bipolar transistors | |
| EP0452801B1 (en) | Semiconductor device having light receiving element and method of producing the same | |
| JP3705013B2 (ja) | 半導体素子 | |
| US7875905B2 (en) | Semiconductor optical receiver device, optical receiver module, and method for manufacturing semiconductor optical receiver device | |
| JPH04211172A (ja) | 光受信集積回路およびその製造方法 | |
| US6707081B2 (en) | Photodetector with built-in circuit | |
| JPH1050971A (ja) | 光電子集積回路および該光電子集積回路の製造方法 | |
| JP4109159B2 (ja) | 半導体受光素子 | |
| JP4010337B2 (ja) | ｐｉｎ型受光素子およびｐｉｎ型受光素子の製造方法 | |
| JP2000223685A (ja) | 光電気集積回路およびヘテロ接合ホトトランジスタ | |
| KR100249785B1 (ko) | 수평 구조의 피아이엔 광 다이오드와 이종접합 쌍극자 트랜지스터의 결합 소자 및 그 제조방법 | |
| KR100262409B1 (ko) | 광전자 집적 회로의 제조방법 | |
| KR100440253B1 (ko) | 광수신기 및 그 제조 방법 | |
| JPH0237746A (ja) | 半導体装置 | |
| KR100444820B1 (ko) | 광검출기와 이종접합 바이폴라 트랜지스터가 집적된 장파장 반도체 광수신 칩 | |
| JPH09205188A (ja) | 光電子集積回路の製造方法 | |
| US7259444B1 (en) | Optoelectronic device with patterned ion implant subcollector | |
| US20040026712A1 (en) | Three terminal edge illuminated epilayer waveguide phototransistor | |
| JP3247552B2 (ja) | 受光素子 | |
| JPH08186240A (ja) | 化合物半導体集積回路装置 |