CH691097A5 - Plaquette à gravure comprenant des circuits optoélectroniques et procédé de vérification de cette plaquette. - Google Patents

Plaquette à gravure comprenant des circuits optoélectroniques et procédé de vérification de cette plaquette. Download PDF

Info

Publication number
CH691097A5
CH691097A5 CH00345/97A CH34597A CH691097A5 CH 691097 A5 CH691097 A5 CH 691097A5 CH 00345/97 A CH00345/97 A CH 00345/97A CH 34597 A CH34597 A CH 34597A CH 691097 A5 CH691097 A5 CH 691097A5
Authority
CH
Switzerland
Prior art keywords
type
circuits
wafer
circuit
photodiode
Prior art date
Application number
CH00345/97A
Other languages
English (en)
Inventor
Andre Grandjean
Pascal Kunz
Original Assignee
Em Microelectronic Marin Sa
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Em Microelectronic Marin Sa filed Critical Em Microelectronic Marin Sa
Priority to CH00345/97A priority Critical patent/CH691097A5/fr
Priority to TW086106366A priority patent/TW328144B/zh
Priority to KR1019980003925A priority patent/KR19980071246A/ko
Priority to US09/025,286 priority patent/US5949129A/en
Priority to CA002229713A priority patent/CA2229713A1/fr
Priority to CN98105939A priority patent/CN1193184A/zh
Priority to JP10034555A priority patent/JPH10247673A/ja
Publication of CH691097A5 publication Critical patent/CH691097A5/fr

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2884Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description


  



  La présente invention concerne une plaquette à gravure, c'est-à-dire une plaquette sur laquelle sont gravées notamment des circuits optoélectroniques. L'invention concerne également un procédé de vérification des circuits de cette plaquette. 



  On a déjà proposé de plaquettes comprenant des circuits optoélectroniques. En général, une telle plaquette comprend plusieurs milliers de circuits intégrés. Chaque circuit comporte entre autres au moins une plage de connexion pour permettre l'accès vers un appareil de mesure externe. 



  Les procédés de vérification connus de ces circuits sur la plaquette utilisent ces plages de connexion pour vérifier le fonctionnement de chaque circuit afin de déterminer le résultat de fabrication de la plaquette. Typiquement, plusieurs circuits sont testés, de l'ordre de 1 sur 20, et si le résultat de vérification des circuits qui fonctionnent correctement est au-dessus d'un seuil prédéterminé, par exemple 93% des circuits testés, on estime que les autres circuits non testés fonctionnent également correctement, et la vérification de la plaquette est arrêtée. Par contre, si le résultat descend en dessous de ce seuil prédéterminé, les autres circuits subissent également chacun une vérification individuelle afin de vérifier s'ils fonctionnent correctement ou pas. 



  En fait, comme le montre la fig. 1, chaque circuit optoélectronique intégré, désigné par la référence 2, comporte habituellement des blocs fonctionnels 3, des photodiodes 4 et plusieurs plages de connexion 5 afin de pouvoir le connecter à des appareils externes, non représentées, qui envoient des signaux de mesures pour effectuer des essais sur le circuit afin de vérifier que ce circuit fonctionne correctement. Toutefois, ces plages de connexion occupent une place importante sur la plaquette ce qui limite le nombre de circuits intégrés pouvant être fabriqué sur une seule plaquette et augmente donc le prix de fabrication de chaque circuit. 



  Toutefois, la Demanderesse de la présente demande de brevet a constaté que seules un très faible pourcentage de plaquettes ne passent pas la première étape du procédé de vérification décrit ci-dessus, pourcentage se situant autour de 1 à 2% des plaquettes d'une même série. 



  Un but de la présente invention est de remédier aux inconvénients susmentionnés en fournissant une plaquette à gravure comportant des circuits optoélectroniques intégrés, qui nécessite moins de place pour les plages de connexion, et qui laisse donc plus de place disponible pour les circuits intégrés de sorte que davantage de circuits peuvent être fabriqué sur une seule plaquette que cela n'était le cas pour les plaquettes de l'art antérieur. 



  Un autre but de la présente invention est de fournir un procédé de vérification qui assure une vérification correcte et efficace d'une telle plaquette. 



  Ces buts sont atteints grâce aux caractéristiques particulières que présente la plaquette de la revendication 1 ainsi que le procédé de la revendication 4. 



  En effet, un nombre très réduit de circuits de test est prévu sur la plaquette. Seules ces circuits comportent des plages de connexion pour la vérification. Ces circuits ne peuvent être utilisés normalement, et sont donc "sacrifiés" à cet effet. Les autres circuits ne comportant pas de plages de connexion pour la vérification, ils occupent moins de place sur la surface de la plaquette si bien qu'un plus grand nombre de circuits intégrés peut être fabriqué sur une seule plaquette. 



  D'autres caractéristiques et avantages de la présente invention seront rendus évidents par la description qui va suivre, qui est donnée à titre d'exemple uniquement, et qui sera faite à l'aide des dessins annexés dans lesquels: 
 
   - la fig. 1 déjà décrite montre schématiquement un circuit optoélectronique intégré dans une plaquette selon l'art antérieur, 
   - la fig. 2 est une vue partielle et schématique d'une plaquette selon l'invention comprenant plusieurs circuits optoélectroniques intégrés d'un premier type et au moins un circuit optoélectronique intégré d'un deuxième type, 
   - la fig. 3 montre schématiquement le circuit optoélectronique intégré du premier type de la fig. 2, et 
   - la fig. 4 montre schématiquement le circuit optoélectronique intégré du deuxième type de la fig. 2. 
 



  La fig. 2 montre une plaquette à gravure, c'est-à-dire une plaquette sur laquelle sont gravée notamment des circuits optoélectronique, selon l'invention. La plaquette 10 comporte plusieurs circuits intégrés, typiquement plusieurs milliers de circuits, qui sont fabriqués au même moment. La plaquette selon l'invention comporte deux types de circuits intégrés distincts, comme cela sera expliqué ci-après. 



  En effet, la plaquette 10 comprend plusieurs circuits optoélectroniques intégrés d'un premier type Il et au moins un circuit optoélectronique intégré d'un deuxième type 21. 



  Le circuit optoélectronique intégré du premier type 11 est représenté schématiquement à la fig. 3 et comprend, d'une façon connue, des bornes d'alimentation 12 et des blocs fonctionnels 13 qui sont interconnectés. Des capacités 16 faisant partie des blocs fonctionnels 13 peuvent également être prévues. Le circuit du premier type 11 comprend en outre au moins une photodiode 14 reliée aux blocs fonctionnels 13. On remarquera que le circuit du premier type 11 ne contient pas de plage de connexion permettant l'accès à des appareils de mesure externes. 



  Le circuit du deuxième type 21 est représenté schématiquement à la fig. 4 et comprend également des bornes d'alimentation 22, des blocs fonctionnels 23 interconnectés, des capacités 26, le cas échéant, ainsi qu'au moins une photodiode 24 reliée aux blocs fonctionnels 23. Le circuit du deuxième type 21 comprend en outre au moins une plage de connexion permettant de relier le circuit du deuxième type 21 à un appareil de mesure externe pour la vérification. Ceci peut être effectué d'une façon classique comme cela a été expliqué ci-dessus. Dans l'exemple, le circuit du deuxième type 21 comprend quatre photodiodes 24 et quatre plages de connexion 25. Toutefois, ces plages de connexion 25 sont superposées sur les photodiodes 24.

   En fait, le masque de gravure utilisé pendant la fabrication de la plaquette a été modifiée afin d'ajouter une plage de connexion sur chaque photodiode de chacun de ces circuits du deuxième type. De préférence, le rapport entre un circuit du deuxième type 21 et un circuit du premier type 11 est de 1 sur 35, c'est-à-dire qu'il y a 35 fois plus de circuits du premier type que du deuxième type. Bien entendu, il est également possible de choisir un autre rapport entre les circuits du premier et du deuxième type. En effet, la Demanderesse a constaté qu'un rapport de, par exemple, 1 sur 56 donne également des résultats satisfaisants.

   Comme les photodiodes 14 et 24 sont connectées aux blocs fonctionnels 13 respectivement 23 afin d'assurer le fonctionnement désiré, les plages de connexion 25 qui sont superposées sur les photodiodes 24 vont pouvoir lier ces blocs fonctionnels 23 à un appareil de mesure externe de sorte que le fonctionnement de tous les composants et de leurs interconnections peut être contrôlé. 



  Comme les circuits du premier type 11 ne comportent pas de plages de connexion externes, la place occupée par chaque circuit du premier type 11 est réduite, de l'ordre de 30%, par rapport aux circuits connus de l'art antérieur. En fait la surface d'un premier circuit 11 est d'environ 0,69 mm<2>. Et comme les plages de connexion 25 des circuits du deuxième type 21 sont superposées sur les photodiodes 24 de ces circuits du deuxième type 21, ces derniers n'occupent pas plus de place que les circuits du premier type 11. En effet, dans l'exemple décrit, on voit que les circuits intégrés de la plaquette selon l'invention sont moins longs, car les bornes d'alimentation ainsi que les capacités ont pu être placés plus proche des photodiodes à cause d'une meilleure répartition des blocs fonctionnels.

   Ainsi, il est possible de fabriquer autour de 20 500 circuits sur une plaquette tandis que les plaquettes de l'art antérieur ne pouvaient contenir que 15 000 circuits. Même si on accepte que les circuits du deuxième type 21 sont en effet sacrifiés, parce qu'ils ne sont utilisés que pour la vérification de fabrication de la plaquette, il y a toujours d'environ 20 000 circuits du premier type par plaquette qui peuvent être utilisés normalement. 



  On comprend qu'ainsi le prix par circuit peut être considérablement réduit par rapport aux circuits de l'art antérieur, dans l'exemple cette réduction est de l'ordre de 30%. 



  Le procédé de vérification d'une plaquette selon l'invention consiste à connecter, d'une manière qui est connue en soi, les plages de connexion 25 des circuits du deuxième type 21 à un appareil de mesure externe qui peut envoyer des signaux de mesure. Un tel appareil est connecté aux plages de connexion 25 de chaque circuit du deuxième type 21, l'un après l'autre. 



  Ensuite, un signal de mesure est envoyé dans le circuit du deuxième type 21 qui génère un signal de réponse. Ce signal de réponse est comparé à un signal de référence afin de déterminer si le circuit du deuxième type 21 fonctionne correctement. Ici aussi, on peut utiliser un seuil de rendement de l'ordre de 93% par exemple, comme cela a été expliqué ci-dessus. Si le nombre de circuits du deuxième type 21 fonctionnant correctement est au-dessus de ce seuil, la plaquette est considérée comme étant bonne. Par contre, si le résultat de vérification des circuits du deuxième type n'atteint pas ce seuil, la plaquette ne passe pas la vérification est considérée comme fausse. 



  Avantageusement, il est possible de prévoir une étape supplémentaire qui suit après le procédé de vérification. Il s'agit d'une inversion des connexions des plages de connexion 25 aux blocs fonctionnels 23 afin d'éviter toute utilisation involontaire des circuits du deuxième type 21. Ainsi, on peut constater directement que ces circuits du deuxième type ne fonctionnent pas. 



  Bien qu'un mode préféré de réalisation d'une plaquette et d'un procédé de vérification selon l'invention soit décrit ci-dessus, l'invention n'est pas limitée à ce mode de réalisation spécifique, lequel est donné à titre d'exemple non-limitatif.

Claims (4)

1. Plaquette à gravure (10) comprenant plusieurs circuits optoélectroniques intégrés d'un premier type (11), ces circuits d'un premier type comprenant chacun des blocs électroniques fonctionnels (13) et au moins une première photodiode (14), caractérisé en ce que ladite plaquette (10) comprend en outre au moins un circuit optoélectronique intégré d'un deuxième type (21) comprenant des blocs électroniques fonctionnels (23), au moins une deuxième photodiode (24) et au moins une plage de connexion (25) destinée à être connecter à un appareil de mesure externe, ladite au moins une plage de connexion (25) étant superposée sur ladite au moins une deuxième photodiode (24) de sorte que ledit au moins un circuit du deuxième type (21) peut être utilisé comme circuit de vérification de la fabrication de ladite plaquette.
2.
Plaquette selon la revendication 1, dans laquelle le rapport entre les circuits du premier type (11) et ledit au moins un circuit du deuxième type (21) est de 35 sur 1.
3. Plaquette selon la revendication 1, dans laquelle le rapport entre les circuits du premier type (11) et ledit au moins un circuit du deuxième type (21) est de 56 sur 1.
4.
Procédé de vérification d'une plaquette à gravure selon l'une quelconque des revendications précédentes, comprenant les étapes suivantes: - connecter un appareil de mesure à ladite plaquette (10) à l'intermédiaire de ladite au moins une plage de connexion (25), - envoyer un signal de mesure dans ledit au moins un circuit du deuxième type (21) afin d'obtenir un signal de réponse, - comparer le signal de réponse généré par ledit au moins un circuit du deuxième type (21) à un signal de référence, - déterminer si ladite plaquette (10) fonctionne correctement en vue du résultat de la comparaison.
CH00345/97A 1997-02-17 1997-02-17 Plaquette à gravure comprenant des circuits optoélectroniques et procédé de vérification de cette plaquette. CH691097A5 (fr)

Priority Applications (7)

Application Number Priority Date Filing Date Title
CH00345/97A CH691097A5 (fr) 1997-02-17 1997-02-17 Plaquette à gravure comprenant des circuits optoélectroniques et procédé de vérification de cette plaquette.
TW086106366A TW328144B (en) 1997-02-17 1997-05-13 Wafer comprising optoelectronic circuits and method of verifying this wafer
KR1019980003925A KR19980071246A (ko) 1997-02-17 1998-02-11 광전자 회로를 포함한 웨이퍼와 웨이퍼 검사방법.
US09/025,286 US5949129A (en) 1997-02-17 1998-02-16 Wafer comprising optoelectronic circuits and method of verifying this wafer
CA002229713A CA2229713A1 (fr) 1997-02-17 1998-02-16 Plaquette comprenant des circuits optoelectroniques et methode pour la verifier
CN98105939A CN1193184A (zh) 1997-02-17 1998-02-16 包含光电子电路的晶片及该晶片的检验方法
JP10034555A JPH10247673A (ja) 1997-02-17 1998-02-17 オプトエレクトロニク回路を含むウェーハ及び該ウェーハのチェック方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CH00345/97A CH691097A5 (fr) 1997-02-17 1997-02-17 Plaquette à gravure comprenant des circuits optoélectroniques et procédé de vérification de cette plaquette.

Publications (1)

Publication Number Publication Date
CH691097A5 true CH691097A5 (fr) 2001-04-12

Family

ID=4184903

Family Applications (1)

Application Number Title Priority Date Filing Date
CH00345/97A CH691097A5 (fr) 1997-02-17 1997-02-17 Plaquette à gravure comprenant des circuits optoélectroniques et procédé de vérification de cette plaquette.

Country Status (7)

Country Link
US (1) US5949129A (fr)
JP (1) JPH10247673A (fr)
KR (1) KR19980071246A (fr)
CN (1) CN1193184A (fr)
CA (1) CA2229713A1 (fr)
CH (1) CH691097A5 (fr)
TW (1) TW328144B (fr)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2994326B2 (ja) * 1998-04-27 1999-12-27 日本電気アイシーマイコンシステム株式会社 半導体装置
KR102644921B1 (ko) * 2021-04-16 2024-03-06 예놉틱 옵틱컬 시스템즈 게엠베하 광전자 칩들을 위한 웨이퍼-레벨 테스트 방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60110132A (ja) * 1983-11-18 1985-06-15 Sharp Corp 半導体集積回路ウェハ
JPH02125635A (ja) * 1988-11-04 1990-05-14 Nec Corp Lsiウェーハ
JPH05110048A (ja) * 1991-10-14 1993-04-30 Mitsubishi Electric Corp 光−電子集積回路
JPH0659167A (ja) * 1992-08-10 1994-03-04 Nippon Telegr & Teleph Corp <Ntt> 光軸検出用受光回路
JPH0729956A (ja) * 1993-07-13 1995-01-31 Fujitsu Ltd 半導体装置およびその試験方法
JPH09503622A (ja) * 1993-09-30 1997-04-08 コピン・コーポレーシヨン 転写薄膜回路を使用した3次元プロセッサー
BE1007913A3 (nl) * 1993-12-24 1995-11-14 Philips Electronics Nv Lagedrukontladingslamp en werkwijze voor het vervaardigen van een lagedrukontladingslamp.
US5500540A (en) * 1994-04-15 1996-03-19 Photonics Research Incorporated Wafer scale optoelectronic package
EP0725447B1 (fr) * 1995-02-02 2007-11-14 Sumitomo Electric Industries, Ltd. Dispositif récepteur de lumière de type PIN et procédés de fabrication
US5818984A (en) * 1996-11-18 1998-10-06 International Business Machines Corporation Optoelectronic interconnection of integrated circuits

Also Published As

Publication number Publication date
CN1193184A (zh) 1998-09-16
TW328144B (en) 1998-03-11
JPH10247673A (ja) 1998-09-14
US5949129A (en) 1999-09-07
KR19980071246A (ko) 1998-10-26
CA2229713A1 (fr) 1998-08-17

Similar Documents

Publication Publication Date Title
EP0780893B1 (fr) Dispositif semi-conducteur et méthode de fabrication associée
US6002266A (en) Socket including centrally distributed test tips for testing unpackaged singulated die
WO2001098793A3 (fr) Systemes pour tester et mettre sous boitier des circuits integres
KR20050085387A (ko) 집적 회로의 검사를 수행하기 위한 소켓을 제조하는 방법및 제조된 소켓
EP0905776B1 (fr) Dispositif semi-conducteur à deux plots de connexion de masse reliés à une patte de connexion de masse et procédé pour tester un tel dispositif
FR2820201A1 (fr) Capteur de quantite dynamique a semiconducteur
EP1322966A1 (fr) Connecteur electrique a contacts multiples
WO2016135206A1 (fr) Capteur d&#39;humidite avec module thermique
CH691097A5 (fr) Plaquette à gravure comprenant des circuits optoélectroniques et procédé de vérification de cette plaquette.
EP0860872B1 (fr) Plaquette à gravure comprenant des circuits optoélectroniques et des circuits de test, et procédé de vérification de cette plaquette
JP2023153915A (ja) 腐食を防止するための犠牲導電性スタックを用いる方法
JP2005505131A (ja) 集積回路を製造する方法と、この方法によって得られる集積回路と、この方法によって得られる集積回路が設けられているウェハと、この方法によって得られる集積回路を有するシステム
US6908773B2 (en) ATR-FTIR metal surface cleanliness monitoring
JP2001118983A (ja) マルチチップモジュールのパッケージングプロセス
FR3073626A1 (fr) Procede et dispositif de test de circuit electronique
JP3505328B2 (ja) 半導体装置およびその製造方法
EP0997740B1 (fr) Appareil de test pour cartes à mémoire électronique
EP1361451B1 (fr) Plaquette de test pour le contrôle de dispositifs microélectroniques et appareil de contrôle utilisant cette plaquette de test
FR2790833A1 (fr) Procede de test statistique de circuits integres
JP2867896B2 (ja) 半導体装置の製造方法
KR101007939B1 (ko) 프로브 카드 가열 방법 및 반도체 웨이퍼 검사 방법
US20020072132A1 (en) Semiconductor integrated circuit
EP0636894A1 (fr) Circuit et procédé de contrôle des pistes d&#39;un circuit d&#39;interconnexion
EP3876685A1 (fr) Prélaminé pour une carte électronique, et procédés de réalisation d&#39;un tel prélaminé et d&#39;une carte électronique comportant un tel prélaminé
FR2771853A1 (fr) Plot de test de circuit integre

Legal Events

Date Code Title Description
PL Patent ceased