CN1193184A - 包含光电子电路的晶片及该晶片的检验方法 - Google Patents

包含光电子电路的晶片及该晶片的检验方法 Download PDF

Info

Publication number
CN1193184A
CN1193184A CN98105939A CN98105939A CN1193184A CN 1193184 A CN1193184 A CN 1193184A CN 98105939 A CN98105939 A CN 98105939A CN 98105939 A CN98105939 A CN 98105939A CN 1193184 A CN1193184 A CN 1193184A
Authority
CN
China
Prior art keywords
circuit
wafer
type
photodiode
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN98105939A
Other languages
English (en)
Inventor
A·格朗让
P·昆兹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
EM Microelectronic Marin SA
Original Assignee
EM Microelectronic Marin SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by EM Microelectronic Marin SA filed Critical EM Microelectronic Marin SA
Publication of CN1193184A publication Critical patent/CN1193184A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

一种晶片(10),包括若干第一类型的集成光电子电路(11),上述第一类型的电路每个都包括电子模块(13)和至少第一光电二极管(14)。所述晶片(10)的特征在于还包括至少一个第二类型的集成光电子电路(21),其包括电子模块(23),至少一个第二光电二极管(24)以及至少一个用于连接外部测量装置的焊盘(25),所述至少一个焊盘(25)是重叠在所述至少一个第二光电二极管(24)之上,使得所述至少一个第二类型的电路(21)可以用作检验制造所述晶片的电路。

Description

包含光电子电路的晶片及该晶片的检验方法
本发明涉及晶片，即尤其涉及制作有光电子电路的晶片。本发明还涉及检验该种晶片电路的方法。
含有光电子电路的晶片已经申请过。通常这种晶片包含有几千个集成电路。其中每个电路包括至少一个焊盘，将其与外部测量装置连接。
检验上述晶片电路的公知方法为：使用上述焊盘测试各电路的工作，以便确定晶片产量。一般按1/20选取测试几个电路，如果被测试电路的正常工作的数量超过预定下限，例如达到93％，则其它未测试的电路也认定是正常工作的，就停止检验该晶片。然而，如果测试结果低于该预定下限，其它各个电路都要做单独的检验以确认它们是否能正常工作。
如图1，标记2所示的各集成光电子电路通常包括模块3，光电二极管4和若干焊盘5。焊盘与外部装置(未画出)连接，外部装置发出测量信号用于测试该电路，以便检验该电路的正常工作。然而，这些焊盘占据了晶片上很大一部分面积，限制了能够制作在单个晶片上的集成电路数目，因而增加了各电路的制造成本。
但是，本专利申请的申请人注意到不能通过上述检验方法第一步的晶片仅占很小的百分比，在同批晶片中大约为1-2％。
本发明目的是克服上述缺点，提供一种含有集成光电子电路的晶片，其焊盘要求较小的空间，因而大部分空间用于集成电路，结果与现有技术的晶片相比，其可以在单个晶片上制造更多的电路。
本发明另一目的是提供一种能对上述晶片进行合适而有效检验的检验方法。
权利要求1晶片的特定特征及权利要求4的方法能够达到上述目的。
事实上，晶片上仅有很少数目的电路用于测试。只有这些电路包括用于检验的焊盘。通常这些电路是不能使用的，仅为测试目的而“牺牲”掉。其它电路不包括用于检验的焊盘，它们在晶片表面占有较少的空间，因此在单个晶片上可以制造大量的集成电路。
通过下面结合例子参考附图所做的说明，将更清楚本发明的其它特征和优点。
图1为根据现有技术的晶片的集成光电子电路示意图，已对图1做过了说明。
图2为根据本发明晶片的局部示意图，其包括若干第一类型的集成光电子电路和至少一个第二类型的集成光电子电路，
图3为图2中第一类型的集成光电子电路示意图；
图4为图2中第二类型的集成光电子电路示意图。
图2为根据本发明的晶片，更确切地说是有光电子电路形成其内的晶片。晶片10包括若干集成电路，通常是几千个电路，其是同时制造。根据本发明的晶片包括有二个不同类型的集成电路，如下述。
晶片10包括若干第一类型的集成光电子电路11和至少一个第二类型的集成光电子电路21。
第一类型的集成光电子电路11示于图3，按公知方式包括供电端12和互连的模块13。还可有构成部分模块13的电容16。第一类型的电路11还包括至少一个与模块13相连的光电二极管14。应注意，第一类型的电路11并不包含任何与外部测量装置连接的焊盘。
第二类型的电路21示于图4，也包括供电端22，互连模块23，电容26(必要时)和至少一个与模块23连接的光电二极管24。第二类型的电路21还包括至少一个将第二类型的电路与外部测量装置进行连接以进行检验的焊盘。该检验可以按照前述的常规方式进行。所举例中，第二类型的电路21包括四个光电二极管24和四个焊盘25。但是，这些焊盘25被重叠在光电二极管24上。事实上，制造晶片期间使用的腐蚀模板已经改进，以便把焊盘加到每个第二类型电路的每个光电二极管上。第二类型的电路21对第一类型的电路11之比率最好为1∶35，即第一类型的电路要是第二类型的电路的35倍。当然，也可能选择不同的第一和第二类型的电路比率。的确，例如申请人注意到1∶56的比率也能给出满意的结果。为确保可靠工作，光电二极管14和24分别接到模块13和23，因此重叠在光电二极管24之上的焊盘25将能够把上述模块23耦合到外部测量装置，因而可以检查所有元件的工作及它们的连接。
由于第一类型的电路11不包括外部焊盘，因此相对于现有技术的电路，第一类型的各电路11占据的空间减小30％。第一电路11的表面约0.69mm2。由于第二类型电路21的焊盘25重叠在第二类型上述电路21的光电二极管24上，后者与第一类型的电路11相比并不占据更大空间。的确，在述及的例子中，已看到根据本发明的晶片的集成电路更短了，这是由于供电端和电容因模块的良好分布而能够靠近光电二极管放置。因此，能够在晶片上制造大约20,500个电路，而现有技术的晶片仅能有15,000个电路。即使承认由于仅用于检验制造的晶片而实际上牺牲掉的第二类型的电路21，在每块晶片上仍有可以正常使用的大约20,000个第一类型的电路。
不用说相对现有技术的电路，每个电路的价格因而可大幅度下降，所述例子的下降在30％量级。
根据本发明的检验晶片的方法，包括按公知方式将第二类型电路21的焊盘25连接到能提供测量信号的外部测量装置。这种类型的装置被连接到第二类各个电路21的焊盘25，一个跟着一个。
下一步，测量信号送到产生响应信号的第二类型电路21。该响应信号与基准信号比较，以确定第二类型电路21是否正常工作。这里例如也可以采用近似为93％的产量下限，如前面所述。如果第二类型电路21的正常工作数量大于这个下限，可认为晶片是合格的。相反，如果检验第二类型电路的结果未达到该下限，晶片就未通过检验，认为不合格。
为有利起见，可随检验方法提供一个补充步骤。这包括将焊盘25到模块23的连接反向，以避免任何不当地使用第二类型电路21。因此，可立即观察到第二类型的上述电路是否工作的。
尽管上面说明了根据本发明的晶片优选实施例及其检验方法，但是本发明不限于这些特定的实施例，其仅作为非限定性的例子给出。

Claims (4)

1、由若干第一类型的集成光电子电路(11)构成的晶片(10)，所述第一类型的电路每个包括电子模块(13)和至少第一光电二极管(14)，特征在于所述晶片(10)还包括至少一个第二类型集成光电子电路(21)，其包括电子模块(23)，至少一个第二光电二极管(24)以及至少一个用于与外部测量装置相连接的焊盘(25)，所述至少一个焊盘(25)是重叠在所述至少一个第二光电二极管(24)之上，使得所述至少一个第二类型电路(21)可被用作检验制造所述晶片的电路。
2、根据权利要求1的晶片，其中第一类型的电路(11)与所述至少一个第二类型的电路(21)的比率为35∶1。
3、根据权利要求1的晶片，其中第一类型的电路(11)与所述至少一个第二类型的电路(21)的比率为56∶1。
4、检验根据前述权利要求之一的晶片的方法，包括下述步骤：
通过所述至少一个焊盘(25)将外部测量装置连接到所述晶片(10)；
将测量信号送到所述至少一个第二类型的电路(21)，以便得到响应信号；
将由所述至少一个第二类型的电路(21)产生的响应信号与基准信号比较；以及
根据比较结果确定所述晶片(10)是否正常工作。
CN98105939A 1997-02-17 1998-02-16 包含光电子电路的晶片及该晶片的检验方法 Pending CN1193184A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CH0345/97 1997-02-17
CH00345/97A CH691097A5 (fr) 1997-02-17 1997-02-17 Plaquette à gravure comprenant des circuits optoélectroniques et procédé de vérification de cette plaquette.

Publications (1)

Publication Number Publication Date
CN1193184A true CN1193184A (zh) 1998-09-16

Family

ID=4184903

Family Applications (1)

Application Number Title Priority Date Filing Date
CN98105939A Pending CN1193184A (zh) 1997-02-17 1998-02-16 包含光电子电路的晶片及该晶片的检验方法

Country Status (7)

Country Link
US (1) US5949129A (zh)
JP (1) JPH10247673A (zh)
KR (1) KR19980071246A (zh)
CN (1) CN1193184A (zh)
CA (1) CA2229713A1 (zh)
CH (1) CH691097A5 (zh)
TW (1) TW328144B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2994326B2 (ja) * 1998-04-27 1999-12-27 日本電気アイシーマイコンシステム株式会社 半導体装置
KR102644921B1 (ko) * 2021-04-16 2024-03-06 예놉틱 옵틱컬 시스템즈 게엠베하 광전자 칩들을 위한 웨이퍼-레벨 테스트 방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60110132A (ja) * 1983-11-18 1985-06-15 Sharp Corp 半導体集積回路ウェハ
JPH02125635A (ja) * 1988-11-04 1990-05-14 Nec Corp Ｌｓｉウェーハ
JPH05110048A (ja) * 1991-10-14 1993-04-30 Mitsubishi Electric Corp 光−電子集積回路
JPH0659167A (ja) * 1992-08-10 1994-03-04 Nippon Telegr & Teleph Corp <Ntt> 光軸検出用受光回路
JPH0729956A (ja) * 1993-07-13 1995-01-31 Fujitsu Ltd 半導体装置およびその試験方法
WO1995009438A1 (en) * 1993-09-30 1995-04-06 Kopin Corporation Three-dimensional processor using transferred thin film circuits
BE1007913A3 (nl) * 1993-12-24 1995-11-14 Philips Electronics Nv Lagedrukontladingslamp en werkwijze voor het vervaardigen van een lagedrukontladingslamp.
US5500540A (en) * 1994-04-15 1996-03-19 Photonics Research Incorporated Wafer scale optoelectronic package
US5712504A (en) * 1995-02-02 1998-01-27 Sumitomo Electric Industries, Ltd. Pin type light-receiving device, opto electronic conversion circuit, and opto-electronic conversion module
US5818984A (en) * 1996-11-18 1998-10-06 International Business Machines Corporation Optoelectronic interconnection of integrated circuits

Also Published As

Publication number Publication date
CH691097A5 (fr) 2001-04-12
KR19980071246A (ko) 1998-10-26
JPH10247673A (ja) 1998-09-14
CA2229713A1 (en) 1998-08-17
US5949129A (en) 1999-09-07
TW328144B (en) 1998-03-11

Similar Documents

Publication Publication Date Title
US7411286B2 (en) Methods for stacking wire-bonded integrated circuit dice on flip-chip bonded integrated circuit dice
US6531772B2 (en) Electronic system including memory module with redundant memory capability
US7095104B2 (en) Overlap stacking of center bus bonded memory chips for double density and method of manufacturing the same
US6002178A (en) Multiple chip module configuration to simplify testing process and reuse of known-good chip-size package (CSP)
US6301121B1 (en) Direct-chip-attach (DCA) multiple chip module (MCM) with repair-chip ready site to simplify assembling and testing process
US5789816A (en) Multiple-chip integrated circuit package including a dummy chip
CN1193184A (zh) 包含光电子电路的晶片及该晶片的检验方法
KR100687687B1 (ko) 멀티칩 모듈 패키징 방법
CN1208962A (zh) 半导体存储器
US6222211B1 (en) Memory package method and apparatus
US6727584B2 (en) Semiconductor module
US5691243A (en) Process for manufacturing composite semiconductor device
CN101394709A (zh) 一种电路板及其设计方法
KR940006872Y1 (ko) 멀티 칩 모듈(Multi Chip Module)의 회로기판 구조
KR100234025B1 (ko) 적층형 모듈 테스트 장치
CN1206222A (zh) 集成电路模块的制造方法
CN1691329A (zh) 用于存储器模块的多级封装
CN1387259A (zh) 一种可编程多芯片模块的弹性组合插槽
KR19990018725A (ko) 반도체 웨이퍼 및 그의 전기적 특성 검사 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned
C20 Patent right or utility model deemed to be abandoned or is abandoned