CN1463454A - 低电感格栅阵列电容器 - Google Patents

低电感格栅阵列电容器 Download PDF

Info

Publication number
CN1463454A
CN1463454A CN02802055.3A CN02802055A CN1463454A CN 1463454 A CN1463454 A CN 1463454A CN 02802055 A CN02802055 A CN 02802055A CN 1463454 A CN1463454 A CN 1463454A
Authority
CN
China
Prior art keywords
electrode
layer
capacitor
array
layer capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN02802055.3A
Other languages
English (en)
Inventor
约翰·L·高尔瓦格尼
安德鲁·里特
乔治·科罗尼
桑加·布朗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Avx Components Corp
Original Assignee
AVX Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AVX Corp filed Critical AVX Corp
Publication of CN1463454A publication Critical patent/CN1463454A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H01G2/065—Mountings specially adapted for mounting on a printed-circuit support for surface mounting, e.g. chip capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

公开了一种用于格栅阵列电容器的改进的低电感端子配置。该改进的端子配置提供了短端子长度，并保持电容元件的侧边无任何结构。通常被焊盘占据的面积减小了，这有利于电路板上更小的芯片间隔。该布置通常包含以交错结构间插的介电和电极层(10)。穿过自选定的电极层(10)延伸的接头(14)钻出通孔，然后填充以适当的导电材料。可直接在此导电材料上布设焊球(24)，提供易于安装在IC上并回流的焊球阵列(BGA)封装芯片。此焊球(24)的成分易于调整以满足特定烧制条件。此电容器芯片还兼容于焊盘格栅阵列(LGA)封装技术。此交错电极结构可用于形成单一的多层电容器或多重分立电容器(30)。此电容器阵列可通过保持外部构造并在内部细分电极(10)而形成。对于多种需要退耦电容器的高频应用而言，所得到的低成本、低电感的电容器是理想的。

Description

低电感格栅阵列电容器
技术领域
本发明一般地涉及退耦电容器的等效串联电感(ESL)的控制，特别地，本发明涉及用于格栅阵列电容器的低电感端子(termination)。本发明涉及可在焊球阵列或焊盘(land)格栅阵列结构中使用，并提供较低的ESL，从而提供更高效的电容器器件的电容器阵列。
背景技术
尽管开发集成电路(IC)已经有一段时间，但是这些IC的许多具体的特征影响了电子元件的设计标准和这些元件的相应安装工序。随着集成电路元件的功能度的提高，电子元件的设计必须变得越来越有效。电子行业内不断地进行电子元件的小型化，并且尤为重要的是设计足够小的、还同时具有高工作品质的特征的部件。组件被期望为具有小的尺寸以及可靠的运行特性，还可以在相对低的成本下制造。
元件的小型化使其具有在电路板或其它基底上的更高安装密度。因而，在现今的集成电路设计当中，元件之间的间隔也成为了一个限制因素。由于间隔是一个如此重要的设计特性，所以用于IC组件的端子装置或元件的大小和位置也是一个相当重要的设计特性。
退耦电容器是已在IC应用中使用的一种具体的电子元件。退耦电容器经常用于控制电路设备中发生的噪音问题。其提供了切换和刷新目前的数字电路中所用的逻辑门所需的稳定的局域电荷源。集成电路的速度与封装密度的惊人增长要求退耦电容器技术的进步。当高电容退耦电容器受到许多目前设备的高频作用时，其运行特性变得越来越重要。一种获取改善性能的途径是降低器件的电感。从而，理想的是，这样的电容性结构提供了低的等效串联电感(ESL)以保持电路的效能。
已经实现了几个减小退耦电容器的自感和互感的设计特点。缩短电流路径将降低自感。由于电流经常不得不流经电容器的整个长度，所以结构的较长端部的端子将缩短电流路径。如果相邻的电容器电极中的电流沿相反方向流动，则这将减小电容器的互感。如交错电容器(interdigitatedcapacitor)技术中所用的那样的多重(multiple)端子降低了电感值。
另一种降低退耦电容器的ESL的方法是将因端子配置和安装系统导致的内连电感减到最小。典型的端子配置采用了到电容器电极焊点的长的迹线。这种连接具有高电感的特点，并且经常无法实现元件间的极小间隔。于是，需要具有低ESL并且有利于集成电路的高元件密度的更为有效的端子。还希望提供一种有效的端子配置而不会降低元件的体效率(volumetricefficiency)。
另外缩短集成电路的接地平面(ground plane)或功率平面(power plane)到多层电容器结构中的电极板之间的电流路径，也有助于降低退耦电容器的ESL。典型的多层电容器结构需要这种多层结构的顶部和低部上的较厚的盖层。这些保护层理想地提供足够的体积以抵御典型的、必须经烧制而形成电容器基体的玻璃/金属玻璃料(frit)的应力。这种典型的对保护性外层的需要阻碍了可能的环路电感的减小。
在所述的退耦电容器中，经常需要包含其它基于特殊应用的设计特性。电容器生产商的客户经常提出具体的要求，如电容器封装构造以及端子的构成。特别地，具有可包含焊盘格栅阵列或焊球阵列结构的电容器将会带来便利。理想的是，以成本节约和方便的方式将此类要求结合到电容器中。
虽然在多层退耦电容器领域中已有了各种例子和替换实施例，但是没有一种结构基本上涵盖所有上述优选电容器的特性。
美国专利No.6,064,108示出了一种包含“交错(interdigitated)”电容器平板的排列的多层电容器。该′108号专利展示了一种可靠的高电容多层器件的示例性电极结构。
美国专利No.5,661,450公开了具有低电感端子配置的电阻阵列。该阵列包含透过具有附着的焊球的衬底的导电通孔。该结构是一种实现用于集成电路环境下的低电感连接设计的示例。
美国专利No.5,666,272和5,892,245公开了有利于在电路板上增加组件密度的焊球阵列(BGA)封装的例子。
美国专利No.6,097,609示出一示例性封装组件(assembly)，其同时与焊球阵列(BGA)和焊盘格栅阵列(land grid array)(LGA)设计构造相兼容。
美国专利No.5,880,925公开了一种示例性多层电容器，其具有引线结构的交错布置。
日本专利No.7,037,756和7,037,757定义了具有高组件封装密度的电容器阵列。
其它的专利提供了各种电容设计的例子，如下
    专利号      发明人     授予日              名称
5,973,391   Bischoff等 10/26/1999 具有嵌入电路的置入物以及用其封装微电子元件的方法
5,905,633     Shim等 05/18/1999 用金属载流子环作为热扩散器的焊球阵列半导体封装
5,893,724  Chakravorty等 04/13/1999 形成高可靠性的平面焊球阵列封装的方法
5,892,290  Chakravorty等 04/06/1999   高可靠性平面焊球阵列封装
5,872,399       Lee 02/16/1999 球栅半导体封装的焊球焊盘金属结构
5,864,470     Shim等 01/26/1999 具有灵活性的用于焊球阵列半导体封装的电路板
5,855,323     Yost等 01/05/1999 用于喷射、生产和附着均匀焊球的方法和设备
5,787,580       Woo 08/04/1998 利用焊球阵列封装形成射频模块的方法
5,724,728     Bond等 03/10/1998 向安装表面安装交错电路的方法
5,642,265     Bond等 06/24/1997 具有可分离模块的焊球阵列封装
5,641,113   Somaki等 06/24/1997 制造具有焊点的电子器件的方法
5,637,832     Danner 06/10/1997     焊球阵列及其制备方法
5,594,275     Kwon等 01/14/1997 具有多个堆叠的焊球阵列封装的J-引导半导体封装
5,519,580   Natarajan等 05/21/1996 控制BGA IC组件的焊球尺寸的方法
5,516,030     Denton 05/14/1996 在布置前通过回流在印刷电路板上组合焊球阵列组件的方法和设备
5,504,177     Danner 04/02/1996          焊球阵列
5,442,852     Danner 08/22/1995      制造焊球阵列的方法
所有上述美国专利公开完全作为参考而引入本申请。
发明内容
鉴于前面讨论的现有技术所面临的、并为本发明所认识和要解决的缺点以及其它的不足，开发了一种改进的低电感电容器技术。也就是说，概括起来，本发明的总体目的是改进用于多层电容器阵列的端子配置(termination scheme)。
本发明的另一个总体目的是提供一种有利于在集成电路中缩小元件间的间隔的低电感电容器阵列。
本发明的主要目的是提供与焊球阵列和焊盘格栅阵列封装结构都匹配的电容器阵列技术。
本发明的另一个主要目的是提供一种具有低等效串联电感(ESL)的多层电容器阵列。
本发明的另一个目的是提供具有可定义单一电容器也可定义电容器阵列的交错电极结构的电容器。
本发明的再一个目的是提供用于多层电容器阵列的改进的端子配置，而不明显降低该种电容器阵列的体效率。
本发明的其它的目的与优点将通过下面的详细描述而展示或为本领域技术人员清楚地了解。同样，还应该理解的是，依靠本说明书，对此处具体地展示、提及并讨论的特征的调整与改动可以在本发明的不脱离其精神与范围的各种实施例与应用中实行。此类改动可包括但并不局限于所示出、提及或讨论的装置与零件的等效替代品，以及对各种部件或零件等的功能上的、操作上的或者位置上的改变。
另外，应该理解的是，本发明的不同的实施例，包括本发明的不同的优选实施例，可包含此处公开的零件、元件或其等效物的组合与配置(包含未在附图中示出或未在详细说明中表明的零件或部件的组合或其配置)。本发明(subject matter)的一个示例性实施例涉及一种多层电容器。此类电容器元件可包括一个介电基体，多个电极层和电极接头，多个通孔，以及用于形成端子的导电材料。
更加优选地，该示例性介电层和电极层交叉排列以形成多层设置。电极接头可以由特定的电极层按预定的方式延伸，使得通过选定的电极接头形成通孔。导电材料可优选填充该导电通孔以形成多层电容器端子。
本发明的另一示例性实施例涉及一种如上所述的用作电容器阵列的多层电容器。该电容器阵列可优选地设置为即可用于焊球阵列(BGA)封装技术也可用于焊盘格栅阵列(LGA)封装技术。更加优选地，该阵列结构可包含一介电层和电极层的多层排列，由选定的电极层延伸出来的电极接头(electrode tab)，以及通过预定义的电极接头定义的导电通孔。该通孔可被优选地填充一种导电材料，形成焊球将要附着于其上的柱状端子。
本发明的另一示例性实施例包括选定的前述部件的各种组合，其中选定的示例性电极层被细分以提供多重分立电容元件。所公开的实施例中的此可选部件方便了面向单个多层电容器或多层电容器阵列的多功能的设计选择。
无需在此处描述的本发明的其它实施例，可包括或采用以上概述的零件或部件的组合，和/或在本说明书中另外讨论的零件、部件或元件的组合。
通过阅读说明书的其余部分，本领域技术人员应该能够接受此类实施例中特征、观点以及其它内容。
附图说明
下面，将参照附图，对本发明进行对于本领域技术人员而言充分而易懂的说明，其中：
图1示出了在根据本发明的多层交错电容器中使用的示例性电极层配置(部分地分解)的总体顶示和局部透视的视图；
图2示出了根据本发明的具有导电通孔的电极板和相应的电极接头(tab)的示例性布置的总体侧视且部分顶部透视的视图；
图3A示出了根据本公开的具有透过电容器基体上预设位置形成(即钻出)的通孔的示例性电容器实施例的总体前视并部分顶部透视的视图；
图3B示出了根据本公开的具有附着在形成在电容器基体中的导电通孔上的焊料预制坯(solder preform)的示例性电容器实施例的总体前视并部分顶部透视的视图；
图4A示出根据本发明的具有多重端子的示例性电容器的示意电路图；
图4B示出了包含根据本发明的单个元件中的多个分立电容器的示例性电容器阵列的示意电路图；
图5A示出了多层电容器结构的示例性现有构造及其示例性端子配置的总体侧视图；以及
图5B示出了根据本发明的多层电容器实施例的示例性构造及其示例性端子配置的总体侧视图。
在本说明书及附图中反复使用的附图标记用于表现相同或类似的本发明的部件或元件。
具体实施方式
参照前面的发明内容部分，本申请特别涉及具有改善的端子结构的多层电容器。部分用于典型电容器技术的若干示例性结构的图示在图1、4A、4B和5A中示出。所有这些图在本发明范围内在本说明书中得以讨论。图2、3A、3B和5B均展示了对传统电容器结构的改进，这得到了本发明的优选实施例。
应该注意的是，每个示例性实施例并不意味着对本发明进行限制。作为一个实施例的一部分而展示和描述的部件可以用于与其它实施例相结合，以形成另外的实施例。另外，即使没有明确地说明，但是某些部件依然可以与行使相同或相似功能的相似的器件或部件互换。
现在将详细参照本发明的优选实施例。参照附图，图1示出了用于多层电容器或电容器阵列的多个电极层10和12、以及多个电极接头(tab)14的示例性设置。电极层10和12布置成与自该电极层延伸出来的接头平行，使得自交替的电极层延伸出来的电极接头在各个列中对齐。此示例性构造获得了一种能用于本发明实施例的电极层的交错排列。
图1的示例性图示描述了具有相应接头14的总共四个这样的电极层10和12，然而如本发明中所用的那样的典型布置可以改变，并且通常可包含更多的电极层和相应的接头。此特征为构造具有大的电容值范围的电容元件提供了设计方案(借助于选择电极的数量)。
图1所描述的布置提供了一种具有较低等效串联电感(ESL)的电极结构。由于该示例性交错电极结构，该元件的自感和互感都被大大地降低。此示例性电容器极板中的电流以向上的箭头(无附图标记)和向下的箭头(无附图标记)表示，其中，向上的箭头表示交替电极层10中的电流方向，向下的箭头显示了位于所定义的交替电极层10之间的电极层12中的电流方向。由于电流无需流过所有电极的整个长度来形成电路，所以器件的自感降低。
图1的示例性布置中的相邻层可被示意性地想象为正极板和负极板。该电极布置使得流出正极板10的电流沿相邻的负极板12在相反方向上返回。此种相反方向上的电流的供给消除了由同方向上的相邻电流产生的所有互感。
图2显示了示例性电极层10和12、以及穿过自选定电极层延伸的接头14而形成的导电材料16的示例性互连(interconnect)。这些设置在介电体中的元件构成本发明一示例性实施例。通过形成穿过平行接头14的通孔(例如，通过钻孔或其它适当的方式)，并向其中填入导电材料16，形成了一种低电感连接(或端子)。此通孔布置以及潜在的安装系统对具有总体上很低的ESL的电容元件有利。
优选地，仅穿过电极层的选定部分(即电极接头14)形成这样的通孔和合成的电连接。过多通孔的形成，特别是在电极层的主体部分中，导致元件具有低的体积电容效率(volumetric capacitor efficiency)。通过在电极层的无作用边缘处设置通孔，该电容器阵列的体积效率优选地不会减小。
在本发明的优选模式(或优选实施例)中，电极层10和12通常可包括铂、镍、钯-银合金、或其它合适的元素、或元素的组合。用于形成与电容器极板的电连接的该导电材料16通常可包括银、镍、或其它合适的导电材料。
图3A和3B示出了本发明的示例性实施例，其显示了以交替的介电层和电极层为特征的电容器芯片20。通常采用的介电材料可为钛酸钡或其它合适的电介质。通常采用适当的电介质来使得在高于室温的温度下(通常约60℃)获得最大电容。
电极接头14优选地向根据本发明的芯片体的长边26延伸。已知的交错电极接头经常完全延伸透过芯片体20，使得其暴露在电容元件的长边26上。电极接头的潜在暴露部分由虚线22表示，并且可用于实现交替的端子结构。本发明的当前的优选实施例并不需要电极接头14的这样的暴露部分22。由于端子最终由导电材料16和焊接元件24提供，所以此种变化并不影响如本说明书所公开的改进的端子结构。
如图2所示的本端子结构提供了一种布置，该布置有利地保留了芯片20的无任何结构的一些边。除了降低根据本发明的所得芯片的ESL外，此种布置还有利地允许电路板上元件间的极小间隔。由于直接地设置端子，所以其它方式中通常被焊盘(solder land)占据的面积也减小了。焊盘的消除还降低了端子电感。
仍然优选的是，沿电容器芯片20形成的通孔18和后续的端子结构沿该电容器芯片的长边26排列。与沿芯片20的短边28端接相反，本发明的布置提供了电流路径的更短距离，这产生了更低的ESL。芯片20的这种短边28与长边26的典型尺寸分别可为约60×120mil(密尔，千分之一英寸)或约50×80mil。在本发明的一些实施例中，采用了不同的尺寸，这可容易地为本领域普通技术人员所理解。
一旦通孔18穿过示例性电容器基体形成(例如钻孔)，并被填充以导电端子材料16，则可附着焊球24以形成焊球阵列封装。焊球24通常可具有约10-15mil的直径(尽管如本领域所知晓的那样其它的尺寸也可选用)。这种焊球阵列封装技术的其他实施可以包括焊球坯料在电容器芯片20的整个表面上的分布。根据当前的端子和安装技术，焊球24可分布于电容元件的顶表面、底表面、或在这两个表面上。
一旦图3B的电容元件形成(并与焊球24结合)，则芯片20无需其它焊料的使用即可安装。由于精细的焊迹(solder trace)通常难以形成，因此对此器件非常有利的是，人们可以简单地将芯片20置于板上并施行焊料回流(solder reflow)以完成组装。优选的是，提供各种焊球成分以满足不同用户的需求和偏好。此设计的灵活性允许进行低温(low-fire)或高温(high-fire)焊料回流操作。
图3A的芯片设计不仅兼容于如图3B所示的BGA(焊球阵列)封装，还兼容于LGA(焊盘格栅阵列)封装。虽然该LGA布置通常难以实现小的元件和高的元件密度，但是仍然具有生产灵活性。
实施本发明的各实施例的其它设计选择在于需要单一的电容器30，还是需要多重的电容器30。图4A和4B分别示出了此两种选择的示例性示意图。
如以上示例性实施例中所述的那样，电极层10和12可提供具有多重端子的单一交错电容器(IDC)30，诸如图4A中所示的示例性实施例。然而，根据本发明的更多方面，这种布置可更改，以获取诸如图4B所模拟的元件的示例性实施例。根据本公开，当电极10和12被内部细分时，先前所示的外部芯片布置得以维持。图4B表明，这样的改变产生了多重分立电容器30或电容器阵列。从而，本发明的端子结构可被用于IDC或集成无源元件(integrated passive component)(IPC)。
图5A展示的是通常的多层电容器端子结构的总体侧视图。交替的电极层10和12设置在芯片基体20中。在如图5A所示的该种通常的电容器设置中，需要具有最小厚度的盖层，以抵御生产过程中导致的一定的应力。因而，规定最小顶层厚度34和最小底层厚度36，以抵御必须烧制在芯片20上的常见玻璃/金属玻璃料的应力。此类向陶瓷芯片体中扩散玻璃基质(glassmatrix)的典型示例性工艺被设想成被多层芯片电容器生产领域中的技术人员所了解。通常提供更多的面积以将芯片20焊接在电路板上的示例性端子28还为芯片20的顶部和底部提供额外的宽度。
该顶层34与底层36的存在与图5A的端子结构一起为此类电容器器件增加了更大的等效串联电感，尤其借助于增加环路电感。本发明的实施例，诸如图5B所示的，其允许明显地减小该顶层34和底层36。
下面参照图5B，根据本公开技术的端子配置提供了一种具有示例性导电材料16和焊接单元24的多层电容器构造。通过消除通常的包绕型(wrap-around)端子32，消除了大体积的顶部34和底部36介电层。顶部电极层与芯片20顶表面之间的新的示例性顶部距离38和底部电极层与芯片20底表面之间的示例性底部距离40可以比图5A的示例性顶部距离34和底部距离36短得多。另外，此潜在的差异将产生具有更小ESL的电容器构造。
如上面说明书中所述的本发明的各个实施例包含许多灵活的设计选择。其可包括格栅阵列封装的选择、分立电容器30的数量的设计、以及焊球24的成分偏好的选择。以此类选择的任意组合为特征的实施例仍可与本发明的低电感端子结构相结合。任何此类结合均以较低的成本形成用于任何需要退耦电容器的高频应用的低电感电容器。
虽然已经参照本发明的具体实施例对本发明进行了详细描述，但是清楚的是，本领域技术人员通过获取并理解前述内容可容易地构想出该实施例的替代实施例、变形实施例、以及等效实施例。据此，本公开的叙述借助的是示例而非限制，且本公开不排除包含此类对本发明的调整、改动和/或附加，这些对本领域技术人员而言是十分明显的，本发明的范围应以所附权利要求为准。

Claims (23)

1.一种多层电容器，包括：
一介电材料基体；
多个位于所述基体中的电极层；
多个自选定的所述电极层延伸的电极接头；
多个通孔，所述通孔透过所述介电基体的选定的预定体积并透过选定的所述接头形成；以及
导体材料，其插入选定的所述通孔中，通常填充选定的所述通孔，并为选定的所述电极接头提供电连接。
2.如权利要求1的多层电容器，其中，所述多个电极接头排列来使得自交替的电极层延伸出来的选定的电极接头垂直地对齐，形成交错电容器元件。
3.如权利要求1的多层电容器，其中，所述多个通孔中的每一个形成在选定的所述电极接头中，使得所述通孔中的每一个均不延伸穿过自两相邻电极层伸出的电极接头。
4.如权利要求1的多层电容器，其中，所述介电材料基体以一顶表面和一底表面为特征，并且其中所述电极层置于所述介电基体中，使得每个所述电极层平行于所述介电基体的所述顶表面和所述底表面取向。
5.如权利要求4的多层电容器，其中所述导电材料暴露在所述介电基体的所述顶表面和底表面中的选定面上。
6.如权利要求5的多层电容器，还包括附着在所述介电基体的所述顶表面和底表面中的选定面上的所述暴露的导电材料上的焊球，以形成焊球阵列电容器。
7.如权利要求6的多层电容器，还包括附着在所述介电基体的所述顶表面和底表面中的选定面上的焊球，以在所述顶表面和底表面中的选定面上形成焊球的分布式预定排列。
8.如权利要求5的多层电容器，其中，所述焊球可包括具有不同熔点范围的各种合适的导电材料，从而适于各种烧制条件。
9.如权利要求1的多层电容器，其中，选定的所述电极层被细分，以提供多重分立电容元件的电容器阵列。
10.如权利要求1的多层电容器，其中，所述电容器阵列与用于在一衬底或印刷电路板上安装所述电容器阵列的焊盘格栅阵列安装过程相兼容。
11.一种用于焊球阵列(BGA)或焊盘格栅阵列(LGA)布置的多层电容器，包括：
多个电极层，每个所述电极层以第一侧和第二侧为特征；
多个介电层，其中选定的所述介电层被排列在每个所述电极层的第一和第二侧两侧上，形成交替的介电层和电极层的多层排列，其中所述的多层排列以一最顶层和一最底层为特征；
多个电极接头，其自选定的所述电极层延伸；
多个通孔，其通过选定的所述电极接头定义，在所述多层排列中形成中空柱；以及
导电材料，其插入选定的所述通孔，其中所述导电材料暴露在所述多层排列的所述最顶层和最底层中的选定层上，且其中所述导电材料为选定的所述电极接头提供电连接。
12.如权利要求11的多层电容器，其中，所述多个电极接头布置来使得自交替电极层延伸的所选电极接头垂直对齐，形成交错电容器元件。
13.如权利要求11的多层电容器，其中，所述多个通孔中的每一个形成在选定的所述电极接头中，使得所述通孔中的每一个不延伸通过自两个相邻电极层延伸的电极接头。
14.如权利要求11的多层电容器，还包括附着于暴露在所述多层排列的所述最顶层和最底层中的选定层上的所述导电材料上的焊料预制坯。
15.如权利要求14的多层电容器，其中，所述焊料预制坯可包括具有不同熔点范围的各种合适的导电材料，从而适于各种烧制条件。
16.如权利要求11的多层电容器，其中，选定的所述电极层被细分，以提供多重分立电容元件的电容器阵列。
17.如权利要求11的多层电容器，其中，所述最顶层和所述最底层的厚度相对于现有技术的多层电容器结构可明显地减小。
18.一种具有低电感端子的多层电容器阵列，包括：
多个介电层；
多个电极层，其间插有选定的所述介电层，以形成多层排列，所述多层排列具有所定义的顶表面和所定义的底表面；
多个电极接头，其自选定的所述电极层延伸；
多个通孔，所述通孔穿过所述层状电容器排列中的所选预定位置而钻出，且每个所述通孔穿过至少一个选定的所述电极接头而钻出；
导电材料，其插入选定的所述通孔中，通常填充选定的所述通孔，并为选定的所述相应的电极接头提供电连接，所述导电材料形成导电柱，其中所述导电柱的选定端暴露在所述多层排列的所述顶表面和所述底表面中的选定面上；以及
多个焊球，其附着在所述层状电容器排列的所述顶表面或所述底表面其中之一上所述导电柱的选定的所述暴露端上。
19.如权利要求18的多层电容器阵列，其中，所述多个电极接头排列来使得自交替电极层延伸的所选电极接头垂直对齐，形成交错电容器元件。
20.如权利要求18的多层电容器阵列，其中，所述多个通孔中的每一个形成在选定的所述电极接头中，使得所述通孔中的每一个均不延伸穿过自两相邻电极层延伸的电极接头。
21.如权利要求18的多层电容器阵列，其中，所述多个焊球可包括具有不同熔点范围的各种合适的导电材料，从而适于各种烧制条件。
22.如权利要求18的多层电容器阵列，其中，选定的所述电极层被细分，以提供多重分立电容元件。
23.如权利要求21的多层电容器阵列，还包括附着在所述介电基体的所述顶表面和底表面中的选定面上的焊球，以在所述顶表面和底表面中的选定面上形成焊球的预定分布式排列。
CN02802055.3A 2001-06-12 2002-06-03 低电感格栅阵列电容器 Pending CN1463454A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/879,803 2001-06-12
US09/879,803 US6459561B1 (en) 2001-06-12 2001-06-12 Low inductance grid array capacitor

Publications (1)

Publication Number Publication Date
CN1463454A true CN1463454A (zh) 2003-12-24

Family

ID=25374918

Family Applications (1)

Application Number Title Priority Date Filing Date
CN02802055.3A Pending CN1463454A (zh) 2001-06-12 2002-06-03 低电感格栅阵列电容器

Country Status (4)

Country Link
US (1) US6459561B1 (zh)
JP (1) JP2004522308A (zh)
CN (1) CN1463454A (zh)
WO (1) WO2002101772A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101832833A (zh) * 2010-04-02 2010-09-15 刘喜元 自感应型(拉)压力支座
CN102903949A (zh) * 2012-10-13 2013-01-30 苏州征之魂专利技术服务有限公司 一种新能源动力电池结构
CN104347966A (zh) * 2013-07-30 2015-02-11 福特全球技术公司 多层母线
CN104347586A (zh) * 2014-09-15 2015-02-11 武汉新芯集成电路制造有限公司 集成电感电容的电路结构
CN106463489A (zh) * 2014-03-28 2017-02-22 英特尔公司 Tsv连接的背侧去耦
CN108140495A (zh) * 2015-08-03 2018-06-08 美商新思科技有限公司 2d材料超级电容器

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6762203B2 (en) * 1999-08-03 2004-07-13 Kao Corporation Oil composition
US6625006B1 (en) 2000-09-05 2003-09-23 Marvell International, Ltd. Fringing capacitor structure
US6974744B1 (en) 2000-09-05 2005-12-13 Marvell International Ltd. Fringing capacitor structure
US6980414B1 (en) 2004-06-16 2005-12-27 Marvell International, Ltd. Capacitor structure in a semiconductor device
US6496355B1 (en) * 2001-10-04 2002-12-17 Avx Corporation Interdigitated capacitor with ball grid array (BGA) terminations
US6900991B2 (en) * 2001-12-03 2005-05-31 Intel Corporation Electronic assembly with sandwiched capacitors and methods of manufacture
US7573698B2 (en) * 2002-10-03 2009-08-11 Avx Corporation Window via capacitors
US7016175B2 (en) * 2002-10-03 2006-03-21 Avx Corporation Window via capacitor
US6891258B1 (en) 2002-12-06 2005-05-10 Xilinx, Inc. Interposer providing low-inductance decoupling capacitance for a packaged integrated circuit
US6819543B2 (en) * 2002-12-31 2004-11-16 Intel Corporation Multilayer capacitor with multiple plates per layer
US6785118B1 (en) 2003-03-31 2004-08-31 Intel Corporation Multiple electrode capacitor
US6950300B2 (en) * 2003-05-06 2005-09-27 Marvell World Trade Ltd. Ultra low inductance multi layer ceramic capacitor
US7259956B2 (en) * 2003-12-19 2007-08-21 Broadcom Corporation Scalable integrated circuit high density capacitors
US7068490B2 (en) * 2004-04-16 2006-06-27 Kemet Electronics Corporation Thermal dissipating capacitor and electrical component comprising same
KR100649579B1 (ko) * 2004-12-07 2006-11-28 삼성전기주식회사 적층형 캐패시터 및 적층형 캐패시터 어레이
US7515434B2 (en) * 2004-12-20 2009-04-07 Nortel Networks Limited Technique for enhancing circuit density and performance
KR100674842B1 (ko) * 2005-03-07 2007-01-26 삼성전기주식회사 기판 내장용 적층형 칩 커패시터를 구비하는 인쇄회로 기판
US7645675B2 (en) * 2006-01-13 2010-01-12 International Business Machines Corporation Integrated parallel plate capacitors
US7746660B1 (en) 2006-10-10 2010-06-29 Xilinx, Inc. Reduced mounting inductance and increased self-resonant frequency range
KR100905862B1 (ko) * 2007-02-26 2009-07-02 삼성전기주식회사 집적된 적층형 칩 커패시터 모듈 및 이를 구비하는 집적회로 장치
US8238116B2 (en) 2007-04-13 2012-08-07 Avx Corporation Land grid feedthrough low ESL technology
US20090236647A1 (en) * 2008-03-18 2009-09-24 Infineon Technologies Ag Semiconductor device with capacitor
JP4511625B1 (ja) * 2009-10-16 2010-07-28 ルビコン株式会社 積層コンデンサ、その製造方法、回路基板および電子機器
US8631706B2 (en) 2010-07-21 2014-01-21 International Business Machines Corporation Noise suppressor for semiconductor packages
US8717773B2 (en) * 2011-03-04 2014-05-06 General Electric Company Multi-plate board embedded capacitor and methods for fabricating the same
US8823133B2 (en) 2011-03-29 2014-09-02 Xilinx, Inc. Interposer having an inductor
US9406738B2 (en) 2011-07-20 2016-08-02 Xilinx, Inc. Inductive structure formed using through silicon vias
US8431444B2 (en) 2011-08-16 2013-04-30 General Electric Company Epoxy encapsulating and lamination adhesive and method of making same
US9330823B1 (en) 2011-12-19 2016-05-03 Xilinx, Inc. Integrated circuit structure with inductor in silicon interposer
US9337138B1 (en) 2012-03-09 2016-05-10 Xilinx, Inc. Capacitors within an interposer coupled to supply and ground planes of a substrate
US10204737B2 (en) 2014-06-11 2019-02-12 Avx Corporation Low noise capacitors
CN117133545A (zh) 2017-05-15 2023-11-28 京瓷Avx元器件公司 多层电容器和包括其的电路板
DE112020000817T5 (de) * 2019-02-13 2021-10-28 Avx Corporation Mehrschichtiger Keramikkondensator mit leitfähigen Durchkontakten

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4409608A (en) 1981-04-28 1983-10-11 The United States Of America As Represented By The Secretary Of The Navy Recessed interdigitated integrated capacitor
US4831494A (en) * 1988-06-27 1989-05-16 International Business Machines Corporation Multilayer capacitor
US4866567A (en) 1989-01-06 1989-09-12 Ncr Corporation High frequency integrated circuit channel capacitor
GB2288286A (en) 1994-03-30 1995-10-11 Plessey Semiconductors Ltd Ball grid array arrangement
US5583359A (en) 1995-03-03 1996-12-10 Northern Telecom Limited Capacitor structure for an integrated circuit
US5774326A (en) * 1995-08-25 1998-06-30 General Electric Company Multilayer capacitors using amorphous hydrogenated carbon
US5821827A (en) 1996-12-18 1998-10-13 Endgate Corporation Coplanar oscillator circuit structures
US5880921A (en) 1997-04-28 1999-03-09 Rockwell Science Center, Llc Monolithically integrated switched capacitor bank using micro electro mechanical system (MEMS) technology
US5880925A (en) * 1997-06-27 1999-03-09 Avx Corporation Surface mount multilayer capacitor
JP2991175B2 (ja) * 1997-11-10 1999-12-20 株式会社村田製作所 積層コンデンサ
US6292350B1 (en) * 1997-11-10 2001-09-18 Murata Manufacturing, Co., Ltd Multilayer capacitor
US6114756A (en) 1998-04-01 2000-09-05 Micron Technology, Inc. Interdigitated capacitor design for integrated circuit leadframes

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101832833A (zh) * 2010-04-02 2010-09-15 刘喜元 自感应型(拉)压力支座
CN102903949A (zh) * 2012-10-13 2013-01-30 苏州征之魂专利技术服务有限公司 一种新能源动力电池结构
CN104347966A (zh) * 2013-07-30 2015-02-11 福特全球技术公司 多层母线
CN106463489A (zh) * 2014-03-28 2017-02-22 英特尔公司 Tsv连接的背侧去耦
CN104347586A (zh) * 2014-09-15 2015-02-11 武汉新芯集成电路制造有限公司 集成电感电容的电路结构
CN104347586B (zh) * 2014-09-15 2017-06-06 武汉新芯集成电路制造有限公司 集成电感电容的电路结构
CN108140495A (zh) * 2015-08-03 2018-06-08 美商新思科技有限公司 2d材料超级电容器
US10504988B2 (en) 2015-08-03 2019-12-10 Synopsys, Inc. 2D material super capacitors

Also Published As

Publication number Publication date
JP2004522308A (ja) 2004-07-22
WO2002101772A1 (en) 2002-12-19
US6459561B1 (en) 2002-10-01

Similar Documents

Publication Publication Date Title
CN1463454A (zh) 低电感格栅阵列电容器
CN1412796A (zh) 具有球栅阵列接线端的交叉电容器
CN1266764C (zh) 半导体器件及其制造方法
CN1071930C (zh) 对陶瓷芯片型熔断器的改进
TWI400731B (zh) 電容元件及其製造方法
CN1093318C (zh) 半导体装置及其制造方法
CN1685508A (zh) 具有盖板型载体的电子模块
CN1295770C (zh) 电子互连器件及其制造方法和同轴电气焊盘
CN100345466C (zh) 元件内置型多层基板
CN1261457A (zh) 表面安装的多层电容器
CN1658345A (zh) 固态电解电容器、传输线器件、它们的制作方法及采用它们的复合电子元件
CN1685509A (zh) 具有背侧面空穴安装电容器的电子封装及其加工方法
CN1665027A (zh) 半导体器件
CN1714442A (zh) 半导体器件
CN1484840A (zh) 多层阵列电容及其制作方法
CN100580829C (zh) 电容器及其制造方法
CN1343007A (zh) 半导体装置及其制造方法,电路基板及电子设备
CN1405867A (zh) 半导体片、半导体装置及其制造方法
CN1333995A (zh) 嵌入的能量储存器件
CN1783469A (zh) 集成电路晶片结构
CN1765162A (zh) 多层陶瓷基板
US20090250801A1 (en) Semiconductor device
CN1348605A (zh) 集成电路装置
CN102638931A (zh) 电子组件、使寄生电容最小的方法及制造电路板结构的方法
US9508677B2 (en) Chip package assembly and manufacturing method thereof

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication