JP2004522308A - 低インダクタンスグリッドアレイコンデンサ - Google Patents
低インダクタンスグリッドアレイコンデンサ Download PDFInfo
- Publication number
- JP2004522308A JP2004522308A JP2003504426A JP2003504426A JP2004522308A JP 2004522308 A JP2004522308 A JP 2004522308A JP 2003504426 A JP2003504426 A JP 2003504426A JP 2003504426 A JP2003504426 A JP 2003504426A JP 2004522308 A JP2004522308 A JP 2004522308A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- electrode
- multilayer capacitor
- multilayer
- configuration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 142
- 229910000679 solder Inorganic materials 0.000 claims abstract description 31
- 239000004020 conductor Substances 0.000 claims abstract description 20
- 238000000034 method Methods 0.000 claims abstract description 6
- 238000010304 firing Methods 0.000 claims abstract 4
- 239000003989 dielectric material Substances 0.000 claims description 5
- 239000000758 substrate Substances 0.000 claims description 3
- 238000002844 melting Methods 0.000 claims 3
- 230000008018 melting Effects 0.000 claims 3
- 238000013461 design Methods 0.000 abstract description 24
- 238000004806 packaging method and process Methods 0.000 abstract description 13
- 239000010410 layer Substances 0.000 description 39
- 238000005516 engineering process Methods 0.000 description 8
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005553 drilling Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 229910001316 Ag alloy Inorganic materials 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 1
- 229910002113 barium titanate Inorganic materials 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- SWELZOZIOHGSPA-UHFFFAOYSA-N palladium silver Chemical compound [Pd].[Ag] SWELZOZIOHGSPA-UHFFFAOYSA-N 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000012552 review Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
- H01G2/02—Mountings
- H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
- H01G2/065—Mountings specially adapted for mounting on a printed-circuit support for surface mounting, e.g. chip capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/642—Capacitive arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
- H05K1/0231—Capacitors or dielectric substances
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
Description
(発明の背景)
本発明は、一般に、減結合コンデンサの等価直列インダクタンス(ESL)の制御に関し、より具体的には、グリッドアレイコンデンサのための低インダクタンス端子に関する。本発明は、ボールグリッドアレイ構成またはランドグリッドアレイ構成において使用することができ、かつより低いESLを、したがってはるかにより効率的なコンデンサデバイスを提供するコンデンサアレイに関する。
【0002】
集積回路(IC)が従来実施されているが、これらのICの多くの特有のフィーチャは、電子構成要素の設計基準と、そのような構成要素を取り付けるための対応する手順とに影響を与える。集積回路構成要素の機能が増加するにつれて、電子構成要素の設計をますます効率的にしなければならない。電子構成要素の小型化は、電子産業界で続いている傾向であり、十分に小さく、しかし同時に高い動作品質を特徴とする部品を設計することが特に重要である。サイズが小さく、信頼性のある性能特性を有するが、比較的低コストで製造することができる構成要素が望ましい。
【0003】
構成要素の小型化は、回路板または他の基盤上の高密度実装を可能にする。したがって、構成要素間の間隔も、現在の集積回路の設計において制限要素である。間隔は、そのように重大な設計特性であるために、IC構成要素のための端子手段または要素のサイズと位置もまた、重要な設計特性である。
【0004】
ICの応用例に使用されてきた1つの特有の電子構成要素は、減結合コンデンサである。減結合コンデンサは、回路の応用例内で生じる雑音の問題を管理するためにしばしば使用される。減結合コンデンサは、現在のデジタル回路で使用される論理ゲートを切り替え、リフレッシュするために必要とされる安定で局所的な充電源を提供する。集積回路の速度とパッケージング密度が劇的に増大したことにより、減結合コンデンサの技術の進歩が望まれる。高キャパシタンス減結合コンデンサが、多数の現行応用例の高周波数を受けるとき、性能特性がますます重要になる。性能の向上を達成する1つの方法は、デバイスのインダクタンスを低下させることによる。したがって、そのようなコンデンサ構造は、回路の効率を維持するために、低い等価直列インダクタンス(ESL)を提供することが理想的である。
【0005】
減結合コンデンサの自己インダクタンスと相互インダクタンスを減少させるいくつかの設計態様が実施されてきた。電流経路を短くすることにより、自己インダクタンスが減少する。電流は、しばしば、コンデンサの全長を流れなければならないので、構造のより長い端部上の終端により、電流経路が減少する。隣接するコンデンサ電極の電流が反対方向に流れる場合、コンデンサの相互インダクタンスは減少する。相互嵌合コンデンサの技術で使用される複数の端子は、インダクタンスの値を減少させる。
【0006】
減結合コンデンサのESLを低減する他の手法は、端子構成と取付けシステムに由来する相互接続誘導を最小限に抑えることである。通常の端子方式は、コンデンサの電極パッドに至る長いトレースを組み込んでいる。そのような接続は、高いインダクタンスを特徴とし、しばしば、構成要素間の間隔を非常に近づけることができない。したがって、ESLが低く、かつ集積回路用に構成要素の高密度化を容易にするより効率的な端子が望ましい。また、構成要素の容積効率を低下させずに、そのような効率的な端子方式を提供することが理想的である。
【0007】
減結合コンデンサのESLを減少させることに貢献するもう1つは、集積回路のグランドプレーンまたはパワープレーンから多層コンデンサ構成の電極プレートまでの電流経路を減少させることである。通常の多層コンデンサ設計は、そのような多層構成の上部と底部に比較的厚いカバーを必要とする。これらの保護層は、コンデンサ本体に焼成しなければならない典型的なガラス/金属フリットの応力に耐えるのに十分な大きさを理想的に提供する。この通常の保護外層の必要性により、ループインダクタンスの可能な低減が阻害される。
【0008】
減結合コンデンサの状況では、しばしば、特有の応用例に基づいて、他の設計特性を組み込むことが理想的である。コンデンサ製造業者の顧客は、コンデンサのパッケージング構成と端子構成を含む、そのような選択をしばしば指定する。具体的には、ランドグリッドアレイ設計またはボールグリッドアレイ設計を含むことができるコンデンサを有することが好都合である。費用効果が高く、便利な方法で、そのような選択肢をコンデンサの設計に組み込むことが理想的である。
【0009】
様々な態様と代替実施形態の例が、多層減結合コンデンサの分野で知られているが、上述した好ましいコンデンサ特性の全てを一般的に組み込んでいる設計は知られていない。
【0010】
米国特許第6,064,108号は、「相互嵌合」コンデンサプレートの構成を組み込んでいる多層コンデンサの例を示している。そのような’108号の特許は、高信頼高キャパシタンス多層デバイスを可能にする例示的な電極構成を示している。
【0011】
米国特許第5,661,450号は、低インダクタンス端子方式を有する抵抗アレイを開示している。そのようなアレイには、付着されたはんだボールを有する基板を通る導電バイア(vias)が含まれる。この構成は、集積回路環境のために、低インダクタンス接続を達成する設計の例である。
【0012】
米国特許第5,666,272号と第5,892,245号は、回路板上で構成要素の密度を増大することを容易にするボールグリッドアレイ(BGA)パッケージの例を開示している。
【0013】
米国特許第6,097,609号は、ボールグリッドアレイ(BGA)とランドグリッドアレイ(LGA)の設計構成の両方と互換である例示的なパッケージングアセンブリを示している。
【0014】
米国特許第5,880,925号は、リード構造の相互嵌合構成を有する例示的な多層コンデンサを開示している。
【0015】
日本特許第7,037,756号と第7,037,757号は、高密度の構成要素のパッケージングが可能であるコンデンサアレイを記載している。
【0016】
他の特許は、コンデンサ設計の様々な例を提供し、以下の通りである。
【0017】
【表1】
【0018】
以上の米国特許の全ての開示は、参照によって、本出願に完全に組み込まれている。
【0019】
(発明の概要)
従来の技術で遭遇し、本発明によって対処される前述の欠点と他の欠点を考慮して、改良された低インダクタンスコンデンサ技術が開発された。したがって、一般的に言えば、本発明の一般的な目的は、多層コンデンサアレイのための改良した端子方式である。
【0020】
本発明の他の一般的な目的は、集積回路の環境において、構成要素の間隔をより狭くすることを容易にする低インダクタンスコンデンサアレイを提供することである。
【0021】
本発明の主な目的は、ボールグリッドアレイパッケージング構成とランドグリッドアレイパッケージング構成の両方と互換なコンデンサアレイ技術を提供することである。
【0022】
本発明の他の主な目的は、低減された等価直列インダクタンス(ESL)を有する多層コンデンサアレイを提供することである。
【0023】
本発明の他の目的は、単一のコンデンサまたはコンデンサアレイを画定することが可能である相互嵌合電極構成を有するコンデンサを提供することである。
【0024】
本発明の他の目的は、コンデンサアレイの容積効率を著しく低減せずに、多層コンデンサアレイのための改良した端子方式を提供することである。
【0025】
本発明の追加的な目的と利点は、本明細書の詳細な説明に記述されており、または、当業者には、本明細書の詳細な記述から明らかになるであろう。また、具体的に例示、言及、および議論したフィーチャに対する修正と変形は、本発明の精神と範囲から逸脱せずに、本発明の様々な実施形態と使用法において実施することが可能であることを、本発明への本言及によって、さらに理解されたい。そのような変更は、例示、言及、または議論したものと等価な手段およびフィーチャの代用、および様々な部品、フィーチャなどの機能、動作、または位置の逆転を含むことが可能であるが、これに限定されない。
【0026】
さらに、本発明の様々な実施形態、ならびに様々な現在好ましい実施形態は、現在開示したフィーチャまたは要素、あるいはその均等物(図示しない、または詳細な説明に記述していないフィーチャまたは部品の組合せ、あるいはその構成を含む)の様々な組合せまたは構成を含むことが可能であることを理解されたい。本主題の1つの例示的なそのような実施形態は、多層コンデンサに関する。そのようなコンデンサ要素は、誘電体材料の本体、複数の電極層と電極タブ、複数のバイア、および端子形成のための導電材料を備えることが可能である。
【0027】
そのような例示的な誘電体層と電極層は、多層構成を形成するように、インタリーブされることがより好ましい。電極タブは、バイアが、選択した電極タブの組合せを通って形成されるように、事前に定義した方法で、ある電極層から延びることが可能である。次いで、導電材料で導電バイアを充填して、複数のコンデンサ端子を形成することが可能であることが好ましい。
【0028】
本主題の他の現在例示的な実施形態は、コンデンサアレイとして使用するための上述したような多層コンデンサに関する。そのようなコンデンサアレイは、ボールグリッドアレイ(BGA)パッケージング技法またはランドグリッドアレイ(LGA)パッケージング技法と共に使用するように構成されることが可能であることが好ましい。そのようなアレイ構成は、誘電体層と電極層の多層構成、選択した電極層から延びる電極タブ、および事前に画定した電極タブを通って画定された導電バイアを備えることが可能であることがより好ましい。次いで、バイア(vias)を導電材料で充填して、はんだボールを付着することが可能である円柱状の端子を形成することが可能であることが好ましい。
【0029】
本主題の他の例示的な実施形態には、以上のフィーチャから選択した様々な組合せが含まれ、選択した例示的な電極層は、複数の離散コンデンサ要素を提供するように、再分割される。開示した実施形態のこの随意選択のフィーチャにより、単一の多層コンデンサまたは多層コンデンサアレイを創出する、多目的設計の選択が容易になる。
【0030】
この概要のセクションでは必ずしも示されていないが、本発明の追加の実施形態は、上記で概述の目的で言及したフィーチャまたは部品、および/またはそうでなければ本出願で議論した他のフィーチャ、部品、または要素の態様の様々な組合せを含み、かつ組み込むことが可能である。
【0031】
当業者なら、本明細書の残りをレビューする際に、そのような実施形態のフィーチャと態様、およびその他をよりよく理解するであろう。
【0032】
当業者を対象とした、最適モードを含む、本主題の完全で授権的な開示は、添付の図を参照する本明細書に記述されている。
【0033】
本明細書と添付の図面を通した参照符号の反復使用は、本発明の同じまたは類似のフィーチャまたは要素を表すことを意図している。
【0034】
(図面と発明の詳細な説明)
上記の本発明の概要で言及したように、本主題は、具体的には、改良した端子方式を有する多層コンデンサに関する。通常のコンデンサ技術で部分的に使用されるいくつかの例示的な構成の態様を、図1、4A、4B、および5Aに示す。全てのそのような図は、本主題の文脈で、本明細書において議論される。図2、3A、3B、および5Bは、すべて、従来のコンデンサ構成に対する改良を示し、本主題の例示的な実施形態をもたらす。
【0035】
例示的な実施形態のそれぞれは、本発明の制限を暗示するものではないことに留意されたい。一実施形態の一部として例示または記述したフィーチャは、他の実施形態と組み合わせて使用して、さらに他の実施形態をもたらすことが可能である。さらに、あるフィーチャは、同じまたは同様の機能を実施する、明らかには記述されていない同様のデバイスまたはフィーチャと交換することが可能である。
【0036】
ここで、本主題の現在好ましい実施形態を詳細に記述する。図面を参照すると、図1は、多層のコンデンサまたはコンデンサアレイにおいて使用するための複数の電極層10および12と、複数の電極タブ14との例示的な構成を示す。電極層10および12は、交互電極層から延びる電極タブが、それぞれの列において位置合わせされるように、層から延びるタブと平行に構成される。そのような例示的な構成は、本主題の実施形態において使用するために潜在的に適用可能である電極層の相互嵌合構成をもたらす。
【0037】
図1の例示は、対応するタブ14を有する4つのそのような電極層10および12の全体を示すが、本主題と関連して使用される通常の構成は、変更することが可能であり、しばしば、より多くの電極層とそれぞれのタブを含むことが可能である。そのようなフィーチャは、(電極の数を選択することによって)広範なキャパシタンスの値を有するコンデンサ要素を創出する設計選択肢を提供する。
【0038】
図1に示した構成は、一般に低い等価直列インダクタンス(ESL)を有する電極構成を提供する。要素の自己インダクタンスと相互インダクタンスの両方とも、例示的な相互嵌合電極構成のために、一般に低減される。そのような例示的なコンデンサプレートの電流の流れを、上向き矢印(図番無し)と下向き矢印(図番無し)によって表す。上向き矢印は、交互電極層10の電流の流れの方向を表し、下向き矢印は、画定した交互層10の間で変位した電極層12の電流の流れの方向を表す。電流は、回路を完成するために、両方の電極の全長を流れる必要はないので、デバイスの自己インダクタンスは、減少する。
【0039】
図1の例示的な構成の隣接する層は、概略的に正のプレートと負のプレートと見なすことが可能である。電極構成は、正のプレート10から流れ出る電流が、隣接する負のプレート12に沿って、反対の方向で戻るようなものである。そのような反対方向の電流の流れを提供することにより、同じ方向の隣接する電流の流れによって創出されたあらゆる自己インダクタンスが排除される。
【0040】
図2は、例示的な電極層10および12と、選択した電極層から延びるタブ14を通って形成された導電材料16との例示的な相互接続を示す。誘電体の本体に配置されたこれらの要素は、本主題の1つの例示的な実施形態を備える。平行タブ14を通るバイアを形成し(例えば、穿設(drilling)または他の適切な手段によって)、それを導電材料16で充填することによって、低インダクタンス接続(または端子)が創出される。そのようなバイアの構成と可能な取付け手段により、全体的に非常に低いESLを有するコンデンサ要素が容易になる。
【0041】
電極層の選択部分(すなわち電極タブ14)のみを通して、そのようなバイアと結果的な電気接続を形成することが理想的である。特に電極層の主要部分では、過剰にバイアを形成すると、劣悪な容積コンデンサ効率を有する要素となる。バイアを電極層の非活動的な縁に配置することによって、そのようなコンデンサアレイの容積効率を低減しないことが好ましい。
【0042】
本主題の最適モード(または好ましい実施形態)では、電極層10と12は、通常、プラチナ、ニッケル、パラジウム−銀の合金、または他の適切な元素、あるいは元素の組合せからなることが可能である。コンデンサプレートへの電気接続を形成するために使用された導電材料16は、通常、銀、ニッケル、または他の適切な導電材料からなることが可能である。
【0043】
図3Aと図3Bは、本主題の例示的な実施形態を示し、インタリーブされた誘電体層と電極層を特徴とするコンデンサチップ20を示す。通常使用される誘電体材料は、チタン酸バリウムまたは他の適切な誘電体とすることが可能である。適切な誘電体は、しばしば、最大キャパシタンスが、室温より高い温度(しばしば約60℃)で送達されるようなものである。
【0044】
電極タブ14は、本主題によれば、チップ本体のより長い側面26に向かって延びることが好ましい。知られている相互嵌合電極タブは、しばしば、それらが、コンデンサ要素のより長い側面26の上で露出されるように、チップ本体20を通って完全に延びる。電極タブの可能な露出部分は、破線22によって表されており、代替端子方式を実施するために使用することが可能である。本主題の現在好ましい実施形態は、電極タブ14のそのような露出部分22を必要としない。この変形形態は、本明細書で開示した改良端子方式に影響を与えないが、その理由は、端子は、究極的には、導電材料16とはんだ要素24によって提供されるからである。
【0045】
図2に示したような本端子方式は、チップ20の側面をあらゆる構造と無関係にすることが有利である構成を見込む。本主題による結果として得られるチップのESLを低減する他に、そのような構成により、回路板上の構成要素間の間隔をはるかにより狭くすることが可能になることが有利である。端子は、直接提供されるので、そうでない場合、はんだランドによって通常占められる領域も低減される。はんだランドの除去も、より低い端子インダクタンスをもたらす。
【0046】
また、バイア18と、コンデンサチップ20に沿って形成されたその後の端子方式とが、コンデンサチップのより長い側面26に沿うことが好ましい。チップ20のより短い側面28に沿った端子とは対照的に、本主題の構成は、電流経路により短い距離を提供し、より低いESLを創出する。チップ20のそのようなより短い側面28とより長い側面26の通常の寸法は、それぞれ、約60×120mils(1000分の1インチ)(約0.1524×0.3048cm)または約50×50mils(約0.127×0.2032cm)とすることが可能である。本主題のいくつかの実施形態では、当業者なら容易に理解するように、異なる寸法を実施することが可能である。
【0047】
バイア18が、例示的なコンデンサ本体を通って形成され(例えば穿設などによって)、導電端子物質16で充填された後、はんだボール24を付着して、ボールグリッドアレイパッケージを形成することが可能である。はんだボール24は、通常、約10−15mils(約0.0254−0.0381cm)の直径を有することが可能である(当技術分野で理解されているように、他のサイズを実践することも可能である)。そのようなボールグリッドアレイパッケージング技法の追加の実施は、はんだプリフォームをコンデンサチップ20の全表面上に分布させることを組み込むことが可能である。はんだボール24は、本端子技術と取付け技術によれば、コンデンサ要素の上面、底面、または両面上に分布させることが可能である。
【0048】
図3Bのコンデンサ要素が形成された後は(およびはんだボール24を有して組み立てられた後は)、チップ20は、追加のはんだを使用せずに、取り付けることが可能である。微細なはんだトレースは、しばしば、形成するのが困難なので、そのようなデバイスで、チップ20を板上に簡単に配置し、次いではんだリフローを実施して組立てを完成することができるのは、非常に有利である。様々な顧客の要求と好みに応えるために、様々なはんだボール構成を提供することが好ましい。そのような設計の柔軟性は、低ファイアまたは高ファイアのはんだリフロー操作を見込む。
【0049】
図3Aのチップの設計は、図3Bに示したBGA(ボールグリッドアレイ)パッケージングと互換であるだけでなく、LGA(ランドグリッドアレイ)パッケージングとも互換である。LGAの構成は、しばしば、小さい構成要素と高い構成要素密度とで実施するのがより困難である可能性があるが、製品の柔軟性は、依然として望ましい。
【0050】
本主題の様々な実施形態を実施する際の他の設計選択肢は、単一または複数のコンデンサ30が望ましいかということである。図4Aと図4Bは、それぞれ、そのような2つの選択肢の例示的な概略図である。
【0051】
上記の例示的な実施形態において言及したように、電極層10と12は、本図4Aに示した例示的な実施形態など、複数の端子を有する単一相互嵌合コンデンサ(IDC)30に備えることが可能である。しかし、そのような構成は、本図4Bにモデル化した要素など、例示的な実施形態を獲得するように、本主題のより広範な態様によれば、修正することが可能である。本開示によれば、以前に言及した外部チップ構成は維持され、一方、電極10と12は、内部で再分割される。図4Bは、そのような修正が、複数の離散コンデンサ30、または単一のコンデンサアレイをもたらすことを示す。したがって、本主題の端子方式は、IDCまたは集積受動構成要素(IPC)と共に使用することが可能である。
【0052】
図5Aは、通常の多層コンデンサ端子方式の全体的な側面図を示す。交互電極層10と12は、チップ本体20に配置され、チップ20のより短い側面28上で露出することが可能であることが好ましい。図5Aに示したような通常のコンデンサ構成では、製造プロセスで生じるある応力に耐えるために、最小限の厚さのカバー層が必要である。したがって、最小限の上層の厚さ34と最小限の底層の厚さ36は、チップ20上に焼成しなければならない通常のガラス/金属フリットの応力に耐えるように提供される。ガラスマトリックスをセラミックのチップ本体内に拡散させるそのような通常の例示的なプロセスは、多層チップコンデンサ生産の業者によって理解されることが想定されている。チップ20を回路板にはんだ付けするために、より多くの領域を通常提供する例示的な端子28は、チップ20の上部と底部に追加の幅も提供する。
【0053】
図5Aの端子方式と組み合わされたそのような上層34と底層36の存在は、具体的にはループ経路のインダクタンスを増大させることによって、そのようなコンデンサデバイスにより大きな等価直列インダクタンスを与える。図5Bに示したような、本主題による実施形態は、そのような上層34と底層36を著しく低減することを見込む。
【0054】
ここで、図5Bを参照すると、現在開示した技術による端子方式は、例示的な導電材料16とはんだ要素24とを有する多層コンデンサ構成を提供する。通常のラップアラウンド端子32を排除することによって、大きな上部誘電体層34と底部誘電体層36の除去が提供される。チップ20の上部電極層と上面の間の新しい例示的な上部距離38と、チップ20の底部電極層と底面の間の例示的な底部距離40とは、図5Aの例示的な上部距離34および底部距離36より潜在的にはるかに短い。再び、この潜在的な差は、はるかにより小さいESLを有するコンデンサ構成をもたらす。
【0055】
上記の明細書に記述した本主題の様々な実施形態には、多くの柔軟な設計選択肢が含まれる。これらには、グリッドアレイパッケージングの選択、離散コンデンサ30の数の指定、およびはんだボール24構成に対する好みの選択を含むことが可能である。そのような選択肢のあらゆる組合せを特徴とする実施形態は、依然として、本主題の低インダクタンス端子方式と組み合わせることが可能である。そのような組合せのいずれも、減結合コンデンサを必要とするあらゆる高周波数の応用例で使用する比較的低コストの低インダクタンスコンデンサをもたらす。
【0056】
特定の実施形態に関して、本主題を詳細に説明してきたが、当業者なら、以上の理解を獲得した際には、そのような実施形態に対する変更、変形、および均等物を容易に思い付くことが可能であることが理解されるであろう。したがって、本開示の範囲は、限定としてではなく例示としてであり、本開示は、当業者には容易に明らかであるように、本主題に対するそのような修正、変形、および/または追加を排除せず、本主題の範囲は、添付の請求項に記述されている。
【図面の簡単な説明】
【図1】
本主題による多層相互嵌合コンデンサで使用するための例示的な電極層構成(一部拡大)を示す全体的には上面図で、部分的には透視図である。
【図2】
本主題による導電バイアを有する電極タブと対応する電極プレートの例示的な配列を示す全体的には側面図で、一部上面の透視図である。
【図3A】
本開示による例示的なコンデンサの実施形態の、そのようなコンデンサ本体の所定の位置を通って形成された(例えば穿設された)バイアを有する、全体的には前面図で、一部上面の透視図である。
【図3B】
本開示による例示的なコンデンサの実施形態の、はんだプリフォームが、そのようなコンデンサ本体に形成された導電バイアに付着されている、全体的には前面図で、一部上面の透視図である。
【図4A】
本主題による複数の端子を有する例示的なコンデンサの概略的な回路図である。
【図4B】
本主題による単一構成要素の複数の離散コンデンサからなる、例示的なコンデンサアレイの概略的な回路図である。
【図5A】
多層コンデンサ設計で使用する例示的な知られている構成と端子方式の全体的な側面図である。
【図5B】
本主題による多層コンデンサの実施形態の例示的な構成と端子方式の全体的な側面図である。
Claims (23)
- 誘電体材料の本体と、
前記本体に配置された複数の電極層と、
前記電極層の選択されたものから延びる複数の電極タブと、
前記誘電体本体の選択した所定の容積を通り、かつ選択した前記タブを通って形成された複数のバイアと、
前記バイアの選択されたもの内に挿入され、選択した前記バイアをほぼ充填し、前記電極タブの選択されたものへの電気接続を提供する導電材料と
を具えたことを特徴とする多層コンデンサ。 - 前記複数の電極タブは、交互電極層から延びる選択した電極タブが垂直方向に位置合わせされるように構成され、相互嵌合コンデンサ要素を形成することを特徴とする請求項1記載の多層コンデンサ。
- 前記複数のバイアのそれぞれは、前記バイアのそれぞれが2つの隣接する電極層から延びる電極タブを決して通って延びないように、前記電極タブの選択されたもの内に形成されることを特徴とする請求項1記載の多層コンデンサ。
- 誘電体材料の前記本体は、上面と底面を特徴とし、
前記電極層は、該各電極層が、前記誘電体本体の前記上面と前記底面に平行に向くように、前記誘電体本体に配置されることを特徴とする請求項1記載の多層コンデンサ。 - 前記導電材料は、前記誘電体本体の前記上面および底面の選択されたもの上で露出されることを特徴とする請求項4記載の多層コンデンサ。
- 前記誘電体本体の前記上面および底面の選択されたもの上で前記露出された導電材料に付着されたはんだボールをさらに含み、ボールグリッドアレイコンデンサを形成することを特徴とする請求項5記載の多層コンデンサ。
- 前記上面および底面の選択されたもの上に分布したはんだボールの所定の構成を形成するように、前記誘電体本体の前記上面および底面の選択されたものに付着されたはんだボールをさらに含むことを特徴とする請求項6記載の多層コンデンサ。
- 前記はんだボールが、ある範囲の異なる融点を有する様々な適切な導電材料からなり、様々な焼成条件を容易にすることを特徴とする請求項5記載の多層コンデンサ。
- 前記電極層の選択されたものは、複数の離散コンデンサ要素のコンデンサアレイを提供するように再分割されることを特徴とする請求項1記載の多層コンデンサ。
- 前記コンデンサアレイは、前記コンデンサアレイを基板またはプリント回路板に取り付けるためのランドグリッドアレイ取付け手順と互換であることを特徴とする請求項1記載の多層コンデンサ。
- ボールグリッドアレイ(BGA)構成またはランドグリッドアレイ(LGA)構成において使用するための多層コンデンサであって、
それぞれが、第1側面と第2側面を特徴とする複数の電極層と、
誘電体層の選択されたものが、前記電極層の第1側面と第2側面の両方の上に構成され、最上層と最低層を特徴とする、交互の誘電体層と電極層の多層構成を形成する複数の誘電体層と、
前記電極層の選択されたものから延びる複数の電極タブと、
前記電極タブの選択されたものを通って画定され、前記多層構成内に中空列を形成する複数のバイアと、
前記バイアの選択されたもの内に挿入され、前記多層構成の前記最上層および最低層のの選択されたもの上で露出され、前記電極タブの選択されたものに電気接続を提供する導電材料と
を具えたことを特徴とする多層コンデンサ。 - 前記複数の電極タブは、交互電極層から延びる選択した電極タブが垂直に位置合わせされるように構成され、相互嵌合コンデンサ要素を形成することを特徴とする請求項11記載の多層コンデンサ。
- 前記複数のバイアのそれぞれは、前記バイアのそれぞれが2つの隣接する電極層から延びる電極タブを決して通って延びないように、前記電極タブの選択されたものに形成されることを特徴とする請求項11記載の多層コンデンサ。
- 前記多層構成の前記最上層および最低層の選択されたもの上に露出された前記導電材料に付着されたはんだプリフォームをさらに含むことを特徴とする請求項11記載の多層コンデンサ。
- 前記はんだプリフォームは、ある範囲の異なる融点を有する様々な適切な導電材料からなり、様々な焼成条件を容易にすることを特徴とする請求項14記載の多層コンデンサ。
- 前記電極層の選択されたものは、複数の離散コンデンサ要素のコンデンサアレイを提供するように再分割されることを特徴とする請求項11記載の多層コンデンサ。
- 知られている多層コンデンサ構成と比較して、前記最上層と前記最低層の厚さを著しく低減することを特徴とする請求項11記載の多層コンデンサ。
- 低インダクタンス端子を有する多層コンデンサアレイであって、
複数の誘電体層と、
画定した上面と画定した底面を有する多層構成を形成するように、前記誘電体層の選択されたものでインタリーブされた複数の電極層と、
前記電極層の選択されたものから延びる複数の電極タブと、
前記層状コンデンサ構成の選択した所定の位置を通って穿設され、それぞれが、前記電極タブの少なくとも選択した1つを通って穿設された複数のバイアと、
前記バイアの選択されたもの内に挿入され、選択した前記バイアをほぼ充填し、前記対応する電極タブの選択されたものへの電気接続に備え、導電列の選択した端部が、前記多層構成の前記上面と前記底面の選択されたもの上で露出される導電列を形成する導電材料と、
前記層状コンデンサ構成の前記上面または前記底面の一方の上の前記導電列の前記露出端部の選択されたものに付着された複数のはんだボールと
を具えたことを特徴とする多層コンデンサ。 - 前記複数の電極タブは、交互電極層から延びる選択した電極タブが垂直位置合わせされるように構成され、相互嵌合コンデンサ要素を形成することを特徴とする請求項18記載の多層コンデンサ。
- 前記複数のバイアのそれぞれは、前記バイアのそれぞれが2つの隣接する電極層から延びる電極タブを決して通って延びないように、前記電極タブの選択されたものに形成されることを特徴とする請求項18記載の多層コンデンサ。
- 前記複数のはんだボールは、ある範囲の異なる融点を有する様々な適切な導電材料からなり、様々な焼成条件を容易にすることを特徴とする請求項18記載の多層コンデンサ。
- 前記電極層の選択されたものが、複数の離散コンデンサ要素を提供するように再分割されることを特徴とする請求項18記載の多層コンデンサ。
- 前記上面および底面の選択されたもの上に、はんだボールの所定の分布構成を形成するように、前記誘電体本体の前記上面および底面の選択されたものに付着されたはんだボールをさらに含むことを特徴とする請求項21記載の多層コンデンサ。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/879,803 US6459561B1 (en) | 2001-06-12 | 2001-06-12 | Low inductance grid array capacitor |
PCT/US2002/017221 WO2002101772A1 (en) | 2001-06-12 | 2002-06-03 | Low inductance grid array capacitor |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004522308A true JP2004522308A (ja) | 2004-07-22 |
Family
ID=25374918
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003504426A Pending JP2004522308A (ja) | 2001-06-12 | 2002-06-03 | 低インダクタンスグリッドアレイコンデンサ |
Country Status (4)
Country | Link |
---|---|
US (1) | US6459561B1 (ja) |
JP (1) | JP2004522308A (ja) |
CN (1) | CN1463454A (ja) |
WO (1) | WO2002101772A1 (ja) |
Families Citing this family (39)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6762203B2 (en) * | 1999-08-03 | 2004-07-13 | Kao Corporation | Oil composition |
US6625006B1 (en) | 2000-09-05 | 2003-09-23 | Marvell International, Ltd. | Fringing capacitor structure |
US6974744B1 (en) | 2000-09-05 | 2005-12-13 | Marvell International Ltd. | Fringing capacitor structure |
US6980414B1 (en) | 2004-06-16 | 2005-12-27 | Marvell International, Ltd. | Capacitor structure in a semiconductor device |
US6496355B1 (en) * | 2001-10-04 | 2002-12-17 | Avx Corporation | Interdigitated capacitor with ball grid array (BGA) terminations |
US6900991B2 (en) * | 2001-12-03 | 2005-05-31 | Intel Corporation | Electronic assembly with sandwiched capacitors and methods of manufacture |
US7573698B2 (en) * | 2002-10-03 | 2009-08-11 | Avx Corporation | Window via capacitors |
US7016175B2 (en) * | 2002-10-03 | 2006-03-21 | Avx Corporation | Window via capacitor |
US6891258B1 (en) | 2002-12-06 | 2005-05-10 | Xilinx, Inc. | Interposer providing low-inductance decoupling capacitance for a packaged integrated circuit |
US6819543B2 (en) * | 2002-12-31 | 2004-11-16 | Intel Corporation | Multilayer capacitor with multiple plates per layer |
US6785118B1 (en) | 2003-03-31 | 2004-08-31 | Intel Corporation | Multiple electrode capacitor |
US6950300B2 (en) * | 2003-05-06 | 2005-09-27 | Marvell World Trade Ltd. | Ultra low inductance multi layer ceramic capacitor |
US7259956B2 (en) | 2003-12-19 | 2007-08-21 | Broadcom Corporation | Scalable integrated circuit high density capacitors |
US7068490B2 (en) * | 2004-04-16 | 2006-06-27 | Kemet Electronics Corporation | Thermal dissipating capacitor and electrical component comprising same |
KR100649579B1 (ko) * | 2004-12-07 | 2006-11-28 | 삼성전기주식회사 | 적층형 캐패시터 및 적층형 캐패시터 어레이 |
US7515434B2 (en) * | 2004-12-20 | 2009-04-07 | Nortel Networks Limited | Technique for enhancing circuit density and performance |
KR100674842B1 (ko) * | 2005-03-07 | 2007-01-26 | 삼성전기주식회사 | 기판 내장용 적층형 칩 커패시터를 구비하는 인쇄회로 기판 |
US7645675B2 (en) * | 2006-01-13 | 2010-01-12 | International Business Machines Corporation | Integrated parallel plate capacitors |
US7746660B1 (en) | 2006-10-10 | 2010-06-29 | Xilinx, Inc. | Reduced mounting inductance and increased self-resonant frequency range |
KR100905862B1 (ko) * | 2007-02-26 | 2009-07-02 | 삼성전기주식회사 | 집적된 적층형 칩 커패시터 모듈 및 이를 구비하는 집적회로 장치 |
US8238116B2 (en) | 2007-04-13 | 2012-08-07 | Avx Corporation | Land grid feedthrough low ESL technology |
US20090236647A1 (en) * | 2008-03-18 | 2009-09-24 | Infineon Technologies Ag | Semiconductor device with capacitor |
JP4511625B1 (ja) * | 2009-10-16 | 2010-07-28 | ルビコン株式会社 | 積層コンデンサ、その製造方法、回路基板および電子機器 |
CN101832833A (zh) * | 2010-04-02 | 2010-09-15 | 刘喜元 | 自感应型(拉)压力支座 |
US8631706B2 (en) | 2010-07-21 | 2014-01-21 | International Business Machines Corporation | Noise suppressor for semiconductor packages |
US8717773B2 (en) * | 2011-03-04 | 2014-05-06 | General Electric Company | Multi-plate board embedded capacitor and methods for fabricating the same |
US8823133B2 (en) | 2011-03-29 | 2014-09-02 | Xilinx, Inc. | Interposer having an inductor |
US9406738B2 (en) | 2011-07-20 | 2016-08-02 | Xilinx, Inc. | Inductive structure formed using through silicon vias |
US8431444B2 (en) | 2011-08-16 | 2013-04-30 | General Electric Company | Epoxy encapsulating and lamination adhesive and method of making same |
US9330823B1 (en) | 2011-12-19 | 2016-05-03 | Xilinx, Inc. | Integrated circuit structure with inductor in silicon interposer |
US9337138B1 (en) | 2012-03-09 | 2016-05-10 | Xilinx, Inc. | Capacitors within an interposer coupled to supply and ground planes of a substrate |
CN106654336A (zh) * | 2012-10-13 | 2017-05-10 | 征茂德 | 一种新能源动力电池的结构 |
US9270102B2 (en) * | 2013-07-30 | 2016-02-23 | Ford Global Technologies, Inc. | Multilayered bus bar |
CN106463489A (zh) * | 2014-03-28 | 2017-02-22 | 英特尔公司 | Tsv连接的背侧去耦 |
US10204737B2 (en) | 2014-06-11 | 2019-02-12 | Avx Corporation | Low noise capacitors |
CN104347586B (zh) * | 2014-09-15 | 2017-06-06 | 武汉新芯集成电路制造有限公司 | 集成电感电容的电路结构 |
US9735227B2 (en) | 2015-08-03 | 2017-08-15 | Synopsys, Inc. | 2D material super capacitors |
CN117133545A (zh) | 2017-05-15 | 2023-11-28 | 京瓷Avx元器件公司 | 多层电容器和包括其的电路板 |
US11373809B2 (en) * | 2019-02-13 | 2022-06-28 | KYOCERA AVX Components Corporation | Multilayer ceramic capacitor including conductive vias |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4409608A (en) | 1981-04-28 | 1983-10-11 | The United States Of America As Represented By The Secretary Of The Navy | Recessed interdigitated integrated capacitor |
US4831494A (en) * | 1988-06-27 | 1989-05-16 | International Business Machines Corporation | Multilayer capacitor |
US4866567A (en) | 1989-01-06 | 1989-09-12 | Ncr Corporation | High frequency integrated circuit channel capacitor |
GB2288286A (en) | 1994-03-30 | 1995-10-11 | Plessey Semiconductors Ltd | Ball grid array arrangement |
US5583359A (en) | 1995-03-03 | 1996-12-10 | Northern Telecom Limited | Capacitor structure for an integrated circuit |
US5774326A (en) * | 1995-08-25 | 1998-06-30 | General Electric Company | Multilayer capacitors using amorphous hydrogenated carbon |
US5821827A (en) | 1996-12-18 | 1998-10-13 | Endgate Corporation | Coplanar oscillator circuit structures |
US5880921A (en) | 1997-04-28 | 1999-03-09 | Rockwell Science Center, Llc | Monolithically integrated switched capacitor bank using micro electro mechanical system (MEMS) technology |
US5880925A (en) * | 1997-06-27 | 1999-03-09 | Avx Corporation | Surface mount multilayer capacitor |
US6292350B1 (en) * | 1997-11-10 | 2001-09-18 | Murata Manufacturing, Co., Ltd | Multilayer capacitor |
JP2991175B2 (ja) * | 1997-11-10 | 1999-12-20 | 株式会社村田製作所 | 積層コンデンサ |
US6114756A (en) | 1998-04-01 | 2000-09-05 | Micron Technology, Inc. | Interdigitated capacitor design for integrated circuit leadframes |
-
2001
- 2001-06-12 US US09/879,803 patent/US6459561B1/en not_active Expired - Fee Related
-
2002
- 2002-06-03 WO PCT/US2002/017221 patent/WO2002101772A1/en active Application Filing
- 2002-06-03 JP JP2003504426A patent/JP2004522308A/ja active Pending
- 2002-06-03 CN CN02802055.3A patent/CN1463454A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
CN1463454A (zh) | 2003-12-24 |
US6459561B1 (en) | 2002-10-01 |
WO2002101772A1 (en) | 2002-12-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2004522308A (ja) | 低インダクタンスグリッドアレイコンデンサ | |
US6496355B1 (en) | Interdigitated capacitor with ball grid array (BGA) terminations | |
US6072690A (en) | High k dielectric capacitor with low k sheathed signal vias | |
JP3995596B2 (ja) | 多段アレイキャパシター及びその製造方法 | |
US6961231B1 (en) | Interposer providing low-inductance decoupling capacitance for a packaged integrated circuit | |
US7335995B2 (en) | Microelectronic assembly having array including passive elements and interconnects | |
US7327554B2 (en) | Assembly of semiconductor device, interposer and substrate | |
US5272590A (en) | Integrated circuit package having an internal cavity for incorporating decoupling capacitor | |
JP2002260959A (ja) | 積層コンデンサとその製造方法およびこのコンデンサを用いた半導体装置、電子回路基板 | |
US6005777A (en) | Ball grid array capacitor | |
JP2004047983A (ja) | 多層セラミックコンデンサ | |
JPS6348172B2 (ja) | ||
JPH0294532A (ja) | 半導体パッケージ及びそれを用いたコンピュータ | |
JP2015506107A (ja) | 高アスペクト比の積層mlccの設計 | |
JPS63132415A (ja) | ピングリツド列パツケ−ジ用減結合コンデンサ | |
JP2002025856A (ja) | 積層コンデンサ及び半導体装置並びに電子回路基板 | |
JP4365166B2 (ja) | キャパシタ、多層配線基板及び半導体装置 | |
EP0980079B1 (en) | Low cross-talk ball grid array resistor network | |
US5740010A (en) | Printing and adhering patterned metal on laid-up multi-layer green wafer before firing so as to later form precise integral co-fired conductive traces and pads on top and bottom surfaces of monolithic, buried-substrate, capacitors | |
US7053481B2 (en) | High capacitance package substrate | |
US6011684A (en) | Monolithic integrated multiple electronic components internally interconnected and externally connected by conductive side castellations to the monolith that are of varying width particularly monolithic multiple capacitors | |
US5669136A (en) | Method of making high input/output density MLC flat pack | |
US6384477B2 (en) | Multiple line grid array package | |
US7084501B2 (en) | Interconnecting component | |
JP3246166B2 (ja) | 薄膜コンデンサ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050513 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080118 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080125 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080424 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080502 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080523 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080530 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080625 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080815 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081113 |
|
RD13 | Notification of appointment of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7433 Effective date: 20081117 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20081117 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20090105 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20090619 |