JPH0294532A - 半導体パッケージ及びそれを用いたコンピュータ - Google Patents

半導体パッケージ及びそれを用いたコンピュータ

Info

Publication number
JPH0294532A
JPH0294532A JP63244140A JP24414088A JPH0294532A JP H0294532 A JPH0294532 A JP H0294532A JP 63244140 A JP63244140 A JP 63244140A JP 24414088 A JP24414088 A JP 24414088A JP H0294532 A JPH0294532 A JP H0294532A
Authority
JP
Japan
Prior art keywords
semiconductor element
electrically insulating
substrate
signal line
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63244140A
Other languages
English (en)
Other versions
JP2592308B2 (ja
Inventor
Akira Tanaka
明 田中
Koichi Inoue
井上　広一
Kazuji Yamada
一二 山田
Kunio Miyazaki
邦夫 宮崎
Osamu Miura
修 三浦
Hideo Arakawa
英夫 荒川
Hiroshi Yokoyama
宏 横山
Yoshio Naganuma
永沼　義男
Atsushi Morihara
淳 森原
Kazunori Ouchi
大内　和紀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP24414088A priority Critical patent/JP2592308B2/ja
Priority to US07/413,622 priority patent/US5095359A/en
Priority to EP19890118028 priority patent/EP0361495A3/en
Priority to CN89107539A priority patent/CN1021174C/zh
Publication of JPH0294532A publication Critical patent/JPH0294532A/ja
Application granted granted Critical
Publication of JP2592308B2 publication Critical patent/JP2592308B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/467—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing gases, e.g. air
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32153—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/32175—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H01L2224/32188—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic the layer connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、新規な半導体パッケージとそれを用いたコン
ピュータに関する。
〔従来の技術〕
近年、半導体素子を搭載するコンピュータの高速化、小
型化の要求から、年々、半導体素子は、高集積化、大型
化が進んでいる。それにともない半導体素子と外部とを
電気的接続する端子電極数も増大している。このような
多端子化に対応して、半導体素子の一生面に多数の電極
が規則的に配列された。いわゆる、ＣＣＢ　（ｃｏｎｔ
ｒｏｌｌｅｄ　ｃｏｌｌａｐｓｅｂｏｎｄｉｎｇ）方式
で、半導体素子上の電極と半導体素子搭載用パッケージ
基板上の電極とが、電気的に接続されている構造のパッ
ケージが用いられるようになってきた。このようなＣＣ
Ｂ方式で半導体素子が搭載されたパッケージ基板の放熱
は、特開昭８２−２４９４２９号で示されるように、半
導体素子の電極が形成されていない面とキャップ基板と
をはんだ等の熱伝導性材料で接続することで賄っていた
が、ベース基板中の配線に関しては何ら注意が払われて
いなかった。通常の多層ベース基板内は、信号伝送用導
電層、電源供給用導電層及びグランド接続用導電層等の
多数の系統の導電層から成っている。これら従来のパッ
ケージ構造において、基板内では、信号伝送用導電層と
同様に電源供給用及びグランド接続用導電層は、断面形
状がほぼ均一な細い線で混在して配線され、外部接続用
端子へ接続されていた。また、通常、高速動作が要求さ
れるコンピュータにおいては、信号切り替え時の瞬間電
流による電圧変動を抑えるため、パッケージを搭載する
プリント基板にコンデンサ素子を内蔵したり、パッケー
ジの近くにコンデンサ素子を接続させたり、特開昭６２
−１６９４６１号に見られるようにパッケージの一部に
コンデンサ素子を形成した構造を採用していた。
更に、高密度・高集積に関しては、現在主流のＤＩＰ型
パッケージに代わって、多端子接続に適した構造として
、外部接続用端子がパッケージ基板の四つの端面に一列
に配置されたフラットパッケージ、或いは、外部接続用
端子がパッケージ基板の一面に、平面的に配置されたＰ
ＧＡ型パッケージを用いることが多くなっている。
例えば、フラットパッケージでは、菌属ほか、“ＦＡＣ
ＯＭ　Ｍ−７８０の部品および実装技術″ＦＵＩＩＴＳ
Ｕ、３７，２．ｐ　ｐ、１１６−１２３（１９８６）に
開示されているように、２００ピンクラスのパッケージ
も現われている。
一方、高速性の面では、今までは特に問題にはならなか
ったが、従来のパッケージでは要求性能を満足できない
状況になりつつある。パッケージを流れる電流には大き
く分けて２種類あり、要求される特性が違う。第１は信
号電流で、出来るだけ早い立ち上がりと立ち下がりが要
求される。この要求を伝送経路に対する要求に直すと、
誘導成分と容量成分をできるだけ小さくするということ
になる。パッケージを流れるもう一つの電流は、電源電
流である。電源には、負荷の変動に対してできるだけ電
圧変動の少ないことが要求される。
そのため、＠源電流の伝送経路では、誘導成分を小さく
し、しかも、容量成分を大きくすることが望ましい。従
来のパッケージでは、充分な容量成分を確保できないた
め、！圧の安定化の機能をパッケージに求めず、専ら誘
導成分の低下を狙ってきた。実現手段としては、電源電
流の伝送経路を信号電流のそれより短くすること、すな
わち、半導体素子の近く（言い換えると、四つの端面の
中央附近）に電源ピンを持ってくることで対応してきた
。しかし、この方法では、電源線の誘導成分は下がるが
、同時に容量成分も小さくなってしまうという問題があ
った。しかも、相対的に信号線の誘導成分及び容量成分
が大きくなってしまうという弊害も持っていた。
従来のパッケージでは、以上述べたような電源線と信号
線で異なる要求を同時に満足する構造のものはなかった
。
〔発明が解決しようとする課題〕
コンデンサ素子をパッケージ付近に外付けした場合には
、半導体素子からコンデンサまでの配線長が長くなるた
め、電源電圧変動を十分に抑えられない。そして、電源
供給用及びグランド接続用導電層の配線が細いため、外
部からの？Ｉｉ源電圧電圧変動して弱く誤動作の原因の
一つとなっていた。
また、パッケージ外部接続用端子における信号伝送用導
電層は、パッケージ基板内で外周部まで拡大されるとと
もに、端子の位Ｉが電源供給用及びグランド接続用端子
の位置と混在していた。このため、誘電率が高いセラミ
ックス基板内を通る配線長が長いため、信号伝送遅延時
間が大きくなっていた。また、特開昭６２−１６９４６
１号に見られるようにパッケージの一部にコンデンサ素
子を形成した構造においては、半導体素子から発生した
熱を逃す側にコンデンサを形成しているため、パッケー
ジ内の熱抵抗が大きくなり、近年、益々高集積化大型化
し、発熱量が増大している半導体素子を搭載する場合、
放熱が不十分である。
本発明の目的は、高速信号伝送特性を有する信頼性の高
い半導体素子用パッケージを提供することにある。
〔課題を解決するための手段〕
本発明は、半導体素子を搭載した電気Ｍ！縁性基板と、
半導体素子を外気より遮断し封止する電気絶縁性キャッ
プを有し、半導体素子に電源を供給する電源ライン及び
半導体素子の信号を外部に伝達する信号ラインを備えた
半導体パッケージにおいて、信号ラインは基板の誘電率
の影響を受けないように配線されていることを特徴とす
る半導体パッケージにある。
更に、本発明においては、電源ラインは電気絶縁性基板
内において半導体素子搭載面に平行な導電層によって形
成され、信号ラインは電気絶縁性基板内において平行な
導電層を有していないこと、或いは、電源ラインは電気
絶縁性基板の内部を経由して外部リードと接続され、信
号ラインは電気絶縁性基板及び電気絶縁性キャップの何
れの内部も経由しないで外部リードと接続されているも
のである。
また、電気絶縁性基板内の導電層と半導体素子とは電気
絶縁性基板の半導体素子搭載面で金属細線によって電気
的に接続され、導電層と、半導体パッケージ外部リード
とは電気絶縁性基板側面で電気的に接続され、信号ライ
ンは半導体素子と外部リードとを金属細線によって接続
したことにある。金属細線はＡｕ、Ａｇ、ＡＱ又はＣｕ
又はこれらを主とした合金が用いられる。その太さは直
径約２０〜６０μｍである。
電気絶縁性基板及びキャップがセラミックス焼結体で構
成され、特に、これらはシリコンの熱膨脹係数に近似し
、室温の熱伝導率が１００Ｗ／ｍＯＫ以上、１ＭＨｚに
おける誘電率が８．８以上であるものが好ましい。また
、基板とキャップとは熱膨脹係数が近似しているのが好
ましい。この焼結体に、主成分として炭化ケイ素、窒化
アルミニウム、ムライト系焼結体が好ましい。更に。
ポリイミドガラス、エポキシガラスが可能である。
他、電気絶縁性基板と電気絶縁性キャップをガラスで接
着することにより、外気より遮断封止する゛こと、半導
体パッケージの外部接続用端子は、複数の金属ピンであ
ること、その金属ピンの先端は、半導体パッケージの電
気絶縁性キャップ側に位置すること、金属ピンは、半導
体パッケージの外周部に位置し、電源ラインと信号ライ
ンの各列に分けられていること、電気絶縁性基板及び電
気絶縁性キャップ部材内の何れも経由せずに電気的接続
経路に接続された信号ライン用外部リード金属ピンの先
端は、プリント基板の導電パッドの表面に接触、はんだ
付けされることでプリント基板と電気的に接続されてい
ること、電気絶縁性基板部材内の導電層を経由する電気
的接続経路に接続された前記電源ライン用外部リードの
金属ピンの先端は、プリント基板の導電パッドの表面に
接触。
はんだ付けされるか、或いは、プリント基板に形成され
た貫通孔に挿入されることでプリント基板と電気的に接
続されていること、信号ライン用金属ピンに比較して、
電源ライン用金属ピンは太く、かつピンの間隔も大きく
、該半導体パッケージを機械的に支える働きを有するも
のの組合せとすることが好ましい。
本発明は、電気絶縁性キャップと共に気密容器である半
導体パッケージを構成する半導体素子搭載用の内部に複
数のお互いに絶縁された導電層を有する電気絶縁性基板
において、導電層が平面状の広がりを有し、任意の一枚
の導電層と電気的に接続し、他の導電層と接触しない、
しかも導電層を貫通しない、導′Ｉｉ層と直交する線状
の導電路を有することを特徴とする電気絶縁性基板にあ
る。
基板は室温の熱伝導率が１００Ｗ／ｍ０Ｋ以上、熱膨脹
係数がシリコンに近似したセラミックスで構成され、高
融点金属からなる導電層がセラミックスと同時に焼結さ
れて形成されており、基板は炭化ケイ素、窒化アルミニ
ウム、ムライト等の焼結体が好ましい。
本発明は、電気絶縁性基板と、パッケージ内部を外気よ
り遮蔽し、封止する電気絶縁性キャップを有し、電気絶
縁性基板の内部を経由する電源ラインと、電気絶縁性基
板及び電気絶縁性キャップ内の何れも経由しない信号ラ
インの２系統の電気的接続経路に接続された外部配線手
段と接続する金属ピンを外周部に備えた半導体パッケー
ジ用半導体素子であって、電源ライン及び信号ライン接
続用ボンディングパッドが半導体素子外周部に少なくと
も２列に各々配置され、最外周に電源用ボンディングパ
ッドが設けられていることを特徴とする半導体パッケー
ジ用半導体素子にある。
以上、述べた本発明の半導体パッケージは、プラッタと
、プラッタにコネクタを介して装着された多層プリント
基板と、基板に装着された論理用半導体パッケージ及び
主記憶用半導体パッケージを有するコンピュータ用とし
て用いることができる。
更に、本発明は前述の半導体パッケージにおいて、信号
ラインは基板の誘電率の影響を受けないように基板内を
垂直に配線されており、電源ラインは基板内に形成され
た半導体素子搭載面に平行な導電層を通して外部リード
に接続されていること、 或は、電源ラインは基板内に形成された導電層を通して
外部リードに接続されるとともに、導電層は基板の厚さ
より長くかつ外部の電圧変動に伴う誤動作が生じない程
度に十分な長さを有し、信号ラインは基板内で基板の厚
さと同等の長さの導電路によって形成され、電源ライン
及び信号ライン用外部端子は基板の半導体素子搭載面と
反対側の裏面に形成されていることにある。
特に、基板上に形成された電源ライン用端子は信号ライ
ン用端子より外側に配置されていること、半導体素子は
基板上に形成された外部接続用端子にはんだバンプによ
って接続されている半導体素子の電源ライン用及びグラ
ンド接続用電極部のいずれかと信号ライン用電極部とは
交互に複数列配列されていること、 半導体素子電極部を有する面と反対側の面は電気絶縁性
キャップと熱伝導性材料によって接続されていること、 電気絶縁性基板上の半導体素子搭載面側に薄膜配線層が
設けられ、特にこの配線層が樹脂層によって形成されて
いるものの組合せとすることが好゛ましい。
本発明は、前述の半導体パッケージにおいて、信号ライ
ンは基板の誘電率の影響が最小になるように基板内に垂
直に配線され、電源ラインは基板内に形成された半導体
素子搭載面に平行な導電層を通して外部リードに接続さ
れており、信号ライン及び電源ラインと半導体素子電極
部とは金属細線によって接続されていることを特徴とす
る半導体パッケージにある。
〔作用〕
半導体素子を搭載した半導体パッケージにおいて、パッ
ケージ内部からパッケージ外部に至る電気的経路が少な
くとも２系統以上あり、そのうちの少なくとも１系統は
、該半導体素子の電源系統であり、該半導体素子を搭載
した電気絶縁性基板内を経由し、しかも、該電気絶縁性
基板内における配線方向が、該電気絶縁性基板に平行な
成分を有することと同時に、残りの系統は該半導体素子
の信号系統であり、該電気絶縁性基板において基板の誘
電率の影響を受けないようにすること、特に該電気絶縁
性基板に平行な成分を有しないように基板に垂直に配線
を設けることにより、基板にセラミックス等の誘電率の
大きいものを用いた場合、その中を通る信号伝搬経路が
最小限に抑えられるために伝搬時間の遅延が最小限にで
きる。
即ち、信号電流用として、できるだけ誘導成分及び容量
成分を小さくし基板の誘電率の影響がないように伝送経
路を設けると同時に、電源電流用として、誘導成分を小
さくしながら容量成分を大きくし基板の誘電率の効果を
最大限に利用するように伝送経路を設けることにより、
信号伝送遅延時間の短縮と電圧変動に伴なう誤動作を顕
著に軽減できるものである。
電気絶縁性基板としてＩ　Ｍ　Ｈｚにおける誘電率が８
．８以上のものを使用することにより特に前述の効果が
大きい。更に、Ｉ　Ｍ　Ｈｚにおける誘電体損失が５×
１０″″４以上のものがよい。
〔実施例〕
［実施例１コ 第１図は本発明の一実施例を示す半導体パッケージの断
面図であり、１は半導体素子、２は電気絶縁性基板、３
は電気絶縁性キャップ、４は信号線用金属ピン、５は電
源線用金属ピン、６は信号線用ワイヤ、７は電源線用ワ
イヤ、８は封止用絶縁材料、９は導電路である。図では
１例としてフラットパック型パッケージについて示した
。信号用電流は、半導体素子１から信号線用ワイヤ６を
通って信号線用金属ピン４に伝わり、パッケージ外部へ
出ていく。この経路の自己誘導成分の概略は、信号線用
ワイヤ６及び信号線用金属ピン４の長さ及び断面積で決
まる。すなわち、配線経路の寸法、形状が支配的である
。これに対して、容量成分は、配線そのものの寸法・形
状も大きな要素であるが、それに加えて、対電極（例え
ば電源配線）までの距離や、その途中の絶縁物の誘電率
でも大きく変化する１図の場合は、配線経路の周囲はほ
とんど空気であり、一部封止用絶縁材料８に囲まれてい
るに過ぎないため、容量成分は小さい。
次に、電源用電流の経路について説明する。電源用電流
は、半導体素子１から電源線用ワイヤ７を通って導電路
９に導かれ、電気絶縁性基板２の内部に入る。次に、電
気絶縁性基板２の端部で電源線用金属ピン５に伝わり、
パッケージ外部へ出ていく。この経路の自己誘導成分は
、電源線用ワイヤ７、導電路９及び信号線用金属ピン４
の長さ及び断面積で決まる。すなわち、信号用電流の経
路と同じく、配線経路の寸法、形状で決まる。これに対
して、導電路９の周囲を誘電体で囲まれている上に、異
なる電位の２経路が近い距離で対向しているため、容量
成分は、大きくなる。
以上述べたように、信号電流用として、できるだけ誘導
成分及び容量成分の影響を受けないように伝送経路を設
けると共に、電源電流用として、誘導成分を小さくしな
がら容量成分を大きくするようにした伝送経路を設ける
ことである。
本実施例によれば、信号ラインはセラミック基板への接
触部分が非常に少ないので、信号伝送遅延時３間を３０
％短縮することができる。
［実施例２コ 本発明の第一の実施例を第２図、及び第３図から第７図
に従って説明する。−辺１５圃の半導体素子１がＡＱＮ
基板１０（窒化アルミニウムの焼結体からなる電気絶縁
性基板）のほぼ中央部に位置し、裏面をダイボンディン
グ部２０で固定されている。ここで、既に説明した第１
図と違って、ＡＱＮ基板１０がパッケージ全体の上部に
位置している。この配置は放熱性を高めるために有利で
あり、このような配置をキャビティ・ダウンと呼んでい
る。これに対して、第２図の配置は、キャビティ・アッ
プと呼ばれており、放熱特性はキャビティ・ダウンに及
ばないが、作りやすく、コスト面で有利な構造である。
ＡＱＮ基板１０は。
辺３０ｎｍの正方形で、厚さは１ｍである。ＡＱＮ基板
１０の内部には２Ｎのタングステンの面状導電層１５が
ある０面間の距離は、約０．１ｎｎである。ＡｆｌＮ基
板１０の端面には２００本の電源用コバールピン１４（
断面寸法：２５０μｍ幅Ｘ２５０μｍ厚）がコバールピ
ン接着部２１を介して接着されている。ＡＱＮ基板１０
と対向する位置に、−辺３０ｎｎ、厚さｌｌ１ｌＩｌの
ＡＱＮキャップ１１があり、封止用はんだ付は部２２を
介してＡｆｉＮリング１２に接着されている。ＡＱＮリ
ング１２は、封止用ガラス１７を介して４００本の信号
線用コバールピン１３（断面寸法：１２５μｍ幅Ｘ１０
０μｍ厚）、ＡＱＮ基板１ｏに接着されている。
電流の経路について説明する。まず、信号用電流は、半
導体素子１から素子側ボンディングパッド２３を経由し
、て信号線用ワイヤ６を通過し、ピン側ボンデングパッ
ド１９を経て信号線用コバールピン１３に伝わり、パッ
ケージ外部へ出ていく。
この経路の誘導成分、すなわち自己インダクタンスは、
信号線用ワイヤ６及び信号線用コバールピン１３の長さ
及び断面積で決まる。実測の結果、最長の経路で８ｎＨ
であった。次に、容量成分、すなわちキャパシタンスを
測定した。すでに述べたように、キャパシタンスは、配
線そのものの寸法・形状に加えて、対電極（例えば電源
配線）までの距離や、その途中の絶縁物の誘電率で大き
く変化する。本構造では、配線経路の周囲はほとんど空
気であり、一部封止用ガラス１７に囲まれているに過ぎ
ないため、キャパシタンスは小さく、最長の経路で０．
９　ｐ　Ｆ　であった。次に、電源用電流は、半導体素
子１から素子側ボンディングパッド２３を経由して電源
線用ワイヤ７を通過し、基板側ボンディングパッド１８
を経てＡＱＮ基板１０の内部に入る。ＡＱＮ基板の内部
には、焼結時にＡＱＮと同時に焼結、形成されたタング
ステンによる導電路がある。電流は、まず、基板側ボン
ディングパッド１８に接続された。基板を垂直に横切り
線状導電路１６を流れる。線状導電路１６は、基板内に
２枚配置された面状導電層１５の１枚に接続されている
０面状導電層１５の先端は、ＡＱＮ基板１０の端面まで
延びているため、電源用電流は、この経路に沿ってＡＱ
Ｎ基板１０の端面に達する。端面には、面状導電層１５
に接続するために、コバールピン接着部２１が形成され
ており、電源線用コバールピン１４が接続されているた
め、電源用電流は電源線用コバールピン１４に至る。こ
の経路の自己インダクタンスについて説明する。ＡＱＮ
基板１０内部に面状導電層１５が形成されているため、
この層を通過する際のインダクタンス増加は極めてわず
かになり、事突上無視できる。また、線状導電路１６が
面状導電層１５に垂直に接続されているため、接続によ
る自己インダクタンスの増加もない。その結果、実効的
な配線長が、信号電流の経路より短くなり。
最長の経路でも、自己インダクタンスが４ｎＨと、非常
に小さい値を実現した。また、キャパシタンスは、すで
に述べたように配線周りの状況で大きく変わる。本実施
例では、約１０と、比較的誘電率の大きいＡＱＮを使用
し、しかも、約０．１ｍを隔てて電源電圧に保たれた導
電面が対向しているので、約３００ｐＦと、比較的大き
なキャパシタンスが得られた。
ここで、使用した材料は、半導体素子１を構成するシリ
コンに近い熱膨脹係数のものを選び、信頼性を高めてい
る。すなわち、シリコンの熱膨脹係数は約２　Ｘ　１０
−’／℃テあり、ＡＱＮは、約４ＸＩＱ−８７℃、コバ
ールにニッケルを２９重量％、コバルトを１７重量％含
んだ鉄の合金）は、約４．５　Ｘ　１０−８／”Ｃ、ガ
ラス（酸化亜鉛１５重量％、酸化硼素５５重量％、酸化
鉛１０重量％、酸化珪素１６重量％、その他アルミナ及
び弗化亜鉛）は、約５　Ｘ　１０−”／’Ｃで、いずれ
もシリコンに近い値である。特に、熱膨脹係数の差によ
る影響は、大きい部材で顕著になるので、ＡΩＮ基板１
０とＡＱＮキャップ１１は、同じ素材を選んだ。
封止用絶縁材料として、最も信頼性のあるガラスを使用
した。後に述べるように、プロセス上の都合から第１図
の電気絶縁性キャップ３のように、ＡΩＮキャップ１１
を一体のものにできず、ｉＮリングとの複合体になった
。ＡｆｌＮ基板のＩＭＩｌｚにおける誘電率は８．８〜
１０．０であり、ＳｉＣにＢｅを含む基板のそれは約４
２である。
また、１ＭＨｚにおける室温の誘電体損失は、ＡＱＮ焼
結体が５〜２０．Ｂｅ入りＳｉＣ焼結体が５００であり
、これらは本発明の基板として有効である。
本実施例の製造プロセスについて説明する。
■　ＡＲＮのグリーンシートを積層し、１８００℃から
１９００℃で焼結してＡＱＮ基板１ｏを作製する。グリ
ーンシートの作製時、板厚方向に横切る配線すなおち、
線状導電路１６に相当する部分にはパンチングで貫通孔
を開け、タングステンペーストで内部を埋める。また、
各シートには面状導電層１５のパターンに合わせてタン
グステンペーストを印刷する。
■　ＡＱＮ基板１０の端面のタングステンパターンすな
わち、コバールピン接着部のタングステン２１１並びに
、ＡＱＮ基板１０の表面に表われたタングステンパター
ンすなわち、ダイボンディング部のタングステン層２０
１及び基板側ボンディングパッドのタングステン層１８
１上に電解めっきによってニッケルを被着する。その結
果、それぞれ、コバールピン接着部のニッケル層２１２
、ダイボンディング部のニッケルＭ２Ｏ２及び基板側ボ
ンディングパッドのニッケル層１８２が形成される。
■　電源線用コバールピン１４及び信号線用コバールピ
ン１３は、−枚のコバール板から化学エツチングで形成
する。第３図に信号線用コバールピン１３のエツチング
後の形状を示す。信号線用コバールピン１３の端部を枠
３５でお互いにつなぎ合わせることによって、後の作業
性を良くしている。
■　銀ろう（共晶ろう（銅を２８重量％含んだ銀））を
使用して、ＡｆｌＮ基板１０と電源線用コバールピン１
４を接着する。８３０℃を最高温度として、窒素雰囲気
で接着を行う。その結果、図示しているようなコバール
ピン接着部２１が完成する。
■　外周の寸法がＡ　Ｑ　Ｎ基板１０と同じ３０ｍｍの
正方形で、リングの幅が２　ｒｒｔｎ　、厚さが０．５
ｎｖｎのＡＱＮリング１２を焼結で作製し、その片面に
モリブデンとマンガンを主成分としたペーストを塗布す
る。約９００℃を最高温度として熱処理をしてＡｆｌＮ
と接着させ、封止用はんだ付は部のモリブデン−マンガ
ン層２２１が形成される。モリブデン−マンガン層２２
１の表面にニッケルを電解めっきし、ニッケル層２２２
を形成する。
■　以上のようにして完成したＡＱＮリング１２と、信
号線用コバールピン１４と、ＡｆｌＮ基板１０とを封止
用ガラス１７で接着する。信頼性を確保するため、ガラ
スとしては熱膨脹係数が他の構成材料に近いことが要求
される。使用したガラス（酸化亜鉛１５重量％、酸化硼
素５５重量％、酸化鉛１０重量％、酸化珪素１６重量％
、その他アルミナ及び弗化亜鉛）は、熱膨脹係数が約５
　Ｘ　１０−６／Ｔ：で、シリコンの熱膨脹係数約３　
Ｘ　１０−Ｂ／℃や、ＡＱＮの約４　Ｘ　ｔｏ−６／℃
、コバールの約４．５　Ｘ　１０″″Ｂ／”Ｃのいずれ
にも近い。さらに、一般のガラスは酸化雰囲気での接着
が必須であるが、ＡΩＮ基板１０、或いはＡＱＮリング
１２の表面のニッケルが容易に酸化され、はんだ付は性
を悪くする性質があるので、特に、窒素中で接着できる
ものを選んだ。また、作業温度も、すでに接着した銀ろ
うが再溶融しない温度でなければならない。上記のガラ
スは、以上の要求を総て満足するものであり、接着は、
窒素雰囲気中で、最高温度約６００℃で行う。なお、共
晶ろうの融点は７７９℃である。
■　次に、ダイボンディング部２０．基板側ボンディン
グパッド１８、及びピン側ボンディングパッド１９の表
面を金で被覆するため、電解めっきにより金を被着する
。
■　ＡＱＮ基板１０を約４００℃に加熱し、シリコン半
導体素子１をダイボンディング部２０の表面の金層（図
示せず）に押しつけ、窒素ガスを吹きつけながら擦る。
シリコンと金が融は合って金−シリコン共晶層２０３を
形成し、接着を完了する。
■　直径２０μｍのアルミニウムの細線を使用して、超
音波ボンディングでワイヤボンディングを行う。
［相］　−辺３０　ｎｏ　、板厚１圃のＡｌ２Ｎ焼結板
を用意する。ＡΩＮリング１２と同様のモリブデン−マ
ンガンメタライズを片面の周辺２１ＴＩ１１に施し、封
止用はんだ付は部のモリブデン−マンガン層２２５が形
成される。モリブデン−マンガン層２２５の表面にニッ
ケルを電解めっきし、ニッケル層２２４を形成する。は
んだ付は性を良くするため、ニッケル層２２４の表面に
電解めっきにより金を被着する（図示せず）。
■　厚さ１００μｍの金−錫の共晶はんだ（２０重量％
の錫を含有した金）の箔をＡＱＮリング１２と、ＡＱＮ
キャップ１１の間に挟み、窒素雰囲気中で約３００℃に
加熱して封止用はんだ付は部２０を形成する。この時、
ニッケル層２２２とニッケル層２２４の表面の金が金−
錫はんだと融は合い、第１図のように、金−錫はんだに
よる接着が完了する。
■　信号線用コバールピン１３の周辺を固定していた枠
３５を切断部３６で切り離し、必要に応じて信号線用コ
バールピン１３を折り曲げる。
電源線用コバールピン１４についても、同様の作業をす
る。
以上で、本実施例の半導体パッケージが完了する。
演算速度の大きい半導体素子は発熱が大きい。
したがって、高速伝送を目指すパッケージでは熱抵抗が
小さいことが必須要件となる。第４図は熱抵抗について
解説するパッケージの断面図である。
半導体素子３７は、全体で発熱するのではなく、非常に
狭い領域で発熱する。例えば、バイポーラ素子では、ｐ
ｎの逆接合の部分（ｎからＰに電流を流す部分）で専ら
発熱する。このように、集中して発熱する部分をジャン
クション３８と呼ぶことにする。ここの温度をＴｊとす
る。パッケージ３９の表面は、半導体素子３７（のジャ
ンクション３８）で発生した熱が伝わるため、温度上昇
する。ただし、場所によって様々な温度になる。図では
、Ｔｅｌ＞Ｔｃ２．Ｔｃ４＞Ｔｃ３になる。
さらに、熱は周囲に放射される。その結果、周囲の空気
の温度も上昇する。パッケージからの熱が伝わらず、温
度上昇しない領域の空気の温度をＴａとする。熱抵抗は
、Ｔｊとその他の部分の温度差を、半導体素子で消費し
たエネルギーで除して求める。ＴｊとＴｃｌ〜Ｔｃ４と
の温度差で求めた熱抵抗や、ＴｊとＴａで求めた熱抵抗
がある。
本発明では、ＴｊとＴａで求めた熱抵抗を熱抵抗と呼ぶ
ことにする。本実施例で使用したＡｆｌＮは熱伝導率が
約２００Ｗ／ｍＫと大きいので、本実施例のパッケージ
は熱抵抗が小さいという効果がある。さらに、本実施例
では、先に述べたように、放熱性の良好なキャビデイ・
ダウン構造を採用したことで、ＡＱＮの高熱伝導率を構
造面からさらに生かしている。ここで、キャビデイ・ア
ップ構造とキャビティ・ダウン構造で放熱特性が異なる
理由について述べる。第５図は、半導体素子で発生した
熱がパッケージ外一部に放出されるまでの経路を、キャ
ビティ・アップ構造（第５図（ａ））とキャビティ・ダ
ウン４Ｗ造（第５図（ｂ））について比較したものであ
る。熱流を矢印で示している。
キャビティ・アップ構造では、熱流がパッケージ内を長
い経路で伝わるため、熱抵抗が大きくなる。
また、内部のガス２４は、パッケージの内部容積程度で
は対流を発生しないので、固体と比較してほとんど熱の
伝達に寄与しない。したがって、熱抵抗は大きくなる。
これに比べて、キャビティ・ダウン構造では、熱がスト
レートにフィン２５に伝わるため、熱抵抗を小さく押え
ることができる。
第６図はキャビティ・アップ構造とキャビティ・ダウン
構造について比較した熱抵抗のデータを示す線図である
。風速を増すと熱抵抗が低下するのは、キャビティ・ア
ップでも、キャビティ・ダウンでも同じである。キャビ
ティ・ダウンは常にキャビティ・アップより熱抵抗が小
さく、キャビティ・ダウンで風速２ｍ／ｓとキャビティ
・アップで風速８ｍ／ｓが同程度の熱抵抗となった。
本実施例の半導体素子は、６００のボンディングパッド
を有している。従来のフラットパッケージでは、６００
ピンを一辺３０ｍｍのパッケージ寸法で実現することは
できなかった。ところが、本実施例ではピンを２列にし
たため、信号線用のピンピッチを２５０μｍ、電源線用
で５００μｍとすることで、比較的容易に６００ピンの
取り出しを実現することができた。
第２図の実施例に示す半導体パッケージはプリント基板
４０Ｋ搭載されている。特に、信号線用のピン１３では
、ピッチが小さいので先端を曲げてプリント基板４０の
表面の銅パッド４１に鉛−錫の共晶はんだ４２で接続す
る形態を採った。これに対して、電源線用のピンはピッ
チも比較的粗く、断面積も大きいので、一般に最も多く
採用されている実装形態すなわち、プリント基板に開け
られた導電性貫通孔にピンを差し込む形態を採用しても
よい。しかし、本実施例では、プリント基板の製作がよ
り容易な形態として、電源線用のピン１４もプリント基
板の表面で接着する形態を採用した。
信号線用のピン１３は断面積が小さく、機械的にパッケ
ージを支えることを期待されていない。
パッケージの重量は専ら電源線用のピンによって支えら
れている。
本実施例による半導体素子上のボンディングパッド平面
図を第７図に示す。−辺１５圃では６００個のボンディ
ングパッドを一列で実現することができない。そこで、
本実施例ではボンディングパッドを二列にした。パッケ
ージでは、第１図に示すように半導体素子１に近い側に
電源線用のボンディングパッド即ち基板側ボンディング
パッド１８が位置しているので、半導体素子では外周部
にこれに対応したパッド即ち、電源線用素子側ボンディ
ングパッド２３２を配置した。したがって。
内側には信号線用素子側ボンディングパッド２３１が配
置されている。
［実施例２］ 第８図は本発明の第２の実施例を示す半導体パッケージ
の断面図である。第２図に示した実施例１とほとんど同
じ構造である。相違点と、本実施例の効果について説明
する。
実施例１とはＡｆｉＮ基板１０Ｋ代えてＳｉＣ基板２６
とし、及び電源用ピン３０を基板１０の表面で接続した
ところが最も大きな違いである。
ＳｉＣ基板２６は、ＳｉＣ（炭化珪素）の粉末に、１０
重量％以下のＢｅＯ（ベリリウムの酸化物）粉末（その
他の焼結助剤等を加えてもよい）を加え、２１００〜２
３００℃で焼結したものである。
ＳｉＣの焼結体は、熱膨脹係数がシリコンに近いこと、
熱伝導率が大きいことはＡＱＮと同じであるが、さらに
、比誘電率が４０〜１００と、ＡＱＮの約１０Ｋ比べて
大きいことが特徴である。そのため、面状導電層２８の
キャパシタンスが約１５００ｐＦと大きく、電源電圧の
平滑効果が大きくなった。なお、ＡＱＮは、ＳｉＣと熱
膨脹係数がほぼ同じであり、加工性が良好であるため、
本実施例でもＡＱＮキャップ１１及びＡＱＮリング１２
として使用した。
構造上は、次の２点が異なる。
■　電源用電流の経路を、ＳｉＣ基板の端面経由でなく
、パッケージ外部（周辺）の表面経由にした。その結果
、線状導電路２９が追加された。
この変更による効果は、電源線用コバールピン３０の屈
曲回数を減らすことでピンの信頼性を上げることである
。第１の実施例では、電源線用コバールピン１４がコバ
ールピン接着部２１で２回も屈曲しているため、ピンに
外力がかかったときに折れ易い。ただし、この構造では
空冷のためのフィンを接着する面積が小さくなるという
欠点がある。そのために、コバールピン接着部３１をＳ
ｉＣ基板２６の周辺部に配置した。
■　電源線用コバールピン３０の先端を真っ直ぐにした
。プリント基板に直接差し込む形状にした。その結果、
電源線用コバールピン３０の屈曲数は合計１となり、ピ
ンの信頼性を高めることができた。さらに、プリント基
板との接続の信頼性も、第１の実施例の面接続より高い
。
ここで、基板をＳｉＣにしたことによる微細構造の相違
について説明する。ＳｉＣはＡｆｌＮと異なり、タング
ステンによる同時焼結配線を形成することができない。
そこで、予め焼結したＳｉＣ基板に、すでに第１の実施
例で述べたモリブデン−マンガンメタライズによる配線
を施した。第８図ではＳｉＣ基板の詳細構造を省略した
が、第８図の“Ａ　１７部を拡大し、第９図にその詳細
を示す。
線状導電路２７を予め下層ＳｉＣ基板２６１に空けた貫
通孔の中に埋め込んで形成する。下層ＳｉＣ基板２６１
の表面に面状導電層２８を形成すると同時に、線状導電
路２７の表面にもモリブデン−マンガンメタライズ層を
形成して、線状導電路２７の表面を下層ＳｉＣ基板２６
１の表面より盛り上げておく。同様に線状導電路２７を
予め貫通孔の中に埋め込んで形成した上層ＳｉＣ基板２
６２を下層ＳｉＣ基板２６１の上部に重ねる。この時、
接着剤として、第１の実施例で使用したものと同じガラ
スを用いる。接着後、ごく薄いがガラス層３２が残る。
この層は比誘電率が小さく、しかも、熱伝導率が小さい
ので性能に直接影響する。できるだけ薄くすることが肝
要である。
以上述べたように、微細構造は第１の実施例と異なるが
、電気絶縁性基板としての基本的な構造及び基本的な作
用は第１の実施例と変わらない。
［実施例３］ 本発明の第３の実施例を第１０図に示す。第１０図は、
本発明の半導体パッケージをスーパーコンピュータに実
装した斜視図である。実施例１〜２に示した半導体パッ
ケージは多層プリント基板３３に三次元に装着され、コ
ネクタによってプラッタに接続される。本実施例では上
部プラッタと下部プラッタの二段に構成され、下部プラ
ッタの下方より冷却用空気が送られ、両者のプラッタの
間にクロスフローグリッド３４が設けられ、冷却による
温度のばらつきをなくすように工夫される。
半導体パッケージとして、論理用パッケージ。
ＶＲ（ベクトル　レジスタ）用パッケージ、主記憶用パ
ッケージ、拡張記憶用パッケージが用いられ、高集積論
理プラッタに装着される。
論理用パッケージには論理ＬＳＩ、ＲＡＭモジュール、
ＶＲ用パッケージには、論理ＬＳＩ。
ＶＲＬＳＩ、主記憶にＤＲＡＭ（ダイナミックランダム
　アクセス　メモリ）等が用いられ、これらのパッケー
ジはプリント基板に表面実装、アキシャル実装９両面実
装等によって装着される。
本実施例によれば、最高速のスーパーコンピュータを得
ることができる。
［実施例４コ 第１１図（ａ）は本発明の第４実施例を示す断面図であ
る。第１１図（ｂ）は本発明の第４実施例に用いられて
いるセラミックス絶縁性ベース基板６２内の平伏導電層
の接続を表した概略図である。半導体素子１は絶縁性キ
ャップ基板５３に熱伝導性の良い充填材５２で接着され
ている。絶縁性ベース基板６２及び絶縁性キャップ基板
５３は窒化アルミニウム（Ａ　Ｑ　Ｎ）焼結体である。
窒化アルミニウムの熱膨脹係数は、３．４Ｘ１０″″Ｂ
／℃と半導体素子の材質であるシリコンの熱膨脹係数と
近いため、半導体素子１との接続信頼性が十分に大きい
。更に、窒化アルミニウムの熱伝導率が１５０Ｗ／ｍ−
にと比較的大きいため半導体素子１からの発熱を十分に
Ａ　Ｑ　、　Ｃｕ等の金属からなるフィン６５へ伝える
ことができる。尚、ここでは絶縁性キャップ基板５３と
して窒化アルミニウムを用いたが、高熱伝導性の１０重
量％以下のベリリウムを含む炭化珪素（Ｓ　ｉ　Ｃ）を
用いても良い。この高熱伝導性の炭化珪素（Ｓ　ｉ　Ｃ
）の熱膨脹係数は、３．７ｘ１０−６／℃と半導体素子
の材質であるシリコンの熱膨脹係数と近いため、半導体
素子１との接続信頼性が十分に大きく、且つその熱伝導
率は２７０Ｗ／ｍ−にと高いためパッケージの熱抵抗を
小さくできる。上記の材料以外でも熱膨脹係数がシリコ
ンと同等であって熱伝導率が十分に高い絶縁性材料であ
れば使用可能である。半導体素子１と絶縁性ベース基板
１２とはコレスプドコントロールボンデイング（ＣＣＢ
）方式によりはんだによって電気的接続５４，５５゜５
６を保っている。絶縁性ベース基板６２は、窒化アルミ
ニウム（Ａ　Ｑ　Ｎ）のグリーンシートに貫通孔を設け
、その貫通孔にタングステンのペーストを圧入し、表面
に配線パターンを印刷したグリーンシートを複数枚積層
して、同時焼成し、コバールの外部接続用端子ピン６４
をろう付等によって固着したものである。上記窒化アル
ミニウム以外でもアルミナ（ＡＱｚＯｓ）　、ムライト
、エポキシガラス、ポリイミドガラスのように材料内部
に導電部を形成できるものであれば良い。
パッケージの気密性の信頼性を考慮すると絶縁性ベース
基板６２及び絶縁性キャップ基板５３の熱膨脹係数は同
等であることが好ましい。上記記載した材料のなかでパ
ッケージの気密性の信頼性が最も高い組合せは、絶縁性
ベース基板６２及び絶縁性キャップ基板５３に同じ材質
を用いることであり、特に窒化アルミニウム（ＡＱＮ）
を用いたパッケージが好ましい。パッケージの気密性を
保つため、前記の導電層５７〜６１を含んだ絶縁性ベー
ス基板６２は外部周のパッケージ封止層６３により絶縁
性キャップ基板５３と固着封止する。
電気的接続は以下のようになっている。半導体素子１は
はんだバンプを用いたＣＣＢ方式により絶縁性ベース基
板６２上の電極部（図示せず）へ接続される。半導体素
子１の電極を有している一生面を第１２図に示す。電源
供給用またはグランド接続用電極６８は白丸印で、信号
伝送用電極１７の黒丸印と交互に規則的に配列されてい
る。
図中点線はこれらの電極を省略したことを表わしている
。第１１図（ｂ）に示すように、信号伝送用導電層は、
はんだバンプ５から真下に延びた導電層１０を通り、拡
大導電べた層５７及び５８に設けられた孔の中を通り、
拡大導電べた層５７及び５８とは接触せずに外部接続用
端子６４につながっている。絶縁性ベース基板５８中の
導電層６０は基板の表裏を最短距離で繋いでいるため、
基板に誘電率の大きいセラミックスを用いた場合でも伝
搬遅延時間は最小限に抑えられる。電源供給用導電層は
、はんだバンプ５６から、導電層５９により絶縁性ベー
ス基板６２内に設けられた電源供給用拡大導電べた層５
７に接続される。電源供給用拡大導電べた層５７の外周
部から、絶縁性ベース基板６２に垂直に設けられた導電
層５９′により、拡大導電べた層５８とは接触せずに、
パッケージ外周部に設けられた外部接続用端子６４へ接
続される。グランド接続用導電層は、はんだバンプ５４
から、導電層６１により、拡大導電べた層５７とは接触
せずに、絶縁性ベース基板６２内に設けられたグランド
接続用拡大導電べた層５８に接続される。グランド接続
用拡大導電べた層５８の外周部から、絶縁性ベース基板
６２に垂直に設けられた導電層６１′により、パッケー
ジ外周部に設けられた外部接続用端子６４へ接続される
。図中では、配線拡大層を２層で示したが、必要に応じ
て２層以上設けることも可能である。
拡大導電べたＭ５７及び５８は、グランド接続用及び電
源供給用導電層における容量成分を大きくする効果を有
する。つまり、半導体素子１近くの誘電率の高い絶縁性
ベース基板内にコンデンサ素子を内蔵していることにな
るため、急峻な電圧変動を減らすことができるとともに
、外付はコンデンサに比べ回路の配線長を短くすること
ができる。
このため、伝送波形の品質の向上が図れると共に伝送時
間を減少できる。
このような構造のパッケージにおいて、半導体素子１よ
り発生した熱は、熱伝導性の良い充填材を用いた熱伝導
性材料５２を通して窒化アルミニウム製の絶縁性キャッ
プ基板５３に伝わる。絶縁性キャップ基板５３内で熱は
広がり、固着されたフィン６５へ伝わり放熱される。こ
のように、熱伝導の経路が短いため、大電力を消費する
バイポーラＥ’ＣＬチップなどを搭載するのに適してい
る。
外部接続用端子ピン６４の材質はコバール（Ｆ　ｅ　−
２９Ｎ　ｉ　−１７Ｃｏ　）とした。コバールの熱膨脹
係数は４．５Ｘ１０−６／’Ｃと窒化アルミニウムのそ
れと近い。従って、本実施例の構成材料はすべてシリコ
ンと熱膨脹係数が近いものとなり、パッケージ内のどの
部分でも部材間の熱膨脹係数の違いによる熱疲労の問題
が発生しない。
ＡＱｘＯｓ対５ｉＯｚの重量比が５０　：　５０から８
０　：　２０であるムライト系焼結体は室温の熱膨脹係
数がＳｉのそれに近似しており、約３．７〜４．５Ｘ１
０−６／’Ｃであり、Ｉ　Ｍ　Ｈｚにおける誘電率が約
７であるので、特に本発明におけるキャップとして有効
である。ムライト系焼結体は３ＡＱｚＯａ・２ＳｉＯｚ
の結晶体で、この結晶体は上述の如く組成範囲である。
［実施例５］ 第１３図は本発明の第５実施例を示す断面図である。第
５実施例の構造において第４実施例と異なる主な点は、
半導体素子１とＭＡ縁性ベース基板６２の間に配線拡大
層６９を設けたことである。
配線拡大層６９は以下の構造になっている。窒化アルミ
ニウムからなる絶縁性ベース基板６２上にはポリイミド
等の樹脂膜が形成されている。その樹脂膜上にアルミニ
ウム線により半導体素子１の電極と接続されるＭｉ電極
部ら絶縁性ベース基板６２上の電極と接続される配線端
の電極部へ結線されている。配線材料としてアルミニウ
ムを用いる事により電気抵抗が小さいものとなっている
。
配線材料としてはアルミニウム以外にも銅等の導電性の
高い金属材料であれば良い。さらに、電極部を除いた部
分に樹脂膜を形成し、電極部にはチタン（Ｔｉ）−白金
（Ｐ　ｔ）−金（Ａｕ）の蒸着膜が形成されている。本
実施例の配線拡大層は上記のごと＜１ＭＨｚにおいて３
〜４という誘電率の小さい樹脂膜上に形成されるため伝
搬遅延時間が小さくなっている。上記の構造以外でも絶
縁性ベース基板上が十分に平滑度がとれていれば直接チ
タン（Ｔｉ）−白金（Ｐｔ）−金（Ａｕ）の蒸着膜を形
成して配線しても良い。配線パターン設計に変更が生じ
た場合でも上記の膜配線パターンを変更するだけで良く
、絶縁性ベース基板６２は何等変更する必要がない。こ
のため、配線パターン設計が容易にできる。また、半導
体素子１における信号伝送用電極が多く、はんだバンプ
真下に延びた絶縁性ベース基板内の導電層の間隔が充分
に取れない場合、配線拡大層６９を用いて所望の位置ま
で配線を拡大することができる。
このような構造のパッケージにおいて、半導体素子１よ
り発生した熱は、熱伝導性の良い充填材を用いた熱伝導
性材料５２を通して窒化アルミニウム製のｔＩＡ録性キ
ャップ基板５３に伝わる。前記絶縁性キャップ基板３は
、高熱伝導性窒化アルミニウム焼結体で作製されており
、フィンと一体に加工されている。絶縁性キャップ基板
５３内で熱は広がり放熱される。このように、熱伝導の
経路が短いため、大電力を消費するバイポーラＥＣＬチ
ップなどを搭載するのに適している。
［実施例６コ 第１４図は本発明の第６実施例を示す断面図である。半
導体素子１は窒化アルミラム焼結体からなる絶縁性ベー
ス基板５６に固着されている。半導体素子１の電極と絶
縁性ベース基板５６の電極とは約３０μｍのＡｕ、　Ｃ
ｕ、ＡＱ等の金属細線からなるワイヤボンディング７０
で接続されている。信号伝送用導電層５９は、絶縁性ベ
ース基板６２中における配線長ができるだけ短くなるよ
うに、基板内を垂直に設けられ半導体素子１下周辺にあ
る外部接続用端子６４へ接続される。電源供給用導電層
５９及びグランド接続用導電層６１は、拡大べた層を通
して絶縁性ベース基板６２の外周部にある外部接続用端
子へ接続される。放熱特性が要求されない低消費電力で
邪動する半導体素子を搭載したパッケージにおいても、
伝搬遅延時間は最小限に抑えられ、且つ、半導体素子１
近くの絶縁性ベース基板内にコンデンサ素子を内蔵して
いることになるため、急峻な電圧変動を減らすことがで
きる。このため、伝送波形の品質の向上が図れると共に
伝送時間を減少できる。他の点は実施例４と同様である
。
［実施例７］ 第１５図は本発明の第７実施例の半導体パッケージの断
面図を示す。半導体素子１は、配線拡大層６９を設けた
絶縁性ベース基板６２にＣＣＢで搭載されている。半導
体素子は複数個搭載されている。パッケージの用途に合
わせて半導体素子数を増やしたり、交換することは可能
である。
絶縁性ベース基板６２及び絶縁性キャップ基板５３の材
質は窒化アルミニウム（Ａ　Ｑ　Ｎ）焼結体である。
配線拡大層６９は第２実施例と同様な構造になっている
。本実施例のような複数のチップがひとつのパッケージ
内に収まっている場合、チップ間でも配線を通して信号
の遺り取りを行なうため。
配線パターンは複雑なものとなる。配線パターン設計に
変更が生じた場合でも上記の膜配線パターンを変更する
だけで良く、絶縁性ベース基板６２及び絶縁性キャップ
基板５３は何等変更する必要がない。このため、配線パ
ターン設計の変更が容易にできる。配線拡大Ｎ６９にお
いては半導体素子間同志も接続されているので、単一の
半導体素子を搭載したパッケージ同志を接続したものに
比べて伝搬遅延時間を減少できる。
信号伝送用導電層６ｏは、基板に対して垂直に形成され
た絶縁性ベース基板６２中の導電層を通り、ピン状の外
部接続用端子６４につながっている。絶縁性ベース基板
６２内の導電層は基板の表裏を最短距離で繋いでいるた
め、基板に誘電率の大きいセラミックスを用いた場合で
も伝搬遅延時間は最小限に抑られる。
絶縁性ベース基板６２及び絶縁性キャップ基板５３が同
じ材質であることからパッケージの気密性に優れている
。
本実施例には、冷却フィンが図示されていないが、冷却
フィンを設けることも可能である。このような構造のパ
ッケージにおいて、半導体素子１より発生した熱は、熱
伝導性材料充填層５２を通して窒化アルミニウム製の絶
縁性キャップ基板５３に伝わる。絶縁性キャップ基板５
３内で熱は広がる。このように、熱伝導の経路が短いた
め、冷却効率が良く、低発熱量の半導体素子と高発熱量
の半導体素子とを同じパッケージ内に搭載することが可
能であり、単一半導体素子搭載のパッケージの組み合わ
せに比べ、演算処理能力が向上している。
また、電源層９は第１図（ｂ）に示すように面状の膜に
よって基板内に形成されているので、誘電率の高い窒化
アルミニウム、炭化ケイ素においてはコンデンサの役割
となって電圧の変動による誤動作をなくすことができる
。
［実施例８］ 第１６図は、本発明の半導体パッケージをスーパーコン
ピュータに実装した概略図である。実施例１から４に示
した半導体パッケージ７１は多層プリント基板７２に装
着され、コネクタによってプラッタに接続される。半導
体パッケージの一生面はヒートパイプ７３に接しており
、熱はこのヒートパイプを用いて熱交換部７４へ運ばれ
放熱される。
半導体パッケージとして、論理用パッケージ。
ＶＲ（ベクトル　レジスタ）用パッケージ、主記憶用パ
ッケージ、拡張記憶用パッケージが用いられ、高集積論
理プラッタに装着される。論理用パッケージには論理Ｌ
ＳＩ、ＲＡＭモジュール、ＶＲ用パッケージには、論理
ＬＳＩ、ＶＲＬＳＩ、主記憶にＭＳ　（メインストレー
ジ）モジュール、拡張記憶にＤＲＡＭ　（ダイナミック
　ランダムアクセス　メモリ）等が用いられ、これらの
パッケージは、プリント基板に表面実装、アキシャル実
装９両面実装等によって装着される。本実施例によれば
最高速のスーパーコンピュータを得ることができる。
〔発明の効果〕
以上述べたように、誘導成分及び容量成分の何れもが小
さい導電路と、誘導成分が小さく、しかも、容量成分の
大きい導電路を同時に実現した結果、以下のような効果
が得られる。すなわち、信号ラインを、誘導成分及び容
量成分の影響を受けないように基板に対して配線されて
いるので、信号の遅延時間を最小限に押さえることがで
きた。
また、誘導成分が小さく、しかも、電源ラインを基板内
の容量成分の影響を受けるように基板に対して配線され
るので、信号のスイッチングによる電源電圧の変動を最
小限に押さえることができた。
さらに相乗効果として、複数の演算ブロックを同時に駆
動しても電源電圧の変動を最小限に押さえることができ
、同時に並列駆動による総合的な演算速度を向上させる
可能性がある。
【図面の簡単な説明】
第１図は本発明による一実施例を示す半導体パッケージ
の断面図、第２図及び第８図は本発明による他の実施例
を示す半導体パッケージの断面図、第３図は金属ピンの
平面図、第４図及び第５図は本発明による半導体パッケ
ージを説明するその断面図、第６図は本発明の半導体パ
ッケージによる熱抵抗と風速との関係による熱抵抗と風
速との関係を示すグラフ、第７図は信号配線及び電源配
線用素子側ボンディングパッドの平面図、第９図は第８
図の基板のＡ部拡大図、第１０図は本発明の半導体パッ
ケージを用いたコンピュータの斜視図。 第１１図（ａ）は本発明の実施例４に示す半導体パッケ
ージの断面図及び同（ｂ）は配線経路を示す概略図、第
１２図は半導体素子の電極形成パターンを示す平面図、
第１３図は本発明の実施例５に示す半導体パッケージの
断面図、第１４図は本発明の実施例５に示す半導体パッ
ケージの断面図、第１５図は本発明の実施例６に示す半
導体パッケージの断面図、第１６図は本発明の実施例５
に示すコンピュータの概略図である。 １・・・半導体素子、２・・・電気絶縁性基板、３・・
・電気絶縁性キャップ、４・・・信号線用金属ピン、５
・・・電源線用金属ピン、６・・・信号線用ワイヤ、７
・・・電源用線ワイヤ、８・・・封止用絶縁材料、９・
・・導電路、１０・・・ＡＲＮ基板、１１・・・ＡＱＮ
キャップ、１２・・・ＡｆｌＮリング、１３・・・信号
線用コバールピン、１４・・・電源線用コバールピン、
１５・・・面状導電層、１６・・・線状導電路、１７・
・・封止用ガラス、１８・・・基板側ボンディングパッ
ド、１８１・・・タングステン層、１８２・・・ニッケ
ル層、１８３・・・金属、１８４・・・モリブデン−マ
ンガン層、】。９・・・ピン側ボンディングパッド、２
０・・・ダイボンディング部、２０１・・・タングステ
ン層、２０２・・・ニッケル層、２０３・・・金−シリ
コン層、２０４・・・モリブデン−マンガン層、２１・
・・コバールピン接着部、２１１・・・タングステン層
、２１２・・・ニッケル層、２１３・・・銀ろう層、２
２・・・封止用はんだ付は部、２２１・・・モリブデン
−マンガン層、２２２・・・ニッケル層、２２３・・・
金−錫はんだ層、２２４・・・ニッケル層、２２５・・
・モリブデン−マンガン層、２３・・・素子側ボンディ
ングパッド、２３１・・・信号線用素子側ボンディング
パッド、２３２・・・電源線用素子側ボンディングパッ
ド、２４・・・ガス、２５・・・フィン、２６・・・Ｓ
ｉＣ基板、２６１・・・下層ＳｉＣ基板、２６２・・・
上層ＳｉＣ基板、２７・・・線状導電路、２８・・・面
状導電層、２９・・・線状導電路、３ｏ・・・電源線用
コバールピン、３１・・・コバールピン接着部、３１１
・・・モリブデン−マンガン層、３１２・・・ニッケル
層、３１３・・・銀ろう層、３２・・・ガラス層、３３
・・・多層プリント基板、３４・・・クロスフローグリ
ッド、３５・・・枠、３６・・・切断部、３７・・・半
導体素子、３８・・・ジャンクション、３９・・・パッ
ケージ、４０・・・プリント基板、４１・・・同パッド
、４２・・・鉛−錫共晶はんだ、５２・・・熱伝導性材
料充填層、５３・・・絶縁性キャップ基板、５４・・・
はんだバンプ、５５・・・はんだバンプ、５６・・・は
んだバンプ、５７・・・電源供給用配線拡大べた層、５
８・・・グランド接続用配線拡大べた層、５９・・・電
源供給用導電層、６゜・・・信号伝送用導電層、６１・
・・グランド接続用導電層、６２・・・絶縁性ベース基
板、６３・・・封止部、６４・・・外部接続用端子、６
５・・・冷却用フィン、６６・・・フィン接着層、６７
・・・信号伝送用電極、６８・・・電源供給用又はグラ
ンド接続用電極、６９・・・配線拡大層、７ｏ・・・ワ
イヤ、７１・・・パッケージ、７２・・・プリント基板
、７３・・・ヒートパイプ、７４・・・放熱部。 秦 ？ 口 ネ ？ 虱達− Ｃ″Ｌ／ｓ） 第 ？ 口 第 第 圀 第 ／１ の （α） ５７′ ６０′ 乎 ７．３ ■ 第 ・′４ コ ア

Claims (1)

  1. 【特許請求の範囲】 １、半導体素子を搭載した電気絶縁性基板と、該半導体
    素子を外気より遮断し封止する電気絶縁性キャップを有
    し、前記半導体素子に電源を供給する電源ライン及び半
    導体素子の信号を外部に伝達する信号ラインを備えた半
    導体パッケージにおいて、前記信号ラインは前記基板の
    誘電率の影響を受けないように配線されていることを特
    徴とする半導体パッケージ。 ２、半導体素子を搭載した電気絶縁性基板と、前記半導
    体素子を外気より遮断し、封止する電気絶縁性キャップ
    を有し、前記半導体素子に電源を供給する電源ライン及
    び前記半導体素子の信号を外部に伝達する信号ラインを
    備えた半導体パッケージにおいて、前記電源ラインは前
    記電気絶縁性基板内において前記半導体素子搭載面に平
    行な導電層によつて形成され、前記信号ラインは電気絶
    縁性基板内において前記平行な導電層を有していないこ
    とを特徴とする半導体パッケージ。 ３、半導体素子を搭載した電気絶縁性基板と、該半導体
    素子を外気より遮蔽し、封止する電気絶縁性キャップを
    有し、前記半導体素子に電源を供給する電源ライン及び
    前記半導体素子の信号を外部に伝達する信号ラインを備
    えた半導体パッケージにおいて、前記電源ラインは前記
    電気絶縁性基板の内部を経由して外部リードと接続され
    、前記信号ラインは前記電気絶縁性基板及び該電気絶縁
    性キャップの何れの内部も経由しないで外部リードと接
    続されていることを特徴とする半導体パッケージ。 ４、半導体素子を搭載した電気絶縁性基板と、該半導体
    素子を外気より遮断し、封止する電気絶縁性キャップを
    有し、前記半導体素子に電源を供給する電源ライン及び
    前記半導体素子の信号を外部に伝達する信号ラインを備
    えた半導体パッケージにおいて、前記電源ラインは該電
    気絶縁性基板内の該導電層と該半導体素子とは該電気絶
    縁基板の前記半導体素子搭載面で金属細線によつて電気
    的に接続され、該導電層と、該半導体パッケージ外部リ
    ードとは該電気絶縁性基板側面で電気的に接続され、前
    記信号ラインは前記半導体素子と外部リードとを金属細
    線によつて接続したことを特徴とする半導体パッケージ
    。 ５、半導体素子を搭載した電気絶縁性基板と、該半導体
    素子を外気より遮断し、封止する電気絶縁性キャップを
    有し、前記半導体素子に電源を供給する電源ライン及び
    前記半導体素子の信号を外部に伝達する信号ラインを備
    えた半導体パッケージにおいて、前記電源ラインは前記
    電気絶縁性基板内に設けられた導電層からなり、前記信
    号ラインは前記基板の誘電率の影響を受けないように配
    線されており、前記導電層と該半導体素子とは該電気絶
    縁性基板の前記半導体素子搭載面で金属細線によって電
    気的に接続され、該導電層と、該半導体パッケージ外部
    リードとは、該電気絶縁性基板の外周部まで延長された
    導電層によって前記基板の側面で外部リードと電気的に
    接続され、前記半導体素子はその回路非形成面を前記電
    気絶縁性基板上に金属によって直接接合されていること
    を特徴とする半導体パッケージ。 ６、半導体素子を搭載したセラミックス焼結体からなる
    電気絶縁性基板と、該半導体素子を外気より遮断し封止
    するセラミックス焼結体からなる電気絶縁性キャップを
    有し、前記半導体素子に電源を供給する電源ライン及び
    半導体素子の信号を外部に伝達する信号ラインを備えた
    半導体パッケージにおいて、前記信号ラインは前記基板
    の誘電率の影響を受けないように配線されており、前記
    電気絶縁性基板及び電気絶縁性キャップはシリコンの熱
    膨脹係数に近似し、少なくとも前記電気絶縁性基板は室
    温の熱伝導率が１００Ｗ／ｍ＾０Ｋ以上及び１ＭＨｚに
    おける誘電率が８．８以上であることを特徴とする半導
    体パッケージ。 ７、半導体素子を搭載した電気絶縁性基板と、該半導体
    素子を外気より遮断し、封止する電気絶縁性キャップを
    有し、前記半導体素子に電源を供給する電源ライン及び
    前記半導体素子の信号を外部に伝達する信号ラインを備
    えた半導体パッケージにおいて、前記電源ラインは前記
    基板内に設けられた導電層によって形成され、前記信号
    ラインは前記基板の撮影を受けないように配線され、前
    記電気絶縁性基板と電気絶縁性キャップをガラスで接着
    封止され、前記電源ライン及び信号ラインの外部接続用
    端子は、前記基板及びキャップ側面に設けられた複数の
    金属ピンであり、該金属ピンの先端は、該半導体パッケ
    ージの該電気絶縁性キャップ側に位置し、前記電源ライ
    ンと信号ラインの各列に分けられて配置され、該電気絶
    縁性基板及び該電気絶縁性キャップ内の何れも経由しな
    い電気的接続経路に接続された信号ライン用外部リード
    金属ピンの先端は、プリント基板の導電パッドの表面に
    接触、はんだ付けされることでプリント基板と電気的に
    接続され、該電気絶縁性基板部材内の該導電層を経由す
    る電気的接続経路に接続された前記電源ライン用外部リ
    ードの金属ピンの先端は、プリント基板の導電パッドの
    表面に接触、はんだ付けされるか、或いは、プリント基
    板に形成された貫通孔に挿入されることでプリント基板
    と電気的に接続され、前記信号ライン用金属ピンに比較
    して、前記電源ライン用金属ピンは太く、かつピンの間
    隔も大きく、該半導体パッケージを機械的に支える働き
    を有することを特徴とする半導体パッケージ。 ８、電気絶縁性キャップと共に気密容器である半導体パ
    ッケージを構成する半導体素子搭載用の、内部に複数の
    お互いに絶縁された導電層を有する電気絶縁性基板にお
    いて、該導電層が平面状の広がりを有し、任意の一枚の
    導電層と電気的に接続し、他の導電層と接触しない、し
    かも該導電層を貫通しない、該導電層と直交する線状の
    導電路を有することを特徴とする電気絶縁性基板。 ９、室温の熱伝導率が１００Ｗ／ｍ＾０Ｋ以上、熱膨張
    係数がシリコンに近似したセラミックスで構成され、高
    融点金属からなる導電層がセラミックスと同時に焼結さ
    れて形成されている特許請求の範囲第８項記載の電気絶
    縁性基板。 １０、半導体素子を搭載し、内部に複数のお互いに絶縁
    された導電層を電源ラインとして有する電気絶縁性基板
    と、該半導体素子を外気より遮蔽し、封止する電気絶縁
    性キャップを有する半導体パッケージの内部と外部を電
    気的に接続する半導体パッケージ用金属ピンであって、
    該ピンは金属板を化学エッチングによって形成され、規
    則的な間隔で一列に配置されていることを特徴とする半
    導体パッケージ用金属ピン。 １１、電気絶縁性基板と、パッケージ内部を外気より遮
    蔽し、封止する電気絶縁性キャップを有し、該電気絶縁
    性基板の内部を経由する電源ラインと、該電気絶縁性基
    板及び該電気絶縁性キャップ内の何れも経由しない信号
    ラインの２系統の電気的接続経路に接続された外部配線
    手段と接続する金属ピンを外周部に備えた半導体パッケ
    ージ用半導体素子であって、前記電源ライン及び信号ラ
    イン接続用ボンディングパッドが前記半導体素子外周部
    に少なくとも２列に各々配置され、最外周に電源用ボン
    ディングパッドが設けられていることを特徴とする半導
    体パッケージ用半導体素子。 １２、プラッタと、該プラッタにコネクタを介して装着
    された多層プリント基板と、該基板に装着された論理用
    半導体パッケージ及び主記憶用半導体パッケージを有す
    るコンピュータにおいて、該半導体パッケージの少なく
    とも一方は半導体素子を搭載し、内部に複数のお互いに
    絶縁された導電層を有する電気絶縁性基板と、該半導体
    素子を外気より遮蔽し、封止する電気絶縁性キャップを
    有し、該電気絶縁性基板内の該導電層を経由する電源ラ
    インと、該電気絶縁性基板及び該電気絶縁性キャップの
    何れも経由しない信号ラインの２系統のそれぞれが外部
    接続用金属ピンに接続され、該金属ピンの先端がプリン
    ト基板に電気的に接続されていることを特徴とするコン
    ピュータ。 １３、半導体素子を搭載した電気絶縁性基板と、該半導
    体素子を外気より遮断し封止する電気絶縁性キャップを
    有し、前記半導体素子に電源を供給する電源ライン及び
    半導体素子の信号を外部に伝達する信号ラインを備えた
    半導体パッケージにおいて、前記信号ラインは前記基板
    の誘電率の影響を受けないように前記基板内を垂直に配
    線されており、前記電源ラインは前記基板内に形成され
    た前記半導体素子搭載面に平行な導電層を通して外部リ
    ードに接続されていることを特徴とする半導体パッケー
    ジ。 １４、半導体素子を搭載した電気絶縁性基板と、前記半
    導体素子を外気より遮断し、封止する電気絶縁性キャッ
    プを有し、前記半導体素子に電源を供給する電源ライン
    及び前記半導体素子の信号を外部に伝達する信号ライン
    を備えた半導体パッケージにおいて、前記電源ラインは
    前記基板内に形成された導電層を通して外部リードに接
    続されるとともに、前記導電層は前記基板の厚さより長
    くかつ外部の電圧変動に伴う誤動作が生じない程度に十
    分な長さを有し、前記信号ラインは前記基板内で該基板
    の厚さと同等の長さの導電路によって形成され、前記電
    源ライン及び信号ライン用外部端子は前記基板の半導体
    素子搭載面と反対側の裏面に形成されていることを特徴
    とする半導体パッケージ。 １５、半導体素子を搭載した電気絶縁性基板と、該半導
    体素子を外気より遮断し、封止する電気絶縁性キャップ
    を有し、前記半導体素子に電源を供給する電源ライン及
    び前記半導体素子の信号を外部に伝達する信号ラインを
    備えた半導体パッケージにおいて、前記ラインは前記基
    板の誘電率の影響を受けないように配線され、前記基板
    上に形成された電源ライン用端子は前記信号ライン用端
    子より外側に配置され、前記半導体素子は前記基板上に
    形成された外部接続用端子にはんだバンプによつて接続
    され、前記半導体素子の電源ライン用及びグランド接続
    用電極部のいずれかと信号ライン用電極部とは交互に複
    数列配列され前記半導体素子電極部を有する面と反対側
    の面は電気絶縁性キャップと高熱伝導性材料を有する樹
    脂によつて接続されていることを特徴とする半導体パッ
    ケージ。 １６、半導体素子を搭載したセラミックス焼結体からな
    る電気絶縁性基板と、該半導体素子を外気より遮断し封
    止するセラミックス焼結体からなる電気絶縁性キャップ
    を有し、前記半導体素子に電源を供給する電源ライン及
    び半導体素子の信号を外部に伝達する信号ラインを備え
    た半導体パッケージにおいて、前記信号ラインは前記基
    板の誘電率の影響を受けないように配線されており、前
    記電気絶縁性基板及び電気絶縁性キャップはシリコンの
    熱膨脹係数に近似し、少なくとも前記電気絶縁性基板は
    室温の熱伝導率が１００Ｗ／ｍ＾０Ｋ以上及び１ＭＨｚ
    における誘電率が８．８以上であり、前記基板上の半導
    体素子搭載面に樹脂からなる薄膜多層配線層が形成され
    、該配線層上に半導体素子を搭載したことを特徴とする
    半導体パッケージ。 １７、半導体素子を搭載した電気絶縁性基板と、該半導
    体素子を外気より遮断し封止する電気絶縁性キャップを
    有し、前記半導体素子に電源を供給する電源ライン及び
    半導体素子の信号を外部に伝達する信号ラインを備えた
    半導体パッケージにおいて、前記信号ラインは前記基板
    の誘電率の影響が最小になるように前記基板内に垂直に
    配線され、前記電源ラインは前記基板上に形成された前
    記半導体素子搭載面に平行な導電層を通して外部リード
    に接続されており、前記信号ライン及び電源ラインと前
    記半導体素子電極部とは金属細線によつて接続されてい
    ることを特徴とする半導体パッケージ。 １８、前記電気絶縁性基板上の信号ライン用外部リード
    及び電源ライン用外部リードは前記基板上に垂直に形成
    されたＩ／Ｏピンによつて行われる請求項１３〜１７の
    いずれかに記載の半導体パッケージ。
JP24414088A 1988-09-30 1988-09-30 半導体パッケージ及びそれを用いたコンピュータ Expired - Lifetime JP2592308B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP24414088A JP2592308B2 (ja) 1988-09-30 1988-09-30 半導体パッケージ及びそれを用いたコンピュータ
US07/413,622 US5095359A (en) 1988-09-30 1989-09-28 Semiconductor package and computer using the package
EP19890118028 EP0361495A3 (en) 1988-09-30 1989-09-29 Semiconductor package and computer using the package
CN89107539A CN1021174C (zh) 1988-09-30 1989-09-30 半导体组件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24414088A JP2592308B2 (ja) 1988-09-30 1988-09-30 半導体パッケージ及びそれを用いたコンピュータ

Publications (2)

Publication Number Publication Date
JPH0294532A true JPH0294532A (ja) 1990-04-05
JP2592308B2 JP2592308B2 (ja) 1997-03-19

Family

ID=17114355

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24414088A Expired - Lifetime JP2592308B2 (ja) 1988-09-30 1988-09-30 半導体パッケージ及びそれを用いたコンピュータ

Country Status (4)

Country Link
US (1) US5095359A (ja)
EP (1) EP0361495A3 (ja)
JP (1) JP2592308B2 (ja)
CN (1) CN1021174C (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10119502B4 (de) * 2000-04-21 2009-08-06 Kabushiki Kaisha Toyota Jidoshokki, Kariya Halbleitergerät mit gleichmäßigen Strompfaden und kleinem Aufbau
US10714849B2 (en) 2018-02-08 2020-07-14 Fujitsu Limited Electronic component and substrate

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5200362A (en) * 1989-09-06 1993-04-06 Motorola, Inc. Method of attaching conductive traces to an encapsulated semiconductor die using a removable transfer film
JP2960560B2 (ja) * 1991-02-28 1999-10-06 株式会社日立製作所 超小型電子機器
US5291064A (en) * 1991-04-16 1994-03-01 Nec Corporation Package structure for semiconductor device having a flexible wiring circuit member spaced from the package casing
JP2868167B2 (ja) * 1991-08-05 1999-03-10 インターナショナル・ビジネス・マシーンズ・コーポレイション 多重レベル高密度相互接続構造体及び高密度相互接続構造体
JP3009788B2 (ja) * 1991-11-15 2000-02-14 日本特殊陶業株式会社 集積回路用パッケージ
DE69232912T2 (de) * 1991-11-28 2003-12-24 Kabushiki Kaisha Toshiba, Kawasaki Halbleitergehäuse
US5161090A (en) * 1991-12-13 1992-11-03 Hewlett-Packard Company Heat pipe-electrical interconnect integration for chip modules
US5199165A (en) * 1991-12-13 1993-04-06 Hewlett-Packard Company Heat pipe-electrical interconnect integration method for chip modules
US5212405A (en) * 1992-01-08 1993-05-18 Sumitomo Metal Mining Company, Limited Composite lead frame
JP3234374B2 (ja) * 1993-12-01 2001-12-04 三菱電機株式会社 半導体パッケージ及びこのパッケージを備えた半導体装置
JP3662955B2 (ja) * 1994-09-16 2005-06-22 株式会社東芝 回路基板および回路基板の製造方法
US5566083A (en) * 1994-10-18 1996-10-15 The Research Foundation Of State University Of New York Method for analyzing voltage fluctuations in multilayered electronic packaging structures
AU6900096A (en) * 1995-09-29 1997-04-17 Analog Devices, Inc. Integrated circuit and supply decoupling capacitor therefor
KR100245971B1 (ko) * 1995-11-30 2000-03-02 포만 제프리 엘 중합접착제를 금속에 접착시키기 위한 접착력 촉진층을 이용하는 히트싱크어셈블리 및 그 제조방법
US5793104A (en) * 1996-02-29 1998-08-11 Lsi Logic Corporation Apparatus for forming electrical connections between a semiconductor die and a semiconductor package
US6037193A (en) * 1997-01-31 2000-03-14 International Business Machines Corporation Hermetic sealing of a substrate of high thermal conductivity using an interposer of low thermal conductivity
JPH10242374A (ja) * 1997-02-27 1998-09-11 Oki Electric Ind Co Ltd 半導体装置
US6228206B1 (en) * 1997-07-30 2001-05-08 Drug Delivery Technologies, Inc. Bonding agent composition containing conductive filler and method of bonding electrode to printed conductive trace with same
EP0903780A3 (en) * 1997-09-19 1999-08-25 Texas Instruments Incorporated Method and apparatus for a wire bonded package for integrated circuits
US6034441A (en) * 1997-11-26 2000-03-07 Lucent Technologies, Inc. Overcast semiconductor package
US7138708B2 (en) * 1999-09-24 2006-11-21 Robert Bosch Gmbh Electronic system for fixing power and signal semiconductor chips
JP2001244391A (ja) * 1999-12-21 2001-09-07 Toyota Central Res & Dev Lab Inc マルチチップモジュールの冷却構造
US7064412B2 (en) 2000-01-25 2006-06-20 3M Innovative Properties Company Electronic package with integrated capacitor
JP2003183795A (ja) * 2001-12-13 2003-07-03 Tanaka Kikinzoku Kogyo Kk 箔状ろう材の加工方法
US6670698B1 (en) * 2002-02-05 2003-12-30 Amkor Technology, Inc. Integrated circuit package mounting
JP3940026B2 (ja) * 2002-05-23 2007-07-04 アルプス電気株式会社 電子回路ユニットの製造方法
JP3780230B2 (ja) * 2002-07-03 2006-05-31 株式会社日立製作所 半導体モジュール及び電力変換装置
CN100543974C (zh) * 2005-09-02 2009-09-23 富准精密工业(深圳)有限公司 散热模组及其制造方法
CN107535073A (zh) * 2015-04-24 2018-01-02 日本电气株式会社 散热机构及包括该散热机构的设备
JP6463557B2 (ja) * 2016-06-03 2019-02-06 三菱電機株式会社 半導体装置モジュール
FR3053157B1 (fr) * 2016-06-22 2018-10-12 Commissariat A L'energie Atomique Et Aux Energies Alternatives Boitier de dispositif microelectronique
CN111868912B (zh) * 2018-03-23 2023-11-03 日本碍子株式会社 半导体制造装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61150227A (ja) * 1984-12-24 1986-07-08 Hitachi Ltd 半導体装置
JPS6395638A (ja) * 1986-10-13 1988-04-26 Hitachi Ltd Ｌｓｉチツプ実装構造体
JPS63208234A (ja) * 1987-02-25 1988-08-29 Hitachi Ltd 半導体装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2812334A1 (de) * 1978-03-21 1979-09-27 Siemens Ag Kuehlkoerper fuer elektrische bauelemente
DE2964342D1 (en) * 1978-06-23 1983-01-27 Ibm Multi-layer dielectric substrate
US4608592A (en) * 1982-07-09 1986-08-26 Nec Corporation Semiconductor device provided with a package for a semiconductor element having a plurality of electrodes to be applied with substantially same voltage
EP0120500B1 (en) * 1983-03-29 1989-08-16 Nec Corporation High density lsi package for logic circuits
JPS6022396A (ja) * 1983-07-19 1985-02-04 日本電気株式会社 回路基板
FR2565032B1 (fr) * 1984-05-25 1987-02-20 Inf Milit Spatiale Aeronaut Dispositif de repartition de potentiel electrique et boitier de composant electronique incorporant un tel dispositif
JPS6148994A (ja) * 1984-08-17 1986-03-10 株式会社日立製作所 モジユ−ル基板
CA1246755A (en) * 1985-03-30 1988-12-13 Akira Miyauchi Semiconductor device
JPS62169461A (ja) * 1986-01-22 1987-07-25 Hitachi Ltd 半導体装置
FR2596607A1 (fr) * 1986-03-28 1987-10-02 Bull Sa Procede de montage d'un circuit integre sur une carte de circuits imprimes, boitier de circuit integre en resultant et ruban porteur de circuits integres pour la mise en oeuvre du procede
JPS62249429A (ja) * 1986-04-23 1987-10-30 Hitachi Ltd 半導体装置
US4811082A (en) * 1986-11-12 1989-03-07 International Business Machines Corporation High performance integrated circuit packaging structure
KR900008995B1 (ko) * 1986-12-19 1990-12-17 페어차일드 세미콘덕터 코포레이션 고주파 반도체 소자용 세라믹 패키지
JPH088321B2 (ja) * 1987-01-19 1996-01-29 住友電気工業株式会社 集積回路パツケ−ジ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61150227A (ja) * 1984-12-24 1986-07-08 Hitachi Ltd 半導体装置
JPS6395638A (ja) * 1986-10-13 1988-04-26 Hitachi Ltd Ｌｓｉチツプ実装構造体
JPS63208234A (ja) * 1987-02-25 1988-08-29 Hitachi Ltd 半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10119502B4 (de) * 2000-04-21 2009-08-06 Kabushiki Kaisha Toyota Jidoshokki, Kariya Halbleitergerät mit gleichmäßigen Strompfaden und kleinem Aufbau
US10714849B2 (en) 2018-02-08 2020-07-14 Fujitsu Limited Electronic component and substrate
US11158964B2 (en) 2018-02-08 2021-10-26 Fujitsu Limited Electronic component and substrate

Also Published As

Publication number Publication date
CN1021174C (zh) 1993-06-09
US5095359A (en) 1992-03-10
JP2592308B2 (ja) 1997-03-19
EP0361495A3 (en) 1992-03-18
CN1041668A (zh) 1990-04-25
EP0361495A2 (en) 1990-04-04

Similar Documents

Publication Publication Date Title
JPH0294532A (ja) 半導体パッケージ及びそれを用いたコンピュータ
US5381039A (en) Hermetic semiconductor device having jumper leads
JPH01253942A (ja) 半導体パッケージ及びそれを用いたコンピュータ
US8362607B2 (en) Integrated circuit package including a thermally and electrically conductive package lid
US5504372A (en) Adhesively sealed metal electronic package incorporating a multi-chip module
JPH01260846A (ja) 半導体実装モジュール
TWI236741B (en) Chip package and substrate
JP2001168443A (ja) 光半導体素子収納用パッケージ
JPH10256428A (ja) 半導体パッケージ
JP2517024B2 (ja) セラミックパッケ―ジとその製造方法
JPH10256413A (ja) 半導体パッケージ
JPH10275879A (ja) 半導体パッケージ
JPS6334962A (ja) パツケ−ジ構造体
JP2892687B2 (ja) 半導体素子用パツケージ
JP2527530B2 (ja) 半導体装置
JPS61150251A (ja) 半導体装置
JPH09266265A (ja) 半導体パッケージ
JPH05243416A (ja) 半導体パッケージ
JPH0377355A (ja) 放熱型半導体装置
JP3335657B2 (ja) 半導体パッケージ
JPH05343563A (ja) セラミックパッケージ
JPS61112369A (ja) 半導体装置
JPH04348061A (ja) 半導体装置用パッケージ
JPH098169A (ja) 半導体素子搭載用セラミックパッケージ基体
JPS61288448A (ja) 半導体素子塔載用基板