JP3940026B2 - 電子回路ユニットの製造方法 - Google Patents

電子回路ユニットの製造方法 Download PDF

Info

Publication number
JP3940026B2
JP3940026B2 JP2002149337A JP2002149337A JP3940026B2 JP 3940026 B2 JP3940026 B2 JP 3940026B2 JP 2002149337 A JP2002149337 A JP 2002149337A JP 2002149337 A JP2002149337 A JP 2002149337A JP 3940026 B2 JP3940026 B2 JP 3940026B2
Authority
JP
Japan
Prior art keywords
conductive pattern
substrate
electrode
strip
upper conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002149337A
Other languages
English (en)
Other versions
JP2003347499A (ja
Inventor
清一 横山
和彦 植田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Priority to JP2002149337A priority Critical patent/JP3940026B2/ja
Priority to US10/440,922 priority patent/US6894373B2/en
Publication of JP2003347499A publication Critical patent/JP2003347499A/ja
Application granted granted Critical
Publication of JP3940026B2 publication Critical patent/JP3940026B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0302—Properties and characteristics in general
    • H05K2201/0317—Thin film conductor layer; Thin film passive component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands

Description

【０００１】
【発明の属する技術分野】
本発明は、面実装タイプの電子回路ユニットの製造方法に関する。
【０００２】
【従来の技術】
一般的に、この種の面実装タイプの電子回路ユニットは、方形平板状の基板上に設けられた導電パターンの半田ランドに抵抗やコンデンサ等のチップ部品あるいはトランジスタ等の半導体部品を半田付けし、これらの回路部品をシールドカバーで覆うように概略構成されている。基板の側面には端面電極が設けられており、基板の表裏両面に設けられた導電パターンは端面電極によって導通されている。この端面電極は、銀（Ａｇ）ペーストを基板端部に導出する上下両導電パターンに跨るように印刷した後、これを硬化してその上にニッケル（Ｎｉ）メッキと金（Ａｕ）メッキを施すことにより形成される。これにより、電子回路ユニットを母基板上に面実装する際、端面電極を母基板のランド上に導電性接着剤を用いて接続することができるようになっている。
【０００３】
【発明が解決しようとする課題】
ところで近年、チップ部品や半導体部品等の回路部品を小形化する技術は著しく進歩しており、例えば外形寸法が0.6×0.3mm程度の超小形のチップ抵抗やチップコンデンサも実用化されている。したがって、前述した従来の電子回路ユニットにおいても、このような超小形の回路部品を使用し、これら回路部品をその部品間ピッチを狭めた状態で基板上に実装すれば、電子回路ユニットをある程度までは小型化することが可能となる。しかしながら、チップ部品や半導体部品等の回路部品の小形化には限界があり、しかも、多数の回路部品を基板上に実装する際に、各回路部品の半田付け部分が短絡しないようにしなければならないため、部品間ピッチを狭めるのにも限界があり、これらのことが電子回路ユニットの更なる小型化を妨げる大きな要因となっていた。
【０００４】
また、前述した従来の電子回路ユニットにおいては、銀ペーストを基板の側面に印刷して上下の両導電パターン間を電気的に接合するように構成されているが、銀ペーストの印刷だれをコントロールするのが困難であることや、銀ペーストを硬化する際の処理温度を適正にコントロールしないと硬化後の銀に亀裂を生じるため、端面電極を形成する工程が非常に煩雑で難しいという問題があった。
【０００５】
本発明は、このような従来技術の実情に鑑みてなされたもので、その目的は、端面電極の形成工程を簡略化でき、小型化にも好適な面実装タイプの電子回路ユニットの製造方法を提供することにある。
【０００９】
【課題を解決するための手段】
上記の目的を達成するために、本発明による電子回路ユニットの製造方法では、アルミナ材料からなる大版基板の一面にコンデンサと抵抗およびインダクタンス素子を含む回路素子とこれら回路素子に接続される上部導電パターンを薄膜形成する工程と、前記大版基板の他面に下部導電パターンを薄膜形成する工程と、前記上部導電パターンに半導体ベアチップをワイヤーボンディングした後、前記大版基板の一面に熱硬化性樹脂をポッティングして前記回路素子と上部導電パターンおよび半導体ベアチップを封止する工程と、ポッティング後の前記大版基板を複数の短冊状基板に分割する工程と、前記短冊状基板の長手方向に沿う側面に端面電極をスパッタすることにより、前記下部導電パターンと前記熱硬化性樹脂の側面から露出する前記上部導電パターンとのそれぞれの端面を接合する工程と、前記端面電極のスパッタリング後に前記短冊状基板を個々のアルミナ基板に細分割する工程と、を具備することを特徴としている。
【００１０】
このような構成によれば、コンデンサと抵抗およびインダクタンス素子を含む回路素子が薄膜技術を用いて高精度に形成されると共に、半導体素子はベアチップをワイヤーボンディングしたものであるため、アルミナ基板上に必要とされる回路部品が高密度に実装され、しかも、これら回路部品は熱硬化性樹脂によって封止されているため、小型化に好適な面実装タイプの電子回路ユニットを実現することができる。また、熱硬化性樹脂のポッティング後に大版基板を複数の短冊状基板に分割し、この短冊状基板の側面に端面電極をスパッタすることにより、上部導電パターンと下部導電パターンのそれぞれの端面を接合した後、短冊状基板を個々のアルミナ基板に細分割するようにしたので、端面電極の形成工程を簡略化することができ、量産性を高めることができる。
【００１１】
上記の構成において、大版基板を複数の短冊状基板に分割する手段としてレーザ加工を用いても良いが、大版基板をダイシングによって複数の短冊状基板に分割することが好ましく、その際、ダイシングの切断方向を下部導電パターンの形成面側から熱硬化性樹脂に向かって行なうようにすると、上部導電パターンに作用する基板からの剥離方向の剪断力を熱硬化性樹脂によって阻止できるため、ダイシング時に懸念される上部導電パターンと下部導電パターンの剥離を確実に防止することができる。
【００１２】
【発明の実施の形態】
以下、本発明の実施形態例について図面を参照して説明すると、図１は電子回路ユニットの斜視図、図２は回路構成レイアウトを示すアルミナ基板の平面図、図３はアルミナ基板の裏面図、図４は回路構成の説明図、図５は端面電極を示す斜視図、図６は端面電極の断面図、図７は半導体ベアチップと接続ランドの関係を示す説明図、図８は電子回路ユニットの製造工程を示す説明図である。
【００１３】
本実施形態例は周波数同調型ブースタアンプへの適用例であり、この周波数同調型ブースタアンプは携帯型テレビ機器の受信性能（特に、受信感度と耐妨害特性）向上のために図示せぬＵＨＦチューナと組み合わせて使用され、希望周波数のＴＶ信号を選択すると共に、選択したＴＶ信号を増幅してＵＨＦチューナに入力する機能を有する。
【００１４】
図１はかかる周波数同調型ブースタアンプ（電子回路ユニット）の外観を示し、同図に示すように、この周波数同調型ブースタアンプは、後述する回路構成素子を搭載したアルミナ基板１と、このアルミナ基板１上にポッティングされた封止樹脂２とで構成されている。アルミナ基板１は方形平板状に形成されており、大版基板を短冊状の分割片に切断した後、この分割片をさらに細分割することによって得られる。封止樹脂２はエポキシ系の熱硬化性樹脂からなり、アルミナ基板１上の回路構成素子はこの封止樹脂２によって覆われている。なお、必要に応じて封止樹脂２に金属製のシールドカバーを被着することも可能である。
【００１５】
図２に示すように、アルミナ基板１の表面には回路構成素子とそれらを接続する導電パターンが設けられており、また、図３に示すように、アルミナ基板１の裏面には背面電極としての導電パターンが設けられている。本実施形態例に係る周波数同調型ブースタアンプは、ＴＶ信号の選択と増幅のために同調回路と増幅回路とを有し、図４に示すような回路構成となっており、図２に示される各回路構成素子には図４の回路図に対応する符号を付してある。ただし、図４は回路構成の一例を示すものであり、本発明はこれ以外の回路構成を有する電子回路ユニットにも適用可能である。
【００１６】
図４に示すように、周波数同調型ブースタアンプは、同調回路および増幅回路の回路構成素子であるコンデンサＣ１〜Ｃ７、抵抗Ｒ１〜Ｒ３、インダクタンス素子Ｌ１〜Ｌ３、ダイオードＤ１、トランジスタＴｒ１、導電路Ｓ１，Ｓ２等を有し、これらの回路構成素子とそれを接続する導電パターンはアルミナ基板１の表面に設けられている。この導電パターンはＣｒやＣｕ等をスパッタリング等による薄膜技術を用いて形成したもので、以下の説明では上部導電パターンと称し、図２中には符号Ｐを付してハッチングによって表されている。
【００１７】
周波数同調型ブースタアンプの回路構成について簡単に説明すると、希望周波数のＴＶ信号を選択と増幅するために、インダクタンス素子Ｌ２，Ｌ３とコンデンサＣ３，Ｃ４およびダイオードＤ１とからなる同調回路と、トランジスタＴｒ１とその周辺回路素子（抵抗Ｒ１〜Ｒ３、コンデンサＣ６）および不平衡／平衡変換素子Ｔとからなる増幅回路から構成されている。複数の周波数のＴＶ信号はコンデンサＣ１を介して同調回路に入力される。同調回路の同調周波数（共振周波数）はダイオードＤ１のカソードに加える電圧（Ｖctl）の制御により可変するので、希望するＴＶ信号の周波数に一致させることによって、希望するＴＶ信号だけが選択され、コンデンサＣ５を介して増幅回路のトランジスタＴｒ１のベースに入力される。トランジスタＴｒ１のベースにはベースバイアス用分圧抵抗Ｒ１，Ｒ２にバイアス電圧が与えられ、トランジスタＴｒ１のコレクタ電流（≒エミッタ電流）はエミッタ抵抗Ｒ３の抵抗値によって設定される。トランジスタＴｒ１によって増幅されたＴＶ信号はコレクタから出力され、コレクタには不平衡／平衡変換素子Ｔが設けられている。この不平衡／平衡変換素子Ｔは互いに結合した一対の導電路Ｓ１，Ｓ２からなるインダクタンス素子によって構成され、導電路Ｓ２の両端から平衡ＴＶ信号が出力され、前述したＵＨＦチューナに入力される。
【００１８】
図２に示すように、アルミナ基板１の端部には接地用電極（ＧＮＤ）と入力用電極（Ｖcc，Ｖctl，ＲＦin）および出力用電極（ＲＦout）が形成されており、これらは上部導電パターンＰの一部によって構成されている。接地用電極と入力用電極および出力用電極は方形状のアルミナ基板１の相対向する２つの長辺側にのみ形成され、それ以外の相対向する２つの短辺側には形成されていない。すなわち、アルミナ基板１の一方の長辺側の両隅部（コーナ）にＧＮＤ電極が形成され、これらＧＮＤ電極の間にＶcc電極とＲＦin電極およびＶctl電極が形成されている。また、アルミナ基板１の他方の長辺側の両隅部とその近傍の３箇所にＧＮＤ電極が形成され、これらＧＮＤ電極の間に２つのＲＦout電極が形成されている。なお、後述するように、アルミナ基板１の２つの長辺は大版基板を短冊状の分割片に切断したときの分割線に対応し、アルミナ基板１の２つの短辺はこの分割片をさらに細分割したときの分割線に対応する。
【００１９】
一方、図３に示すように、アルミナ基板１の裏面には導電パターンがＣｒやＣｕ等をスパッタリング等による薄膜技術を用いて形成されており、以下の説明ではこの導電パターンを下部導電パターンと称し、符号Ｐ１を付してある。下部導電パターンＰ１（背面電極）の端部はアルミナ基板１上の接地用電極（ＧＮＤ）と入力用電極（Ｖcc，Ｖctl，ＲＦin）および出力用電極（ＲＦout）に対向しており、図５と図６に示すように、両者は端面電極３を介して導通されている。すなわち、接地用電極（ＧＮＤ）と入力用電極（Ｖcc，Ｖctl，ＲＦin）および出力用電極（ＲＦout）の端面は封止樹脂２の側面に露出しており、アルミナ基板１の端面にＣｒやＣｕをスパッタリングすることにより、上部導電パターンＰに導通する接地用電極（ＧＮＤ）と入力用電極（Ｖcc，Ｖctl，ＲＦin）および出力用電極（ＲＦout）の端面と、これらに対向する下部導電パターンＰ１の端面とが端面電極３を介して導通される。この端面電極３はＣｒやＣｕ等の薄膜導電層の上にＮｉ下地メッキ層とＡｕメッキ層を順次積層したもので、前述したように、最下層の薄膜導電層はアルミナ基板１の端面にＣｒやＣｕ等をスパッタリングすることにより薄膜形成される。また、中間層のＮｉ下地メッキ層はＡｕメッキ層の付着を容易にするもので、最上層のＡｕメッキ層は、端面電極３を図示せぬ母基板のランド上に導電性接着剤を用いて接着した際に、導電性接着剤との接触抵抗を低減するためのものである。
【００２０】
前述した各回路構成素子のうち、コンデンサＣ１〜Ｃ７は下部電極の上にSiO2等の誘電体膜を介して上部電極を積層したもので、これらはスパッタリング等を用いて薄膜形成されている。上部電極の表面にはＣｕ層が設けられており、このＣｕ層によって共振回路のＱが高められている。コンデンサＣ１〜Ｃ７の下部電極と上部電極は上部導電パターンＰに接続されており、図２に示すように、コンデンサＣ７とＶcc電極間の上部導電パターンＰ、コンデンサＣ７とＲＦout電極間の上部導電パターンＰ、コンデンサＣ２とＶctl電極間の上部導電パターンＰには、それぞれ放電用の近接部（エアーギャップ）Ｇが設けられている。この近接部Ｇは互いに対向して並設された上部導電パターンＰのそれぞれに設けられた一対の突部によって構成されており、両突部の尖端同士は所定のギャップを存して対向している。この場合、上部導電パターンＰとＧＮＤ電極の寸法精度はいずれも薄膜技術により高くなるため、近接部Ｇのギャップ寸法を狭めることができ、低電圧での放電が可能となっている。また、各コンデンサＣ１〜Ｃ７のうち、コンデンサＣ１とＣ３〜Ｃ５は単純な方形状に形成されているが、コンデンサＣ２とＣ７については２つ以上の方形を組み合わせた異形状に形成されている。すなわち、コンデンサＣ２は１つの矩形の一辺から２つの矩形を突出させた凹形状であり、コンデンサＣ７は３つの矩形を長辺方向にずらして連続させた形状になっている。これらコンデンサＣ２とＣ７は比較的大きな容量値を必要とする接地用コンデンサであり、接地用コンデンサＣ２とＣ７をこのような異形状にすると、アルミナ基板１上の限られたスペースが有効利用され、所望の容量値のコンデンサを高密度実装することができる。
【００２１】
さらに、各コンデンサＣ１〜Ｃ７のうち、コンデンサＣ６は大きさを異にする２つの接地用コンデンサで構成されており、両者は互いに分離された一対の上部導電パターンＰを介して並列接続されている。すなわち、図２に示すように、両接地用コンデンサＣ６の各一方の電極部はＧＮＤ電極に繋がる接地用の上部導電パターンＰに接続されているが、両接地用コンデンサＣ６の各他方の電極部は互いに分離された２つの上部導電パターンＰを介してトランジスタＴｒ１の接続ランドＳＬに接続されている。図４から明らかなように、コンデンサＣ６はトランジスタＴｒ１のエミッタと接地間に設けられており、前記接続ランドＳＬはトランジスタＴｒ１のエミッタ電極がワイヤーボンディングされる箇所であるため、コンデンサＣ６の容量値は互いに分離された上部導電パターンＰを介して並列接続された２つの接地用コンデンサによって設定されることになる。したがって、トランジスタＴｒ１のエミッタ電極からコンデンサＣ６を介して接地に至る上部導電パターンＰ全体のインダクタンスが減少して、接地用コンデンサＣ６による接続ランドＳＬの接地効果が向上することになり、また、各接地用コンデンサＣ６と各上部導電パターンＰとによる寄生発振周波数が高くなるため、この周波数をトランジスタＴｒ１の動作点周波数以上に設定することにより、寄生振動をなくすことができる。
【００２２】
抵抗Ｒ１〜Ｒ３は例えばTaSiO2等の抵抗膜をスパッタリング等の薄膜技術を用いて形成したもので、その表面には必要に応じてSiO2等の誘電体膜が設けられている。図２に示すように、３つの抵抗Ｒ１〜Ｒ３のうち、抵抗Ｒ１とＲ２はアルミナ基板１上の互いに近接した位置に並設して薄膜形成され、残りの抵抗Ｒ３は抵抗Ｒ１とＲ２から離れた位置に薄膜形成されている。このように抵抗Ｒ１とＲ２を近接した位置に薄膜形成してあるため、各抵抗Ｒ１，Ｒ２の抵抗値が所望値に対してバラツキを生じたとしても、抵抗Ｒ１，Ｒ２全体のバラツキの比率を同じにすることができる。図４から明らかなように、抵抗Ｒ１とＲ２はトランジスタＴｒ１のベースバイアス用分圧抵抗であり、Ｒ１／（Ｒ１＋Ｒ２）×Ｖccの電圧がトランジスタＴｒ１のベースに印加される。ここで、ベースバイアス用分圧抵抗である抵抗Ｒ１，Ｒ２全体のバラツキの比率は前述したように常に同じであるため、これら抵抗Ｒ１，Ｒ２に対する抵抗値のトリミングは不要となる。一方、抵抗Ｒ３はトランジスタＴｒ１のエミッタ抵抗であり、電流はＶcc電極からトランジスタＴｒ１のコレクタとエミッタに流れ、さらに抵抗Ｒ３を通って接地される。ここで、各抵抗Ｒ１〜Ｒ３のうち、エミッタ抵抗である抵抗Ｒ３によるトランジスタＴｒ１の増幅度への寄与が最も大きいため、電流値が一定になるように抵抗Ｒ３のみをトリミングして出力調整するようにしてある。
【００２３】
なお、図９に示すように、トランジスタＴｒ１に別のトランジスタＴｒ２を直列接続した回路構成の場合は、両トランジスタＴｒ１，Ｔｒ２のベースバイアス用分圧抵抗である抵抗Ｒ１，Ｒ２，Ｒ４をアルミナ基板１上の互いに近接した位置に薄膜形成すれば、これら抵抗Ｒ１，Ｒ２，Ｒ４に対する抵抗値のトリミングは不要となる。したがって、この場合においても、エミッタ抵抗である抵抗Ｒ３のみをトリミングすることにより、両トランジスタＴｒ１，Ｔｒ２の電流値を設定することができる。
【００２４】
また、インダクタンス素子Ｌ１〜Ｌ３と導電路Ｓ１，Ｓ２は、ＣｒやＣｕ等をスパッタリング等の薄膜技術を用いて形成したもので、上部導電パターンＰに接続されている。各インダクタンス素子Ｌ１〜Ｌ３の表面にはＣｕ層が設けられており、このＣｕ層によって共振回路のＱが高められている。インダクタンス素子Ｌ１とＬ２はいずれも角形の渦巻き形状に形成されており、それぞれの一端はＶctl電極や接地用の上部導電パターンＰにワイヤーボンディングされている。インダクタンス素子Ｌ２は概略の共振周波数を設定する共振周波数設定用であり、インダクタンス素子Ｌ３はインダクタンス素子Ｌ２の他端に連続している。インダクタンス素子Ｌ３は共振周波数を調整するための調整用導電パターンであり、図２の破線で示すように、インダクタンス素子Ｌ３をトリミングして削ることにより、インダクタンス素子Ｌ２の巻数が増加して共振周波数を調整するようになっている。この場合、トリミング後のインダクタンス素子Ｌ３の導体幅が共振周波数設定用のインダクタンス素子Ｌ２の導体幅と同じになるようにすれば、インダクタンス素子Ｌ２とインダクタンス素子Ｌ３の特性インピーダンスが変わらなくなり、Ｃ／Ｎ比が良好な発振を得ることができる。
【００２５】
前述したように、不平衡／平衡変換素子Ｔは互いに結合した一対の導電路Ｓ１，Ｓ２からなるインダクタンス素子によって構成され、これら導電路Ｓ１，Ｓ２はアルミナ基板１上に薄膜形成されている。これら導電路Ｓ１，Ｓ２はアルミナ基板１上で所定のギャップを介して対向するように渦巻き状に形成されており、一方の導電路Ｓ１の両端はトランジスタＴｒ１のコレクタ電極とコンデンサＣ７に接続された上部導電パターンＰとに接続され、他方の導電路Ｓ２の両端は一対のＲＦout電極に接続されている。この場合、薄膜形成された導電路Ｓ１，Ｓ２の寸法精度が高いため、両導電路Ｓ１，Ｓ２間のギャップを狭くして所望の結合度を確保することができ、アルミナ基板１上の限られたスペース内に小形の不平衡／平衡変換素子Ｔを設けることができる。なお、図１０に示すように、所定のギャップを介して対向する一対の導電路Ｓ１，Ｓ２をアルミナ基板１上にジグザグ状に形成しても良い。
【００２６】
また、ダイオードＤ１とトランジスタＴｒ１は、アルミナ基板１上に薄膜形成された上部導電パターンＰの接続ランドに半導体ベアチップを搭載し、該半導体ベアチップを上部導電パターンＰにワイヤーボンディングしたものである。すなわち、図２に示すように、ダイオードＤ１の半導体ベアチップは角形形状をなし、その下面に設けられた一方の電極がクリーム半田や導電ペースト等の導電性接着剤を用いて接続ランドに固定され、半導体ベアチップの上面に設けられた他方の電極が上部導電パターンＰの所定部位にワイヤーボンディングされている。また、トランジスタＴｒ１の半導体ベアチップも角形形状をなし、その下面に設けられたコレクタ電極が導電性接着剤を用いて接続ランドに固定され、ベース電極とエミッタ電極が上部導電パターンＰの所定部位にワイヤーボンディングされている。前述した端面電極３と同様に、これら接続ランド上にもＮｉ下地メッキ層とＡｕメッキ層が順次積層されている。ここで、図７（ａ）または（ｂ）に示すように、半導体ベアチップ４の下面積に対して接続ランド５の面積が小さく形成されており、このような構成を採用することにより、半導体ベアチップ４の下方に導電性接着剤の溜り部が確保されるため、導電性接着剤が半導体ベアチップ４の外形からはみ出して周囲の上部導電パターンＰと短絡する事故を未然に防止することができる。また、接続ランド５の内部に開口５ａが設けられており、これによって余剰の導電性接着剤が開口５ａ内に溜められるため、導電性接着剤のはみ出しをより確実に防止できるようになっている。
【００２７】
次に、上記の如く構成された電子回路ユニットの製造工程について主として図８を用いて説明する。
【００２８】
まず、縦横に格子状に延びる分割溝が刻設されたアルミナ材からなる大版基板１Ａを準備し、図８（ａ）に示すように、この大版基板１Ａの表面全体にTaSiO2等をスパッタリングした後、これを所望形状にエッチングして抵抗膜６を形成することにより、抵抗Ｒ１〜Ｒ３に相当する部分が構成される。次に、図８（ｂ）に示すように、抵抗膜６の上からＣｒやＣｕ等をスパッタリングし、これを所望形状にエッチングして下部電極７を形成した後、下部電極７の上からSiO2等をスパッタリングし、これを所望形状にエッチングして誘電体膜８を形成する。次に、図８（ｃ）に示すように、誘電体膜８の上からＣｒやＣｕ等をスパッタリングした後、これを所望形状にエッチングして上部電極９を形成する。その結果、下部電極７または上部電極９によって上部導電パターンＰとインダクタンス素子Ｌ１〜Ｌ３および導電路Ｓ１，Ｓ２に相当する部分が構成され、下部電極７と誘電体膜８および上部電極９の積層体によってコンデンサＣ１〜Ｃ７に相当する部分が構成される。次に、インダクタンス素子Ｌ１〜Ｌ３と導電路Ｓ１，Ｓ２およびコンデンサＣ１〜Ｃ７に相当する部分の表面にＣｕ層をメッキまたは薄膜技術で形成した後、図８（ｄ）に示すように、上部導電パターンＰを除く部分に保護膜１０を形成する。次に、図８（ｅ）に示すように、大版基板１Ａの裏面全体にＣｒやＣｕ等をスパッタリングした後、これを所望形状にエッチングして背面電極１１を形成することにより、裏面側の下部導電パターンＰ１に相当する部分が構成される。
【００２９】
次に、上部導電パターンＰと下部導電パターンＰ１の各表面にＮｉ下地層とＡｕ層を順次メッキした後、図８（ｆ）に示すように、上部導電パターンＰの各接続ランド上にダイオードＤ１とトランジスタＴｒ１の半導体ベアチップをクリーム半田や導電ペースト等の導電性接着剤を用いて固定し、これら半導体ベアチップを上部導電パターンＰの所定部位にワイヤーボンディングした後、エミッタ抵抗である抵抗Ｒ３をトリミングして出力調整すると共に、調整用導電パターンであるインダクタンス素子Ｌ３をトリミングして共振周波数を調整する。
【００３０】
次に、大版基板１Ａの表面全体にエポキシ系の熱硬化性樹脂をポッティングして硬化させることにより、図８（ｇ）に示すように、各半導体ベアチップを含む大版基板１Ａ上の全ての回路構成素子を封止樹脂２によって封止する。
【００３１】
なお、以上説明した図８（ａ）〜（ｇ）の工程は大版基板１Ａに対して行なわれ、以下に説明する図８（ｈ）〜（ｊ）の工程は、この大版基板１Ａを一方向の分割溝に沿って切断することで得られる短冊状基板１Ｂに対して行なわれる。
【００３２】
すなわち、まず大版基板１Ａをダイシングにより一方向の分割溝に沿って切断し、大版基板１Ａから複数の短冊状基板１Ｂを得る。図８（ｈ）はこの短冊状基板１Ｂの１つを示すものであり、同図に示すように、大版基板１Ａのダイシングによって封止樹脂２も切断され、この封止樹脂２の切断面（側面）から上部導電パターンＰの端面が露出する。その際、大版基板１Ａを下部導電パターンＰ１から封止樹脂２に向かって（図の下から上に向かって）ダイシングすると、下部導電パターンＰ１に大版基板１Ａの裏面に圧接する方向の剪断力が作用するため、下部導電パターンＰ１の端面が大版基板１Ａの裏面から剥離することはない。これに対し、上部導電パターンＰには大版基板１Ａの表面から剥離する方向の剪断力が作用するが、大版基板１Ａの表面全体に封止樹脂２がポッティングされているため、封止樹脂２によって上部導電パターンＰの端面の剥離が阻止され、ダイシング時に懸念される上部導電パターンＰと下部導電パターンＰ１の剥離を確実に防止することができる。
【００３３】
次に、図８（ｉ）に示すように、短冊状基板１Ｂの切断面である両側面にＣｒやＣｕ等をスパッタリングして薄膜導電層１２を形成し、封止樹脂２から露出する上部導電パターンＰの接地用電極（ＧＮＤ）と入力用電極（Ｖcc，Ｖctl，ＲＦin）および出力用電極（ＲＦout）と、これらに対向する下部導電パターンＰ１の端面とを薄膜導電層１２を介して電気的に接合する。次いで、薄膜導電層１２の表面にＮｉ下地層とＡｕ層を順次メッキし、図８（ｊ）に示すように、短冊状基板１Ｂの両側面に端面電極３に相当する部分が構成される。なお、かかる薄膜導電層１２の薄膜形成工程やＮｉ下地層とＡｕ層のメッキ工程は、１つの短冊状基板１Ｂに対して行なうことも可能であるが、複数の短冊状基板１Ｂをテープに貼り付けて整列させた状態にすれば、薄膜導電層１２を複数の短冊状基板１Ｂに対して同時にスパッタリングすることができ、その後のＮｉ下地層とＡｕ層のメッキも複数の短冊状基板１Ｂに対して同時に行うことができ、大量生産に好適となる。
【００３４】
しかる後、短冊状基板１Ｂを他方の分割溝に沿って個々のアルミナ基板１に細分割することにより、図１に示すような電子回路ユニットが得られる。なお、このようにして製造された電子回路ユニットに対し、必要に応じて封止樹脂２に金属製のシールドカバーを被着しても良い。
【００３５】
上記実施形態例に係る電子回路ユニットによれば、アルミナ基板１上にコンデンサＣ１〜Ｃ７、抵抗Ｒ１〜Ｒ３、インダクタンス素子Ｌ１〜Ｌ３、導電路Ｓ１，Ｓ２等の回路素子とこれら回路素子に接続される上部導電パターンＰとを薄膜形成すると共に、このアルミナ基板１上にダイオードＤ１とトランジスタＴｒ１の半導体ベアチップをワイヤーボンディングし、かつ、これら薄膜回路素子と半導体ベアチップを封止樹脂２のポッティングによってアルミナ基板１上に封止したため、小型化に好適な面実装タイプの電子回路ユニットを実現することができる。また、アルミナ基板１の表裏両面に薄膜形成された上部導電パターンＰと下部導電パターンＰ１のうち、上部導電パターンＰの一部をなす接地用電極（ＧＮＤ）と入力用電極（Ｖcc，Ｖctl，ＲＦin）および出力用電極（ＲＦout）の端面を封止樹脂２の側面から露出させ、これら接地用電極（ＧＮＤ）と入力用電極（Ｖcc，Ｖctl，ＲＦin）および出力用電極（ＲＦout）とそれに対向する下部導電パターンＰ１のそれぞれの端面をアルミナ基板１の側面にスパッタした薄膜導電層１２（端面電極３）によって接合したため、端面電極３の形成工程を簡略化することができる。さらに、かかる端面電極３の形成工程は、上記した回路素子の薄膜形成と半導体ベアチップのワイヤーボンディングおよび封止樹脂２のポッティングを大版基板１Ａに対して行なった後、この大版基板１Ａをダイシングして得られる複数の短冊状基板１Ｂに対して同時に行なうことができるため、量産性を高めることができる。しかも、大版基板１Ａをダイシングによって複数の短冊状基板１Ｂに分割する際に、下部導電パターンＰ１から上部導電パターンＰに向かってダイシングするようにしたので、上部導電パターンＰに作用する基板からの剥離方向の剪断力を封止樹脂２によって阻止でき、ダイシング時に懸念される上部導電パターンＰと下部導電パターンＰ１の剥離を確実に防止することができる。
【００３６】
【発明の効果】
本発明は、以上説明したような形態で実施され、以下に記載されるような効果を奏する。
【００３７】
コンデンサと抵抗およびインダクタンス素子を含む回路素子が薄膜技術を用いて高精度に形成されると共に、半導体素子はベアチップをワイヤーボンディングしたものであるため、アルミナ基板上に必要とされる回路部品が高密度に実装され、しかも、これら回路部品は熱硬化性樹脂によって封止されているため、小型化に好適な面実装タイプの電子回路ユニットを実現することができる。また、熱硬化性樹脂のポッティング後に大版基板を複数の短冊状基板に分割し、この短冊状基板の側面に端面電極をスパッタすることにより、上部導電パターンと下部導電パターンのそれぞれの端面を接合した後、短冊状基板を個々のアルミナ基板に細分割するようにしたので、端面電極の形成工程を簡略化することができ、量産性を高めることができる。
【図面の簡単な説明】
【図１】本発明の実施形態例に係る電子回路ユニットの斜視図である。
【図２】回路構成レイアウトを示すアルミナ基板の平面図である。
【図３】アルミナ基板の裏面図である。
【図４】回路構成の説明図である。
【図５】端面電極を示す斜視図である。
【図６】端面電極の断面図である。
【図７】半導体ベアチップと接続ランドの関係を示す説明図である。
【図８】電子回路ユニットの製造工程を示す説明図である。
【図９】他の回路構成の説明図である。
【図１０】他の回路構成レイアウトを示すアルミナ基板の平面図である。
【符号の説明】
１ アルミナ基板
１Ａ 大版基板
１Ｂ 短冊状基板
２ 封止樹脂（熱硬化性樹脂）
３ 端面電極
４ 半導体ベアチップ
１１ 背面電極
１２ 薄膜導電層
Ｃ１〜Ｃ７ コンデンサ
Ｒ１〜Ｒ３ 抵抗
Ｌ１〜Ｌ３ インダクタンス素子
Ｔｒ１，Ｔｒ２ トランジスタ
Ｓ１，Ｓ２ 導電路
Ｐ 上部導電パターン
Ｐ１ 下部導電パターン

Claims (2)

  1. アルミナ材料からなる大版基板の一面にコンデンサと抵抗およびインダクタンス素子を含む回路素子とこれら回路素子に接続される上部導電パターンを薄膜形成する工程と、
    前記大版基板の他面に下部導電パターンを薄膜形成する工程と、
    前記上部導電パターンに半導体ベアチップをワイヤーボンディングした後、前記大版基板の一面に熱硬化性樹脂をポッティングして前記回路素子と上部導電パターンおよび半導体ベアチップを封止する工程と、
    ポッティング後の前記大版基板を複数の短冊状基板に分割する工程と、
    前記短冊状基板の長手方向に沿う側面に端面電極をスパッタすることにより、前記下部導電パターンと前記熱硬化性樹脂の側面から露出する前記上部導電パターンとのそれぞれの端面を接合する工程と、
    前記端面電極のスパッタリング後に前記短冊状基板を個々のアルミナ基板に細分割する工程と、
    を具備することを特徴とする電子回路ユニットの製造方法。
  2. 請求項１の記載において、前記大版基板をダイシングにより複数の短冊状基板に分割し、このダイシングの切断方向を前記下部導電パターンの形成面側から前記熱硬化性樹脂に向かって行なうことを特徴とする電子回路ユニットの製造方法。
JP2002149337A 2002-05-23 2002-05-23 電子回路ユニットの製造方法 Expired - Fee Related JP3940026B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2002149337A JP3940026B2 (ja) 2002-05-23 2002-05-23 電子回路ユニットの製造方法
US10/440,922 US6894373B2 (en) 2002-05-23 2003-05-19 Surface-mounting type of electronic circuit unit suitable for miniaturization and a method for fabricating the unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002149337A JP3940026B2 (ja) 2002-05-23 2002-05-23 電子回路ユニットの製造方法

Publications (2)

Publication Number Publication Date
JP2003347499A JP2003347499A (ja) 2003-12-05
JP3940026B2 true JP3940026B2 (ja) 2007-07-04

Family

ID=29545263

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002149337A Expired - Fee Related JP3940026B2 (ja) 2002-05-23 2002-05-23 電子回路ユニットの製造方法

Country Status (2)

Country Link
US (1) US6894373B2 (ja)
JP (1) JP3940026B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100144268A1 (en) * 2007-02-14 2010-06-10 Kaba Ag System and portable device for transmitting identification signals
US9195929B2 (en) * 2013-08-05 2015-11-24 A-Men Technology Corporation Chip card assembling structure and method thereof
KR102160500B1 (ko) * 2018-07-11 2020-09-28 주식회사 테토스 기판 측면부 배선 형성 방법
CN109690769B (zh) 2018-11-01 2019-12-10 长江存储科技有限责任公司 集成电路静电放电总线结构和相关方法
KR102182584B1 (ko) * 2019-03-20 2020-11-24 주식회사 테토스 엘이디 디스플레이 모듈

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2592308B2 (ja) * 1988-09-30 1997-03-19 株式会社日立製作所 半導体パッケージ及びそれを用いたコンピュータ
US5241456A (en) * 1990-07-02 1993-08-31 General Electric Company Compact high density interconnect structure
JP2864841B2 (ja) * 1992-02-04 1999-03-08 三菱電機株式会社 高周波高出力トランジスタ
JPH06173081A (ja) * 1992-12-03 1994-06-21 Murata Mfg Co Ltd 電子部品
US6111306A (en) * 1993-12-06 2000-08-29 Fujitsu Limited Semiconductor device and method of producing the same and semiconductor device unit and method of producing the same
JPH0992512A (ja) * 1995-09-25 1997-04-04 Rohm Co Ltd チップ型複合電子部品及びその製造方法
US6259937B1 (en) * 1997-09-12 2001-07-10 Alfred E. Mann Foundation Implantable substrate sensor
JP2000228467A (ja) * 1998-12-02 2000-08-15 Toshiba Corp 半導体封止用樹脂組成物及び半導体装置とその製造方法
JP3244676B2 (ja) 2000-05-30 2002-01-07 アルプス電気株式会社 電子回路ユニット
TW535352B (en) * 2000-05-30 2003-06-01 Alps Electric Co Ltd Surface-mounting type electronic circuit unit
JP2003204009A (ja) * 2001-11-01 2003-07-18 Sanyo Electric Co Ltd 半導体装置

Also Published As

Publication number Publication date
US6894373B2 (en) 2005-05-17
JP2003347499A (ja) 2003-12-05
US20030218233A1 (en) 2003-11-27

Similar Documents

Publication Publication Date Title
KR100430901B1 (ko) 전자회로유닛
JP3940026B2 (ja) 電子回路ユニットの製造方法
US6603667B2 (en) Electronic circuit unit that is suitable for miniaturization and excellent in high frequency characteristic
KR20010109151A (ko) 면설치형 전자회로유닛
KR100450354B1 (ko) 전자회로유닛
JP3242391B2 (ja) 電子回路ユニットの製造方法
US6933587B2 (en) Electronic circuit unit suitable for miniaturization
JP3244677B2 (ja) 電子回路ユニット
JP3246908B2 (ja) 電子回路ユニット
JP3244678B2 (ja) 電子回路ユニット
JP3244679B2 (ja) 電子回路ユニット
JP3244676B2 (ja) 電子回路ユニット
JP3244682B2 (ja) 電子回路ユニット
JP3246909B2 (ja) 電子回路ユニットの製造方法
JP3244680B2 (ja) 電子回路ユニット
JP3244681B2 (ja) 電子回路ユニット
JP3246907B2 (ja) 電子回路ユニット
JP2001339243A (ja) 電子回路ユニット
JP2001339242A (ja) 電子回路ユニット

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050124

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070219

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070313

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070329

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees