CN109690769B - 集成电路静电放电总线结构和相关方法 - Google Patents

集成电路静电放电总线结构和相关方法 Download PDF

Info

Publication number
CN109690769B
CN109690769B CN201880002197.9A CN201880002197A CN109690769B CN 109690769 B CN109690769 B CN 109690769B CN 201880002197 A CN201880002197 A CN 201880002197A CN 109690769 B CN109690769 B CN 109690769B
Authority
CN
China
Prior art keywords
pad
esd
integrated circuit
groups
buses
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880002197.9A
Other languages
English (en)
Other versions
CN109690769A (zh
Inventor
李志国
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN202010031006.0A priority Critical patent/CN111199891B/zh
Publication of CN109690769A publication Critical patent/CN109690769A/zh
Application granted granted Critical
Publication of CN109690769B publication Critical patent/CN109690769B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0292—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using a specific configuration of the conducting means connecting the protective devices, e.g. ESD buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48101—Connecting bonding areas at the same height, e.g. horizontal bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

一种集成电路ESD总线结构包括：电路区域；多个静电放电(ESD)总线；多个焊盘组，邻近于并连接至所述多个ESD总线；公共ESD总线；以及多个结合线，被配置为将所述多个焊盘组连接至所述公共ESD总线。

Description

集成电路静电放电总线结构和相关方法
技术领域
本发明涉及集成电路结构和相关方法，并且更具体地，涉及集成电路静电放电总线结构和相关方法。
背景技术
对于如图1中示出的集成电路静电放电(以下简写为ESD)结构1，I/O(输入/输入)焊盘12基于特定顺序和位置放置在多个芯片边缘13内部的电路区域10周围，其中，能够在特定范围内调整I/O焊盘12的放置。
通常，一般将填料单元F1和F2放置在I/O焊盘12之间的空的空间处，并且将填料单元F1和F2连接至静电放电(ESD)总线11(例如，连接至地或系统电压的版图迹线)，这使得电路区域10的每一个部分和填料单元F1和F2连接至连续的ESD总线以提供对集成电路ESD总线结构1的ESD保护。
然而，填料单元F1和F2占用的电路区域10的部分对集成电路ESD总线结构来说是浪费的。此外，在具有矩形形状的集成电路ESD总线结构1的严格要求下，其导致内电路版图设计缺乏灵活性。
此外，当存在具有不规则形状和不同区域的电路时，必须增大电路区域10以包含具有不规则形状和不同区域的电路，这增大了生产成本。
因而，期望提供集成电路ESD总线结构和相关的方法，以充分利用电路区域。
发明内容
因此，本发明的目的是提供集成电路静电放电总线结构和相关的方法。
为了实现以上技术目的，根据本发明，提供了一种集成电路静电放电(ESD)总线结构，并且所述结构包括：电路区域；多个静电放电总线；多个焊盘组，邻近于并连接至所述多个ESD总线；公共ESD总线；以及多个结合线，被配置为将所述多个焊盘组连接至所述公共ESD总线。
为了实现以上技术目的，根据本发明，提供了一种集成电路静电放电(ESD)结构，并且所述结构包括：电路区域；多个静电放电(ESD)总线；多个焊盘组；以及多个结合线，被配置为将所述多个焊盘组中的一个焊盘组连接至另一个焊盘组。
为了实现以上技术目的，根据本发明，提供了一种形成集成电路ESD总线结构的方法，并且所述方法包括：形成电路区域；形成多个焊盘组，所述多个焊盘组对应于所述电路区域的多个不连续的边界；形成公共ESD总线；以及通过跨所述多个芯片边缘中的一个芯片边缘的多个结合线将对应于所述多个焊盘组的多个焊盘连接至所述公共ESD总线。
为了实现以上技术目的，根据本发明，提供了一种形成集成电路ESD总线结构的方法，所述方法包括：形成电路区域；形成多个焊盘组，所述多个焊盘组对应于所述电路区域的多个不连续的边界；以及通过跨所述电路区域的多个结合线中的一个结合线将所述多个焊盘组中的一个焊盘组连接至所述多个焊盘组中的另一个焊盘组。
在阅读在各个图和图样中示例的优选实施例的以下详细描述之后，对于本领域技术人员来说，本发明的这些和其它目的将无疑地变得显而易见。
附图说明
图1是根据现有技术的集成电路ESD总线结构的示意图。
图2是根据本发明的实施例的集成电路ESD总线结构的示意图。
图3是根据本发明的实施例的集成电路ESD总线结构的示意图。
图4是根据本发明的实施例的集成电路封装工艺的流程图。
图5是根据本发明的实施例的集成电路封装工艺的流程图。
具体实施方式
图2是根据本发明的实施例的集成电路静电放电(ESD)结构2的示意图。集成电路ESD总线结构2包括电路区域20、多个ESD总线E1、E2和E3、多个焊盘组G1、G2和G3、公共ESD总线24、以及多个结合线25。
电路区域20由多个芯片边缘23形成；例如，四个芯片边缘23形成被配置为包含电路区域20的矩形区域。电路区域20包括多个不连续的边界B1、B2和B3。多个ESD总线E1、E2和E3形成于芯片边缘23内部，对应于并邻近于多个不连续的边界B1、B2和B3。
多个焊盘组G1、G2和G3形成于芯片边缘23内部，邻近于并连接至多个ESD总线E1、E2和E3。公共ESD总线24形成于芯片边缘23外部，这不是限制性的。公共ESD总线24可以不形成于一个块中，并且可以包括多个不连续的ESD总线组。多个结合线25跨芯片边缘23形成，并且被配置为将多个焊盘组G1、G2和G3连接至公共ESD总线24。在一个实施例中，公共ESD总线24平行于多个ESD总线E1、E2和E3以及多个焊盘组G1、G2和G3。
多个焊盘组G1、G2和G3中的每一个焊盘组包括至少一个焊盘22，其中焊盘22是连接至地或系统低电压的输入/输出焊盘。多个结合线25中的至少一个结合线被配置为将所述至少一个焊盘22连接至公共ESD总线24。在一个实施例中，多个结合线25可以被配置为将焊盘组G1的多个焊盘22连接至公共ESD总线24，这提供了多个连接来增强焊盘组G1与公共ESD总线24之间的导电性，以改善ESD保护。
在该结构中，不连续的ESD总线E1、E2和E3可以通过将焊盘组G1、G2和G3的焊盘22经结合线25连接至公共ESD总线24而连接到一起，这等同于形成了用于集成电路ESD总线结构2的连续的ESD总线。结果，本发明可以去掉现有技术的填料单元。另外，不连续的ESD总线E1和E2(或E2和E3)之间的空间可以被配置有电路元件以充分利用集成电路ESD总线结构2。
例如，图1中示出的ESD总线11和填料单元F1和F2被图2中的节省的区域SA1和SA2替代。节省的区域SA1邻近于ESD总线E1和E2以及焊盘组G1和G2的焊盘22。节省的区域SA2邻近于ESD总线E2和E3以及焊盘组G2和G3的焊盘22。在一个实施例中，公共ESD总线24形成于芯片边缘23内部，并且邻近于多个焊盘组G1、G2和G3以及节省的区域SA1和SA2。
图3是根据本发明的实施例的集成电路ESD总线结构3的示意图。集成电路ESD总线结构3包括电路区域30、多个ESD总线E1、E2和E3、多个焊盘组G1、G2和G3、以及多个结合线35。
电路区域30由多个芯片边缘33形成；例如，四个芯片边缘33形成包含电路区域30的矩形区域。电路区域30包括多个不连续的边界B1、B2和B3。多个ESD总线E1、E2和E3形成于芯片边缘33内部，对应于并邻近于多个不连续的边界B1、B2和B3。
多个不连续的ESD总线E1、E2和E3形成于芯片边缘33内部，并邻近于多个不连续的边界B1、B2和B3。多个焊盘组G1、G2和G3形成于芯片边缘33内部，邻近于并连接至多个ESD总线E1、E2和E3。多个结合线35跨电路区域30形成，并且被配置为将多个焊盘组G1、G2和G3从一个组连接至另一个组，例如，一个结合线35可以将焊盘组G1连接至焊盘组G2，并且另一个结合线35可以将焊盘组G2连接至焊盘组G3。
多个焊盘组G1、G2和G3中的每一个焊盘组包括多个焊盘32，其中焊盘32是连接至地或系统低电压的输入/输出焊盘。多个结合线35被配置为将一个组的焊盘32连接至另一组。多个焊盘组G1、G2和G3中的每一个焊盘组包括连接焊盘(例如，焊盘组G1的最右边焊盘、焊盘组G2的最左和最右边焊盘、以及焊盘组G3的最左边焊盘)，并且多个结合线35被配置为将多个焊盘组中的一个焊盘组的连接焊盘连接至多个焊盘组中的另一个焊盘组的连接焊盘。例如，结合线35中的一个结合线被配置为将焊盘组G1的最右边焊盘32连接至焊盘组G2的最左边焊盘32，且结合线中的一个结合线被配置为将焊盘组G2的最右边焊盘32连接至焊盘组G3的最左边焊盘32，这不是限制性的。
在该结构中，不连续的ESD总线E1、E2和E3可以通过将焊盘组G1、G2和G3的焊盘32从一个组连接到另一个组而连接到一起，这等同于形成了用于集成电路ESD总线结构3的连续的ESD总线。结果，本发明可以去掉现有技术的填料单元。另外，不连续的ESD总线E1和E2(或E2和E3)之间的空间可以被配置有电路元件以充分利用集成电路ESD总线结构3。例如，图1中示出的ESD总线11和填料单元F1和F2被图3中的节省的区域SA1和SA2替代，并且从而电路区域30可以包含具有不规则形状和不同区域的电路，而不会增大其区域，这节省了生产成本。
图4是根据本发明的实施例的集成电路ESD总线结构工艺4的流程图。
步骤40：形成电路区域。
步骤41：形成对应于多个芯片边缘内部的电路区域的多个不连续的边界的多个焊盘组。
步骤42：在多个芯片边缘外部形成公共ESD总线。
步骤43：通过跨多个芯片边缘的多个结合线将对应于多个焊盘组的多个焊盘连接至公共ESD总线。
在步骤40中，形成电路区域；在步骤41中，形成对应于多个芯片边缘内部的电路区域的多个不连续的边界的多个焊盘组；在步骤42中，形成多个芯片边缘外部的公共ESD总线；以及在步骤43中，通过跨多个芯片边缘的多个结合线将对应于多个焊盘组的多个焊盘连接至公共ESD总线。通过集成电路ESD总线结构工艺4，可以等效地形成连续的ESD总线并且可以省略现有技术的填料单元。
图5是根据本发明的实施例的集成电路ESD总线结构工艺5的流程图。
步骤50：形成电路区域。
步骤51：形成对应于多个芯片边缘内部的电路区域的多个不连续的边界的多个焊盘组。
步骤52：通过跨多个芯片边缘内部的电路区域的多个结合线将多个焊盘组中的一个连接至另一个。
在步骤50中，形成电路区域；在步骤51中，形成对应于多个芯片边缘内部的电路区域的多个不连续的边界的多个焊盘组；并且在步骤52中，通过跨多个芯片边缘内部的电路区域的多个结合线将多个焊盘组中的一个焊盘组和另一个焊盘组连接到一起。通过集成电路ESD总线结构工艺5，可以等效地形成连续的ESD总线并且可以省略现有技术的填料单元。
总之，本发明利用结合线来连接多个焊盘组的多个焊盘，从而等效地形成连续的ESD总线。结果，本发明可以去除现有技术的填料单元。另外，不连续的ESD总线之间的空间可以被配置有电路元件，以充分利用集成电路ESD总线结构。
本领域技术人员将容易地观察到可以在保持本发明的教导的同时进行器件和方法的许多修改和更改。因而，以上公开应当被视为仅由所附权利要求的边界和界限限制。

Claims (11)

1.一种集成电路结构，包括：
电路区域；
多个静电放电ESD总线；
多个焊盘组，邻近于并连接至所述多个ESD总线；
公共ESD总线，邻近于所述多个焊盘组；以及
多个结合线，被配置为将所述多个焊盘组连接至所述公共ESD总线，
其中：
所述公共ESD总线包括多个不连续的ESD总线组；并且
所述电路区域包括邻近于所述多个ESD总线和所述多个焊盘组的至少一个节省的区域。
2.如权利要求1所述的集成电路结构，其中，所述多个焊盘组中的每一个焊盘组包括至少一个焊盘，并且所述多个结合线被配置为将所述至少一个焊盘连接至所述公共ESD总线。
3.如权利要求1所述的集成电路结构，其中，所述公共ESD总线形成于多个芯片边缘外部或所述多个芯片边缘内部。
4.如权利要求1所述的集成电路结构，其中，所述公共ESD总线平行于所述多个ESD总线。
5.一种集成电路结构，包括：
电路区域；
多个静电放电ESD总线；
多个焊盘组，邻近于并连接至所述多个ESD总线；以及
多个结合线，被配置为将所述多个焊盘组中的一个焊盘组连接至另一个焊盘组，
其中：
所述电路区域包括邻近于所述多个ESD总线和所述多个焊盘组的至少一个节省的区域；并且
所述多个焊盘组中的每一个焊盘组包括连接焊盘，并且所述多个结合线被配置为将所述多个焊盘组中的一个焊盘组的所述连接焊盘连接至所述多个焊盘组中的另一个焊盘组的所述连接焊盘。
6.一种形成集成电路结构的方法，包括：
形成电路区域；
形成多个静电放电ESD总线；
形成多个焊盘组，所述多个焊盘组对应于所述电路区域的多个不连续的边界；
形成公共静电放电ESD总线，所述公共ESD总线邻近于所述多个焊盘组；以及
通过多个结合线将对应于所述多个焊盘组的多个焊盘连接至所述公共ESD总线，
其中：
所述公共ESD总线包括多个不连续的ESD总线组；并且
所述电路区域包括邻近于所述多个ESD总线和所述多个焊盘组的至少一个节省的区域。
7.如权利要求6所述的形成集成电路结构的方法，其中，所述多个焊盘组中的每一个焊盘组包括至少一个焊盘，并且所述多个结合线被配置为将所述至少一个焊盘连接至所述公共ESD总线。
8.如权利要求6所述的形成集成电路结构的方法，还包括：
在多个芯片边缘外部或所述多个芯片边缘内部形成所述公共ESD总线。
9.如权利要求6所述的形成集成电路结构的方法，其中，所述公共ESD总线平行于所述多个ESD总线。
10.一种形成集成电路结构的方法，包括：
形成电路区域；
形成多个静电放电ESD总线；
形成多个焊盘组，所述多个焊盘组对应于所述电路区域的多个不连续的边界；以及
通过跨所述电路区域的多个结合线中的一个结合线将所述多个焊盘组中的一个焊盘组连接至所述多个焊盘组中的另一个焊盘组，
其中：
所述电路区域包括邻近于所述多个ESD总线和所述多个焊盘组的至少一个节省的区域；并且
所述多个焊盘组中的每一个焊盘组包括连接焊盘，并且所述多个结合线被配置为将所述多个焊盘组中的一个焊盘组的所述连接焊盘连接至所述多个焊盘组中的另一个焊盘组的所述连接焊盘。
11.如权利要求10所述的形成集成电路结构的方法，其中，所述多个焊盘组中的每一个焊盘组包括连接焊盘，并且所述多个结合线被配置为将所述多个焊盘组中的一个焊盘组的所述连接焊盘连接至所述多个焊盘组中的另一个焊盘组的所述连接焊盘。
CN201880002197.9A 2018-11-01 2018-11-01 集成电路静电放电总线结构和相关方法 Active CN109690769B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010031006.0A CN111199891B (zh) 2018-11-01 2018-11-01 集成电路静电放电总线结构和相关方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2018/113271 WO2020087427A1 (en) 2018-11-01 2018-11-01 Integrated circuit electrostatic discharge bus structure and related method

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202010031006.0A Division CN111199891B (zh) 2018-11-01 2018-11-01 集成电路静电放电总线结构和相关方法

Publications (2)

Publication Number Publication Date
CN109690769A CN109690769A (zh) 2019-04-26
CN109690769B true CN109690769B (zh) 2019-12-10

Family

ID=66191847

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201880002197.9A Active CN109690769B (zh) 2018-11-01 2018-11-01 集成电路静电放电总线结构和相关方法
CN202010031006.0A Active CN111199891B (zh) 2018-11-01 2018-11-01 集成电路静电放电总线结构和相关方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202010031006.0A Active CN111199891B (zh) 2018-11-01 2018-11-01 集成电路静电放电总线结构和相关方法

Country Status (7)

Country Link
US (1) US10879164B2 (zh)
EP (2) EP3844812B1 (zh)
JP (2) JP7119230B2 (zh)
KR (2) KR102584923B1 (zh)
CN (2) CN109690769B (zh)
TW (1) TWI701799B (zh)
WO (1) WO2020087427A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022236764A1 (zh) * 2021-05-13 2022-11-17 迪克创新科技有限公司 电子装置

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6352465A (ja) * 1986-08-22 1988-03-05 Hitachi Micro Comput Eng Ltd 半導体集積回路装置
JP3228583B2 (ja) * 1992-03-31 2001-11-12 株式会社東芝 半導体集積回路装置
JP3101077B2 (ja) * 1992-06-11 2000-10-23 株式会社日立製作所 半導体集積回路装置
US5917220A (en) * 1996-12-31 1999-06-29 Stmicroelectronics, Inc. Integrated circuit with improved overvoltage protection
US6078068A (en) * 1998-07-15 2000-06-20 Adaptec, Inc. Electrostatic discharge protection bus/die edge seal
US6445039B1 (en) * 1998-11-12 2002-09-03 Broadcom Corporation System and method for ESD Protection
US6879816B2 (en) * 1998-11-12 2005-04-12 Broadcom Corporation Integrated switchless programmable attenuator and low noise amplifier
US6144542A (en) * 1998-12-15 2000-11-07 Taiwan Semiconductor Manufacturing Co., Ltd. ESD bus lines in CMOS IC's for whole-chip ESD protection
JP3236583B2 (ja) * 1999-06-24 2001-12-10 ローム株式会社 半導体集積回路装置
KR20020034470A (ko) * 2000-11-02 2002-05-09 박종섭 정전기 방전 보호 소자
US6770963B1 (en) * 2001-01-04 2004-08-03 Broadcom Corporation Multi-power ring chip scale package for system level integration
JP2003309130A (ja) 2002-04-17 2003-10-31 Sanyo Electric Co Ltd 半導体スイッチ回路装置
JP3940026B2 (ja) 2002-05-23 2007-07-04 アルプス電気株式会社 電子回路ユニットの製造方法
CN101097304B (zh) * 2006-06-27 2011-07-13 中华映管股份有限公司 主动元件阵列母基板
US8079528B2 (en) * 2007-01-10 2011-12-20 Taiwan Semiconductor Manufacturing Co., Ltd. Input/output pads placement for a smart card chip
GB2451439A (en) * 2007-07-30 2009-02-04 Toumaz Technology Ltd Electrostatic discharge prevention circuit
CN102054523A (zh) * 2009-11-04 2011-05-11 上海宏力半导体制造有限公司 I/o单元及集成电路芯片
US9627337B2 (en) * 2011-03-31 2017-04-18 Novatek Microelectronics Corp. Integrated circuit device
JP2012235048A (ja) * 2011-05-09 2012-11-29 Renesas Electronics Corp 半導体装置
US9245852B2 (en) * 2011-09-08 2016-01-26 Taiwan Semiconductor Manufacturing Co., Ltd. ESD protection for 2.5D/3D integrated circuit systems
US9070700B2 (en) * 2011-11-04 2015-06-30 Broadcom Corporation Apparatus for electrostatic discharge protection and noise suppression in circuits
TWI508254B (zh) 2012-09-04 2015-11-11 Realtek Semiconductor Corp 積體電路
JP5752657B2 (ja) * 2012-09-10 2015-07-22 株式会社東芝 半導体装置
JP2014096521A (ja) * 2012-11-12 2014-05-22 Renesas Mobile Corp 半導体装置
JPWO2015083289A1 (ja) 2013-12-06 2017-03-16 ルネサスエレクトロニクス株式会社 半導体装置
JP6266444B2 (ja) * 2014-06-20 2018-01-24 ザインエレクトロニクス株式会社 半導体装置
TWI658564B (zh) 2016-04-11 2019-05-01 力智電子股份有限公司 暫態電壓抑制積體電路
JP2018101736A (ja) 2016-12-21 2018-06-28 キヤノン株式会社 半導体装置

Also Published As

Publication number Publication date
US20200144174A1 (en) 2020-05-07
CN109690769A (zh) 2019-04-26
CN111199891B (zh) 2021-03-12
JP7378548B2 (ja) 2023-11-13
KR102584923B1 (ko) 2023-10-04
EP4280267A2 (en) 2023-11-22
WO2020087427A1 (en) 2020-05-07
US10879164B2 (en) 2020-12-29
KR102515645B1 (ko) 2023-03-30
CN111199891A (zh) 2020-05-26
JP2021533581A (ja) 2021-12-02
EP3844812B1 (en) 2024-01-03
KR20230047503A (ko) 2023-04-07
JP2022159354A (ja) 2022-10-17
TW202018906A (zh) 2020-05-16
EP3844812A4 (en) 2022-04-27
JP7119230B2 (ja) 2022-08-16
TWI701799B (zh) 2020-08-11
EP4280267A3 (en) 2024-02-21
EP3844812A1 (en) 2021-07-07
KR20210022678A (ko) 2021-03-03

Similar Documents

Publication Publication Date Title
CN102341905B (zh) 半导体集成电路装置及其设计方法
US20140247525A1 (en) Flexible, space-efficient I/O circuitry for integrated circuits
GB2422485A (en) IC die with rows of staggered I/O pads with each row having a different pad shape
CN109690769B (zh) 集成电路静电放电总线结构和相关方法
US6509617B2 (en) Semiconductor device and fabrication method thereof
US8347251B2 (en) Integrated circuit and manufacturing process facilitating selective configuration for electromagnetic compatibility
US9048243B2 (en) Chip package
EP2901477A1 (en) Flexible, space-efficient i/o circuitry for integrated circuits
CN106373958B (zh) 一种芯片结构
CN102054523A (zh) I/o单元及集成电路芯片
CN217544618U (zh) 一种提高芯片esd性能的封装结构
CN113113322B (zh) Cup通孔重叠修正方法
US8549257B2 (en) Area efficient arrangement of interface devices within an integrated circuit
CN102856280A (zh) 焊盘和芯片
US7986504B2 (en) Distributing power to an integrated circuit
CN102738102B (zh) 集成电路装置
KR20070077519A (ko) 반도체 메모리 장치
US20100164115A1 (en) Semiconductor chip package
JPH0499356A (ja) 半導体集積回路装置
JPH03270067A (ja) 半導体集積装置
JPH0260129A (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant