TWI823387B - 一種多器件分次嵌埋封裝基板及其製造方法 - Google Patents

一種多器件分次嵌埋封裝基板及其製造方法 Download PDF

Info

Publication number
TWI823387B
TWI823387B TW111117805A TW111117805A TWI823387B TW I823387 B TWI823387 B TW I823387B TW 111117805 A TW111117805 A TW 111117805A TW 111117805 A TW111117805 A TW 111117805A TW I823387 B TWI823387 B TW I823387B
Authority
TW
Taiwan
Prior art keywords
layer
copper pillar
dielectric
pillar layer
wiring
Prior art date
Application number
TW111117805A
Other languages
English (en)
Other versions
TW202245171A (zh
Inventor
陳先明
馮磊
黃本霞
洪業杰
Original Assignee
大陸商珠海越亞半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商珠海越亞半導體股份有限公司 filed Critical 大陸商珠海越亞半導體股份有限公司
Publication of TW202245171A publication Critical patent/TW202245171A/zh
Application granted granted Critical
Publication of TWI823387B publication Critical patent/TWI823387B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6835—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during build up manufacturing of active devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/214—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/215—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4661—Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Machines For Manufacturing Corrugated Board In Mechanical Paper-Making Processes (AREA)

Abstract

本申請公開了一種多器件分次嵌埋封裝基板，包括第一介電層、第二介電層和第三介電層，第一介電層包括第一導通銅柱層和第一器件放置口框，第二介電層包括位於第二介電層下表面內的第一佈線層，在第一佈線層上設置有第二導通銅柱層和散熱銅柱層，第三介電層包括第二佈線層，在第二佈線層上設置有第三導通銅柱層，第一佈線層和第二佈線層通過第一導通銅柱層導通連接，其中在第一器件放置口框的底部貼裝有第一器件，第一器件的端子與第二佈線層導通連接；還包括貫穿第一介電層、第二介電層和第三介電層的第二器件放置口框，在第二器件放置口框的底部貼裝有第二器件，第二器件與第一器件存在厚度差異。還公開了一種多器件分次嵌埋封裝基板的製造方法。

Description

一種多器件分次嵌埋封裝基板及其製造方法
本發明涉及電子器件封裝結構，具體涉及多器件分次嵌埋封裝基板及其製造方法。
隨著電子技術的日益發展，電子產品的需求趨向於高功能化、小型化。由於晶片的小型化已經接近於極限，因此如何將多顆晶片等元器件進行合理的封裝，實現高功能化、小型化，成為當前行業中研究的重要課題。同時，出於成本和效率的考慮，面板級封裝也成為當前的一個趨勢，製作基板的過程中，就將晶片等元器件嵌埋與基板，可以有效縮小封裝體積的同時，提高了產出效率，同時與晶圓級封裝相比，成本大幅度降低。經過不斷地發展、演變，面板級嵌埋封裝技術得到越來越多的應用，在半導體封裝領域扮演越來越重要的角色。與此同時，面板級嵌埋封裝技術也得到了發展，當前面板級嵌埋封裝領域，已經可以實現多顆晶片等元器件的嵌埋封裝，但仍在存在一定的局限性。
現有面板級嵌埋封裝方案已經可以實現多顆晶片等元器件的嵌埋封裝，如現有技術CN109686669A公開了一種積體電路封裝方法及封裝結構，如圖1所述，該封裝結構將多顆元器件11一次性嵌埋於基板中間一層的框架10，封裝後進行單面扇出，然後進行雙面增層。該方案存在一定的局限性，元器件必須全部一次性嵌埋封裝於起始層，如果想要將多顆晶 片等元器件嵌埋封裝於不同的層別，此方案無法實現；另外，如果晶片等元器件之間的厚度差異過大，而且具有雙面需要扇出的I/O，也無法使用此方案。在面板級嵌埋封裝領域，對於多顆元器件分次嵌埋封裝於多層別的需求，目前還沒有很好的解決方案。
傳統板級嵌埋封裝基板，對於多顆晶片等元器件的嵌埋，最常見的方式是將所有元器件水準鋪開進行一次性嵌埋，很難通過自由化的設計，將晶片等元器件嵌埋封裝於最合理的基板層別；傳統板級嵌埋封裝方法，大多是將多顆晶片等元器件一次性嵌埋於同一層別，這就要求晶片等元器件之間的厚度差異不能過大，否則影響嵌埋封裝品質；尤其是對於雙面具有I/O需要扇出的元器件，如果厚度差異過大，很難實現厚度較小元器件的I/O扇出。
本發明的實施方案涉及提供一種多器件分次嵌埋封裝基板及其製造方法，以解決上述技術問題。本發明通過將不同厚度的元器件分次嵌埋封裝，通過自由化的設計，將元器件分別嵌埋於最合理的基板層別，實現了多顆厚度差異較大的元器件的嵌埋封裝，並且便於實現各元器件的雙面扇出。
本發明第一方面涉及一種多器件分次嵌埋封裝基板，包括第一介電層、在所述第一介電層上方的第二介電層和在所述第一介電層下方的第三介電層，所述第一介電層包括沿高度方向貫穿所述第一介電層的第一導通銅柱層和第一器件放置口框，所述第二介電層包括位於所述第二介電層下表面內的第一佈線層，在所述第一佈線層上設置有第二導通銅柱層 和散熱銅柱層，所述第三介電層包括位於所述第三介電層上表面內的第二佈線層，在所述第二佈線層上設置有第三導通銅柱層，所述第一佈線層和所述第二佈線層通過所述第一導通銅柱層導通連接，其中在所述第一器件放置口框的底部貼裝有第一器件，使得所述第一器件的端子與所述第二佈線層導通連接，所述第一器件與所述散熱銅柱層通過所述第一佈線層連接；還包括貫穿所述第一介電層、所述第二介電層和所述第三介電層的第二器件放置口框，其中在所述第二器件放置口框的底部貼裝有第二器件，所述第二器件與所述第一器件存在厚度差異。
在一些實施方案中，在所述第二介電層上設置有第三佈線層，在所述第三介電層上設置有第四佈線層，所述第一佈線層和所述第三佈線層通過所述第二導通銅柱層和所述散熱銅柱層導通連接，所述第二佈線層和所述第四佈線層通過所述第三導通銅柱層導通連接，所述第二器件的端子與所述第四佈線層導通連接，所述第二器件的背面與所述第三佈線層連接。
在一些實施方案中，在所述第一介電層的上表面及所述第一器件與所述第一器件放置口框的間隙內還設置有第一封裝層，在所述第二介電層的上表面及所述第二器件與所述第二器件放置口框的間隙內還設置有第二封裝層。
在一些實施方案中，所述第一介電層、所述第二介電層和所述第三介電層包括有機介電材料、無機介電材料或它們的組合。
在一些實施方案中，所述第一介電層、所述第二介電層和所述第三介電層包括聚醯亞胺、環氧樹脂、雙馬來醯亞胺三嗪樹脂、陶瓷填 料、玻璃纖維或它們的組合。
在一些實施方案中，所述第一器件和所述第二器件分別包括具有雙面端子的器件，使得所述第一器件一側的端子與所述第二佈線層導通連接，所述第一器件另一側的端子與所述散熱銅柱層通過所述第一佈線層導通連接，所述第二器件一側的端子與所述第四佈線層導通連接，所述第二器件另一側的端子與所述第三佈線層導通連接。
在一些實施方案中，所述第一器件和所述第二器件分別包括具有單面端子的器件，使得所述第一器件的端子與所述第二佈線層導通連接，所述第一器件的背面與所述散熱銅柱層通過所述第一佈線層連接，所述第二器件的端子與所述第四佈線層導通連接，所述第二器件的背面與所述第三佈線層連接。
優選地，所述第一器件和所述第二器件分別包括至少一個器件。
在一些實施方案中，所述第一器件和所述第二器件分別包括晶片、電容、電感、電阻中的一種或多種。
在一些實施方案中，所述第一導通銅柱層、所述第二導通銅柱層和所述第三導通銅柱層分別包括至少一個銅通孔柱。優選地，所述第一導通銅柱層、所述第二導通銅柱層和所述第三導通銅柱層分別包括不同尺寸的銅通孔柱。
本發明的第二方面提供一種多器件分次嵌埋封裝基板的製造方法，包括如下步驟：
(a)預置有機基質基板，所述有機基質基板包括貫穿所述 有機基質基板的第一導通銅柱層和第一回環條形銅柱層，其中所述第一回環條形銅柱層包括至少一個回環條形銅柱；
(b)蝕刻所述第一回環條形銅柱層內的一個回環條形銅柱並剔除其內的介電材料，形成第一器件放置口框，制得第一介電層；
(c)在所述第一器件放置口框的底部貼裝第一器件，並在所述第一介電層的上表面及所述第一器件與所述第一器件放置口框的間隙內形成第一封裝層；
(d)在所述第一封裝層上形成第一佈線層，在所述第一介電層上形成第二佈線層，使得所述第一佈線層和所述第二佈線層通過所述第一導通銅柱層導通連接，所述第一器件的端子與所述第二佈線層導通連接，所述第一器件的背面與所述第一佈線層連接；
(e)在所述第一佈線層上形成第二導通銅柱層、散熱銅柱層和第二回環條形銅柱層，在所述第二佈線層上形成第三導通銅柱層和第三回環條形銅柱層，使得所述第一器件與所述散熱銅柱層通過所述第一佈線層連接，所述第二回環條形銅柱層和所述第三回環條形銅柱層分別與所述第一回環條形銅柱層縱向重合；
(f)在所述第一介電層的上方和下方分別層壓介電材料，減薄所述介電材料，暴露所述第二導通銅柱層、所述散熱銅柱層和所述第二回環條形銅柱層的端部形成第二介電層，暴露所述第三導通銅柱層和第三回環條形銅柱層的端部形成第三介電層；
(g)同時蝕刻所述第一回環條形銅柱層、所述第二回環條形銅柱層和所述第三回環條形銅柱層縱向上處於相同位置的回環條形銅 柱，並剔除其內的介電材料，形成第二器件放置口框；
(h)在所述第二器件放置口框的底部貼裝第二器件，並在第二介電層的上表面及所述第二器件與所述第二器件放置口框的間隙內形成第二封裝層；
(i)在所述第二封裝層上形成第三佈線層，在所述第三介電層上形成第四佈線層，使得所述第一佈線層與所述第三佈線層通過所述第二導通銅柱層和所述散熱銅柱層導通連接，所述第二佈線層與所述第四佈線層通過所述第三導通銅柱層導通連接，所述第二器件的端子與所述第四佈線層導通連接，所述第二器件的背面與所述第三佈線層連通。
在一些實施方案中，所述第一導通銅柱層的端部和所述第一回環條形銅柱層的端部分別與所述有機基質基板平齊或高出所述有機基質基板。
在一些實施方案中，步驟(c)包括：
(c1)在所述第一介電層的底部設置第一粘合層；
(c2)將所述第一器件置入所述第一器件放置口框內，其中所述第一器件的端子面附著在所述第一粘合層上；
(c3)在所述第一介電層的上表面及所述第一器件與所述第一器件放置口框的間隙層壓感光封裝材料；
(c4)曝光顯影所述感光封裝材料，暴露所述第一導通銅柱層和所述第一回環條形銅柱層的端部以及所述第一器件的背面，形成第一封裝層。
(c5)移除所述第一粘合層。
在一些實施方案中，步驟(d)包括：
(d1)在所述第一封裝層上形成第一金屬種子層，在所述第一介電層上形成第二金屬種子層；
(d2)在所述第一金屬種子層上施加第一光刻膠層，在所述第二金屬種子層上施加第二光刻膠層；
(d3)曝光顯影所述第一光刻膠層和所述第二光刻膠層，分別形成第一特徵圖案和第二特徵圖案；
(d4)在所述第一特徵圖案中電鍍形成第一佈線層，在所述第二特徵圖案中電鍍形成第二佈線層；
(d5)移除所述第一光刻膠層和所述第二光刻膠層。
在一些實施方案中，步驟(e)包括：
(e1)在所述第一佈線層上施加第三光刻膠層，在所述第二佈線層上施加第四光刻膠層；
(e2)曝光顯影所述第三光刻膠層和所述第四光刻膠層，分別形成第三特徵圖案和第四特徵圖案；
(e3)在所述第三特徵圖案中電鍍形成第二導通銅柱層、散熱銅柱層和第二回環條形銅柱層，在所述第四特徵圖案中電鍍形成第三導通銅柱層和第三回環條形銅柱層；
(e4)移除所述第三光刻膠層和所述第四光刻膠層，並蝕刻所述第一金屬種子層和所述第二金屬種子層。
在一些實施方案中，步驟(f)包括通過磨板或等離子蝕刻的方式分別整體減薄所述第一介電層上方和下方的介電材料，暴露所述第 二導通銅柱層、所述散熱銅柱層和所述第二回環條形銅柱層的端部以及所述第三導通銅柱層和第三回環條形銅柱層的端部。
在一些實施方案中，步驟(f)包括通過鐳射或機械鑽孔的方式分別局部減薄所述第一介電層上方和下方的介電材料，暴露所述第二導通銅柱層、所述散熱銅柱層和所述第二回環條形銅柱層的端部以及所述第三導通銅柱層和第三回環條形銅柱層的端部。
在一些實施方案中，步驟(f)包括通過曝光顯影的方式分別局部減薄所述第一介電層上方和下方的介電材料，暴露所述第二導通銅柱層、所述散熱銅柱層和所述第二回環條形銅柱層的端部以及所述第三導通銅柱層和第三回環條形銅柱層的端部。
在一些實施方案中，步驟(h)包括：
(h1)在所述第三介電層的底部設置第二粘合層；
(h2)將所述第二器件置入所述第二器件放置口框內，其中所述第二器件的端子面附著在所述第二粘合層上；
(h3)在所述第二介電層的上表面及所述第二器件與所述第二器件放置口框的間隙層壓感光封裝材料；
(h4)曝光顯影所述感光封裝材料，暴露所述第二導通銅柱層和所述散熱銅柱層的端部以及所述第二器件的背面，形成第二封裝層。
(h5)移除所述第二粘合層。
在一些實施方案中，步驟(i)包括：
(i1)在所述第二封裝層上形成第三金屬種子層，在所述第三介電層上形成第四金屬種子層；
(i2)在所述第三金屬種子層上施加第五光刻膠層，在所述第四金屬種子層上施加第六光刻膠層；
(i3)曝光顯影所述第五光刻膠層和所述第六光刻膠層，分別形成第五特徵圖案和第六特徵圖案；
(i4)在所述第五特徵圖案中電鍍形成第三佈線層，在所述第六特徵圖案中電鍍形成第四佈線層；
(i5)移除所述第五光刻膠層和所述第六光刻膠層，並蝕刻所述第三金屬種子層和所述第四金屬種子層。
在一些實施方案中，包括通過化學鍍或濺射的方式製備金屬種子層。優選地，通過濺射的方式製備金屬種子層。
優選地，金屬種子層包括鈦、銅、鈦鎢合金或它們的組合。
100:封裝基板
101:第一介電層
102:第二介電層
103:第三介電層
1011:有機基質基板
1012:第一導通銅柱層
1013:第一回環條形銅柱層
1014:第七光刻膠層
1015:第八光刻膠層
1016:第一器件放置口框
1017:第一粘合層
1018:第一封裝層
1021:第二導通銅柱層
1022:第二回環條形銅柱層
1023:散熱銅柱層
1024:第三光刻膠層
1025:第九光刻膠層
1026:第二封裝層
1027:第五光刻膠層
1031:第三導通銅柱層
1032:第三回環條形銅柱層
1033:第四光刻膠層，第十光刻膠層
1034:第二器件放置口框
1035:第二粘合層
1036:第六光刻膠層
1041:第一器件
1042:第二器件
1051:第一金屬種子層
1052:第二金屬種子層
1053:第三金屬種子層
1054:第四金屬種子層
1061:第一佈線層
1062:第二佈線層
1063:第三佈線層
1064:第四佈線層
為了更好地理解本發明並示出本發明的實施方式，以下純粹以舉例的方式參照附圖。
具體參照附圖時，必須強調的是特定的圖示是示例性的並且目的僅在於說明性地討論本發明的優選實施方案，並且基於提供被認為是對於本發明的原理和概念方面的描述最有用和最易於理解的圖示的原因而被呈現。就此而言，沒有試圖將本發明的結構細節以超出對本發明基本理解所必須的詳細程度來圖示；參照附圖的說明使本領域技術人員認識到本發明的幾種形式可如何實際體現出來。在附圖中：
圖1為現有技術中一種積體電路封裝方法及封裝結構的截面示意圖；
圖2為根據本發明的一個實施方案的多器件分次嵌埋封裝基板的截面示意圖；
圖3(a)~3(o)示出本發明一個實施方案的多器件分次嵌埋封裝基板的製造方法的各步驟中間結構的截面示意圖。
參照圖2，示出嵌埋封裝基板100的截面示意圖。封裝基板100包括第一介電層101、在第一介電層101的上方的第二介電層102和在第一介電層101下方的第三介電層103。第一介電層101、第二介電層102和第三介電層103可以包括相同的材料，也可以包括不同的材料；可以包括有機介電材料、無機介電材料或它們的組合，優選，聚醯亞胺、環氧樹脂，雙馬來醯亞胺三嗪樹脂(BT)、陶瓷填料、玻璃纖維或它們的組合。按照功能性要求進行劃分，介電材料可以選自感光型材料和非感光型材料。
第一介電層101包括沿高度方向貫穿第一介電層101的第一導通銅柱層1012和第一器件放置口框1016，第二介電層102包括位於第二介電層102下表面內的第一佈線層1061，在第一佈線層1061上設置有第二導通銅柱層1021和散熱銅柱層1023，第三介電層103包括位於第三介電層103上表面內的第二佈線層1062，在第二佈線層1062上設置有第三導通銅柱層1031，第一佈線層1061和第二佈線層1062通過第一導通銅柱層1012導通連接。通常，第一導通銅柱層1012、第二導通銅柱層1021和第三導通銅柱層1031分別可以設置多個銅通孔柱作為轉接IO通道，其截面尺寸可以相同，也可以不同。
在第一器件放置口框1016的底部貼裝有第一器件1041，第一 器件1041的端子與第二佈線層1062導通連接，第一器件1041的背面與散熱銅柱層1023通過第一佈線層1061連接。還包括貫穿第一介電層101、第二介電層102和第三介電層103的第二器件放置口框1034，其中在第二器件放置口框1034的底部貼裝有第二器件1042，第二器件1042與第一器件1041存在厚度差異。通過將不同厚度的第一器件1041和第二器件1042分別嵌埋封裝在不同的介電層中，實現了多顆厚度差異較大的元器件的嵌埋封裝，並且便於實現各元器件的雙面扇出。
第二介電層102上設置有第三佈線層1063，在第三介電層103上設置有第四佈線層1064，第一佈線層和第三佈線層通過第二導通銅柱層1021和散熱銅柱層1023導通連接，第二佈線層1062和第四佈線層1064通過第三導通銅柱層1031導通連接，第二器件1042的端子與第四佈線層1064導通連接，第二器件1042的背面與第三佈線層1063連接。實現了第二器件1042的雙面扇出。
通常，第一器件1041和第二器件1042分別包括至少一個器件；第一器件1041和第二器件1042分別可以是裸晶片，如積體電路的驅動晶片(IC driver)、場效應管(FET)等，也可以是無源器件，如電容、電阻或電感等，還可以是經初步封裝後的單封裝體，例如球柵陣列(BGA)/柵格陣列(LGA)等，或者是其中多種器件的組合。第一器件1041和第二器件1042分別可以是具有單面端子的器件，也可以是用於雙面導通的具有雙面端子的器件。本實施方案中僅以第一器件1041和第二器件1042分別為具有單面端子的器件進行說明，第一器件1041的端子與第二佈線層1062導通連接，第一器件1041的背面與散熱銅柱層1023通過第一佈線層1061連接，第二器件1042 的端子與第四佈線層1064導通連接，第二器件1042的背面與第三佈線層1063連接。如果第一器件1041和第二器件1042分別為具有雙面端子的器件，則第一器件1041一側的端子與第二佈線層1062導通連接，第一器件1041另一側的端子與散熱銅柱層1023通過第一佈線層1061導通連接，第二器件1042一側的端子與第四佈線層1064導通連接，第二器件1042另一側的端子與第三佈線層1063導通連接。
在第一介電層101的上表面及第一器件1041與第一器件放置口框1016的間隙內還設置有第一封裝層1018，便於封裝固定第一器件1041。在第二介電層102的上表面及第二器件1042與第二器件放置口框1034的間隙內還設置有第二封裝層1026，便於封裝固定第二器件1042。
參照圖3(a)~3(o)，示出本發明一個實施方案的多器件分次嵌埋封裝基板的製造方法的各個步驟的中間結構的截面示意圖。
所述製造方法包括如下步驟：準備有機基質基板1011-步驟(a)，如圖3(a)所示。有機基質基板1011包括貫穿有機基質基板1011的第一導通銅柱層1012和第一回環條形銅柱層1013，第一回環條形銅柱層1013包括至少一個回環條形銅柱。通常，第一導通銅柱層1012的端部可以與有機基質基板1011平齊，也可以高出有機基質基板1011；第一導通銅柱層1012可以設置多個銅通孔柱作為轉接IO通道，其尺寸可以相同，也可以不同。第一回環條形銅柱層1013的端部可以與有機基質基板1011平齊，也可以高出有機基質基板1011；第一回環條形銅柱層1013可以設置多個回環條形銅柱用於後續製備器件放置口框，根據需要嵌埋的元器件的數量確定，其尺寸可以相同，也可以不同；本實施方案中後續僅對包括兩個回環條形銅柱進行 演示，但是並不限定僅能對回環條形銅柱層中包括兩個回環條形銅柱時進行後續操作。
通常，有機基質基板1011的製造方法包括以下子步驟：
獲取犧牲載體；
在犧牲載體上施加銅種子層；
在犧牲載體上施加抗蝕層；
施加另一銅種子層；
施加光刻膠層；
圖案化光刻膠為具有銅通孔和回環條形通孔的圖案；
圖案中電鍍銅形成第一導通銅柱層1012及第一回環條形銅柱層1013；
剝除光刻膠層；
採用介電材料層壓第一導通銅柱層1012及第一回環條形銅柱層1013；
減薄和平坦化介電材料暴露出第一導通銅柱層1012及第一回環條形銅柱層1013的端部；
移除犧牲載體；
蝕刻抗蝕層，形成有機基質基板1011。
接著，在有機基質基板1011的上下表面分別施加第七光刻膠層1014和第八光刻膠層1015，曝光顯影第七光刻膠層1014和第八光刻膠層1015，暴露第一回環條形銅柱層1013內的一個回環條形銅柱-步驟(b)，如圖3(b)所示。
然後，蝕刻回環條形銅柱並剔除其內的介電材料，形成第一器件放置口框1016，去除第七光刻膠層1014和第八光刻膠層1015，制得第一介電層101-步驟(c)，如圖3(c)所示。
接著，在第一介電層101的底部設置第一粘合層1017，將第一器件1041置入第一器件放置口框1016內，其中第一器件1041的端子面附著在第一粘合層1017上-步驟(d)，如圖3(d)所示。通常，第一粘合層1017可以為膠帶，通常膠帶為市售的可熱分解或可在紫外線照射下分解的透明膜。將第一器件1041置入第一器件放置口框1016內並將第一器件1041的端子面貼合在暴露出的第一粘合層1017上，以支撐第一器件1041並進行臨時固定。
第一器件1041可以是是裸晶片，如積體電路的驅動晶片(IC driver)、場效應管(FET)等，也可以是無源器件，如電容、電阻或電感等，還可以是經初步封裝後的單封裝體，例如球柵陣列(BGA)/柵格陣列(LGA)等，或者是其中多種器件的組合。第一器件1041可以是具有單面端子的器件，也可以是用於雙面導通的具有雙面端子的器件，本實施方案中後續僅對具有單面端子的器件進行演示，但是並不限定僅能對具有單面端子的器件進行後續操作。
然後，在第一介電層101的上表面及第一器件1041與第一器件放置口框1016的間隙層壓感光封裝材料，曝光顯影感光封裝材料，暴露第一導通銅柱層1012和第一回環條形銅柱層1013的端部以及第一器件1041的背面，移除第一粘合層1017，形成第一封裝層1018-步驟(e)，如圖3(e)所示。通常，可以採用紫外光照射或熱分解的方式移除第一粘合層1017。
接著，在第一封裝層1018上形成第一佈線層1061，在第一介電層101上形成第二佈線層1062-步驟(f)，如圖3(f)所示。通常，包括以下步驟：
在第一封裝層1018上形成第一金屬種子層1051，在第一介電層101上形成第二金屬種子層1052；
在第一金屬種子層1051上施加第一光刻膠層，在第二金屬種子層1052上施加第二光刻膠層；
曝光顯影第一光刻膠層和第二光刻膠層，分別形成第一特徵圖案和第二特徵圖案；
在第一特徵圖案中電鍍形成第一佈線層1061，在第二特徵圖案中電鍍形成第二佈線層1062；
移除第一光刻膠層和第二光刻膠層。
通常，可以通過化學鍍或者濺射的方式在第一封裝層1018上和第一介電層101上分別形成第一金屬種子層1051和第二金屬種子層1052，第一金屬種子層1051和第二金屬種子層1052可以分別包括鈦、銅、鈦鎢合金或它們的組合；優選地，濺射鈦和銅製作第一金屬種子層1051和第二金屬種子層1052。在第一特徵圖案中和第二特徵圖案中分別電鍍銅形成第一佈線層1061和第二佈線層1062，第一佈線層1061和第二佈線層1062的厚度可以根據實際需要確定。
通過曝光顯影第一光刻膠層和第二光刻膠層，露出第一封裝層1018和第一介電層101上的線路圖形以及第一器件1041背面需要設置散熱銅塊的區域，同時將第一回環條形銅柱層1013遮蔽，可以減少一次曝光對 位環寬要求，可一定程度提升空間利用率，利於高密度集成。
然後，在第一佈線層1061上形成第二導通銅柱層1021、散熱銅柱層1023和第二回環條形銅柱層1022，在第二佈線層1062上形成第三導通銅柱層1031和第三回環條形銅柱層1032-步驟(g)，如圖3(g)所示。通常，包括以下步驟：
在第一佈線層1061上施加第三光刻膠層1024，在第二佈線層1062上施加第四光刻膠層1033；
曝光顯影第三光刻膠層1024和第四光刻膠層1033，分別形成第三特徵圖案和第四特徵圖案；
在第三特徵圖案中電鍍形成第二導通銅柱層1021、散熱銅柱層1023和第二回環條形銅柱層1022，在第四特徵圖案中電鍍形成第三導通銅柱層1031和第三回環條形銅柱層1032。
通常，第二導通銅柱層1021可以設置多個銅通孔柱作為轉接IO通道，其尺寸可以相同，也可以不同；第二回環條形銅柱層1022可以設置多個回環條形銅柱用於後續製備器件放置口框，根據需要嵌埋的元器件的數量確定，其尺寸可以相同，也可以不同。第三導通銅柱層1031可以設置多個銅通孔柱作為轉接IO通道，其尺寸可以相同，也可以不同；第三回環條形銅柱層1032可以設置多個回環條形銅柱用於後續製備器件放置口框，根據需要嵌埋的元器件的數量確定，其尺寸可以相同，也可以不同。第二回環條形銅柱層1022和第三回環條形銅柱層1032分別與第一回環條形銅柱層1013縱向重合，利於後續工序中形成貫穿多個介電層的器件放置口框。
接著，移除第三光刻膠層1024和第四光刻膠層1033，並蝕刻 第一金屬種子層1051和第二金屬種子層1052-步驟(h)，如圖3(h)所示。
然後，在第一介電層101的上方和下方分別層壓介電材料，減薄介電材料，暴露第二導通銅柱層1021、散熱銅柱層1023和第二回環條形銅柱層1022的端部形成第二介電層102，暴露第三導通銅柱層1031和第三回環條形銅柱層1032的端部形成第三介電層103-步驟(i)，如圖3(i)所示。通常，可以整體減薄介電材料，例如，可以通過磨板或等離子蝕刻的方式整體減薄介電材料；還可以局部減薄介電材料，例如，可以通過鐳射或機械鑽孔的方式局部減薄第二導通銅柱層1021、散熱銅柱層1023、第二回環條形銅柱層1022、第三導通銅柱層1031和第三回環條形銅柱層1032上的介電材料暴露出第二導通銅柱層1021、散熱銅柱層1023、第二回環條形銅柱層1022、第三導通銅柱層1031和第三回環條形銅柱層1032的端部；或者當介電材料為感光型介質材料時，可以通過曝光顯影的方式局部減薄介電材料暴露出第二導通銅柱層1021、散熱銅柱層1023、第二回環條形銅柱層1022、第三導通銅柱層1031和第三回環條形銅柱層1032的端部。優選地，通過磨板整體減薄介電材料暴露出第二導通銅柱層1021、散熱銅柱層1023、第二回環條形銅柱層1022、第三導通銅柱層1031和第三回環條形銅柱層1032的端部。
接著，在第二介電層102和第三介電層103上分別施加第九光刻膠層1025和第十光刻膠層1033，曝光顯影第九光刻膠層1025和第十光刻膠層1033，暴露出第一回環條形銅柱層1013、第二回環條形銅柱層1022和第三回環條形銅柱層1032縱向上處於相同位置的回環條形銅柱-步驟(j)，如圖3(j)所示。
然後，同時蝕刻第一回環條形銅柱層1013、第二回環條形銅 柱層1022和第三回環條形銅柱層1032縱向上處於相同位置的回環條形銅柱，並剔除其內的介電材料，形成第二器件放置口框1034，移除第九光刻膠層1025和第十光刻膠層1033-步驟(k)，如圖3(k)所示。
接著，在第三介電層103的底部設置第二粘合層1035，將第二器件1042置入第二器件放置口框1034內，其中第二器件1042的端子面附著在第二粘合層1035上-步驟(l)，如圖3(l)所示。通常，第二粘合層1035可以為膠帶，通常膠帶為市售的可熱分解或可在紫外線照射下分解的透明膜。將第二器件1042置入第二器件放置口框1034內並將第二器件1042的端子面貼合在暴露出的第二粘合層1035上，以支撐第二器件1042並進行臨時固定。
第二器件1042可以是是裸晶片，如積體電路的驅動晶片(IC driver)、場效應管(FET)等，也可以是無源器件，如電容、電阻或電感等，還可以是經初步封裝後的單封裝體，例如球柵陣列(BGA)/柵格陣列(LGA)等，或者是其中多種器件的組合。第二器件1042可以是具有單面端子的器件，也可以是用於雙面導通的具有雙面端子的器件，本實施方案中後續僅對具有單面端子的器件進行演示，但是並不限定僅能對具有單面端子的器件進行後續操作。
然後，在第二介電層102的上表面及第二器件1042與第二器件放置口框1034的間隙層壓感光封裝材料，曝光顯影感光封裝材料，暴露第二導通銅柱層1021和散熱銅柱層1023的端部以及第二器件1042的背面，移除第二粘合層1035，形成第二封裝層1026-步驟(m)，如圖3(m)所示。通常，可以採用紫外光照射或熱分解的方式移除第二粘合層1035。
接著，在第二封裝層1026上形成第三佈線層1063，在第三介電層103上形成第四佈線層1064-步驟(n)，如圖3(n)所示。通常，該步驟包括以下步驟：
在第二封裝層1026上形成第三金屬種子層1053，在第三介電層103上形成第四金屬種子層1054；
在第三金屬種子層1053上施加第五光刻膠層1027，在第四金屬種子層1054上施加第六光刻膠層1036；
曝光顯影第五光刻膠層1027和第六光刻膠層1036，分別形成第五特徵圖案和第六特徵圖案；
在第五特徵圖案中電鍍形成第三佈線層1063，在第六特徵圖案中電鍍形成第四佈線層1064。
通常，可以通過化學鍍或者濺射的方式在第二封裝層1026上和第三介電層103上分別形成第三金屬種子層1053和第四金屬種子層1054，第三金屬種子層1053和第四金屬種子層1054可以分別包括鈦、銅、鈦鎢合金或它們的組合；優選地，濺射鈦和銅製作第三金屬種子層1053和第四金屬種子層1054。在第五特徵圖案中和第六特徵圖案中分別電鍍銅形成第三佈線層1063和第四佈線層1064，第三佈線層1063和第四佈線層1064的厚度可以根據實際需要確定。
最後，移除第五光刻膠層1027和第六光刻膠層1036，並蝕刻第三金屬種子層1053和第四金屬種子層1054-步驟(o)，如圖3(o)所示。
本領域具通常知識者將會認識到，本發明不限於上下文中具體圖示和描述的內容。而且，本發明的範圍由所附申請專利範圍限定，包括 上文所述的各個技術特徵的組合和子組合以及其變化和改進，本領域具通常知識者在閱讀前述說明後將會預見到這樣的組合、變化和改進。
在申請專利範圍中，術語“包括”及其變體例如“包含”、“含有”等是指所列舉的組件被包括在內，但一般不排除其他組件。
100:封裝基板
101:第一介電層
102:第二介電層
103:第三介電層
1012:第一導通銅柱層
1016:第一器件放置口框
1018:第一封裝層
1021:第二導通銅柱層
1023:散熱銅柱層
1026:第二封裝層
1031:第三導通銅柱層
1034:第二器件放置口框
1041:第一器件
1042:第二器件
1061:第一佈線層
1062:第二佈線層
1063:第三佈線層
1064:第四佈線層

Claims (12)

  1. 一種多器件分次嵌埋封裝基板的製造方法，包括如下步驟：(a)準備有機基質基板，所述有機基質基板包括貫穿所述有機基質基板的第一導通銅柱層和第一回環條形銅柱層，其中所述第一回環條形銅柱層包括至少一個回環條形銅柱；(b)蝕刻所述第一回環條形銅柱層內的一個回環條形銅柱並剔除其內的介電材料，形成第一器件放置口框，制得第一介電層；(c)在所述第一器件放置口框的底部貼裝第一器件，並在所述第一介電層的上表面及所述第一器件與所述第一器件放置口框的間隙內形成第一封裝層；(d)在所述第一封裝層上形成第一佈線層，在所述第一介電層上形成第二佈線層，使得所述第一佈線層和所述第二佈線層通過所述第一導通銅柱層導通連接，所述第一器件的端子與所述第二佈線層導通連接，所述第一器件的背面與所述第一佈線層連接；(e)在所述第一佈線層上形成第二導通銅柱層、散熱銅柱層和第二回環條形銅柱層，在所述第二佈線層上形成第三導通銅柱層和第三回環條形銅柱層，使得所述第一器件與所述散熱銅柱層通過所述第一佈線層連接，所述第二回環條形銅柱層和所述第三回環條形銅柱層分別與所述第一回環條形銅柱層縱向重合；(f)在所述第一介電層的上方和下方分別層壓介電材料，減薄所述介電材料，暴露所述第二導通銅柱層、所述散熱銅柱層和所述第二回環條形銅柱層的端部形成第二介電層，暴露所述第三導通銅柱層和第三回環條形銅柱層的端部形成第三介電層；(g)同時蝕刻所述第一回環條形銅柱層、所述第二回環條形銅柱層和所述 第三回環條形銅柱層縱向上處於相同位置的回環條形銅柱，並剔除其內的介電材料，形成第二器件放置口框；(h)在所述第二器件放置口框的底部貼裝第二器件，並在第二介電層的上表面及所述第二器件與所述第二器件放置口框的間隙內形成第二封裝層；(i)在所述第二封裝層上形成第三佈線層，在所述第三介電層上形成第四佈線層，使得所述第一佈線層與所述第三佈線層通過所述第二導通銅柱層和所述散熱銅柱層導通連接，所述第二佈線層與所述第四佈線層通過所述第三導通銅柱層導通連接，所述第二器件的端子與所述第四佈線層導通連接，所述第二器件的背面與所述第三佈線層連通。
  2. 根據請求項1所述的多器件分次嵌埋封裝基板的製造方法，其中所述第一導通銅柱層的端部和所述第一回環條形銅柱層的端部分別與所述有機基質基板平齊或高出所述有機基質基板。
  3. 根據請求項1所述的多器件分次嵌埋封裝基板的製造方法，其中步驟(c)包括：(c1)在所述第一介電層的底部設置第一粘合層；(c2)將所述第一器件置入所述第一器件放置口框內，其中所述第一器件的端子面附著在所述第一粘合層上；(c3)在所述第一介電層的上表面及所述第一器件與所述第一器件放置口框的間隙層壓感光封裝材料；(c4)曝光顯影所述感光封裝材料，暴露所述第一導通銅柱層和所述第一回環條形銅柱層的端部以及所述第一器件的背面，形成第一封裝層；(c5)移除所述第一粘合層。
  4. 根據請求項1所述的多器件分次嵌埋封裝基板的製造方法，其中步驟(d)包括： (d1)在所述第一封裝層上形成第一金屬種子層，在所述第一介電層上形成第二金屬種子層；(d2)在所述第一金屬種子層上施加第一光刻膠層，在所述第二金屬種子層上施加第二光刻膠層；(d3)曝光顯影所述第一光刻膠層和所述第二光刻膠層，分別形成第一特徵圖案和第二特徵圖案；(d4)在所述第一特徵圖案中電鍍形成第一佈線層，在所述第二特徵圖案中電鍍形成第二佈線層；(d5)移除所述第一光刻膠層和所述第二光刻膠層。
  5. 根據請求項4所述的多器件分次嵌埋封裝基板的製造方法，其中步驟(e)包括：(e1)在所述第一佈線層上施加第三光刻膠層，在所述第二佈線層上施加第四光刻膠層；(e2)曝光顯影所述第三光刻膠層和所述第四光刻膠層，分別形成第三特徵圖案和第四特徵圖案；(e3)在所述第三特徵圖案中電鍍形成第二導通銅柱層、散熱銅柱層和第二回環條形銅柱層，在所述第四特徵圖案中電鍍形成第三導通銅柱層和第三回環條形銅柱層；(e4)移除所述第三光刻膠層和所述第四光刻膠層，並蝕刻所述第一金屬種子層和所述第二金屬種子層。
  6. 根據請求項1所述的多器件分次嵌埋封裝基板的製造方法，其中步驟(f)包括通過磨板或等離子蝕刻的方式分別整體減薄所述第一介電層上方和下方的介電材料，暴露所述第二導通銅柱層、所述散熱銅 柱層和所述第二回環條形銅柱層的端部以及所述第三導通銅柱層和第三回環條形銅柱層的端部。
  7. 根據請求項1所述的多器件分次嵌埋封裝基板的製造方法，其中步驟(f)包括通過鐳射或機械鑽孔的方式分別局部減薄所述第一介電層上方和下方的介電材料，暴露所述第二導通銅柱層、所述散熱銅柱層和所述第二回環條形銅柱層的端部以及所述第三導通銅柱層和第三回環條形銅柱層的端部。
  8. 根據請求項1所述的多器件分次嵌埋封裝基板的製造方法，其中步驟(f)包括通過曝光顯影的方式分別局部減薄所述第一介電層上方和下方的介電材料，暴露所述第二導通銅柱層、所述散熱銅柱層和所述第二回環條形銅柱層的端部以及所述第三導通銅柱層和第三回環條形銅柱層的端部。
  9. 根據請求項1所述的多器件分次嵌埋封裝基板的製造方法，其中步驟(h)包括：(h1)在所述第三介電層的底部設置第二粘合層；(h2)將所述第二器件置入所述第二器件放置口框內，其中所述第二器件的端子面附著在所述第二粘合層上；(h3)在所述第二介電層的上表面及所述第二器件與所述第二器件放置口框的間隙層壓感光封裝材料；(h4)曝光顯影所述感光封裝材料，暴露所述第二導通銅柱層和所述散熱銅柱層的端部以及所述第二器件的背面，形成第二封裝層；(h5)移除所述第二粘合層。
  10. 根據請求項1所述的多器件分次嵌埋封裝基板的製造方法，其中步驟(i)包括： (i1)在所述第二封裝層上形成第三金屬種子層，在所述第三介電層上形成第四金屬種子層；(i2)在所述第三金屬種子層上施加第五光刻膠層，在所述第四金屬種子層上施加第六光刻膠層；(i3)曝光顯影所述第五光刻膠層和所述第六光刻膠層，分別形成第五特徵圖案和第六特徵圖案；(i4)在所述第五特徵圖案中電鍍形成第三佈線層，在所述第六特徵圖案中電鍍形成第四佈線層；(i5)移除所述第五光刻膠層和所述第六光刻膠層，並蝕刻所述第三金屬種子層和所述第四金屬種子層。
  11. 根據請求項1或10所述的多器件分次嵌埋封裝基板的製造方法，其中包括通過化學鍍或濺射的方式製備金屬種子層。
  12. 根據請求項1或10所述的多器件分次嵌埋封裝基板的製造方法，其中金屬種子層包括鈦、銅、鈦鎢合金或它們的組合。
TW111117805A 2021-05-14 2022-05-12 一種多器件分次嵌埋封裝基板及其製造方法 TWI823387B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202110533782.5 2021-05-14
CN202110533782.5A CN113451259B (zh) 2021-05-14 2021-05-14 一种多器件分次嵌埋封装基板及其制造方法

Publications (2)

Publication Number Publication Date
TW202245171A TW202245171A (zh) 2022-11-16
TWI823387B true TWI823387B (zh) 2023-11-21

Family

ID=77809811

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111117805A TWI823387B (zh) 2021-05-14 2022-05-12 一種多器件分次嵌埋封裝基板及其製造方法

Country Status (5)

Country Link
US (1) US20220367373A1 (zh)
JP (1) JP7393469B2 (zh)
KR (1) KR102658337B1 (zh)
CN (1) CN113451259B (zh)
TW (1) TWI823387B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116033645A (zh) * 2021-10-26 2023-04-28 奥特斯奥地利科技与系统技术有限公司 无芯部件承载件及用于制造无芯部件承载件的方法
CN114361040B (zh) * 2021-11-18 2023-03-24 珠海越亚半导体股份有限公司 一种双面互联嵌入式芯片封装结构及其制造方法
CN114496818A (zh) * 2021-12-09 2022-05-13 珠海越亚半导体股份有限公司 多器件分层嵌埋封装结构及其制作方法
CN115692359A (zh) * 2022-10-08 2023-02-03 华为数字能源技术有限公司 一种埋入式封装结构、电源装置及电子设备
TWI831632B (zh) * 2022-12-30 2024-02-01 台灣積體電路製造股份有限公司 半導體裝置及其形成方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW582192B (en) * 2000-02-25 2004-04-01 Ibiden Co Ltd Multilayer printed wiring board and method for producing multilayer printed wiring board
TW200950006A (en) * 2008-05-29 2009-12-01 Advanced Semiconductor Eng Circuit board process
US20100288540A1 (en) * 2008-01-18 2010-11-18 Panasonic Corporation Three-dimensional wiring board
JP2016207940A (ja) * 2015-04-27 2016-12-08 イビデン株式会社 電子部品内蔵配線板及びその製造方法
US20180145017A1 (en) * 2016-11-18 2018-05-24 Advanced Semiconductor Engineering, Inc. Semiconductor substrate including embedded component and method of manufacturing the same
TW201917795A (zh) * 2017-10-18 2019-05-01 鈺橋半導體股份有限公司 適用於可堆疊式半導體組體之具有凹穴的互連基板及其製法
CN111554639A (zh) * 2020-04-02 2020-08-18 珠海越亚半导体股份有限公司 嵌入式芯片封装及其制造方法
CN111816569A (zh) * 2020-07-28 2020-10-23 珠海越亚半导体股份有限公司 封装框架及其制作方法和基板
CN212570968U (zh) * 2020-06-22 2021-02-19 珠海越亚半导体股份有限公司 一种散热嵌埋封装结构

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI20040592A (fi) 2004-04-27 2005-10-28 Imbera Electronics Oy Lämmön johtaminen upotetusta komponentista
JP2006128229A (ja) * 2004-10-26 2006-05-18 Murata Mfg Co Ltd 複合多層基板
JP2008091377A (ja) 2006-09-29 2008-04-17 Toppan Printing Co Ltd プリント配線基板及びその製造方法
JP5326269B2 (ja) * 2006-12-18 2013-10-30 大日本印刷株式会社 電子部品内蔵配線板、及び電子部品内蔵配線板の放熱方法
JP2010157663A (ja) 2009-01-05 2010-07-15 Dainippon Printing Co Ltd 部品内蔵配線板、部品内蔵配線板の製造方法
KR101442347B1 (ko) 2012-11-15 2014-09-17 삼성전기주식회사 캐패시터 내장 기판
JP2014116548A (ja) 2012-12-12 2014-06-26 Ngk Spark Plug Co Ltd 多層配線基板およびその製造方法
US9554469B2 (en) 2014-12-05 2017-01-24 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Method of fabricating a polymer frame with a rectangular array of cavities
CN107611114B (zh) * 2017-07-31 2020-03-10 华为技术有限公司 一种嵌入式基板
CN209592015U (zh) * 2017-11-07 2019-11-05 台湾东电化股份有限公司 基板结构
CN111785645B (zh) * 2020-07-13 2021-12-03 珠海越亚半导体股份有限公司 封装基板及其制作方法
CN112103269B (zh) 2020-08-07 2022-09-20 珠海越亚半导体股份有限公司 一种具有屏蔽腔的嵌入式封装结构及其制造方法
CN112164677A (zh) * 2020-08-25 2021-01-01 珠海越亚半导体股份有限公司 一种线路预排布散热嵌埋封装结构及其制造方法
CN112349700B (zh) * 2020-09-28 2023-05-09 中国电子科技集团公司第二十九研究所 一种气密高导热lcp封装基板及多芯片系统级封装结构

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW582192B (en) * 2000-02-25 2004-04-01 Ibiden Co Ltd Multilayer printed wiring board and method for producing multilayer printed wiring board
US20100288540A1 (en) * 2008-01-18 2010-11-18 Panasonic Corporation Three-dimensional wiring board
TW200950006A (en) * 2008-05-29 2009-12-01 Advanced Semiconductor Eng Circuit board process
JP2016207940A (ja) * 2015-04-27 2016-12-08 イビデン株式会社 電子部品内蔵配線板及びその製造方法
US20180145017A1 (en) * 2016-11-18 2018-05-24 Advanced Semiconductor Engineering, Inc. Semiconductor substrate including embedded component and method of manufacturing the same
TW201917795A (zh) * 2017-10-18 2019-05-01 鈺橋半導體股份有限公司 適用於可堆疊式半導體組體之具有凹穴的互連基板及其製法
CN111554639A (zh) * 2020-04-02 2020-08-18 珠海越亚半导体股份有限公司 嵌入式芯片封装及其制造方法
CN212570968U (zh) * 2020-06-22 2021-02-19 珠海越亚半导体股份有限公司 一种散热嵌埋封装结构
CN111816569A (zh) * 2020-07-28 2020-10-23 珠海越亚半导体股份有限公司 封装框架及其制作方法和基板

Also Published As

Publication number Publication date
JP7393469B2 (ja) 2023-12-06
KR20220155214A (ko) 2022-11-22
KR102658337B1 (ko) 2024-04-18
US20220367373A1 (en) 2022-11-17
CN113451259A (zh) 2021-09-28
JP2022176172A (ja) 2022-11-25
TW202245171A (zh) 2022-11-16
CN113451259B (zh) 2023-04-25

Similar Documents

Publication Publication Date Title
TWI823387B (zh) 一種多器件分次嵌埋封裝基板及其製造方法
CN106356340B (zh) 半导体器件及其制造方法
TWI772152B (zh) 一種線路預排布散熱嵌埋封裝結構及其製造方法
US8822266B2 (en) Integrated circuit micro-module
US6933172B2 (en) Semiconductor wafer with spacer and its manufacturing method, semiconductor device and its manufacturing method, and circuit substrate and electronic device
KR20040014432A (ko) 일체식 열 싱크 및 복합 층을 구비한 초소형 전자 패키지
CN107689333A (zh) 半导体封装件及其形成方法
US20230145610A1 (en) Embedded chip package and manufacturing method thereof
TW201312713A (zh) 半導體裝置、垂直堆疊有該半導體裝置之半導體模組構造及其製造方法
TWI409923B (zh) 具有晶粒埋入式以及雙面覆蓋重增層之基板結構及其方法
JP6942310B2 (ja) 埋込型半導体パッケージおよびその方法
KR102238309B1 (ko) 반도체 디바이스 및 그 제조 방법
CN103137613B (zh) 制备有源芯片封装基板的方法
TW202329262A (zh) 一種基於模製成型制程的封裝基板及其製造方法
TWI819851B (zh) 多器件分層嵌埋封裝結構及其製作方法
US11817325B2 (en) Methods of manufacturing a semiconductor package
US20230154857A1 (en) Two-sided interconnected embedded chip packaging structure and manufacturing method therefor
CN112820713A (zh) 一种金属框架封装基板及其制造方法
TWI819506B (zh) 一種嵌埋封裝結構及其製造方法
TWI321595B (en) Circuit substrate and method for fabricating plating through hole
WO2022206749A1 (zh) 半导体封装方法及半导体封装结构
TW202345312A (zh) 一種液體迴圈冷卻封裝基板及其製作方法
TW202137350A (zh) 半導體裝置及其製造方法