KR102658337B1 - 다중 소자의 단계적 임베디드 패키지 기판 및 그 제조 방법 - Google Patents

다중 소자의 단계적 임베디드 패키지 기판 및 그 제조 방법 Download PDF

Info

Publication number
KR102658337B1
KR102658337B1 KR1020220057352A KR20220057352A KR102658337B1 KR 102658337 B1 KR102658337 B1 KR 102658337B1 KR 1020220057352 A KR1020220057352 A KR 1020220057352A KR 20220057352 A KR20220057352 A KR 20220057352A KR 102658337 B1 KR102658337 B1 KR 102658337B1
Authority
KR
South Korea
Prior art keywords
layer
copper pillar
loop strip
pillar layer
forming
Prior art date
Application number
KR1020220057352A
Other languages
English (en)
Other versions
KR20220155214A (ko
Inventor
시엔밍 천
레이 펑
번시아 황
예지에 홍
Original Assignee
주하이 엑세스 세미컨덕터 컴퍼니., 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주하이 엑세스 세미컨덕터 컴퍼니., 리미티드 filed Critical 주하이 엑세스 세미컨덕터 컴퍼니., 리미티드
Publication of KR20220155214A publication Critical patent/KR20220155214A/ko
Application granted granted Critical
Publication of KR102658337B1 publication Critical patent/KR102658337B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6835—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during build up manufacturing of active devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/214—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/215—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4661—Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Machines For Manufacturing Corrugated Board In Mechanical Paper-Making Processes (AREA)

Abstract

본 발명은 다중 소자의 단계적 임베디드 패키지 기판을 개시한다. 여기에는 제1 유전층, 제2 유전층 및 제3 유전층이 포함된다. 제1 유전층은 제1 도통 구리 기둥층 및 제1 소자 거치 개구 프레임을 포함한다. 제2 유전층은 제2 유전층 하표면 내에 위치한 제1 배선층을 포함한다. 제1 배선층 상에는 제2 도통 구리 기둥층 및 방열 구리 기둥층이 설치된다. 제3 유전층은 제2 배선층을 포함한다. 제2 배선층 상에는 제3 도통 구리 기둥층이 설치된다. 제1 배선층과 제2 배선층은 제1 도통 구리 기둥층을 통해 도통 연결된다. 여기에서 제1 소자 거치 개구 프레임의 바닥부에는 제1 소자가 실장된다. 제1 소자의 단자와 제2 배선층은 도통 연결된다. 제1 유전층, 제2 유전층 및 제3 유전층을 관통하는 제2 소자 거치 개구 프레임을 더 포함한다. 제2 소자 거치 개구 프레임의 바닥부에는 제2 소자가 실장된다. 제2 소자와 제1 소자는 두께 차이가 존재한다. 본 발명은 다중 소자의 단계적 임베디드 패키지 기판의 제조 방법을 더 개시한다.

Description

다중 소자의 단계적 임베디드 패키지 기판 및 그 제조 방법{MULTI-DEVICE GRADED EMBEDDING PACKAGE SUBSTRATE AND MANUFACTURING METHOD THEREOF}
본 발명은 전자 소자 패키지 구조에 관한 것으로, 더욱 상세하게는 다중 소자의 단계적 임베디드 패키지 기판 및 그 제조 방법에 관한 것이다.
전자 기술이 날로 발전함에 따라 전자 제품에 대한 수요가 고기능화, 소형화 추세를 보이고 있다. 칩의 소형화는 이미 극한에 가깝다. 따라서 고기능화, 소형화를 구현하기 위해 여러 개의 칩 등 부품을 합리적으로 패키징하는 방법이 현재 산업에서 중요한 연구 주제가 되었다. 동시에 비용과 효율의 관점에서 패널 레벨 패키지도 현재 하나의 추세가 되었다. 기판 제조 과정에서 칩 등 부품을 기판에 임베딩하면 패키지 부피를 효과적으로 축소시킬 수 있으며 생산 효율도 개선할 수 있다. 또한 웨이퍼 레벨 패키지에 비해 비용이 대폭 절감된다. 끊임없는 발전과 진화를 거쳐 패널 레벨 임베디드 패키지 기술은 점점 더 많이 적용되며 반도체 패키지 분야에서 갈수록 중요한 역할을 수행하고 있다. 이와 동시에, 패널 레벨 임베디드 패키지 기술도 발전하였다. 현재 패널 레벨 임베디드 패키지 분야에서는 이미 여러 칩 등 부품의 임베디드 패키지를 구현할 수 있지만 여전히 일정한 한계가 존재한다.
종래의 패널 레벨 임베디드 패키지 방식은 이미 여러 칩 등 부품의 임베디드 패키지를 구현할 수 있다. 예를 들어, 선행 기술 CN109686669A는 집적 회로 패키지 방법 및 패키지 구조를 개시하였다. 도 1에 도시된 바와 같이, 상기 패키지 구조는 여러 부품(11)을 기판 중간 한 층의 프레임(10)에 일회성으로 임베디드한다. 패키징 후 단면 팬아웃(fan-out)을 수행한 다음 양면 빌드업(build-up)을 수행한다. 상기 방식은 일정한 한계가 존재한다. 모든 부품이 반드시 시작층에 전부 일회성으로 임베디드 패키징되어야 한다. 여러 칩 등 부품을 상이한 층에 임베디드 패키징해야 하는 경우 이 방식은 사용할 수 없다. 또한 칩 등 부품 사이의 두께 차이가 너무 크고, 양면에 팬아웃이 필요한 I/O가 있어 마찬가지로 이 방식을 사용할 수 없다. 패널 레벨 임베디드 패키지 분야에서는 현재 여러 부품을 단계적으로 여러 층에 임베디드 패키징하는 수요를 해결할 수 있는 방안이 없다.
종래의 패널 레벨 임베디드 패키지 기판에 있어서 여러 칩 등 부품을 임베딩하는 경우 가장 일반적으로 사용하는 방식은 다음과 같다. 즉, 모든 부품을 수평으로 펼쳐 일회성으로 임베딩을 수행하는 것이다. 이는 자유롭게 설계하기 어려우며, 칩 등 부품을 가장 합리적인 기판층에 임베디드 패키징해야 한다. 종래의 패널 레벨 임베디드 패키지 방법은 대부분 여러 칩 등 부품을 동일한 층에 일회성으로 임베디드한다. 이 경우 칩 등 부품 간의 두께 차이가 너무 커서는 안 된다. 그렇지 않으면 임베디드 패키지 품질에 영향을 미칠 수 있다. 특히 양면에 I/O가 있어 팬아웃이 필요한 부품의 경우, 두께 차이가 너무 크면 두께가 비교적 작은 I/O 팬아웃을 구현하기 어렵다.
본 발명의 실시방안은 다중 소자의 단계별 임베디드 패키지 기판 및 그 제조 방법을 제공함으로써 상기 기술적 과제를 해결한다. 본 발명은 두께가 상이한 부품을 단계적으로 임베디드 패키징한다. 자유로운 설계를 통해 가장 합리적인 기판층에 각각 부품을 임베딩한다. 이를 통해 두께 차이가 비교적 큰 여러 부품의 임베디드 패키지를 구현하며, 각 부품의 양면 팬아웃을 구현하기가 용이하다.
본 발명의 제1 양상은 다중 소자의 단계적 임베디드 패키지 기판에 관한 것이다. 여기에는 제1 유전층, 상기 제1 유전층 상방에 있는 제2 유전층 및 상기 제1 유전층 하방에 있는 제3 유전층이 포함된다. 상기 제1 유전층은 높이 방향을 따라 상기 제1 유전층을 관통하는 제1 도통 구리 기둥층 및 제1 소자 거치 개구 프레임을 포함한다. 상기 제2 유전층은 상기 제2 유전층 하표면 내에 위치한 제1 배선층을 포함한다. 상기 제1 배선층 상에는 제2 도통 구리 기둥층 및 방열 구리 기둥층이 설치된다. 상기 제3 유전층은 상기 제3 유전층 상표면 내에 위치한 제2 배선층을 포함한다. 상기 제2 배선층 상에는 제3 도통 구리 기둥층이 설치된다. 상기 제1 배선층과 상기 제2 배선층은 상기 제1 도통 구리 기둥층을 통해 도통 연결된다. 여기에서 상기 제1 소자 거치 개구 프레임의 바닥부에는 제1 소자가 실장되어, 상기 제1 소자의 단자와 상기 제2 배선층을 도통 연결한다. 상기 제1 소자와 상기 방열 구리 기둥층은 상기 제1 배선층을 통해 연결된다. 상기 제1 유전층, 상기 제2 유전층 및 상기 제3 유전층을 관통하는 제2 소자 거치 개구 프레임을 더 포함한다. 여기에서 상기 제2 소자 거치 개구 프레임의 바닥부에는 제2 소자가 실장된다. 상기 제2 소자와 상기 제1 소자는 두께 차이가 존재한다.
일부 실시예에 있어서, 상기 제2 유전층 상에는 제3 배선층이 설치된다. 상기 제3 유전층 상에는 제4 배선층이 설치된다. 상기 제1 배선층과 상기 제3 배선층은 상기 제2 도통 구리 기둥층과 상기 방열 구리 기둥층을 통해 도통 연결된다. 상기 제2 배선층과 상기 제4 배선층은 상기 제3 도통 구리 기둥층을 통해 도통 연결된다. 상기 제2 소자의 단자와 상기 제4 배선층은 도통 연결된다. 상기 제2 소자의 후면과 상기 제3 배선층은 도통 연결된다.
일부 실시예에 있어서, 상기 제1 유전층의 상표면 및 상기 제1 소자와 상기 제1 소자 거치 개구 프레임의 갭 내에는 제1 패키지층이 더 설치된다. 상기 제2 유전층의 상표면 및 상기 제2 소자와 상기 제2 소자 거치 개구 프레임의 갭 내에는 제2 패키지층이 더 설치된다.
일부 실시예에 있어서, 상기 제1 유전층 및 상기 제2 유전층은 상기 제3 유전층은 유기 유전 재료, 무기 유전 재료 또는 이들의 조합을 포함한다.
일부 실시예에 있어서, 상기 제1 유전층, 상기 제2 유전층 및 상기 제3 유전층은 폴리이미드, 에폭시 수지, 비스말레아미드 트리아진 수지, 세라믹 필러, 유리 섬유 또는 이들의 조합을 포함한다.
일부 실시예에 있어서, 상기 제1 소자와 상기 제2 소자는 양면 단자를 구비한 소자를 각각 포함한다. 상기 제1 소자 일측의 단자와 상기 제2 배선층은 도통 연결된다. 상기 제1 소자 타측의 단자와 상기 방열 구리 기둥층은 상기 제1 배선층을 통해 도통 연결된다. 상기 제2 소자 일측의 단자와 상기 제4 배선층은 도통 연결된다. 상기 제2 소자 타측의 단자와 상기 제3 배선층은 도통 연결된다.
일부 실시예에 있어서, 상기 제1 소자와 상기 제2 소자는 단면 단자를 구비한 소자를 각각 포함한다. 상기 제1 소자의 단자와 상기 제2 배선층은 도통 연결된다. 상기 제1 소자의 후면과 상기 방열 구리 기둥층은 상기 제1 배선층을 통해 연결된다. 상기 제2 소자의 단자와 상기 제4 배선층은 도통 연결된다. 상기 제2 소자의 후면과 상기 제3 배선층은 연결된다.
바람직하게는, 상기 제1 소자 및 제2 소자는 각각 적어도 하나의 소자를 포함한다.
일부 실시예에 있어서, 상기 제1 소자 및 상기 제2 소자는 각각 칩, 커패시터, 인덕터, 저항 중 하나 이상을 포함한다.
일부 실시예에 있어서, 상기 제1 도통 구리 기둥층, 상기 제2 도통 구리 기둥 및 상기 제3 도통 구리 기둥층은 각각 적어도 하나의 구리 비아 기둥을 포함한다. 바람직하게는, 상기 제1 도통 구리 기둥층, 상기 제2 도통 구리 기둥 및 상기 제3 도통 구리 기둥층은 각각 치수가 상이한 구리 비아 기둥을 포함한다.
본 발명의 제2 양상은 다중 소자의 단계적 임베디드 패키지 기판의 제조 방법을 제공하며 여기에는 하기 단계가 포함된다.
(a) 유기 기질 기판을 준비한다. 상기 유기 기질 기판은 상기 유기 기질 기판을 관통하는 제1 도통 구리 기둥층 및 제1 루프 스트립형 구리 기둥층을 포함한다. 여기에서 상기 제1 루프 스트립형 구리 기둥층은 적어도 하나의 루프 스트립형 구리 기둥을 포함한다.
(b) 상기 제1 루프 스트립형 구리 기둥층 내의 하나의 루프 스트립형 구리 기둥을 에칭하고 그 내부의 유전 재료를 제거한다. 제1 소자 거치 개구 프레임을 형성하여 제1 유전층을 제조한다.
(c) 상기 제1 소자 거치 개구 프레임의 바닥부에 제1 소자를 실장한다. 또한 상기 제1 유전층의 상표면 및 상기 제1 소자와 상기 제1 소자 거치 개구 프레임의 갭 내에 제1 패키지층을 형성한다.
(d) 상기 제1 패키지층 상에 제1 배선층을 형성하고, 상기 제1 유전층 상에 제2 배선층을 형성한다. 상기 제1 배선층과 상기 제2 배선층을 상기 제1 도통 구리 기둥층을 통해 도통 연결하고, 상기 제1 소자의 단자와 상기 제2 배선층을 도통 연결한다. 또한 상기 제1 소자의 후면과 상기 제1 배선층을 연결한다.
(e) 상기 제1 배선층 상에 제2 도통 구리 기둥층, 방열 구리 기둥층 및 제2 루프 스트립형 구리 기둥층을 형성한다. 상기 제2 배선층 상에는 제3 도통 구리 기둥층과 제3 루프 스트립형 구리 기둥층을 형성한다. 상기 제1 소자와 상기 방열 구리 기둥층을 상기 제1 배선층을 통해 연결한다. 상기 제2 루프 스트립형 구리 기둥층과 상기 제3 루프 스트립형 구리 기둥층은 각각 상기 제1 루프 스트립형 구리 기둥층과 세로 방향으로 겹친다.
(f) 상기 제1 유전층의 상방과 하방에 각각 유전 재료를 적층하고, 상기 유전 재료를 박형화한다. 상기 제2 도통 구리 기둥층, 상기 방열 구리 기둥층 및 상기 제2 루프 스트립형 구리 기둥층의 단부를 노출시켜 제2 유전층을 형성한다. 상기 제3 도통 구리 기둥층과 제3 루프 스트립형 구리 기둥층의 단부를 노출시켜 제3 유전층을 형성한다.
(g) 상기 제1 루프 스트립형 구리 기둥층, 상기 제2 루프 스트립형 구리 기둥층 및 상기 제3 루프 스트립형 구리 기둥층의 세로 방향으로 동일한 위치에 있는 루프 스트립형 구리 기둥을 동시에 에칭한다. 또한 그 내부의 유전 재료를 제거하여 제2 소자 거치 개구 프레임을 형성한다.
(h) 상기 제2 소자 거치 개구 프레임의 바닥부에 제2 소자를 실장한다. 또한 제2 유전층의 상표면 및 상기 제2 소자와 상기 제2 소자 거치 개구 프레임의 갭 내에 제2 패키지층을 형성한다.
(i) 상기 제2 패키지층 상에 제3 배선층을 형성하고, 상기 제3 유전층 상에 제4 배선층을 형성한다. 상기 제1 배선층과 상기 제3 배선층을 상기 제2 도통 구리 기둥층과 상기 방열 구리 기둥층을 통해 도통 연결한다. 상기 제2 배선층과 상기 제4 배선층을 상기 제3 도통 구리 기둥층을 통해 도통 연결한다. 상기 제2 소자의 단자와 상기 제4 배선층을 도통 연결한다. 상기 제2 소자의 후면과 상기 제3 배선층을 연통시킨다.
일부 실시예에 있어서, 상기 제1 도통 구리 기둥층의 단부와 상기 제1 루프 스트립형 구리 기둥층의 단부는 각각 상기 유기 기질 기판과 가지런하거나 상기 유기 기질 기판보다 높다.
일부 실시예에 있어서 (c) 단계는 하기 단계를 포함한다.
(c1) 상기 제1 유전층의 바닥부에 제1 접착층을 설치한다.
(c2) 상기 제1 소자를 상기 제1 소자 거치 개구 프레임 내에 넣는다. 여기에서 상기 제1 소자의 단자면은 상기 제1 접착층 상에 부착된다.
(c3) 상기 제1 유전층의 상표면 및 상기 제1 소자와 상기 제1 소자 거치 개구 프레임의 갭에 감광성 패키지 재료를 적층한다.
(c4) 상기 감광성 패키지 재료를 노광 및 현상한다. 상기 제1 도통 구리 기둥층과 상기 제1 루프 스트립형 구리 기둥층의 단부 및 상기 제1 소자의 후면을 노출시켜, 제1 패키지층을 형성한다.
(c5) 상기 제1 접착층을 제거한다.
일부 실시예에 있어서 (d) 단계는 하기 단계를 포함한다.
(d1) 상기 제1 패키지층 상에 제1 금속 시드층을 형성하고, 상기 제1 유전층 상에 제2 금속 시드층을 형성한다.
(d2) 상기 제1 금속 시드층 상에 제1 포토레지스트층을 도포하고, 상기 제2 금속 시드층 상에 제2 포토레지스트층을 도포한다.
(d3) 상기 제1 포토레지스트층과 상기 제2 포토레지스트층을 노광 및 현상하여, 각각 제1 피쳐 패턴과 제2 피쳐 패턴을 형성한다.
(d4) 상기 제1 피쳐 패턴에 제1 배선층을 전기 도금하여 형성하고, 상기 제2 피쳐 패턴에 제2 배선층을 전기 도금하여 형성한다.
(d5) 상기 제1 포토레지스트층과 상기 제2 포토레지스트층을 제거한다.
일부 실시예에 있어서 (e) 단계는 하기 단계를 포함한다.
(e1) 상기 제1 배선층 상에 제3 포토레지스트층을 도포하고, 상기 제2 배선층 상에 제4 포토레지스트층을 도포한다.
(e2) 상기 제3 포토레지스트층과 상기 제4 포토레지스트층을 노광 및 현상하여, 각각 제3 피쳐 패턴과 제4 피쳐 패턴을 형성한다.
(e3) 상기 제3 피쳐 패턴에 제2 도통 구리 기둥층, 방열 구리 기둥층 및 제2 루프 스트립형 구리 기둥층을 전기 도금하여 형성한다. 상기 제4 피쳐 패턴에 제3 도통 구리 기둥층과 제3 루프 스트립형 구리 기둥층을 전기 도금하여 형성한다.
(e4) 상기 제3 포토레지스트층과 상기 제4 포토레지스트층을 제거한다. 또한, 상기 제1 금속 시드층과 상기 제2 금속 시드층을 에칭한다.
일부 실시예에 있어서, (f) 단계는 다음 단계를 포함한다. 즉, 기판 연마 또는 플라즈마 에칭의 방식을 통해 상기 제1 유전층 상방과 하방의 유전 재료를 각각 전체적으로 박형화한다. 상기 제2 도통 구리 기둥층, 상기 방열 구리 기둥층 및 상기 제2 루프 스트립형 구리 기둥층의 단부 및 상기 제3 도통 구리 기둥층과 제3 루프 스트립형 구리 기둥층의 단부를 노출시킨다.
일부 실시예에 있어서, (f) 단계는 다음 단계를 포함한다. 즉, 레이저 또는 기계 드릴링의 방식을 통해 상기 제1 유전층 상방과 하방의 유전 재료를 각각 부분적으로 박형화한다. 상기 제2 도통 구리 기둥층, 상기 방열 구리 기둥층 및 상기 제2 루프 스트립형 구리 기둥층의 단부 및 상기 제3 도통 구리 기둥층과 제3 루프 스트립형 구리 기둥층의 단부를 노출시킨다.
일부 실시예에 있어서, (f) 단계는 다음 단계를 포함한다. 즉, 노광 및 현상의 방식을 통해 상기 제1 유전층 상방과 하방의 유전 재료를 각각 부분적으로 박형화한다. 상기 제2 도통 구리 기둥층, 상기 방열 구리 기둥층 및 상기 제2 루프 스트립형 구리 기둥층의 단부 및 상기 제3 도통 구리 기둥층과 제3 루프 스트립형 구리 기둥층의 단부를 노출시킨다.
일부 실시예에 있어서 (h) 단계는 하기 단계를 포함한다.
(h1) 상기 제3 유전층의 바닥부에 제2 접착층을 설치한다.
(h2) 상기 제2 소자를 상기 제2 소자 거치 개구 프레임 내에 넣는다. 여기에서 상기 제2 소자의 단자면은 상기 제2 접착층 상에 부착된다.
(h3) 상기 제2 유전층의 상표면 및 상기 제2 소자와 상기 제2 소자 거치 개구 프레임의 갭에 감광성 패키지 재료를 적층한다.
(h4) 상기 감광성 패키지 재료를 노광 및 현상한다. 상기 제2 도통 구리 기둥층과 상기 방열 구리 기둥층의 단부 및 상기 제2 소자의 후면을 노출시켜, 제2 패키지층을 형성한다.
(h5) 상기 제2 접착층을 제거한다.
일부 실시예에 있어서 (i) 단계는 하기 단계를 포함한다.
(i1) 상기 제2 패키지층 상에 제3 금속 시드층을 형성하고, 상기 제3 유전층 상에 제4 금속 시드층을 형성한다.
(i2) 상기 제3 금속 시드층 상에 제5 포토레지스트층을 도포하고, 상기 제4 금속 시드층 상에 제6 포토레지스트층을 도포한다.
(i3) 상기 제5 포토레지스트층과 상기 제6 포토레지스트층을 노광 및 현상하여, 각각 제5 피쳐 패턴과 제6 피쳐 패턴을 형성한다.
(i4) 상기 제5 피쳐 패턴에 제3 배선층을 전기 도금하여 형성하고, 상기 제6 피쳐 패턴에 제4 배선층을 전기 도금하여 형성한다.
(i5) 상기 제5 포토레지스트층과 상기 제6 포토레지스트층을 제거한다. 또한 상기 제3 금속 시드층과 상기 제4 금속 시드층을 에칭한다.
일부 실시예에 있어서, 화학 도금 또는 스퍼터링의 방식을 통해 금속 시드층을 제조하는 단계를 포함한다. 바람직하게는, 스퍼터링의 방식을 통해 금속 시드층을 제조한다.
바람직하게는, 금속 시드층은 티타늄, 구리, 티타늄-텅스텐 합금, 또는 이들의 조합을 포함한다.
본 발명에 대한 이해를 돕고 본 발명의 실시방식을 예시하기 위해, 이하에서는 순수한 예시의 방식으로 첨부 도면을 참조한다.
첨부 도면을 구체적으로 참조할 경우, 특정한 도면은 예시적이며 본 발명의 바람직한 실시방안을 예시적으로 논의하는 목적만을 위한 것임에 유의한다. 또한 본 발명의 원리 및 개념적 측면을 설명하기 위해 가장 유용하고 이해하기 쉬운 것으로 여겨지는 예시를 제공할 목적으로 제공되는 것임에 유의한다. 이와 관련하여, 본 발명의 구조적 세부사항은 본 발명을 기본적으로 이해하는 데 필요한 정도를 넘어 도시하지 않았음에 유의한다. 또한 도면을 참조한 설명은 본 기술분야의 당업자가 본 발명의 여러 형태가 실제로 어떻게 구현될 수 있는지를 이해할 수 있도록 한다. 도면은 하기와 같다.
도 1은 종래 기술에 따른 집적 회로 패키지 방법 및 패키지 구조의 단면도이다.
도 2는 본 발명의 일 실시방안에 따른 다중 소자의 단계적 임베디드 패키지 기판의 단면도이다.
도 3(a) 내지 도 3(o)는 본 발명의 일 실시방안에 따른 다중 소자의 단계적 임베디드 패키지 기판의 제조 방법의 각 단계 중간 구조의 단면도이다.
도 2는 임베디드 패키지 기판(100)의 단면도를 도시한 것이다. 패키지 기판(100)은 제1 유전층(101), 제1 유전층(101) 상방에 있는 제2 유전층(102) 및 제1 유전층(101) 하방에 있는 제3 유전층(103)을 포함한다. 제1 유전층(101), 제2 유전층(102) 및 제3 유전층(103)은 동일한 재료일 수 있으며, 상이한 재료일 수도 있다. 유기 유전 재료, 무기 유전 재료 또는 이들의 조합을 포함할 수 있다. 바람직하게는 폴리이미드, 에폭시 수지, 비스말레아미드 트리아진 수지(BT), 세라믹 필러, 유리 섬유 또는 이들의 조합이다. 기능성 요건에 따라 분류하며, 유전 재료는 감광성 재료와 비감광성 재료에서 선택할 수 있다.
제1 유전층(101)은 높이 방향을 따라 제1 유전층(101)을 관통하는 제1 도통 구리 기둥층(1012) 및 제1 소자 거치 개구 프레임(1016)을 포함한다. 제2 유전층(102)은 제2 유전층(102) 하표면 내에 위치한 제1 배선층(1061)을 포함한다. 제1 배선층(1061) 상에는 제2 도통 구리 기둥층(1021) 및 방열 구리 기둥층(1023)이 설치된다. 제3 유전층(103)은 제3 유전층(103) 상표면 내에 위치한 제2 배선층(1062)을 포함한다. 제2 배선층(1062) 상에는 제3 도통 구리 기둥층(1031)이 설치된다. 제1 배선층(1061)과 제2 배선층(1062)은 제1 도통 구리 기둥층(1012)을 통해 도통 연결된다. 통상적으로, 제1 도통 구리 기둥층(1012), 제2 도통 구리 기둥층(1021) 및 제3 도통 구리 기둥층(1031)은 각각 복수의 구리 비아 기둥을 설치하여 전송 IO 채널로 사용할 수 있다. 그 단면 치수는 같을 수도, 다를 수도 있다.
제1 소자 거치 개구 프레임(1016)의 바닥부에는 제1 소자(1041)가 실장된다. 제1 소자(1041)의 단자와 제2 배선층(1062)은 도통 연결된다. 제1 소자(1041)의 후면과 방열 구리 기둥층(1023)은 제1 배선층(1061)을 통해 연결된다. 제1 유전층(101), 제2 유전층(102) 및 제3 유전층(103)을 관통하는 제2 소자 거치 개구 프레임(1034)을 더 포함한다. 여기에서 제2 소자 거치 개구 프레임(1034)의 바닥부에는 제2 소자(1042)가 실장된다. 제2 소자(1042)와 제1 소자(1041)는 두께 차이가 존재한다. 두께가 상이한 제1 소자(1041)와 제2 소자(1042)를 각각 상이한 유전층에 임베디드 패키징한다. 이를 통해 두께 차이가 비교적 큰 여러 부품의 임베디드 패키징을 구현하며, 각 부품의 양면 팬아웃을 구현하기가 용이하다.
제2 유전층(102) 상에는 제3 배선층(1063)이 설치된다. 제3 유전층(103) 상에는 제4 배선층(1064)이 설치된다. 제1 배선층과 제3 배선층은 제2 도통 구리 기둥층(1021)과 방열 구리 기둥층(1023)을 통해 도통 연결된다. 제2 배선층(1062)과 제4 배선층(1064)은 제3 도통 구리 기둥층(1031)을 통해 도통 연결된다. 제2 소자(1042)의 단자와 제4 배선층(1064)은 도통 연결된다. 제2 소자(1042)의 후면은 제3 배선층(1063)과 연결된다. 제2 소자(1042)의 양면 팬아웃을 구현하였다.
통상적으로, 제1 소자(1041)와 제2 소자(1042)는 각각 적어도 하나의 소자를 포함한다. 제1 소자(1041)와 제2 소자(1042)는 각각 집적 회로의 구동 칩(IC driver), 전계 효과 트랜지스터(FET) 등과 같은 베어 칩(bare chip)일 수 있다. 커패시터, 저항 또는 인덕터 등과 같은 수동 소자 일수도 있다. 또한 볼 그리드 어레이(BGA)/랜드 그리드 어레이(LGA) 등과 같이 예비 패키징을 거친 단일 패키지체일 수도 있다. 또는 그 중 여러 소자의 조합일 수도 있다. 제1 소자(1041)와 제2 소자(1042)는 각각 단면 단자를 구비한 소자일 수 있으며, 양면 도통에 사용되는 양면 단자를 구비한 소자일 수도 있다. 본 실시방안에서는 제1 소자(1041)와 제2 소자(1042)가 각각 단면 단자를 구비한 소자인 경우만 설명한다. 제1 소자(1041)의 단자와 제2 배선층(1062)은 도통 연결된다. 제1 소자(1041)의 후면과 방열 구리 기둥층(1023)은 제1 배선층(1061)을 통해 연결된다. 제2 소자(1042)의 단자와 제4 배선층(1064)은 도통 연결된다. 제2 소자(1042)의 후면은 제3 배선층(1063)과 연결된다. 제1 소자(1041)와 제2 소자(1042)가 각각 양면 단자를 구비한 소자이면, 제1 소자(1041) 일측의 단자와 제2 배선층(1062)은 도통 연결된다. 제1 소자(1041) 타측의 단자와 방열 구리 기둥층(1023)은 제1 배선층(1061)을 통해 도통 연결된다. 제2 소자(1042) 일측의 단자와 제4 배선층(1064)은 도통 연결된다. 제2 소자(1042) 타측의 단자와 제3 배선층(1063)은 도통 연결된다.
제1 유전층(101)의 상표면 및 제1 소자(1041)와 제1 소자 거치 개구 프레임(1016)의 갭 내에는 제1 패키지층(1018)이 더 설치되어, 제1 소자(1041)를 패키징 및 고정하기가 용이하다. 제2 유전층(102)의 상표면 및 제2 소자(1042)와 제2 소자 거치 개구 프레임(1034)의 갭 내에는 제2 패키지층(1026)이 더 설치되어, 제2 소자(1042)를 패키징 및 고정하기가 용이하다.
도 3(a) 내지 도 3(o)는 본 발명의 일 실시방안에 따른 다중 소자의 단계적 임베디드 패키지 기판의 제조 방법의 각 단계의 중간 구조의 단면도를 도시한 것이다.
상기 제조 방법은 다음 단계를 포함한다. 즉, 유기 기질 기판(1011)을 준비한다. 이는 (a) 단계이며 도 3(a)에 도시된 바와 같다. 유기 기질 기판(1011)은 유기 기질 기판(1011)을 관통하는 제1 도통 구리 기둥층(1012) 및 제1 루프 스트립형 구리 기둥층(1013)을 포함한다. 제1 루프 스트립형 구리 기둥층(1013)은 적어도 하나의 루프 스트립형 구리 기둥을 포함한다. 통상적으로, 제1 도통 구리 기둥층(1012)의 단부는 유기 기질 기판(1011)과 가지런할 수 있으며, 유기 기질 기판(1011)보다 높을 수도 있다. 제1 도통 구리 기둥층(1012)은 복수의 구리 비아 기둥을 설치하여 전송 IO 채널로 사용할 수 있다. 그 치수는 같을 수도, 다를 수도 있다. 제1 루프 스트립형 구리 기둥층(1013)의 단부는 유기 기질 기판(1011)과 가지런할 수 있으며, 유기 기질 기판(1011)보다 높을 수도 있다. 제1 루프 스트립형 구리 기둥층(1013)은 복수의 루프 스트립형 구리 기둥을 설치하여 후속적인 소자 거치 개구 프레임 제조에 사용할 수 있다. 임베딩이 필요한 부품의 수량에 따라 결정하며, 그 치수는 같을 수도, 다를 수도 있다. 본 실시방안에서는 후속적으로 2개의 루프 스트립형 구리 기둥만 포함하는 경우만 설명하였다. 그러나 이는 루프 스트립형 구리 기둥층에 2개의 루프 스트립형 구리 기둥이 포함된 경우만 후속 작업을 수행할 수 있는 것으로 한정되지 않는다.
통상적으로, 유기 기질 기판(1011)의 제조 방법은 하기 하위 단계를 포함한다.
희생 캐리어를 획득한다.
희생 캐리어 상에 구리 시드층을 도포한다.
희생 캐리어 상에 레지스트층을 도포한다.
다른 구리 시드층을 도포한다.
포토레지스트층을 도포한다.
패터닝된 포토레지스트는 구리 비아와 루프 스트립형 비아를 구비한 패턴이다.
패턴에 구리를 전기 도금하여 제1 도통 구리 기둥층(1012) 및 제1 루프 스트립형 구리 기둥층(1013)을 형성한다.
포토레지스트층을 박리하여 제거한다.
유전 재료를 채택해 제1 도통 구리 기둥층(1012) 및 제1 루프 스트립형 구리 기둥층(1013)을 적층한다.
유전 재료를 박형화 및 평탄화해 제1 도통 구리 기둥층(1012) 및 제1 루프 스트립형 구리 기둥층(1013)의 단부를 노출시킨다.
희생 캐리어를 제거한다.
레지스트층을 에칭하여 유기 기질 기판(1011)을 형성한다.
이어서 유기 기질 기판(1011)의 상하표면에 각각 제7 포토레지스트층(1014)과 제8 포토레지스트층(1015)을 도포한다. 제7 포토레지스트층(1014)과 제8 포토레지스트층(1015)을 노광 및 현상하여, 제1 루프 스트립형 구리 기둥층(1013) 내의 하나의 루프 스트립형 구리 기둥을 노출시킨다. 이는 (b) 단계이며 도 3(b)에 도시된 바와 같다.
그 후, 루프 스트립형 구리 기둥을 에칭하고 그 내부의 유전 재료를 제거하며 제1 소자 거치 개구 프레임(1016)을 형성한다. 제7 포토레지스트층(1014)과 제8 포토레지스트층(1015)을 제거하여 제1 유전층(101)을 제조한다. 이는 (c) 단계이며 도 3(c)에 도시된 바와 같다.
이어서 제1 유전층(101)의 바닥부에 제1 접착층(1017)을 설치한다. 제1 소자(1041)를 제1 소자 거치 개구 프레임(1016) 내에 넣는다. 여기에서 제1 소자(1041)의 단자면은 제1 접착층(1017) 상에 부착된다. 이는 (d) 단계이며 도 3(d)에 도시된 바와 같다. 통상적으로, 제1 접착층(1017)은 접착 테이프일 수 있다. 통상적으로 접착 테이프는 시판되는 것으로 열에 의해 분해될 수 있거나 자외선을 조사하면 분해될 수 있는 투명 필름이다. 제1 소자(1041)를 제1 소자 거치 개구 프레임(1016) 내에 넣고 제1 소자(1041)의 단자면을 노출된 제1 접착층(1017) 상에 부착한다. 이를 통해 제1 소자(1041)를 지탱하고 임시 고정한다.
제1 소자(1041)는 집적 회로의 구동 칩(IC driver), 전계 효과 트랜지스터(FET) 등과 같은 베어 칩일 수 있다. 커패시터, 저항 또는 인덕터 등과 같은 수동 소자 일수도 있다. 또한 볼 그리드 어레이(BGA)/랜드 그리드 어레이(LGA) 등과 같이 예비 패키징을 거친 단일 패키지체일 수도 있다. 또는 그 중 여러 소자의 조합일 수도 있다. 제1 소자(1041)는 단면 단자를 구비한 소자일 수 있으며, 양면 도통에 사용되는 양면 단자를 구비한 소자일 수도 있다. 본 실시방안에서는 단면 단자를 구비한 소자에 대해서만 설명하였다. 그러나 단면 단자를 구비한 소자만 후속 작업을 수행할 수 있는 것으로 한정되지 않는다.
그 후, 제1 유전층(101)의 상표면 및 제1 소자(1041)와 제1 소자 거치 개구 프레임(1016)의 갭에 감광성 패키지 재료를 적층한다. 감광성 패키지 재료를 노광 및 현상하고, 제1 도통 구리 기둥층(1012)과 제1 루프 스트립형 구리 기둥층(1013)의 단부 및 제1 소자(1041)의 후면을 노출시킨다. 제1 접착층(1017)을 제거하여 제1 패키지층(1018)을 형성한다. 이는 (e) 단계이며 도 3(e)에 도시된 바와 같다. 통상적으로, 자외선 조사 또는 열 분해의 방식을 채택해 제1 접착층(1017)을 제거할 수 있다.
이어서 제1 패키지층(1018) 상에 제1 배선층(1061)을 형성한다. 제1 유전층(101) 상에 제2 배선층(1062)을 형성한다. 이는 (f) 단계이며 도 3(f)에 도시된 바와 같다. 통상적으로 하기 단계를 포함한다.
제1 패키지층(1018) 상에 제1 금속 시드층(1051)을 형성한다. 제1 유전층(101) 상에 제2 금속 시드층(1052)을 형성한다.
제1 금속 시드층(1051) 상에 제1 포토레지스트층을 도포하고, 제2 금속 시드층(1052) 상에 제2 포토레지스트층을 도포한다.
제1 포토레지스트층과 제2 포토레지스트층을 노광 및 현상하여, 각각 제1 피쳐 패턴과 제2 피쳐 패턴을 형성한다.
제1 피쳐 패턴에 제1 배선층(1061)을 전기 도금하여 형성하고, 제2 피쳐 패턴에 제2 배선층(1062)을 전기 도금하여 형성한다.
제1 포토레지스트층과 제2 포토레지스트층을 제거한다.
통상적으로, 화학 도금 또는 스퍼터링의 방식을 통해 제1 패키지층(1018)과 제1 유전층(101) 상에 각각 제1 금속 시드층(1051)과 제2 금속 시드층(1052)을 형성한다. 제1 금속 시드층(1051)과 제2 금속 시드층(1052)은 각각 티타늄, 구리, 티타늄-텅스텐 합금 또는 이들의 조합을 포함할 수 있다. 바람직하게는, 티타늄과 구리를 스퍼터링하여 제1 금속 시드층(1051)과 제2 금속 시드층(1052)을 제작한다. 제1 피쳐 패턴과 제2 피쳐 패턴에 각각 제1 배선층(1061)과 제2 배선층(1062)을 각각 전기 도금하여 형성한다. 제1 배선층(1061)과 제2 배선층(1062)의 두께는 실제 필요에 따라 확정할 수 있다.
제1 포토레지스트층과 제2 포토레지스트층을 노광 및 현상한다. 제1 패키지층(1018)과 제1 유전층(101) 상의 회로 패턴 및 제1 소자(1041) 후면의 방열 구리 기둥을 설치해야 하는 영역을 노출시키고, 동시에 제1 루프 스트립형 구리 기둥층(1013)을 차폐시킨다. 따라서 1차 노광 정렬 링 폭 요구사항을 줄일 수 있으며, 공간 이용률을 어느 정도 향상시킬 수 있어 고밀도 집적에 도움이 된다.
그 후, 제1 배선층(1061) 상에 제2 도통 구리 기둥층(1021), 방열 구리 기둥층(1023) 및 제2 루프 스트립형 구리 기둥층(1022)을 형성한다. 제2 배선층(1062) 상에 제3 도통 구리 기둥층(1031)과 제3 루프 스트립형 구리 기둥층(1032)을 형성한다. 이는 (g) 단계이며 도 3(g)에 도시된 바와 같다. 통상적으로 하기 단계를 포함한다.
제1 배선층(1061) 상에 제3 포토레지스트층(1024)을 도포하며, 제2 배선층(1062) 상에 제4 포토레지스트층(1033)을 도포한다.
제3 포토레지스트층(1024)과 제4 포토레지스트층(1033)을 노광 및 현상하여, 각각 제3 피쳐 패턴과 제4 피쳐 패턴을 형성한다.
제3 피쳐 패턴에 제2 도통 구리 기둥층(1021), 방열 구리 기둥층(1023) 및 제2 루프 스트립형 구리 기둥층(1022)을 전기 도금하여 형성한다. 제4 피쳐 패턴에 제3 도통 구리 기둥층(1031)과 제3 루프 스트립형 구리 기둥층(1032)을 전기 도금하여 형성한다.
통상적으로, 제2 도통 구리 기둥층(1021)은 복수의 구리 비아 기둥을 설치하여 전송 IO 채널로 사용할 수 있으며, 그 치수는 같을 수도, 다를 수도 있다. 제2 루프 스트립형 구리 기둥층(1022)은 복수의 루프 스트립형 구리 기둥을 설치하여 소자 거치 개구 프레임을 후속 제조하는 데 사용할 수 있다. 임베딩이 필요한 부품의 수량에 따라 확정하며, 그 치수는 같을 수도, 다를 수도 있다. 제3 도통 구리 기둥층(1031)은 복수의 구리 비아 기둥을 설치하여 전송 IO 채널로 사용할 수 있으며, 그 치수는 같을 수도, 다를 수도 있다. 제3 루프 스트립형 구리 기둥층(1032)은 복수의 루프 스트립형 구리 기둥을 설치하여 소자 거치 개구 프레임을 후속 제조하는 데 사용할 수 있다. 임베딩이 필요한 부품의 수량에 따라 확정하며, 그 치수는 같을 수도, 다를 수도 있다. 제2 루프 스트립형 구리 기둥층(1022)과 제3 루프 스트립형 구리 기둥층(1032)은 각각 제1 루프 스트립형 구리 기둥층(1013)과 세로 방향으로 겹친다. 이는 후속 공정에서 복수의 유전층을 관통하는 소자 거치 개구 프레임을 형성하는 데 도움이 된다.
이어서 제3 포토레지스트층(1024)과 제4 포토레지스트층(1033)을 제거한다. 또한 제1 금속 시드층(1051)과 제2 금속 시드층(1052)을 에칭한다. 이는 (h)이며, 도 3(h)에 도시된 바와 같다.
그 후 제1 유전층(101)의 상방과 하방에 각각 유전 재료를 적층하며, 유전 재료를 박형화한다. 제2 도통 구리 기둥층(1021), 방열 구리 기둥층(1023) 및 제2 루프 스트립형 구리 기둥층(1022)의 단부를 노출시켜 제2 유전층(102)을 형성한다. 또한 제3 도통 구리 기둥층(1031)과 제3 루프 스트립형 구리 기둥층(1032)의 단부를 노출시켜 제3 유전층(103)을 형성한다. 이는 (i) 단계이며 도 3(i)에 도시된 바와 같다. 통상적으로, 유전 재료를 전체적으로 박형화할 수 있다. 예를 들어 기판 연마 또는 플라즈마 에칭의 방식을 통해 유전 재료를 전체적으로 박형화할 수 있다. 유전 재료를 부분적으로 박형화할 수도 있다. 예를 들어 레이저 또는 기계 드릴링의 방식을 통해 제2 도통 구리 기둥층(1021), 방열 구리 기둥층(1023), 제2 루프 스트립형 구리 기둥층(1022), 제3 도통 구리 기둥층(1031) 및 제3 루프 스트립형 구리 기둥층(1032) 상의 유전 재료를 부분적으로 박형화하여 제2 도통 구리 기둥층(1021), 방열 구리 기둥층(1023), 제2 루프 스트립형 구리 기둥층(1022), 제3 도통 구리 기둥층(1031) 및 제3 루프 스트립형 구리 기둥층(1032)의 단부를 노출시킬 수 있다. 또는 유전 재료가 감광성 유전 재료인 경우, 노광 및 현상의 방식을 통해 유전 재료를 부분적으로 박형화하여 제2 도통 구리 기둥층(1021), 방열 구리 기둥층(1023), 제2 루프 스트립형 구리 기둥층(1022), 제3 도통 구리 기둥층(1031) 및 제3 루프 스트립형 구리 기둥층(1032)의 단부를 노출시킬 수 있다. 바람직하게는, 기판 연마를 통해 유전 재료를 전체적으로 박형화하여 제2 도통 구리 기둥층(1021), 방열 구리 기둥층(1023), 제2 루프 스트립형 구리 기둥층(1022), 제3 도통 구리 기둥층(1031) 및 제3 루프 스트립형 구리 기둥층(1032)의 단부를 노출시킨다.
이어서 제2 유전층(102)과 제3 유전층(103) 상에 각각 제9 포토레지스트층(1025)과 제10 포토레지스트층(1033)을 도포한다. 제9 포토레지스트층(1025)과 제10 포토레지스트층(1033)을 노광 및 현상하여 제1 루프 스트립형 구리 기둥층(1013), 제2 루프 스트립형 구리 기둥층(1022) 및 제3 루프 스트립형 구리 기둥층(1032)의 세로 방향으로 동일한 위치에 있는 루프 스트립형 구리 기둥을 노출시킨다. 이는 (j) 단계이며, 도 3(j)에 도시된 바와 같다.
그 후 제1 루프 스트립형 구리 기둥층(1013), 제2 루프 스트립형 구리 기둥층(1022) 및 제3 루프 스트립형 구리 기둥층(1032)의 세로 방향으로 동일한 위치에 있는 루프 스트립형 구리 기둥을 동시에 에칭하고, 그 내부의 유전 재료를 제거한다. 이를 통해 제2 소자 거치 개구 프레임(1034)을 형성하고, 제9 포토레지스트층(1025)과 제10 포토레지스트층(1033)을 제거한다. 이는 (k) 단계이며, 도 3(k)에 도시된 바와 같다.
이어서 제3 유전층(103)의 바닥부에 제2 접착층(1035)을 설치한다. 제2 소자(1042)를 제2 소자 거치 개구 프레임(1034) 내에 넣는다. 여기에서 제2 소자(1042)의 단자면은 제2 접착층(1035) 상에 부착한다. 이는 단계 (l)이며, 도 3(l)에 도시된 바와 같다. 통상적으로, 제2 접착층(1035)은 접착 테이프일 수 있다. 통상적으로 접착 테이프는 시판되는 것으로 열에 의해 분해될 수 있거나 자외선을 조사하면 분해될 수 있는 투명 필름이다. 제2 소자(1042)를 제2 소자 거치 개구 프레임(1034) 내에 넣고 제2 소자(1042)의 단자면을 노출된 제2 접착층(1035) 상에 부착한다. 이를 통해 제2 소자(1042)를 지탱하고 임시 고정한다.
제2 소자(1042)는 집적 회로의 구동 칩(IC driver), 전계 효과 트랜지스터(FET) 등과 같은 베어 칩일 수 있다. 커패시터, 저항 또는 인덕터 등과 같은 수동 소자 일수도 있다. 또한 볼 그리드 어레이(BGA)/랜드 그리드 어레이(LGA) 등과 같이 예비 패키징을 거친 단일 패키지체일 수도 있다. 또는 그 중 여러 소자의 조합일 수도 있다. 제2 소자(1042)는 단면 단자를 구비한 소자일 수 있으며, 양면 도통에 사용되는 양면 단자를 구비한 소자일 수도 있다. 본 실시방안에서는 단면 단자를 구비한 소자에 대해서만 설명하였다. 그러나 단면 단자를 구비한 소자만 후속 작업을 수행할 수 있는 것으로 한정되지 않는다.
그 후 제2 유전층(102)의 상표면 및 제2 소자(1042)와 제2 소자 거치 개구 프레임(1034)의 갭에 감광성 패키지 재료를 적층한다. 감광성 패키지 재료를 노광 및 현상하며, 제2 도통 구리 기둥층(1021)과 방열 구리 기둥층(1023)의 단부 및 제2 소자(1042)의 후면을 노출시킨다. 제2 접착층(1035)을 제거하여 제2 패키지층(1026)을 형성한다. 이는 (m) 단계이며 도 3(m)에 도시된 바와 같다. 통상적으로, 자외선 조사 또는 열 분해의 방식을 채택해 제2 접착층(1035)을 제거할 수 있다.
이어서 제2 패키지층(1026) 상에 제3 배선층(1063)을 형성한다. 제3 유전층(103) 상에 제4 배선층(1064)을 형성한다. 이는 (n) 단계이며 도 3(n)에 도시된 바와 같다. 통상적으로 상기 단계는 하기 단계를 포함한다.
제2 패키지층(1026) 상에 제3 금속 시드층(1053)을 형성하고, 제3 유전층(103) 상에 제4 금속 시드층(1054)을 형성한다.
제3 금속 시드층(1053) 상에 제5 포토레지스트층(1027)을 도포하고, 제4 금속 시드층(1054) 상에 제6 포토레지스트층(1036)을 도포한다.
제5 포토레지스트층(1027)과 제6 포토레지스트층(1036)을 노광 및 현상하여, 각각 제5 피쳐 패턴과 제6 피쳐 패턴을 형성한다.
제5 피쳐 패턴에 제3 배선층(1063)을 전기 도금하여 형성하고, 제6 피쳐 패턴에 제4 배선층(1064)을 전기 도금하여 형성한다.
통상적으로, 화학 도금 또는 스퍼터링의 방식을 통해 제2 패키지층(1026)과 제3 유전층(103) 상에 각각 제3 금속 시드층(1053)과 제4 금속 시드층(1054)을 형성한다. 제3 금속 시드층(1053)과 제4 금속 시드층(1054)은 각각 티타늄, 구리, 티타늄-텅스텐 합금 또는 이들의 조합을 포함할 수 있다. 바람직하게는, 티타늄과 구리를 스퍼터링하여 제3 금속 시드층(1053)과 제4 금속 시드층(1054)을 제작한다. 제5 피쳐 패턴과 제6 피쳐 패턴에 각각 제3 배선층(1063)과 제4 배선층(1064)을 각각 전기 도금하여 형성한다. 제3 배선층(1063)과 제4 배선층(1064)의 두께는 실제 필요에 따라 확정할 수 있다.
마지막으로 제5 포토레지스트층(1027)과 제6 포토레지스트층(1036)을 제거한다. 또한 제3 금속 시드층(1053)과 제4 금속 시드층(1054)을 에칭한다. 이는 (o) 단계이며, 도 3(o)에 도시된 바와 같다.
본 발명이 속한 기술 분야의 당업자는 본 발명이 상기에서 구체적으로 예시되고 설명된 것으로 한정되지 않음을 이해할 수 있다. 또한 본 발명의 범위는 첨부된 청구범위에 의해 한정되며, 전술한 각 기술적 특징의 조합과 하위 조합 및 이들의 변형과 개선을 포함한다. 본 기술분야의 당업자는 전술한 설명을 읽은 후 이러한 조합, 변형 및 개선을 예측할 수 있다.
청구범위에서 용어 "포괄하는" 및 "포함하는", "함유하는" 등과 같은 변형은 나열된 구성요소가 포함되지만 일반적으로 다른 구성요소를 배제하지 않음을 의미한다.

Claims (23)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 다중 소자의 단계적 임베디드 패키지 기판의 제조 방법에 있어서,
    (a) 유기 기질 기판을 준비하는 단계 - 상기 유기 기질 기판은 상기 유기 기질 기판을 관통하는 제1 도통 구리 기둥층 및 제1 루프 스트립형 구리 기둥층을 포함하고, 여기에서 상기 제1 루프 스트립형 구리 기둥층은 적어도 하나의 루프 스트립형 구리 기둥을 포함함 - ;
    (b) 상기 제1 루프 스트립형 구리 기둥층 내의 하나의 루프 스트립형 구리 기둥을 에칭하고 그 내부의 유전 재료를 제거하며 제1 소자 거치 개구 프레임을 형성하여 제1 유전층을 제조하는 단계;
    (c) 상기 제1 소자 거치 개구 프레임의 바닥부에 제1 소자를 실장하고, 상기 제1 유전층의 상표면 및 상기 제1 소자와 상기 제1 소자 거치 개구 프레임의 갭 내에 제1 패키지층을 형성하는 단계;
    (d) 상기 제1 패키지층 상에 제1 배선층을 형성하고, 상기 제1 배선층 상에 제2 배선층을 형성하여, 상기 제1 배선층과 상기 제2 배선층을 상기 제1 도통 구리 기둥층을 통해 도통 연결하고, 상기 제1 소자의 단자와 상기 제2 배선층을 도통 연결하고, 상기 제1 소자의 후면과 상기 제1 배선층을 연결하는 단계;
    (e) 상기 제1 배선층 상에 제2 도통 구리 기둥층, 방열 구리 기둥층 및 제2 루프 스트립형 구리 기둥층을 형성하고, 상기 제2 배선층 상에 제3 도통 구리 기둥층과 제3 루프 스트립형 구리 기둥층을 형성하여, 상기 제1 소자와 상기 방열 구리 기둥층을 상기 제1 배선층을 통해 연결하는 단계 - 상기 제2 루프 스트립형 구리 기둥층과 상기 제3 루프 스트립형 구리 기둥층은 각각 상기 제1 루프 스트립형 구리 기둥층과 세로 방향으로 겹침 - ;
    (f) 상기 제1 유전층의 상방과 하방에 각각 유전 재료를 적층하고, 상기 유전 재료를 박형화하며, 상기 제2 도통 구리 기둥층, 상기 방열 구리 기둥층 및 상기 제2 루프 스트립형 구리 기둥층의 단부를 노출시켜 제2 유전층을 형성하고, 상기 제3 도통 구리 기둥층과 제3 루프 스트립형 구리 기둥층의 단부를 노출시켜 제3 유전층을 형성하는 단계;
    (g) 상기 제1 루프 스트립형 구리 기둥층, 상기 제2 루프 스트립형 구리 기둥층 및 상기 제3 루프 스트립형 구리 기둥층의 세로 방향으로 동일한 위치에 있는 루프 스트립형 구리 기둥을 동시에 에칭하고, 그 내부의 유전 재료를 제거하여 제2 소자 거치 개구 프레임을 형성하는 단계;
    (h) 상기 제2 소자 거치 개구 프레임의 바닥부에 제2 소자를 실장하고, 상기 제2 유전층의 상표면 및 상기 제2 소자와 상기 제2 소자 거치 개구 프레임의 갭 내에 제2 패키지층을 형성하는 단계; 및
    (i) 상기 제2 패키지층 상에 제3 배선층을 형성하고, 상기 제3 유전층 상에 제4 배선층을 형성하여, 상기 제1 배선층과 상기 제3 배선층을 상기 제2 도통 구리 기둥층과 상기 방열 구리 기둥층을 통해 도통 연결하고, 상기 제2 배선층과 상기 제4 배선층을 상기 제3 도통 구리 기둥층을 통해 도통 연결하고, 상기 제2 소자의 단자와 상기 제4 배선층을 도통 연결하고, 상기 제2 소자의 후면과 상기 제3 배선층을 연통시키는 단계를 포함하는 다중 소자의 단계적 임베디드 패키지 기판의 제조 방법.
  13. 제12항에 있어서,
    상기 제1 도통 구리 기둥층의 단부와 상기 제1 루프 스트립형 구리 기둥층의 단부는 각각 상기 유기 기질 기판과 가지런하거나 상기 유기 기질 기판보다 높은 다중 소자의 단계적 임베디드 패키지 기판의 제조 방법.
  14. 제12항에 있어서,
    (c) 단계는,
    (c1) 상기 제1 유전층의 바닥부에 제1 접착층을 설치하는 단계;
    (c2) 상기 제1 소자를 상기 제1 소자 거치 개구 프레임 내에 넣는 단계 - 여기에서 상기 제1 소자의 단자면은 상기 제1 접착층 상에 부착됨 - ;
    (c3) 상기 제1 유전층의 상표면 및 상기 제1 소자와 상기 제1 소자 거치 개구 프레임의 갭에 감광성 패키지 재료를 적층하는 단계;
    (c4) 상기 감광성 패키지 재료를 노광 및 현상하고, 상기 제1 도통 구리 기둥층과 상기 제1 루프 스트립형 구리 기둥층의 단부 및 상기 제1 소자의 후면을 노출시켜, 제1 패키지층을 형성하는 단계; 및
    (c5) 상기 제1 접착층을 제거하는 단계를 포함하는 다중 소자의 단계적 임베디드 패키지 기판의 제조 방법.
  15. 제12항에 있어서,
    (d) 단계는,
    (d1) 상기 제1 패키지층 상에 제1 금속 시드층을 형성하고, 상기 제1 유전층 상에 제2 금속 시드층을 형성하는 단계;
    (d2) 상기 제1 금속 시드층 상에 제1 포토레지스트층을 도포하고, 상기 제2 금속 시드층 상에 제2 포토레지스트층을 도포하는 단계;
    (d3) 상기 제1 포토레지스트층과 상기 제2 포토레지스트층을 노광 및 현상하여, 각각 제1 피쳐 패턴과 제2 피쳐 패턴을 형성하는 단계;
    (d4) 상기 제1 피쳐 패턴에 제1 배선층을 전기 도금하여 형성하고, 상기 제2 피쳐 패턴에 제2 배선층을 전기 도금하여 형성하는 단계; 및
    (d5) 상기 제1 포토레지스트층과 상기 제2 포토레지스트층을 제거하는 단계를 포함하는 다중 소자의 단계적 임베디드 패키지 기판의 제조 방법.
  16. 제15항에 있어서,
    (e) 단계는,
    (e1) 상기 제1 배선층 상에 제3 포토레지스트층을 도포하고, 상기 제2 배선층 상에 제4 포토레지스트층을 도포하는 단계;
    (e2) 상기 제3 포토레지스트층과 상기 제4 포토레지스트층을 노광 및 현상하여, 각각 제3 피쳐 패턴과 제4 피쳐 패턴을 형성하는 단계;
    (e3) 상기 제3 피쳐 패턴에 제2 도통 구리 기둥층, 방열 구리 기둥층 및 제2 루프 스트립형 구리 기둥층을 전기 도금하여 형성하고, 상기 제4 피쳐 패턴에 제3 도통 구리 기둥층과 제3 루프 스트립형 구리 기둥층을 전기 도금하여 형성하는 단계; 및
    (e4) 상기 제3 포토레지스트층과 상기 제4 포토레지스트층을 제거하고, 상기 제1 금속 시드층과 상기 제2 금속 시드층을 에칭하는 단계를 포함하는 다중 소자의 단계적 임베디드 패키지 기판의 제조 방법.
  17. 제12항에 있어서,
    (f) 단계는 기판 연마 또는 플라즈마 에칭의 방식을 통해 상기 제1 유전층의 상방과 하방의 유전 재료를 각각 전체적으로 박형화하여, 상기 제2 도통 구리 기둥층, 상기 방열 구리 기둥층 및 상기 제2 루프 스트립형 구리 기둥층의 단부 및 상기 제3 도통 구리 기둥층과 제3 루프 스트립형 구리 기둥층의 단부를 노출시키는 단계를 포함하는 다중 소자의 단계적 임베디드 패키지 기판의 제조 방법.
  18. 제12항에 있어서,
    (f) 단계는 레이저 또는 기계 드릴링의 방식을 통해 상기 제1 유전층의 상방과 하방의 유전 재료를 각각 부분적으로 박형화하여, 상기 제2 도통 구리 기둥층, 상기 방열 구리 기둥층 및 상기 제2 루프 스트립형 구리 기둥층의 단부 및 상기 제3 도통 구리 기둥층과 제3 루프 스트립형 구리 기둥층의 단부를 노출시키는 단계를 포함하는 다중 소자의 단계적 임베디드 패키지 기판의 제조 방법.
  19. 제12항에 있어서,
    (f) 단계는 노광 및 현상의 방식을 통해 상기 제1 유전층의 상방과 하방의 유전 재료를 각각 부분적으로 박형화하여, 상기 제2 도통 구리 기둥층, 상기 방열 구리 기둥층 및 상기 제2 루프 스트립형 구리 기둥층의 단부 및 상기 제3 도통 구리 기둥층과 제3 루프 스트립형 구리 기둥층의 단부를 노출시키는 단계를 포함하는 다중 소자의 단계적 임베디드 패키지 기판의 제조 방법.
  20. 제12항에 있어서,
    (h) 단계는,
    (h1) 상기 제3 유전층의 바닥부에 제2 접착층을 설치하는 단계;
    (h2) 상기 제2 소자를 상기 제2 소자 거치 개구 프레임 내에 넣는 단계 - 여기에서 상기 제2 소자의 단자면은 상기 제2 접착층 상에 부착됨 - ;
    (h3) 상기 제2 유전층의 상표면 및 상기 제2 소자와 상기 제2 소자 거치 개구 프레임의 갭에 감광성 패키지 재료를 적층하는 단계;
    (h4) 상기 감광성 패키지 재료를 노광 및 현상하고, 상기 제2 도통 구리 기둥층과 상기 방열 구리 기둥층의 단부 및 상기 제2 소자의 후면을 노출시켜, 제2 패키지층을 형성하는 단계; 및
    (h5) 상기 제2 접착층을 제거하는 단계를 포함하는 다중 소자의 단계적 임베디드 패키지 기판의 제조 방법.
  21. 제12항에 있어서,
    (i) 단계는,
    (i1) 상기 제2 패키지층 상에 제3 금속 시드층을 형성하고, 상기 제3 유전층 상에 제4 금속 시드층을 형성하는 단계;
    (i2) 상기 제3 금속 시드층 상에 제5 포토레지스트층을 도포하고, 상기 제4 금속 시드층 상에 제6 포토레지스트층을 도포하는 단계;
    (i3) 상기 제5 포토레지스트층과 상기 제6 포토레지스트층을 노광 및 현상하여, 각각 제5 피쳐 패턴과 제6 피쳐 패턴을 형성하는 단계;
    (i4) 상기 제5 피쳐 패턴에 제3 배선층을 전기 도금하여 형성하고, 상기 제6 피쳐 패턴에 제4 배선층을 전기 도금하여 형성하는 단계; 및
    (i5) 상기 제5 포토레지스트층과 상기 제6 포토레지스트층을 제거하고, 상기 제3 금속 시드층과 상기 제4 금속 시드층을 에칭하는 단계를 포함하는 다중 소자의 단계적 임베디드 패키지 기판의 제조 방법.
  22. 제12항 또는 제21항에 있어서,
    화학 도금 또는 스퍼터링의 방식을 통해 금속 시드층을 제조하는 단계를 포함하는 다중 소자의 단계적 임베디드 패키지 기판의 제조 방법.
  23. 제12항 또는 제21항에 있어서,
    금속 시드층은 티타늄, 구리, 티타늄-텅스텐 합금 또는 이들의 조합을 포함하는 다중 소자의 단계적 임베디드 패키지 기판의 제조 방법.
KR1020220057352A 2021-05-14 2022-05-10 다중 소자의 단계적 임베디드 패키지 기판 및 그 제조 방법 KR102658337B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202110533782.5 2021-05-14
CN202110533782.5A CN113451259B (zh) 2021-05-14 2021-05-14 一种多器件分次嵌埋封装基板及其制造方法

Publications (2)

Publication Number Publication Date
KR20220155214A KR20220155214A (ko) 2022-11-22
KR102658337B1 true KR102658337B1 (ko) 2024-04-18

Family

ID=77809811

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220057352A KR102658337B1 (ko) 2021-05-14 2022-05-10 다중 소자의 단계적 임베디드 패키지 기판 및 그 제조 방법

Country Status (5)

Country Link
US (1) US20220367373A1 (ko)
JP (1) JP7393469B2 (ko)
KR (1) KR102658337B1 (ko)
CN (1) CN113451259B (ko)
TW (1) TWI823387B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116033645A (zh) * 2021-10-26 2023-04-28 奥特斯奥地利科技与系统技术有限公司 无芯部件承载件及用于制造无芯部件承载件的方法
CN114361040B (zh) * 2021-11-18 2023-03-24 珠海越亚半导体股份有限公司 一种双面互联嵌入式芯片封装结构及其制造方法
CN114496818A (zh) * 2021-12-09 2022-05-13 珠海越亚半导体股份有限公司 多器件分层嵌埋封装结构及其制作方法
CN115692359A (zh) * 2022-10-08 2023-02-03 华为数字能源技术有限公司 一种埋入式封装结构、电源装置及电子设备
TWI831632B (zh) * 2022-12-30 2024-02-01 台灣積體電路製造股份有限公司 半導體裝置及其形成方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008177552A (ja) * 2006-12-18 2008-07-31 Dainippon Printing Co Ltd 電子部品内蔵配線板、及び電子部品内蔵配線板の放熱方法
JP2016207940A (ja) * 2015-04-27 2016-12-08 イビデン株式会社 電子部品内蔵配線板及びその製造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1990831A3 (en) * 2000-02-25 2010-09-29 Ibiden Co., Ltd. Multilayer printed circuit board and multilayer printed circuit board manufacturing method
FI20040592A (fi) 2004-04-27 2005-10-28 Imbera Electronics Oy Lämmön johtaminen upotetusta komponentista
JP2006128229A (ja) * 2004-10-26 2006-05-18 Murata Mfg Co Ltd 複合多層基板
JP2008091377A (ja) 2006-09-29 2008-04-17 Toppan Printing Co Ltd プリント配線基板及びその製造方法
WO2009090879A1 (ja) * 2008-01-18 2009-07-23 Panasonic Corporation 立体配線板
TWI371830B (en) * 2008-05-29 2012-09-01 Advanced Semiconductor Eng Circuit board process
JP2010157663A (ja) 2009-01-05 2010-07-15 Dainippon Printing Co Ltd 部品内蔵配線板、部品内蔵配線板の製造方法
KR101442347B1 (ko) 2012-11-15 2014-09-17 삼성전기주식회사 캐패시터 내장 기판
JP2014116548A (ja) 2012-12-12 2014-06-26 Ngk Spark Plug Co Ltd 多層配線基板およびその製造方法
US9554469B2 (en) 2014-12-05 2017-01-24 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Method of fabricating a polymer frame with a rectangular array of cavities
US10748843B2 (en) * 2016-11-18 2020-08-18 Advanced Semiconductor Engineering, Inc. Semiconductor substrate including embedded component and method of manufacturing the same
CN107611114B (zh) * 2017-07-31 2020-03-10 华为技术有限公司 一种嵌入式基板
TW201917795A (zh) * 2017-10-18 2019-05-01 鈺橋半導體股份有限公司 適用於可堆疊式半導體組體之具有凹穴的互連基板及其製法
CN209592015U (zh) * 2017-11-07 2019-11-05 台湾东电化股份有限公司 基板结构
CN111554639A (zh) * 2020-04-02 2020-08-18 珠海越亚半导体股份有限公司 嵌入式芯片封装及其制造方法
CN212570968U (zh) * 2020-06-22 2021-02-19 珠海越亚半导体股份有限公司 一种散热嵌埋封装结构
CN111785645B (zh) * 2020-07-13 2021-12-03 珠海越亚半导体股份有限公司 封装基板及其制作方法
CN111816569B (zh) * 2020-07-28 2022-04-08 珠海越亚半导体股份有限公司 封装框架及其制作方法和基板
CN112103269B (zh) 2020-08-07 2022-09-20 珠海越亚半导体股份有限公司 一种具有屏蔽腔的嵌入式封装结构及其制造方法
CN112164677A (zh) * 2020-08-25 2021-01-01 珠海越亚半导体股份有限公司 一种线路预排布散热嵌埋封装结构及其制造方法
CN112349700B (zh) * 2020-09-28 2023-05-09 中国电子科技集团公司第二十九研究所 一种气密高导热lcp封装基板及多芯片系统级封装结构

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008177552A (ja) * 2006-12-18 2008-07-31 Dainippon Printing Co Ltd 電子部品内蔵配線板、及び電子部品内蔵配線板の放熱方法
JP2016207940A (ja) * 2015-04-27 2016-12-08 イビデン株式会社 電子部品内蔵配線板及びその製造方法

Also Published As

Publication number Publication date
JP7393469B2 (ja) 2023-12-06
TWI823387B (zh) 2023-11-21
KR20220155214A (ko) 2022-11-22
US20220367373A1 (en) 2022-11-17
CN113451259A (zh) 2021-09-28
JP2022176172A (ja) 2022-11-25
TW202245171A (zh) 2022-11-16
CN113451259B (zh) 2023-04-25

Similar Documents

Publication Publication Date Title
KR102658337B1 (ko) 다중 소자의 단계적 임베디드 패키지 기판 및 그 제조 방법
CN103247599B (zh) 半导体器件及其制造方法
US20130026650A1 (en) Semiconductor device, semiconductor module structure configured by vertically stacking semiconductor devices, and manufacturing method thereof
US11854920B2 (en) Embedded chip package and manufacturing method thereof
CN112164677A (zh) 一种线路预排布散热嵌埋封装结构及其制造方法
CN104241219A (zh) 元件嵌入式封装结构和其制造方法
US9824977B2 (en) Semiconductor packages and methods of forming the same
CN106328604A (zh) 芯片封装
US20150091155A1 (en) Chip Embedded Package Method and Structure
CN105161427A (zh) 半导体基板、半导体封装与半导体装置的制造方法
CN103137613B (zh) 制备有源芯片封装基板的方法
KR20230041595A (ko) 몰딩 성형 공정 기반의 패키지 기판 및 이의 제조 방법
CN112820713B (zh) 一种金属框架封装基板及其制造方法
TWI819851B (zh) 多器件分層嵌埋封裝結構及其製作方法
US20230154857A1 (en) Two-sided interconnected embedded chip packaging structure and manufacturing method therefor
KR102643331B1 (ko) 임베디드 패키지 구조 및 그 제조 방법
TWI550792B (zh) 半導體裝置、半導體積層模組構造、積層模組構造及此等之製造方法
KR20230159267A (ko) 액체 순환 냉각 패키지 기판 및 이의 제조 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right