TWI772152B - 一種線路預排布散熱嵌埋封裝結構及其製造方法 - Google Patents

一種線路預排布散熱嵌埋封裝結構及其製造方法 Download PDF

Info

Publication number
TWI772152B
TWI772152B TW110130396A TW110130396A TWI772152B TW I772152 B TWI772152 B TW I772152B TW 110130396 A TW110130396 A TW 110130396A TW 110130396 A TW110130396 A TW 110130396A TW I772152 B TWI772152 B TW I772152B
Authority
TW
Taiwan
Prior art keywords
layer
heat dissipation
package structure
support frame
wiring layer
Prior art date
Application number
TW110130396A
Other languages
English (en)
Other versions
TW202230652A (zh
Inventor
陳先明
馮磊
黃本霞
馮進東
李敏雄
辛世貴
王聞師
Original Assignee
大陸商珠海越亞半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商珠海越亞半導體股份有限公司 filed Critical 大陸商珠海越亞半導體股份有限公司
Application granted granted Critical
Publication of TWI772152B publication Critical patent/TWI772152B/zh
Publication of TW202230652A publication Critical patent/TW202230652A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0207—Cooling of mounted components using internal conductor planes parallel to the surface for thermal conduction, e.g. power planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/064—Photoresists
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/188—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by direct electroplating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0145—Polyester, e.g. polyethylene terephthalate [PET], polyethylene naphthalate [PEN]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本申請公開了一種線路預排布散熱嵌埋封裝結構，包括至少一個晶片和包圍所述至少一個晶片的支撐框架，其中所述支撐框架包括沿高度方向貫穿所述支撐框架的通孔柱、在所述支撐框架的第一表面上的第一佈線層以及在所述晶片的背面上的散熱層，其中所述第一佈線層與所述第一表面齊平或高出所述第一表面，所述第一佈線層與所述散熱層導通連接，所述晶片與所述框架之間的間隙完全被電介質材料填充，其中在所述晶片的端子面上形成有第二佈線層，所述第二佈線層與所述第一佈線層通過所述通孔柱導通連接。還公開了一種線路預排布散熱嵌埋封裝結構的製造方法。

Description

一種線路預排布散熱嵌埋封裝結構及其製造方法
本申請涉及電子器件封裝結構，具體涉及線路預排布散熱嵌埋封裝結構及其製造方法。
隨著半導體器件的應用場景越來越廣泛，集成度越來越高，散熱成為嵌入式封裝設計要求中首要考慮的因素之一。目前，主要的散熱方案是在封裝基板的嵌埋器件背面形成金屬導熱通孔柱進行散熱，其散熱效率遠高於利用熱接觸層材料。因為熱接觸層材料的導熱係數通常只有0.8W/(m.K)~2W/(m.K)，相對於器件與金屬層直接接觸，散熱效果差了接近150倍。
中國專利公報CN106997870B公開了一種嵌入式封裝結構，如圖1所示，其中晶片12具有被晶片高度分隔開的端子面14和背面16，其中晶片背面16被厚銅層36所覆蓋，且與封裝材料的一個面共平面。這樣的結構，由於厚銅層覆蓋了整個晶片背面，有利於晶片散熱。
但是，現有技術中的厚銅層僅覆蓋晶片背面，而基板的其他區域並無厚銅覆蓋，容易造成基板的局部區域出現翹曲問題；只能在晶片的背面設置銅層進行散熱，散熱面積有限；而且背面厚銅層在增層後需要通過銅柱法來露出銅表面，使得增層介質層厚度難以控制，導致介質層和銅厚難以達到規格。
本發明的實施方案涉及提供一種線路預排布散熱嵌埋封裝結構及其製造方法，以解決上述技術問題。本發明通過在支撐框架內預置佈線層，改善了嵌埋式封裝基板的局部翹曲問題，降低了基板製造過程中的操作難度及折板的風險；減少了嵌埋晶片的再佈線流程，減少後端工藝帶來的缺陷，提升嵌埋基板的良率；增加了散熱面積，進一步提升了散熱效率；並且通過預置佈線層解決了框架磨板減薄造成的玻纖暴露問題，解決了玻纖暴露帶來的可靠性問題。
本發明第一方面涉及一種線路預排布散熱嵌埋封裝結構，包括至少一個晶片和包圍所述至少一個晶片的支撐框架，其中所述支撐框架包括沿高度方向貫穿所述支撐框架的通孔柱、在所述支撐框架的第一表面上的第一佈線層以及在所述晶片的背面上的散熱層，其中所述第一佈線層與所述第一表面齊平或高出所述第一表面，所述第一佈線層與所述散熱層導通連接，所述晶片與所述框架之間的間隙完全被電介質材料填充，其中在所述晶片的端子面上形成有第二佈線層，所述第二佈線層與所述第一佈線層通過所述通孔柱導通連接。
在一些實施方案中，所述電介質材料包括半固化片、膜狀有機樹脂或它們的組合。
在一些實施方案中，所述支撐框架包括有機電絕緣材料；優選地，所述有機電絕緣材料包括聚醯亞胺、環氧樹脂、雙馬來醯亞胺/三嗪樹脂、聚苯醚、聚丙烯酸酯、半固化片、膜狀有機樹脂或它們的組合。
在一些實施方案中，所述通孔柱包括銅通孔柱。
在一些實施方案中，所述散熱層的材料選自銅、鎳、銀、金和其合金中的至少其一。
在一些實施方案中，在所述第一佈線層和/或所述第二佈線層上還通過增層形成有附加層以形成多層互連結構。優選地，所述附加層包括介質層、佈線層和通孔柱層。
在一些實施方案中，在所述散熱層和所述第一佈線層上以及所述第二佈線層上分別設置有阻焊層和阻焊開窗。
本發明的第二方面提供一種線路預排布散熱嵌埋封裝結構的製造方法，包括如下步驟：
(a)預製支撐框架，所述支撐框架包括沿高度方向貫穿所述支撐框架的通孔柱、在所述支撐框架的第一表面上的第一佈線層以及被所述支撐框架包圍的貫通空腔，其中所述第一佈線層與所述第一表面齊平或高出所述第一表面，所述第一佈線層與所述通孔柱導通連接；
(b)在所述貫通空腔中安裝晶片，使得所述晶片的背面朝向所述第一表面，並且將所述晶片與所述框架之間的間隙完全填充電介質材料；
(c)在所述晶片的背面上形成散熱層，並使所述散熱層與所述第一佈線層導通連接；
(d)在所述晶片的端子面上形成第二佈線層，所述第二佈線層與所述第一佈線層通過所述通孔柱導通連接。
在一些實施方案中，步驟(b)還包括：
(b1)在所述支撐框架的第二表面上貼附粘合層；
(b2)將晶片的端子面粘貼固定在所述粘合層上；
(b3)在所述支撐框架的第二表面上施加電介質材料，完全填充所述晶片與所述框架之間的間隙；
(b4)減薄所述電介質材料，暴露出所述第一佈線層；
(b5)通過等離子體蝕刻或鐳射開孔暴露出所述晶片的背面；
(b6)移除所述粘合層。
優選地，所述支撐框架包括有機電絕緣材料，所述有機電絕緣材料包括聚醯亞胺、環氧樹脂、雙馬來醯亞胺/三嗪樹脂、聚苯醚、聚丙烯酸酯、半固化片、膜狀有機樹脂或它們的組合。
在一些實施方案中，所述粘合層包括膠帶。
在一些實施方案中，所述電介質材料包括半固化片、膜狀有機樹脂或它們的組合。
在一些實施方案中，通過加熱或照射紫外光使所述粘合層分解來移除所述粘合層。
在一些實施方案中，步驟(c)包括：
(c1)在所述支撐框架的第一表面和所述晶片的背面上沉積第一金屬種子層；
(c2)在所述支撐框架的第二表面上施加第一蝕刻阻擋層；
(c3)在所述第一金屬種子層上電鍍形成第一金屬層；
(c4)在所述第一金屬層上施加第一光刻膠層；
(c5)圖案化所述第一光刻膠層形成第一特徵圖案；
(c6)通過所述第一特徵圖案蝕刻所述第一金屬層形成散熱層，其中所述散熱層與所述第一佈線層導通連接；
(c7)移除所述第一蝕刻阻擋層和所述第一光刻膠層，並蝕刻掉所述第一金屬種子層。
優選地，步驟(c2)包括在所述第一金屬種子層上電鍍銅、鎳、銀、金或其合金形成第一金屬層。
在一些實施方案中，步驟(d)包括：
(d1)在所述散熱層上施加第二蝕刻阻擋層；
(d2)在所述支撐框架的第二表面上沉積第二金屬種子層；
(d3)在所述第二金屬種子層上電鍍形成第二金屬層；
(d4)在所述第二金屬層上施加第二光刻膠層；
(d5)圖案化所述第二光刻膠層形成第二特徵圖案；
(d6)通過所述第二特徵圖案蝕刻所述第二金屬層形成第二佈線層；
(d7)移除所述第二蝕刻阻擋層和所述第二光刻膠層，並蝕刻掉所述第二金屬種子層。
優選地，所述第一金屬種子層和第二金屬種子層包括鈦、銅或其合金。
在一些實施方案中，所述方法還包括分別在所述散熱層和所述第一佈線層上以及在所述第二佈線層上施加阻焊層，並對暴露的金屬進行表面處理形成阻焊開窗。
在一些實施方案中，所述方法還包括以下步驟：
(e)在所述散熱層和/或所述第二佈線層上進行增層工藝形成附加層，以形成多層互連結構。
優選地，步驟(e)還包括：
(e1)分別在所述散熱層和所述第二佈線層上層壓電介質材料，形成第一介質層和第二介質層；
(e2)分別在所述第一介質層和所述第二介質層中形成第一通孔和第二通孔；
(e3)在所述第一介質層上和所述第一通孔內沉積第三金屬種子層，在所述第二介質層上和所述第二通孔內沉積第四金屬種子層；
(e4)在所述第三金屬種子層上電鍍銅形成第一銅層和第一銅柱，在所述第四金屬種子層上電鍍銅形成第二銅層和第二銅柱；
(e5)分別在第一銅層和第二銅層上施加第三光刻膠層和第四光刻膠層；
(e6)圖案化所述第三光刻膠層和所述第四光刻膠層形成第三特徵圖案和第四特徵圖案；
(e7)通過所述第三特徵圖案和所述第四特徵圖案分別蝕刻所述第一銅層和所述第二銅層形成第三佈線層和第四佈線層；
(e8)移除所述第三光刻膠層和所述第四光刻膠層，並蝕刻掉所述第三金屬種子層和所述第四金屬種子層。
優選地，通過鐳射工藝分別在所述第一介質層和所述第二介質層中形成第一通孔和第二通孔。
在一些實施方案中，還包括分別在所述第三佈線層和所述第 四佈線層表面施加阻焊層，並對暴露的金屬進行表面處理形成阻焊開窗。
100:封裝結構
101:支撐框架
101a:支撐框架的上表面
101b:支撐框架的下表面
1011:通孔柱
1012:貫通空腔
1013:第一佈線層
102:第二佈線層
103:散熱層
104:晶片
1041:晶片端子面
1042:晶片背面
105:電介質材料
106:第一介質層
107:第二介質層
1061:第一銅柱
1071:第二銅柱
108:第三佈線層
109:第四佈線層
110:第一阻焊層
111:第二阻焊層
1101:第一阻焊開窗
1111:第二阻焊開窗
120:粘合層
121:第一感光乾膜
200:封裝結構
為了更好地理解本發明並示出本發明的實施方式，以下純粹以舉例的方式參照附圖。
具體參照附圖時，必須強調的是特定的圖示是示例性的並且目的僅在於說明性地討論本發明的優選實施方案，並且基於提供被認為是對於本發明的原理和概念方面的描述最有用和最易於理解的圖示的原因而被呈現。就此而言，沒有試圖將本發明的結構細節以超出對本發明基本理解所必須的詳細程度來圖示；參照附圖的說明使本領域技術人員認識到本發明的幾種形式可如何實際體現出來。在附圖中：
圖1為現有技術中一種具有散熱層的嵌入式封裝結構的截面示意圖；
圖2為根據本發明的一個實施方案的線路預排布散熱嵌埋封裝結構的截面示意圖；
圖3為根據本發明的另一個實施方案的線路預排布散熱嵌埋封裝結構的截面示意圖；
圖4(a)~4(i)示出圖2和圖3所示的封裝結構的製造方法的各步驟中間結構的截面示意圖。
參照圖2，示出線路預排布散熱嵌埋封裝結構100的截面示意圖。封裝結構100包括支撐框架101、位於支撐框架101的上表面的第二佈線層102、位於支撐框架101的下表面的散熱層103，支撐框架101內設置有貫穿 支撐框架101的通孔柱1011、貫通空腔1012及預置在支撐框架的上表面內的第一佈線層1013，通孔柱1011將第一佈線層1013和第二佈線層102導通連接，第一佈線層1013與散熱層103導通連接。散熱層103的材料選自導熱率良好的金屬，優選銅、鎳、銀、金和其合金中的至少其一。支撐框架101內設置有至少一個通孔柱1011，通孔柱1011為銅通孔柱作為IO通道。
第一佈線層1013的外表面與支撐框架101的下表面平齊或超出支撐框架101的下表面。在支撐框架101內預製第一佈線層1013並且將第一佈線層1013與散熱層103導通連接，使得封裝結構100的應力得到均勻分佈，解決了基板局部翹曲問題；並且第一佈線層1013增大了散熱面積，解決了晶片背面單一散熱的問題，將熱量分散至第一佈線層1013提高了散熱效率；同時熱量也可以通過銅通孔柱1011進一步分散至第二佈線層102，從而進一步提高散熱效率。
貫通空腔1012內嵌埋有晶片104，晶片端子面1041與第二佈線層102連接，晶片背面1042被散熱層103覆蓋，由此實現晶片雙面散熱。貫通空腔1012內還填充有電介質材料105以包覆晶片104。通常，晶片104包括選自積體電路、電阻器、電容器、電感器、閃存和集成無源器件中的至少一個組件。晶片可以是單面具有端子的單面晶片，也可以是在晶片的兩面上均具有端子的雙面晶片或疊合晶片。
在一些實施方案中，在同一支撐框架內可以包括多個晶片，所述晶片由電介質材料105分隔開。
電介質材料105包括半固化片(PP)、膜狀有機樹脂(ABF)或它們的組合；例如PP和ABF的組合。支撐框架101的材料為有機電絕緣材 料，可以是聚醯亞胺、環氧樹脂、雙馬來醯亞胺/三嗪樹脂(BT)、聚苯醚、聚丙烯酸酯、半固化片(PP)、膜狀有機樹脂(ABF)或它們的組合，例如BT和PP的組合。
如圖2所示，封裝結構100包括在散熱層103上形成的第一阻焊層110和在第二佈線層102上形成的第二阻焊層111，第一阻焊層110和第二阻焊層111內分別設置有第一阻焊開窗1101和第二阻焊開窗1111。
參照圖3，示出線路預排布散熱嵌埋封裝結構200的截面示意圖。封裝結構200與封裝結構100之間的區別在於，在散熱層103上形成有第一介質層106，在第二佈線層102上形成有第二介質層107，第一介質層106和第二介質層107可以包括相同的材料，也可以包括不同的材料。第一介質層106上形成有第三佈線層108，第二介質層107上設置有第四佈線層109，貫穿第一介質層106的第一銅柱1061可以將散熱層103與第三佈線層108連通，貫穿第二介質層107的第二銅柱1071可以將第二佈線層102和第四佈線層109連通。第一銅柱1061和第二銅柱1071可以是實心銅柱，也可以是邊緣鍍銅的空心銅柱。由此，在封裝結構100通過增層形成封裝結構200時，散熱層103依然可以通過導通連接至封裝結構200的表面線路，進一步增加散熱面積。
如圖3所示，還可以在第三佈線層108上形成第一阻焊層110，在第四佈線層109上形成第二阻焊層111，第一阻焊層110和第二阻焊層111內分別設置有第一阻焊開窗1101和第二阻焊開窗1111。
參照圖4(a)~4(i)，示出圖2的線路預排布散熱嵌埋封裝結構100及圖3的線路預排布散熱嵌埋封裝結構200的製造方法的各個步驟的中間結構的截面示意圖。
所述製造方法包括如下步驟：準備支撐框架101一步驟(a)，如圖4(a)所示。支撐框架101包括貫穿支撐框架101的通孔柱1011、位於支撐框架101內的貫通空腔1012及第一佈線層1013，第一佈線層1013與支撐框架101的下表面101b平齊或高出支撐框架101的下表面101b。
第一佈線層1013預埋在支撐框架101的下表面101b內，厚度分佈均勻，使得在支撐框架101的製備過程中在支撐框架101上暴露的玻纖被掩蓋在第一佈線層1013之下，由此減少了玻纖暴露帶來的可靠性問題。並且，在後續嵌埋晶片的工序中，第一佈線層1013能夠進一步提升支撐框架101的剛性，從而改善基板翹曲，減少折板的風險。
在支撐框架101中預埋置入第一佈線層1013的方法是已知的，可以通過光刻電鍍或覆銅蝕刻等方法實現，在此不作詳述。
接著，在支撐框架101的上表面101a上施加粘合層120，並在貫通空腔1012中暴露出的粘合層上貼裝晶片104，晶片端子面1041與粘合層120貼合一步驟(b)，如圖4(b)所示。粘合層為膠帶，通常膠帶為市售的可熱分解或可在紫外線照射下分解的透明膜。將晶片104設置在支撐框架101內並將晶片端子面1041貼合在暴露出的粘合層120上，以固定晶片104的位置。
然後，採用電介質材料105覆蓋晶片104和支撐框架101的下表面，減薄電介質材料105以暴露第一佈線層1013和晶片背面1042一步驟(c)，如圖4(c)所示。電介質材料105包括半固化片(PP)、膜狀有機樹脂(ABF)或它們的組合；例如PP和ABF的組合。通常，通過磨板或等離子蝕刻的工藝減薄電介質材料105以暴露第一佈線層1013和晶片背面1042；優選 地，首先通過磨板或等離子蝕刻的工藝減薄電介質材料105以暴露第一佈線層1013，再繼續以等離子蝕刻工藝暴露出晶片背面1042。
然後，移除粘合層120，並在支撐框架101的上表面101a上施加第一感光乾膜121作為蝕刻阻擋層一步驟(d)，如圖4(d)所示。通常，可以通過加熱或紫外光照射分解直接移除粘合層110。
接著，在支撐框架101的下表面101b上形成散熱層103，並將散熱層103與第一佈線層1013連接，移除第一感光乾膜121一步驟(e)，如圖4(e)所示。通常，包括以下子步驟：
在支撐框架101的下表面101b上沉積第一金屬種子層；
在第一金屬種子層上電鍍形成第一金屬層；
在第一金屬層上施加第一光刻膠層；
圖案化第一光刻膠層形成第一特徵圖案；
通過第一特徵圖案蝕刻第一金屬層形成散熱層103，其中散熱層103與第一佈線層1013導通連接；
移除第一蝕刻阻擋層和第一光刻膠層，並蝕刻掉第一金屬種子層。
通常，可以通過化學鍍或磁控濺射工藝在支撐框架101的下表面101b上沉積第一金屬種子層；第一金屬種子層為銅或鈦或其合金。第一金屬種子層覆蓋支撐框架101的下表面101b和晶片背面1042。在第一金屬種子層上整板電鍍銅、鎳、銀、金和其合金中的至少其一，形成第一金屬層。將散熱層103與第一佈線層1013連接，利用第一佈線層1013增大了散熱面積，解決了晶片背面單一散熱的問題，將熱量分散至第一佈線層1013進一步 提高了散熱效率。
然後，在散熱層103上施加感光乾膜作為第二蝕刻阻擋層，並在支撐框架101的上表面101a上形成第二佈線層102，並移除第二蝕刻阻擋層一步驟(f)，如圖4(f)所示。通常，包括以下子步驟：
在散熱層103上施加第二蝕刻阻擋層；
在支撐框架101的上表面101a上沉積第二金屬種子層；
在第二金屬種子層上整板電鍍銅形成第二金屬層；
在第二金屬層上施加第二光刻膠層例如感光幹膜；
圖案化第二光刻膠層形成第二特徵圖案；
通過第二特徵圖案蝕刻第二金屬層形成第二佈線層102；
移除第二蝕刻阻擋層和第二光刻膠層，並蝕刻掉第二金屬種子層。
通常，第二金屬種子層為銅或鈦或其合金；可以通過化學鍍或磁控濺射工藝在支撐框架101的上表面101a上沉積第二金屬種子層；第二金屬種子層覆蓋支撐框架101的上表面101a和晶片端子面1041。
然後，承接步驟(f)，分別在散熱層103和第二佈線層102的表面上製備第一阻焊層110和第二阻焊層111，並分別進行金屬表面處理形成第一阻焊開窗1101和第二阻焊開窗1111一步驟(g)，如圖4(g)所示。製備第一阻焊層110和第二阻焊層111後，可在散熱層103和第二佈線層102的暴露金屬上分別形成焊盤，對焊盤做金屬表面處理，分別形成第一阻焊開窗1101和第二阻焊開窗1111；例如，塗覆綠油等。
接著，承接步驟(f)，可以繼續對封裝結構進行增層一步驟 (h)，如圖4(h)所示。通常，包括如下子步驟：
分別在散熱層103和第二佈線層102上層壓電介質材料105，形成第一介質層106和第二介質層107；
分別在第一介質層106和第二介質層107中形成第一通孔和第二通孔；
在第一介質層106上和第一通孔內沉積第三金屬種子層，在第二介質層107上和第二通孔內沉積第四金屬種子層；
在第三金屬種子層上電鍍銅形成第一銅層和第一銅柱1061，在第四金屬種子層上電鍍銅形成第二銅層和第二銅柱1071；
分別在第一銅層和第二銅層上施加第三光刻膠層和第四光刻膠層；
分別圖案化形成第三特徵圖案和第四特徵圖案；
通過第三特徵圖案和第四特徵圖案分別蝕刻第一銅層和第二銅層形成第三佈線層108和第四佈線層109；
移除第三光刻膠層和第四光刻膠層，並蝕刻掉第三金屬種子層和第四金屬種子層。
通常，第一介質層106和第二介質層107可以為相同材料，也可以為不同材料；可以通過鐳射工藝分別在第一介質層106中和第二介質層107中形成第一通孔和第二通孔。第三金屬種子層和第四金屬種子層為鈦或銅或其合金；可以通過化學鍍或磁控濺射工藝形成第三金屬種子層和第四金屬種子層。第一銅柱1061和第二銅柱1071可以是實心銅柱，也可以是邊緣鍍銅的空心銅柱。
然後，可以分別在第三佈線層108的表面和第四佈線層109的表面分別製備第一阻焊層110和第二阻焊層111，並分別進行金屬表面處理形成第一阻焊開窗1101和第二阻焊開窗1111一步驟(i)，如圖4(i)所示。形成第一阻焊層110和第二阻焊層111後，可在第三佈線層108和第四佈線層109的暴露金屬上分別形成焊盤，對焊盤做金屬表面處理，分別形成第一阻焊開窗1101和第二阻焊開窗1111；例如，塗覆綠油等。
本領域技術人員將會認識到，本發明不限於上下文中具體圖示和描述的內容。而且，本發明的範圍由所附權利要求限定，包括上文所述的各個技術特徵的組合和子組合以及其變化和改進，本領域技術人員在閱讀前述說明後將會預見到這樣的組合、變化和改進。
術語“包括”及其變體例如“包含”、“含有”等是指所列舉的組件被包括在內，但一般不排除其他組件。
100:封裝結構
101:支撐框架
1011:通孔柱
1012:貫通空腔
1013:第一佈線層
102:第二佈線層
103:散熱層
104:晶片
1041:晶片端子面
1042:晶片背面
105:電介質材料
110:第一阻焊層
111:第二阻焊層
1101:第一阻焊開窗
1111:第二阻焊開窗

Claims (20)

  1. 一種線路預排布散熱嵌埋封裝結構，包括至少一個晶片和包圍所述至少一個晶片的支撐框架，其中所述支撐框架包括沿高度方向貫穿所述支撐框架的通孔柱、在所述支撐框架的第一表面上的第一佈線層以及在所述晶片的背面上的散熱層，其中所述第一佈線層與所述第一表面齊平或高出所述第一表面，所述第一佈線層與所述散熱層導通連接，所述晶片與所述框架之間的間隙完全被電介質材料填充，其中在所述晶片的端子面上形成有第二佈線層，所述第二佈線層與所述第一佈線層通過所述通孔柱導通連接。
  2. 如請求項1所述的線路預排布散熱嵌埋封裝結構，其中所述電介質材料包括半固化片、膜狀有機樹脂或它們的組合。
  3. 如請求項1所述的線路預排布散熱嵌埋封裝結構，其中所述支撐框架包括有機電絕緣材料。
  4. 如請求項3所述的線路預排布散熱嵌埋封裝結構，其中所述有機電絕緣材料包括聚醯亞胺、環氧樹脂、雙馬來醯亞胺/三嗪樹脂、聚苯醚、聚丙烯酸酯、半固化片、膜狀有機樹脂或它們的組合。
  5. 如請求項1所述的線路預排布散熱嵌埋封裝結構，其中所述通孔柱包括銅通孔柱。
  6. 如請求項1所述的線路預排布散熱嵌埋封裝結構，其中所述散熱層的材料選自銅、鎳、銀、金和其合金中的至少其一。
  7. 如請求項1所述的線路預排布散熱嵌埋封裝結構，其中在所述第一佈線層和/或所述第二佈線層上還設置有附加層以形成多層互連結構，所述附加層包括絕緣層和線路層。
  8. 一種線路預排布散熱嵌埋封裝結構的製造方法，包括如下步驟：
    (a)預製支撐框架，所述支撐框架包括沿高度方向貫穿所述支撐框架的通孔柱、在所述支撐框架的第一表面上的第一佈線層以及被所述支撐框架包圍的貫通空腔，其中所述第一佈線層與所述第一表面齊平或高出所述第一表面，所述第一佈線層與所述通孔柱導通連接；
    (b)在所述貫通空腔中安裝晶片，使得所述晶片的背面朝向所述第一表面，並且將所述晶片與所述框架之間的間隙完全填充電介質材料；
    (c)在所述晶片的背面上形成散熱層，並使所述散熱層與所述第一佈線層導通連接；
    (d)在所述晶片的端子面上形成第二佈線層，所述第二佈線層與所述第一佈線層通過所述通孔柱導通連接。
  9. 如請求項8所述的線路預排布散熱嵌埋封裝結構的製造方法，其中步驟(b)還包括：
    (b1)在所述支撐框架的第二表面上貼附粘合層；
    (b2)將晶片的端子面粘貼固定在所述粘合層上；
    (b3)在所述支撐框架的第二表面上施加電介質材料，完全填充所述晶片與所述框架之間的間隙；
    (b4)減薄所述電介質材料，暴露出所述第一佈線層；
    (b5)通過等離子體蝕刻或鐳射開孔暴露出所述晶片的背面；
    (b6)移除所述粘合層。
  10. 如請求項8所述的線路預排布散熱嵌埋封裝結構的製造方法，其中所述支撐框架包括聚醯亞胺、環氧樹脂、雙馬來醯亞胺/三嗪樹脂、聚苯醚、聚丙烯酸酯、半固化片、膜狀有機樹脂或它們的組合。
  11. 如請求項9所述的線路預排布散熱嵌埋封裝結構的製造方法，其中所述粘合層包括膠帶。
  12. 如請求項8所述的線路預排布散熱嵌埋封裝結構的製造方法，其中所述電介質材料包括半固化片、膜狀有機樹脂或它們的組合。
  13. 如請求項9所述的線路預排布散熱嵌埋封裝結構的製造方法，其中通過加熱或照射紫外光使所述粘合層分解來移除所述粘合層。
  14. 如請求項8所述的線路預排布散熱嵌埋封裝結構的製造方法，其中步驟(c)包括：
    (c1)在所述支撐框架的第一表面和所述晶片的背面上沉積第一金屬種子層；
    (c2)在所述支撐框架的第二表面上施加第一蝕刻阻擋層；
    (c3)在所述第一金屬種子層上電鍍形成第一金屬層；
    (c4)在所述第一金屬層上施加第一光刻膠層；
    (c5)圖案化所述第一光刻膠層形成第一特徵圖案；
    (c6)通過所述第一特徵圖案蝕刻所述第一金屬層形成散熱層，其中所述散熱層與所述第一佈線層導通連接；
    (c7)移除所述第一蝕刻阻擋層和所述第一光刻膠層，並蝕刻掉所述第一金屬種子層。
  15. 如請求項14所述的線路預排布散熱嵌埋封裝結構的製造方法，其中步驟(c2)包括在所述第一金屬種子層上電鍍銅、鎳、銀、金或其合金形成第一金屬層。
  16. 如請求項8所述的線路預排布散熱嵌埋封裝結構的製造方法，其中步驟(d)包括：
    (d1)在所述散熱層上施加第二蝕刻阻擋層；
    (d2)在所述支撐框架的第二表面上沉積第二金屬種子層；
    (d3)在所述第二金屬種子層上電鍍形成第二金屬層；
    (d4)在所述第二金屬層上施加第二光刻膠層；
    (d5)圖案化所述第二光刻膠層形成第二特徵圖案；
    (d6)通過所述第二特徵圖案蝕刻所述第二金屬層形成第二佈線層；
    (d7)移除所述第二蝕刻阻擋層和所述第二光刻膠層，並蝕刻掉所述第二金屬種子層。
  17. 如請求項14或16所述的線路預排布散熱嵌埋封裝結構的製造方法，其中所述第一金屬種子層和第二金屬種子層包括鈦、銅或其合金。
  18. 如請求項8所述的線路預排布散熱嵌埋封裝結構的製造方法，還包括分別在所述散熱層和所述第二佈線層上施加阻焊層，並對暴露的金屬進行表面處理形成阻焊開窗。
  19. 8所述的線路預排布散熱嵌埋封裝結構的製造方法，還包括以下步驟：
    (e)在所述散熱層和/或所述第二佈線層上進行增層工藝形成附加層，以形成多層互連結構。
  20. 如請求項19所述的線路預排布散熱嵌埋封裝結構的製造方法，其中步驟(e)包括：
    (e1)分別在所述散熱層和所述第二佈線層上層壓電介質材料，形成第一介質層和第二介質層；
    (e2)分別在所述第一介質層和所述第二介質層中形成第一通孔和第二通孔；
    (e3)在所述第一介質層上和所述第一通孔內沉積第三金屬種子層，在所述第二介質層上和所述第二通孔內沉積第四金屬種子層；
    (e4)在所述第三金屬種子層上電鍍銅形成第一銅層和第一銅柱，在所述第四金屬種子層上電鍍銅形成第二銅層和第二銅柱；
    (e5)分別在第一銅層和第二銅層上施加第三光刻膠層和第四光刻膠層；
    (e6)圖案化所述第三光刻膠層和所述第四光刻膠層形成第三特徵圖案和第四特徵圖案；
    (e7)通過所述第三特徵圖案和所述第四特徵圖案分別蝕刻所述第一銅層和所述第二銅層形成第三佈線層和第四佈線層；
    (e8)移除所述第三光刻膠層和所述第四光刻膠層，並蝕刻掉所述第三金屬種子層和所述第四金屬種子層。
TW110130396A 2020-08-25 2021-08-17 一種線路預排布散熱嵌埋封裝結構及其製造方法 TWI772152B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202010876334.0A CN112164677A (zh) 2020-08-25 2020-08-25 一种线路预排布散热嵌埋封装结构及其制造方法
CN202010876334.0 2020-08-25

Publications (2)

Publication Number Publication Date
TWI772152B true TWI772152B (zh) 2022-07-21
TW202230652A TW202230652A (zh) 2022-08-01

Family

ID=73860405

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110130396A TWI772152B (zh) 2020-08-25 2021-08-17 一種線路預排布散熱嵌埋封裝結構及其製造方法

Country Status (4)

Country Link
JP (1) JP7277521B2 (zh)
KR (1) KR20220026487A (zh)
CN (1) CN112164677A (zh)
TW (1) TWI772152B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112820654B (zh) * 2021-01-05 2022-06-10 山东睿芯半导体科技有限公司 一种智能功率芯片结构及其制造方法
CN113035794B (zh) * 2021-02-01 2023-04-07 珠海越亚半导体股份有限公司 芯片封装结构制作方法和芯片封装结构
CN113130420A (zh) * 2021-03-19 2021-07-16 南通越亚半导体有限公司 一种嵌埋封装结构及其制造方法
CN113471347A (zh) * 2021-05-14 2021-10-01 南通越亚半导体有限公司 Led嵌埋封装基板及其制造方法
CN113451259B (zh) * 2021-05-14 2023-04-25 珠海越亚半导体股份有限公司 一种多器件分次嵌埋封装基板及其制造方法
CN113555326A (zh) * 2021-06-03 2021-10-26 珠海越亚半导体股份有限公司 可润湿侧面的封装结构与其制作方法及垂直封装模块
CN113327900A (zh) * 2021-06-18 2021-08-31 广东佛智芯微电子技术研究有限公司 基于铜箔载板的高散热板级扇出封装结构及其制备方法
CN113675158B (zh) * 2021-07-06 2024-01-05 珠海越亚半导体股份有限公司 循环冷却嵌埋封装基板及其制作方法
CN114566337B (zh) * 2022-01-23 2024-04-16 中国电子科技集团公司第十三研究所 一种热测试芯片
CN115116991B (zh) * 2022-08-29 2022-11-04 威海艾迪科电子科技股份有限公司 一种传感器及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140231126A1 (en) * 2013-02-15 2014-08-21 Integral Technology, Inc. Structures for z-axis interconnection of multilayer electronic substrates
TW202006904A (zh) * 2018-07-05 2020-02-01 南韓商三星電子股份有限公司 半導體封裝
TW202010076A (zh) * 2018-08-27 2020-03-01 南韓商三星電子股份有限公司 扇出型半導體封裝
US20200126924A1 (en) * 2018-10-19 2020-04-23 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9735087B2 (en) * 2012-09-20 2017-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level embedded heat spreader
US20150279814A1 (en) * 2014-04-01 2015-10-01 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Embedded chips
US10177130B2 (en) * 2015-04-01 2019-01-08 Bridge Semiconductor Corporation Semiconductor assembly having anti-warping controller and vertical connecting element in stiffener
US10062663B2 (en) * 2015-04-01 2018-08-28 Bridge Semiconductor Corporation Semiconductor assembly with built-in stiffener and integrated dual routing circuitries and method of making the same
US9911700B2 (en) * 2016-01-26 2018-03-06 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Embedded packages
US9875970B2 (en) * 2016-04-25 2018-01-23 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
US10332843B2 (en) * 2016-08-19 2019-06-25 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
KR102561987B1 (ko) * 2017-01-11 2023-07-31 삼성전기주식회사 반도체 패키지와 그 제조 방법
US10644046B2 (en) * 2017-04-07 2020-05-05 Samsung Electronics Co., Ltd. Fan-out sensor package and optical fingerprint sensor module including the same
KR102442623B1 (ko) * 2017-08-08 2022-09-13 삼성전자주식회사 반도체 패키지
KR102491103B1 (ko) * 2018-02-06 2023-01-20 삼성전자주식회사 반도체 패키지 및 그 제조방법
KR102554690B1 (ko) * 2018-11-06 2023-07-13 삼성전자주식회사 반도체 패키지
CN111029332A (zh) * 2019-12-27 2020-04-17 广东佛智芯微电子技术研究有限公司 具有高散热和电磁屏蔽性的扇出型封装结构及其制备方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140231126A1 (en) * 2013-02-15 2014-08-21 Integral Technology, Inc. Structures for z-axis interconnection of multilayer electronic substrates
TW202006904A (zh) * 2018-07-05 2020-02-01 南韓商三星電子股份有限公司 半導體封裝
TW202010076A (zh) * 2018-08-27 2020-03-01 南韓商三星電子股份有限公司 扇出型半導體封裝
US20200126924A1 (en) * 2018-10-19 2020-04-23 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package

Also Published As

Publication number Publication date
US20220068760A1 (en) 2022-03-03
JP7277521B2 (ja) 2023-05-19
CN112164677A (zh) 2021-01-01
KR20220026487A (ko) 2022-03-04
TW202230652A (zh) 2022-08-01
JP2022037904A (ja) 2022-03-09

Similar Documents

Publication Publication Date Title
TWI772152B (zh) 一種線路預排布散熱嵌埋封裝結構及其製造方法
US11854920B2 (en) Embedded chip package and manufacturing method thereof
TWI823387B (zh) 一種多器件分次嵌埋封裝基板及其製造方法
TWI772132B (zh) 一種嵌入式封裝結構及其製造方法
JP7333454B2 (ja) モールド成形プロセスに基づくパッケージ基板及びその製造方法
US20130234283A1 (en) Semiconductor Packages and Methods of Forming The Same
JP2003188314A (ja) 素子内蔵基板の製造方法および素子内蔵基板
KR20130078107A (ko) 부품 내장형 인쇄회로기판 및 이의 제조방법
CN112820713B (zh) 一种金属框架封装基板及其制造方法
TWI819851B (zh) 多器件分層嵌埋封裝結構及其製作方法
JP7405888B2 (ja) 埋め込みパッケージ構造及びその製造方法
TW202322333A (zh) 一種雙面互聯嵌入式晶片封裝結構及其製造方法
US12002734B2 (en) Circuit prearranged heat dissipation embedded packaging structure and manufacturing method thereof
CN111863737B (zh) 一种嵌入式器件封装基板及其制造方法
JP7497407B2 (ja) 両面相互接続組み込みチップパッケージ構造及びその製造方法
KR101158213B1 (ko) 전자부품 내장형 인쇄회로기판 및 이의 제조 방법
US20240063055A1 (en) Manufacturing method for device embedded packaging structure
KR20130047080A (ko) 메탈 포스트를 구비한 회로기판 제조방법 및 그 제조방법에 의해 제조된 회로기판
TW200926377A (en) Aluminum oxide-based substrate and method for manufacturing the same
TW202410221A (zh) 一種器件嵌埋封裝結構的製造方法
TW200531578A (en) Circuit board structure and method for fabricating the same