JP2022037904A - 線路プリセット放熱埋め込み型パッケージ構造及びその製造方法 - Google Patents

線路プリセット放熱埋め込み型パッケージ構造及びその製造方法 Download PDF

Info

Publication number
JP2022037904A
JP2022037904A JP2021130634A JP2021130634A JP2022037904A JP 2022037904 A JP2022037904 A JP 2022037904A JP 2021130634 A JP2021130634 A JP 2021130634A JP 2021130634 A JP2021130634 A JP 2021130634A JP 2022037904 A JP2022037904 A JP 2022037904A
Authority
JP
Japan
Prior art keywords
layer
heat dissipation
support frame
package structure
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2021130634A
Other languages
English (en)
Other versions
JP7277521B2 (ja
Inventor
ケンメイ チェン
Xianming Chen
レイ フェン
Lei Feng
ベンキア フアン
Benxia Huang
ジンドン フエン
Jindong Feng
ミンキオン リ
Minxiong Li
シウイ キン
Shigui Xin
ウェンシ ワン
Wenshi Wang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuhai Access Semiconductor Co Ltd
Original Assignee
Zhuhai Access Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhuhai Access Semiconductor Co Ltd filed Critical Zhuhai Access Semiconductor Co Ltd
Publication of JP2022037904A publication Critical patent/JP2022037904A/ja
Application granted granted Critical
Publication of JP7277521B2 publication Critical patent/JP7277521B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0207—Cooling of mounted components using internal conductor planes parallel to the surface for thermal conduction, e.g. power planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/064—Photoresists
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/188—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by direct electroplating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0145—Polyester, e.g. polyethylene terephthalate [PET], polyethylene naphthalate [PEN]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】線路プリセット放熱埋め込み型パッケージ構造及びその製造方法を提供する。【解決手段】線路プリセット放熱埋め込み型パッケージ構造１００は、少なくとも一つのチップ１０４と少なくとも一つのチップ１０４を囲繞する支持枠１０１を含む。支持枠１０１は、高さ方向に沿って支持枠１０１を貫通するビア柱１０１１と、支持枠１０１の第１の面にある第１の配線層１０１３と、チップ１０４の裏面１０４２にある放熱層１０３と、を含む。第１の配線層１０１３は、第１の面と同一面であるか又は第１の面よりも高く、放熱層１０３と導通接続されている。チップ１０４と支持枠１０１との間の間隙は、完全に誘電体材料１０５により充填されている。チップ１０４の端子面１０４１には、第２の配線層１０２が形成されている。第２の配線層１０２は、ビア柱１０１１を介して第１の配線層１０１３と導通接続される。【選択図】図２

Description

本発明は、電子デバイスのパッケージ構造に関するものであり、具体的に線路プリセット放熱埋め込み型パッケージ構造及びその製造方法に関するものである。
半導体デバイスの応用場面がますます普及するにつれて、集積度がますます高くなり、放熱は、埋め込み型パッケージ設計の要求の中で最も重要な考慮事項の一つになっている。現在、主な放熱方案は、パッケージ基板の埋め込みデバイスの裏面に金属熱伝導ビア柱を形成して放熱することであり、その放熱効率は、熱接触層材料を利用するものよりはるかに高い。熱接触層材料の熱伝導率は、通常０．８Ｗ／（ｍ．Ｋ）～２Ｗ／（ｍ．Ｋ）しかないため、デバイスと金属層が直接接触するのに対して、放熱効果が１５０倍近く劣る。
中国特許公報ＣＮ１０６９９７８７０Ｂには、埋め込み型パッケージ構造が開示されており、図１に示すように、チップ１２は、チップの高さによって分離された端子面１４と裏面１６を有し、チップの裏面１６が厚銅層３６に被覆されるとともに、パッケージ材料の一方の面と同一面である。このような構造は、厚銅層がチップの裏面全体を被覆しているため、チップの放熱に有利である。
中国特許公報ＣＮ１０６９９７８７０
しかし、従来の技術における厚銅層は、チップの裏面のみを被覆するが、基板の他の領域は、厚銅に被覆されておらず、基板の局所的な領域に反りの問題が生じやすく、チップの裏面に銅層を設けて放熱しかできず、放熱面積が限られており、また、裏面の厚銅層は、増層後に銅ポスト法により銅表面を露出させる必要があり、増層誘電体層の厚さを制御することが困難となることで、誘電体層や銅厚が仕様に達することが困難である。
本発明の実施態様は、上記の技術課題を解決するために、線路プリセット放熱埋め込み型パッケージ構造及びその製造方法を提供することに関するものである。本発明は、支持枠内に配線層をプリセットすることで、埋め込み型パッケージ基板の局所的な反りの問題を改善し、基板の製造過程での操作難度と折板のリスクを低減し、埋め込みチップの再配線のフローを低減し、後続の工程による欠陥を低減し、埋め込み基板の歩留まりを向上させ、放熱面積を増加させ、放熱効率をさらに向上させるとともに、配線層をプリセットすることで枠を研磨板で薄くすることによるガラス繊維露出の問題を解決し、ガラス繊維露出による信頼性降下の問題を解決した。
本発明の第一態様は、少なくとも一つのチップと前記少なくとも一つのチップを囲繞する支持枠を含み、前記支持枠が、高さ方向に沿って前記支持枠を貫通するビア柱と、前記支持枠の第１の面にある第１の配線層と、前記チップの裏面にある放熱層と、を含み、前記第１の配線層が前記第１の面と同一面であり、又は前記第１の面よりも高く、前記第１の配線層が前記放熱層と導通接続されており、前記チップと前記枠との間の間隙は、完全に誘電体材料により充填されており、前記チップの端子面に第２の配線層が形成されており、前記第２の配線層が前記ビア柱を介して前記第１の配線層と導通接続される、線路プリセット放熱埋め込み型パッケージ構造に関するものである。
いくつかの実施態様において、前記誘電体材料は、プリプレグ、膜状有機樹脂又はそれらの組合せを含む。
いくつかの実施態様において、前記支持枠は、有機電気絶縁材料を含み、好ましくは、前記有機電気絶縁材料は、ポリイミド、エポキシ樹脂、ビスマレイミド／トリアジン樹脂、ポリフェニレンェーテル、ポリアクリレート、プリプレグ、膜状有機樹脂又はそれらの組み合わせを含む。
いくつかの実施態様において、前記ビア柱は、銅ビア柱を含む。
いくつかの実施態様において、前記放熱層の材料は、銅、ニッケル、銀、金及びそれらの合金の少なくとも一つから選択される。
いくつかの実施態様において、多層相互接続構造を形成するために、前記第１の配線層及び／又は前記第２の配線層に、さらにゾウ層で付加層が形成されている。好ましくは、前記付加層は、誘電体層、配線層及びビア柱層を含む。
いくつかの実施態様において、前記放熱層と前記第１の配線層及び前記第２の配線層とのそれぞれに、ソルダーレジスト層とソルダーレジスト窓が設けられている。
本発明の第二態様は、
（ａ）支持枠をプリキャストするステップであって、前記支持枠が、高さ方向に沿って前記支持枠を貫通するビア柱と、前記支持枠の第１の面にある第１の配線層と、前記支持枠に囲繞された貫通キャビティと、を含み、前記第１の配線層が前記第１の面と同一面であり、又は前記第１の面よりも高く、前記第１の配線層が前記ビア柱と導通接続されるステップと、
（ｂ）チップの裏面を前記第１の面に向けるとともに、前記チップと前記枠との間の間隙を完全に誘電体材料を充填させるように、前記貫通キャビティに前記チップを装着するステップと、
（ｃ）前記チップの裏面に放熱層を形成するとともに、前記放熱層を前記第１の配線層と導通接続させるステップと、
（ｄ）前記チップの端子面に、前記ビア柱を介して前記第１の配線層と導通接続される第２の配線層を形成するステップと、を含む、線路プリセット放熱埋め込み型パッケージ構造の製造方法を提供する。
いくつかの実施態様において、ステップ（ｂ）は、
（ｂ１）前記支持枠の第２の面に接着層を貼り付けるステップと、
（ｂ２）チップの端子面を前記接着層に接着固定するステップと、
（ｂ３）前記支持枠の第２の面に誘電体材料を施して、前記チップと前記枠との間の間隙を完全に充填するステップと、
（ｂ４）前記第１の配線層を露出させるように、前記誘電体材料を薄くするステップと、
（ｂ５）プラズマエッチングやレーザ穴あけで前記チップの裏側を露出させるステップと、
（ｂ６）前記接着層を除去するステップと、をさらに含む。
好ましくは、前記支持枠は、有機電気絶縁材料を含み、前記有機電気絶縁材料は、ポリイミド、エポキシ樹脂、ビスマレイミド／トリアジン樹脂、ポリフェニレンェーテル、ポリアクリレート、プリプレグ、膜状有機樹脂又はそれらの組み合わせを含む。
いくつかの実施態様において、前記接着層は、テープを含む。
いくつかの実施態様において、前記誘電体材料は、プリプレグ、膜状有機樹脂又はそれらの組み合わせを含む。
いくつかの実施態様において、加熱又は紫外光を照射することにより前記接着層を分解させることによって前記接着層を除去する。
いくつかの実施態様において、ステップ（ｃ）は、
（ｃ１）前記支持枠の第１の面と前記チップの裏面に第１の金属シード層を堆積するステップと、
（ｃ２）前記支持枠の第２の面に第１のエッチングバリア層を施すステップと、
（ｃ３）前記第１の金属シード層に電気めっきして第１の金属層を形成するステップと、
（ｃ４）前記第１の金属層に第１のフォトレジスト層を施すステップと、
（ｃ５）前記第１のフォトレジスト層をパターン化して第１の特徴パターンを形成するステップと、
（ｃ６）前記第１の特徴パターンで前記第１の金属層をエッチングして前記第１の配線層と導通接続される放熱層を形成するステップと、
（ｃ７）前記第１のエッチングバリア層と前記第１のフォトレジスト層を除去するとともに、前記第１の金属シード層をエッチングするステップと、を含む。
好ましくは、ステップ（ｃ２）は、前記第１の金属シード層に銅、ニッケル、銀、金またはそれらの合金を電気めっきして第１の金属層を形成することを含む。
いくつかの実施態様において、ステップ（ｄ）は、
（ｄ１）前記放熱層に第２のエッチングバリア層を施すステップと、
（ｄ２）前記支持枠の第２の面に第２の金属シード層を堆積するステップと、
（ｄ３）前記第２の金属シード層に電気めっきして第２の金属層を形成するステップと、
（ｄ４）前記第２の金属層に第２のフォトレジスト層を施すステップと、
（ｄ５）前記第２のフォトレジスト層をパターン化して第２の特徴パターンを形成するステップと、
（ｄ６）前記第２の特徴パターンで前記第２の金属層をエッチングして第２の配線層を形成するステップと、
（ｄ７）前記第２のエッチングバリア層と前記第２のフォトレジスト層を除去するとともに、前記第２の金属シード層をエッチングするステップと、を含む。
好ましくは、前記第１の金属シード層と第２の金属シード層は、チタン、銅又はそれらの合金を含む。
いくつかの実施態様において、前記方法は、前記放熱層と前記第１の配線層及び前記第２の配線層とのそれぞれにソルダーレジスト層を施すとともに、露出した金属を表面処理してソルダーレジスト窓を形成することをさらに含む。
いくつかの実施態様において、前記方法は、
（ｅ）多層相互接続構造を形成するように、前記放熱層及び／又は前記第２の配線層に増層工程を行って付加層を形成するステップをさらに含む。
好ましくは、ステップ（ｅ）は、
（ｅ１）前記放熱層と前記第２の配線層のそれぞれに誘電体材料をラミネートして、第１の誘電体層と第２の誘電体層を形成するステップと、
（ｅ２）前記第１の誘電体層と前記第２の誘電体層のそれぞれに第１のビアと第２のビアを形成するステップと、
（ｅ３）前記第１の誘電体層と前記第１のビア内に第３の金属シード層を堆積して、前記第２の誘電体層と前記第２のビア内に第４の金属シード層を堆積するステップと、
（ｅ４）前記第３の金属シード層に銅を電気めっきして第１の銅層と第１の銅柱を形成して、前記第４の金属シード層に銅を電気めっきして第２の銅層と第２の銅柱を形成するステップと、
（ｅ５）第１の銅層と第２の銅層のそれぞれに第３のフォトレジスト層と第４のフォトレジスト層を施すステップと、
（ｅ６）前記第３のフォトレジスト層と前記第４のフォトレジスト層をパターン化して第３の特徴パターンと第４の特徴パターンを形成するステップと、
（ｅ７）前記第３の特徴パターンと前記第４の特徴パターンで前記第１の銅層と前記第２の銅層をそれぞれエッチングして第３の配線層と第４の配線層を形成するステップと、
（ｅ８）前記第３のフォトレジスト層と前記第４のフォトレジスト層を除去するとともに、前記第３の金属シード層と前記第４の金属シード層をエッチングするステップと、をさらに含む。
好ましくは、レーザ工程で前記第１の誘電体層と前記第２の誘電体層のそれぞれに第１のビアと第２のビアを形成する。
いくつかの実施態様において、前記第３の配線層と前記第４の配線層のそれぞれの表面にソルダーレジスト層を施すとともに、露出した金属を表面処理してソルダーレジスト窓を形成することをさらに含む。
本発明をよりよく理解し、本発明の実施態様を示すために、以下、単に例を挙げて図面を参照する。具体的に図面を参照して、強調しなければならないのは、特定の図面が例示であり、本発明の好ましい実施態様を模式的に検討する目的であり、かつ、本発明の原理と概念を説明するには、最も役に立つとともに、最も理解しやすい図面と思われるという理由で図面を提供するものである。これについては、本発明の構造の詳細を、本発明の基本的な理解に必要な詳細レベルを超えて図示しようとはしなかった。図面の簡単な説明を参照して、当業者が本発明のいくつかの態様をどのように実際に実施するかを意識する。図面において、以下を説明する。
従来の技術における放熱層を有する埋め込み型パッケージ構造の断面模式図である。 本発明の一つ実施態様に基づく線路プリセット放熱埋め込み型パッケージ構造の断面模式図である。 本発明のもう一つの実施態様に基づく線路プリセット放熱埋め込み型パッケージ構造の断面模式図である。 図４（ａ）～４（ｉ）は、図２と図３に示すパッケージ構造の製造方法の各ステップによる中間構造を示す断面模式図である。 同上
100:線路プリセット放熱埋め込み型パッケージ構造
101:位于支持枠
101:支持枠
1011:ビア柱
1012:貫通キャビティ
1013:第１の配線層
101a:支持枠１０１の上面
101b:支持枠１０１の下面
102:第２の配線層
103:放熱層
104:チップ
1041:チップ端子面
1042:チップ裏面
105:誘電体材料
106:第１の誘電体層
1061:第１の銅柱
107:第２の誘電体層
1071:第２の銅柱
108:第３の配線層
109:第４の配線層
110:接着層
110:第１のソルダーレジスト層
1101:第１のソルダーレジスト窓
111:第２のソルダーレジスト層
111:第２のソルダーレジスト層
1111:第２のソルダーレジスト窓
120:接着層
121:第１の感光ドライフィルム
200:線路プリセット放熱埋め込み型パッケージ構造
図２を参照して、線路プリセット放熱埋め込み型パッケージ構造１００の断面模式図を示す。パッケージ構造１００は、支持枠１０１と、位于支持枠１０１の上面に位置する第２の配線層１０２と、支持枠１０１の下面に位置する放熱層１０３と、を含み、支持枠１０１内には、支持枠１０１を貫通するビア柱１０１１と、貫通キャビティ１０１２と、支持枠１０１の上面内にプリセットされた第１の配線層１０１３と、が設けられており、ビア柱１０１１が第１の配線層１０１３と第２の配線層１０２を導通接続し、第１の配線層１０１３と放熱層１０３が導通接続されている。放熱層１０３の材料は、熱伝導率が良好な金属から選択されており、銅、ニッケル、銀、金およびそれらの合金の少なくとも一つが好ましい。支持枠１０１内には、少なくとも一つのビア柱１０１１が設けられており、ビア柱１０１１は、銅ビア柱であって、ＩＯ通路とされる。
第１の配線層１０１３の外面は、支持枠１０１の下面と同一面であり、又は支持枠１０１の下面を超えている。支持枠１０１内に第１の配線層１０１３をプレキャストするとともに、第１の配線層１０１３と放熱層１０３とを導通接続することで、パッケージ構造１００の応力が均一に分布するようにし、基板の局所的な反りの問題が解決されるとともに、第１の配線層１０１３により放熱面積を増大させ、チップの裏面の単一放熱の問題が解決され、第１の配線層１０１３に熱を分散させて放熱効率を向上させると同時に、銅ビア柱１０１１を介して第２の配線層１０２に熱がさらに分散することもできることによって、放熱効率をさらに向上させる。
貫通キャビティ１０１２内にチップ１０４が埋め込まれ、チップ端子面１０４１が第２の配線層１０２に接続され、チップ裏面１０４２が放熱層１０３に被覆されることで、チップの両面の放熱が実現される。貫通キャビティ１０１２内には、チップ１０４を包み込むように誘電体材料１０５がさらに充填される。通常、チップ１０４は、集積回路、抵抗器、コンデンサ、インダクタ、フラッシュメモリおよび集積受動デバイスから選択される少なくとも１つの部材を含む。チップは、片面に端子を有する片面チップでもよいし、チップの両面に端子を有する両面チップまたは積み重ねチップでもよい。
いくつかの実施態様において、同一の支持枠内に、誘電体材料１０５によって分離された複数のチップを含むことができる。
誘電体材料１０５は、プリプレグ（ＰＰ）、膜状有機樹脂（ＡＢＦ）又は例えば、ＰＰとＡＢＦのようなそれらの組合せを含む。支持枠１０１の材料は、有機電気絶縁材料であり、ポリイミド、エポキシ樹脂、ビスマレイミド／トリアジン樹脂（ＢＴ）、ポリフェニレンェーテル、ポリアクリレート、プリプレグ（ＰＰ）、膜状有機樹脂（ＡＢＦ）、又は、例えばＢＴとＰＰのようなそれらの組合せでもよい。
図２に示すように、パッケージ構造１００は、放熱層１０３に形成された第１のソルダーレジスト層１１０と第２の配線層１０２に形成された第２のソルダーレジスト層１１１とを含み、第１のソルダーレジスト層１１０と第２のソルダーレジスト層１１１内には、第１のソルダーレジスト窓１１０１と第２のソルダーレジスト窓１１１１がそれぞれ設けられている。
図３を参照して、線路プリセット放熱埋め込み型パッケージ構造２００の断面模式図を示す。パッケージ構造２００とパッケージ構造１００との間の相違点は、放熱層１０３には第１の誘電体層１０６が形成されており、第２の配線層１０２には第２の誘電体層１０７が形成されており、第１の誘電体層１０６と第２の誘電体層１０７が同じ材料を含んでもよく、異なる材料を含んでもよいことである。第１の誘電体層１０６には第３の配線層１０８が形成されており、第２の誘電体層１０７には第４の配線層１０９が設けられており、第１の誘電体層１０６を貫通する第１の銅柱１０６１は、放熱層１０３と第３の配線層１０８を連通することができ、第２の誘電体層１０７を貫通する第２の銅柱１０７１は、第２の配線層１０２と第４の配線層１０９を連通することができる。第１の銅柱１０６１と第２の銅柱１０７１は、中実の銅柱でもよく、エッジ銅めっきされた中空の銅柱でもよい。これにより、パッケージ構造１００が増層によりパッケージ構造２００を形成する際に、放熱層１０３は、依然としてパッケージ構造２００に導通接続される表面線路を介して、放熱面積をさらに増大させることができる。
図３に示すように、さらに、第３の配線層１０８に第１のソルダーレジスト層１１０を形成し、第４の配線層１０９に第２のソルダーレジスト層１１１を形成し、第１のソルダーレジスト層１１０と第２のソルダーレジスト層１１１内に第１のソルダーレジスト窓１１０１と第２のソルダーレジスト窓１１１１をそれぞれ設けることができる。
図４（ａ）～４（ｉ）を参照して、図２の線路プリセット放熱埋め込み型パッケージ構造１００及び図３の線路プリセット放熱埋め込み型パッケージ構造２００の製造方法の各ステップによる中間構造の断面模式図を示す。
前記製造方法は、以下のステップを含み、即ち、ステップ（ａ）：図４（ａ）に示すように、支持枠１０１を用意する。支持枠１０１は、支持枠１０１を貫通するビア柱１０１１と、支持枠１０１内に位置する貫通キャビティ１０１２と、第１の配線層１０１３と、を含み、第１の配線層１０１３は、支持枠１０１の下面１０１ｂと同一面であり、又は支持枠１０１の下面１０１ｂよりも高い。
第１の配線層１０１３は、支持枠１０１の下面１０１ｂ内に予め埋め込まれ、厚さが均一に分布することによって、支持枠１０１の作製過程で支持枠１０１に露出したガラス繊維が第１の配線層１０１３の下に隠れることにより、ガラス繊維の露出による信頼性降下の問題が低減される。また、後続のチップを埋め込む工程では、第１の配線層１０１３は、支持枠１０１の剛性をさらに向上させることができることによって、基板の反りを改善し、折板のリスクを低減する。
支持枠１０１に第１の配線層１０１３を埋めおく方法は既知であり、リソグラフィ電気めっきや銅をめっきしてエッチングするなどの方法で実現できるが、ここでは詳述しない。
次に、ステップ（ｂ）：図４（ｂ）に示すように、支持枠１０１の上面１０１ａに接着層１２０を施すとともに、貫通キャビティ１０１２から露出した接着層にチップ１０４を貼り付け、チップ端子面１０４１と接着層１２０とが貼着される。接着層は、テープであり、通常、テープは、市販の熱分解可能または紫外線照射で分解可能な透明フィルムである。チップ１０４を支持枠１０１内に設置するとともに、露出した接着層１２０にチップ端子面１０４１を貼着することで、チップ１０４の位置を固定する。
その後、ステップ（ｃ）：図４（ｃ）に示すように、チップ１０４と支持枠１０１の下面を誘電体材料１０５で被覆し、第１の配線層１０１３とチップ裏面１０４２を露出させるように誘電体材料１０５を薄くする。誘電体材料１０５は、プリプレグ（ＰＰ）、膜状有機樹脂（ＡＢＦ）、又は、例えばＰＰとＡＢＦの組合せのようなそれらの組合せを含む。通常、第１の配線層１０１３とチップ裏面１０４２を露出させるように誘電体材料１０５を研磨板又はプラズマエッチングの工程により薄くし、好ましくは、先ず、第１の配線層１０１３を露出させるように誘電体材料１０５を研磨板又はプラズマエッチングの工程により薄くしてから、続けてプラズマエッチングの工程によりチップ裏面１０４２を露出させる。
その後、ステップ（ｄ）：図４（ｄ）に示すように、接着層１２０を除去するとともに、支持枠１０１の上面１０１ａに第１のエッチングバリア層として第１の感光ドライフィルム１２１を施す。通常、加熱または紫外光照射により分解することで接着層１１０を直接除去することができる。
次に、ステップ（ｅ）：図４（ｅ）に示すように、支持枠１０１の下面１０１ｂに放熱層１０３を形成するとともに、放熱層１０３と第１の配線層１０１３とを接続し、第１の感光ドライフィルム１２１を除去する。通常、以下のサブステップを含み、即ち、
支持枠１０１の下面１０１ｂに第１の金属シード層を堆積するステップと、
第１の金属シード層に電気めっきして第１の金属層を形成するステップと、
第１の金属層に第１のフォトレジスト層を施すステップと、
第１のフォトレジスト層をパターン化して第１の特徴パターンを形成するステップと、
第１の特徴パターンで第１の金属層をエッチングして第１の配線層１０１３と導通接続される放熱層１０３を形成するステップと、
第１のエッチングバリア層と第１のフォトレジスト層を除去するとともに、第１の金属シード層をエッチングするステップと、を含む。
通常、支持枠１０１の下面１０１ｂに無電解めっきまたはマグネトロンスパッタリング法により第１の金属シード層を堆積することができ、第１の金属シード層は、銅又はチタン又はそれらの合金である。第１の金属シード層は、支持枠１０１の下面１０１ｂとチップ裏面１０４２を被覆する。第１の金属シード層の板全体に、銅、ニッケル、銀、金、およびそれらの合金の少なくとも一つを電気めっきして、第１の金属層を形成する。放熱層１０３を第１の配線層１０１３に接続して、第１の配線層１０１３によって放熱面積を増大させ、チップ裏面の単一放熱の問題を解決して、第１の配線層１０１３に熱を分散させて放熱効率をさらに向上させた。
その後、ステップ（ｆ）：図４（ｆ）に示すように、放熱層１０３に第２のエッチングバリア層として感光ドライフィルムを施すとともに、支持枠１０１の上面１０１ａに第２の配線層１０２を形成するとともに、第２のエッチングバリア層を除去する。通常、以下のサブステップを含み、即ち、
放熱層１０３に第２のエッチングバリア層を施すステップと、
支持枠１０１の上面１０１ａに第２の金属シード層を堆積するステップと、
第２の金属シード層の板全体に銅を電気めっきして第２の金属層を形成するステップと、
第２の金属層に、例えば、感光ドライフィルムのような第２のフォトレジスト層を施すステップと、
第２のフォトレジスト層をパターン化して第２の特徴パターンを形成するステップと、
第２の特徴パターンで第２の金属層をエッチングして第２の配線層１０２を形成するステップと、
第２のエッチングバリア層と第２のフォトレジスト層を除去するとともに、第２の金属シード層をエッチングするステップと、を含む。
通常、第２の金属シード層は、銅又はチタン又はそれらの合金であり、支持枠１０１の上面１０１ａに無電解めっきまたはマグネトロンスパッタリング法により第２の金属シード層を堆積することができ、第２の金属シード層が支持枠１０１の上面１０１ａとチップ端子面１０４１を被覆する。
その後、ステップ（ｇ）：ステップ（ｆ）に続き、図４（ｇ）に示すように、放熱層１０３と第２の配線層１０２のそれぞれの表面に第１のソルダーレジスト層１１０と第２のソルダーレジスト層１１１を作製するとともに、それぞれ金属表面処理を行い、第１のソルダーレジスト窓１１０１と第２のソルダーレジスト窓１１１１を形成する。第１のソルダーレジスト層１１０と第２のソルダーレジスト層１１１を作製した後で、放熱層１０３と第２の配線層１０２の露出した金属とでそれぞれパッドを形成して、パッドに対して例えば、緑油を塗布するなどの金属表面処理を行い、第１のソルダーレジスト窓１１０１と第２のソルダーレジスト窓１１１１をそれぞれ形成する。
次に、ステップ（ｈ）：ステップ（ｆ）に続き、図４（ｈ）に示すように、パッケージ構造に対して続けて増層することができる。通常、以下のサブステップを含み、即ち、
放熱層１０３と第２の配線層１０２のそれぞれに誘電体材料１０５をラミネートして、第１の誘電体層１０６と第２の誘電体層１０７を形成するステップと、
第１の誘電体層１０６と第２の誘電体層１０７のそれぞれに第１のビアと第２のビアを形成するステップと、
第１の誘電体層１０６と第１のビア内に第３の金属シード層を堆積して、第２の誘電体層１０７と第２のビア内に第４の金属シード層を堆積するステップと、
第３の金属シード層に銅を電気めっきして第１の銅層と第１の銅柱１０６１を形成して、第４の金属シード層に銅を電気めっきして第２の銅層と第２の銅柱１０７１を形成するステップと、
第１の銅層と第２の銅層のそれぞれに第３のフォトレジスト層と第４のフォトレジスト層を施すステップと、
それぞれ第３の特徴パターンと第４の特徴パターンをパターン化して形成するステップと、
第３の特徴パターンと第４の特徴パターンで第１の銅層と第２の銅層をそれぞれエッチングして第３の配線層１０８と第４の配線層１０９を形成するステップと、
第３のフォトレジスト層と第４のフォトレジスト層を除去するとともに、第３の金属シード層と第４の金属シード層をエッチングするステップと、を含む。
通常、第１の誘電体層１０６と第２の誘電体層１０７は、同じ材料でも異なる材料でもよく、レーザ工程で第１の誘電体層１０６と第２の誘電体層１０７のそれぞれに第１のビアと第２のビアを形成することができる。第３の金属シード層と第４の金属シード層は、チタン又は銅又はそれらの合金であり、無電解めっきまたはマグネトロンスパッタリング法により第３の金属シード層と第４の金属シード層を形成することができる。第１の銅柱１０６１と第２の銅柱１０７１は、中実の銅柱でもよく、エッジ銅めっきされた中空の銅柱でもよい。
その後、ステップ（ｉ）：図４（ｉ）に示すように、第３の配線層１０８の表面と第４の配線層１０９の表面のそれぞれに、第１のソルダーレジスト層１１０と第２のソルダーレジスト層１１１をそれぞれ作製するとともに、それぞれ金属表面処理を行い第１のソルダーレジスト窓１１０１と第２のソルダーレジスト窓１１１１を形成することができる。第１のソルダーレジスト層１１０と第２のソルダーレジスト層１１１を形成した後で、第３の配線層１０８と第４の配線層１０９の露出した金属とにパッドをそれぞれ形成して、パッドに対して緑油を塗布するなどの金属表面処理を行い、第１のソルダーレジスト窓１１０１と第２のソルダーレジスト窓１１１１をそれぞれ形成することができる。
当業者は、本発明は上記の具体的な図示と説明の内容に限らないことを意識する。そして、本発明の範囲は別紙の特許請求の範囲によって限定され、上記の各技術的特徴の組み合わせとサブ組み合わせ、およびその変化と改善を含み、当業者は上記の説明を読んだ後、このような組み合わせ、変化と改善を予見し得る。
特許請求の範囲において、「含む」という用語および「包含」、「含有」のようなその変体とは、列挙される部材が含まれているが、他の部材を一般的に除外しないことを指す。

Claims (20)

  1. 少なくとも一つのチップと前記少なくとも一つのチップを囲繞する支持枠を含み、前記支持枠が、高さ方向に沿って前記支持枠を貫通するビア柱と、前記支持枠の第１の面にある第１の配線層と、前記チップの裏面にある放熱層と、を含み、前記第１の配線層が前記第１の面と同一面であり、又は前記第１の面よりも高く、前記第１の配線層が前記放熱層と導通接続されており、前記チップと前記枠との間の間隙は、完全に誘電体材料により充填されており、前記チップの端子面に第２の配線層が形成されており、前記第２の配線層が前記ビア柱を介して前記第１の配線層と導通接続される、
    線路プリセット放熱埋め込み型パッケージ構造。
  2. 前記誘電体材料は、プリプレグ、膜状有機樹脂又はそれらの組み合わせを含む、
    請求項１に記載の線路プリセット放熱埋め込み型パッケージ構造，。
  3. 前記支持枠は、有機電気絶縁材料を含む、
    請求項１に記載の線路プリセット放熱埋め込み型パッケージ構造。
  4. 前記有機電気絶縁材料は、ポリイミド、エポキシ樹脂、ビスマレイミド／トリアジン樹脂、ポリフェニレンェーテル、ポリアクリレート、プリプレグ、膜状有機樹脂又はそれらの組み合わせを含む、
    請求項３に記載の線路プリセット放熱埋め込み型パッケージ構造。
  5. 前記ビア柱は、銅ビア柱を含む、
    請求項１に記載の線路プリセット放熱埋め込み型パッケージ構造。
  6. 前記放熱層の材料は、銅、ニッケル、銀、金及びそれらの合金の少なくとも１つから選択される、
    請求項１に記載の線路プリセット放熱埋め込み型パッケージ構造。
  7. 多層相互接続構造を形成するために、前記第１の配線層及び／又は前記第２の配線層に、絶縁層と線路層とを含む付加層がさらに設けられている、
    請求項１に記載の線路プリセット放熱埋め込み型パッケージ構造。
  8. （ａ）支持枠をプリキャストするステップであって、前記支持枠が、高さ方向に沿って前記支持枠を貫通するビア柱と、前記支持枠の第１の面にある第１の配線層と、前記支持枠に囲繞された貫通キャビティと、を含み、前記第１の配線層が前記第１の面と同一面であり、又は前記第１の面よりも高く、前記第１の配線層が前記ビア柱と導通接続されるステップと、
    （ｂ）チップの裏面を前記第１の面に向けるとともに、前記チップと前記枠との間の間隙を完全に誘電体材料を充填させるように、前記貫通キャビティに前記チップを装着するステップと、
    （ｃ）前記チップの裏面に放熱層を形成するとともに、前記放熱層を前記第１の配線層と導通接続させるステップと、
    （ｄ）前記チップの端子面に、前記ビア柱を介して前記第１の配線層と導通接続される第２の配線層を形成するステップと、を含む
    線路プリセット放熱埋め込み型パッケージ構造の製造方法。
  9. ステップ（ｂ）は、
    （ｂ１）前記支持枠の第２の面に接着層を貼り付けるステップと、
    （ｂ２）チップの端子面を前記接着層に接着固定するステップと、
    （ｂ３）前記支持枠の第２の面に誘電体材料を施して、前記チップと前記枠との間の間隙を完全に充填するステップと、
    （ｂ４）前記第１の配線層を露出させるように、前記誘電体材料を薄くするステップと、
    （ｂ５）プラズマエッチングやレーザ穴あけで前記チップの裏側を露出させるステップと
    （ｂ６）前記接着層を除去するステップと、をさらに含む、
    請求項８に記載の線路プリセット放熱埋め込み型パッケージ構造の製造方法。
  10. 前記支持枠は、ポリイミド、エポキシ樹脂、ビスマレイミド／トリアジン樹脂、ポリフェニレンェーテル、ポリアクリレート、プリプレグ、膜状有機樹脂又はそれらの組合せを含む、
    請求項８に記載の線路プリセット放熱埋め込み型パッケージ構造の製造方法。
  11. 前記接着層は、テープを含む、
    請求項９に記載の線路プリセット放熱埋め込み型パッケージ構造の製造方法。
  12. 前記誘電体材料は、プリプレグ、膜状有機樹脂またはそれらの組み合わせを含む、
    請求項８に記載の線路プリセット放熱埋め込み型パッケージ構造の製造方法。
  13. 加熱又は紫外光を照射することにより前記接着層を分解させることによって前記接着層を除去する、
    請求項９に記載の線路プリセット放熱埋め込み型パッケージ構造の製造方法。
  14. ステップ（ｃ）は、
    （ｃ１）前記支持枠の第１の面と前記チップの裏面に第１の金属シード層を堆積するステップと、
    （ｃ２）前記支持枠の第２の面に第１のエッチングバリア層を施すステップと、
    （ｃ３）前記第１の金属シード層に電気めっきして第１の金属層を形成するステップと、
    （ｃ４）前記第１の金属層に第１のフォトレジスト層を施すステップと、
    （ｃ５）前記第１のフォトレジスト層をパターン化して第１の特徴パターンを形成するステップと、
    （ｃ６）前記第１の特徴パターンで前記第１の金属層をエッチングして前記第１の配線層と導通接続される放熱層を形成するステップと、
    （ｃ７）前記第１のエッチングバリア層と前記第１のフォトレジスト層を除去するとともに、前記第１の金属シード層をエッチングするステップと、を含む、
    請求項８に記載の線路プリセット放熱埋め込み型パッケージ構造の製造方法。
  15. ステップ（ｃ２）は、前記第１の金属シード層に銅、ニッケル、銀、金またはそれらの合金を電気めっきして第１の金属層を形成することを含む、
    請求項１４に記載の線路プリセット放熱埋め込み型パッケージ構造の製造方法。
  16. ステップ（ｄ）は、
    （ｄ１）前記放熱層に第２のエッチングバリア層を施すステップと、
    （ｄ２）前記支持枠の第２の面に第２の金属シード層を堆積するステップと、
    （ｄ３）前記第２の金属シード層に電気めっきして第２の金属層を形成するステップと、
    （ｄ４）前記第２の金属層に第２のフォトレジスト層を施すステップと、
    （ｄ５）前記第２のフォトレジスト層をパターン化して第２の特徴パターンを形成するステップと、
    （ｄ６）前記第２の特徴パターンで前記第２の金属層をエッチングして第２の配線層を形成するステップと、
    （ｄ７）前記第２のエッチングバリア層と前記第２のフォトレジスト層を除去するとともに、前記第２の金属シード層をエッチングするステップと、を含む、
    請求項８に記載の線路プリセット放熱埋め込み型パッケージ構造の製造方法。
  17. 前記第１の金属シード層と第２の金属シード層は、チタン、銅又はそれらの合金を含む、
    請求項１４又は１６に記載の線路プリセット放熱埋め込み型パッケージ構造の製造方法。
  18. 前記放熱層と前記第２の配線層のそれぞれにソルダーレジスト層を施すとともに、露出した金属を表面処理してソルダーレジスト窓を形成することをさらに含む、
    請求項８に記載の線路プリセット放熱埋め込み型パッケージ構造の製造方法。
  19. （ｅ）多層相互接続構造を形成するように、前記放熱層及び／又は前記第２の配線層に増層工程を行って付加層を形成するステップをさらに含む、
    請求項８に記載の線路プリセット放熱埋め込み型パッケージ構造の製造方法。
  20. ステップ（ｅ）は、
    （ｅ１）前記放熱層と前記第２の配線層のそれぞれに誘電体材料をラミネートして、第１の誘電体層と第２の誘電体層を形成するステップと、
    （ｅ２）前記第１の誘電体層と前記第２の誘電体層のそれぞれに第１のビアと第２のビアを形成するステップと、
    （ｅ３）前記第１の誘電体層と前記第１のビア内に第３の金属シード層を堆積して、前記第２の誘電体層と前記第２のビア内に第４の金属シード層を堆積するステップと、
    （ｅ４）前記第３の金属シード層に銅を電気めっきして第１の銅層と第１の銅柱を形成して、前記第４の金属シード層に銅を電気めっきして第２の銅層と第２の銅柱を形成するステップと、
    （ｅ５）第１の銅層と第２の銅層のそれぞれに第３のフォトレジスト層と第４のフォトレジスト層を施すステップと、
    （ｅ６）前記第３のフォトレジスト層と前記第４のフォトレジスト層をパターン化して第３の特徴パターンと第４の特徴パターンを形成するステップと、
    （ｅ７）前記第３の特徴パターンと前記第４の特徴パターンで前記第１の銅層と前記第２の銅層をそれぞれエッチングして第３の配線層と第４の配線層を形成するステップと、
    （ｅ８）前記第３のフォトレジスト層と前記第４のフォトレジスト層を除去するとともに、前記第３の金属シード層と前記第４の金属シード層をエッチングするステップとを含む、
    請求項１９に記載の線路プリセット放熱埋め込み型パッケージ構造の製造方法。
JP2021130634A 2020-08-25 2021-08-10 線路プリセット放熱埋め込み型パッケージ構造及びその製造方法 Active JP7277521B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202010876334.0 2020-08-25
CN202010876334.0A CN112164677A (zh) 2020-08-25 2020-08-25 一种线路预排布散热嵌埋封装结构及其制造方法

Publications (2)

Publication Number Publication Date
JP2022037904A true JP2022037904A (ja) 2022-03-09
JP7277521B2 JP7277521B2 (ja) 2023-05-19

Family

ID=73860405

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021130634A Active JP7277521B2 (ja) 2020-08-25 2021-08-10 線路プリセット放熱埋め込み型パッケージ構造及びその製造方法

Country Status (5)

Country Link
US (1) US12002734B2 (ja)
JP (1) JP7277521B2 (ja)
KR (1) KR20220026487A (ja)
CN (1) CN112164677A (ja)
TW (1) TWI772152B (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112820654B (zh) * 2021-01-05 2022-06-10 山东睿芯半导体科技有限公司 一种智能功率芯片结构及其制造方法
CN113035794B (zh) * 2021-02-01 2023-04-07 珠海越亚半导体股份有限公司 芯片封装结构制作方法和芯片封装结构
CN113130420B (zh) * 2021-03-19 2024-10-18 南通越亚半导体有限公司 一种嵌埋封装结构及其制造方法
CN113471347A (zh) * 2021-05-14 2021-10-01 南通越亚半导体有限公司 Led嵌埋封装基板及其制造方法
CN113451259B (zh) * 2021-05-14 2023-04-25 珠海越亚半导体股份有限公司 一种多器件分次嵌埋封装基板及其制造方法
CN113555326A (zh) * 2021-06-03 2021-10-26 珠海越亚半导体股份有限公司 可润湿侧面的封装结构与其制作方法及垂直封装模块
CN113327900A (zh) * 2021-06-18 2021-08-31 广东佛智芯微电子技术研究有限公司 基于铜箔载板的高散热板级扇出封装结构及其制备方法
CN113675158B (zh) * 2021-07-06 2024-01-05 珠海越亚半导体股份有限公司 循环冷却嵌埋封装基板及其制作方法
CN114566337B (zh) * 2022-01-23 2024-04-16 中国电子科技集团公司第十三研究所 一种热测试芯片
CN115116991B (zh) * 2022-08-29 2022-11-04 威海艾迪科电子科技股份有限公司 一种传感器及其制造方法
CN115148615B (zh) * 2022-09-05 2022-11-15 长电集成电路(绍兴)有限公司 芯片封装结构的修复方法
CN118629961A (zh) * 2024-08-13 2024-09-10 苏州锐杰微科技集团有限公司 陶瓷封装基板、半导体芯片及陶瓷封装基板的制作方法

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140077394A1 (en) * 2012-09-20 2014-03-20 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer Level Embedded Heat Spreader
JP2015198246A (ja) * 2014-04-01 2015-11-09 ツーハイ アドバンスド チップ キャリアーズ アンド エレクトロニック サブストレート ソリューションズ テクノロジーズ カンパニー リミテッド 埋め込みチップ
CN106057745A (zh) * 2015-04-01 2016-10-26 钰桥半导体股份有限公司 设有加强层及整合双路由电路的半导体组件及制作方法
US20170162556A1 (en) * 2015-04-01 2017-06-08 Bridge Semiconductor Corporation Semiconductor assembly having anti-warping controller and vertical connecting element in stiffener
CN106997870A (zh) * 2016-01-26 2017-08-01 珠海越亚封装基板技术股份有限公司 新型嵌入式封装
US20170309571A1 (en) * 2016-04-25 2017-10-26 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
US20180053732A1 (en) * 2016-08-19 2018-02-22 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
US20180197831A1 (en) * 2017-01-11 2018-07-12 Samsung Electro-Mechanics Co., Ltd. Semiconductor package and method of manufacturing the same
US20190051612A1 (en) * 2017-08-08 2019-02-14 Samsung Electronics Co., Ltd. Semiconductor packages
CN111029332A (zh) * 2019-12-27 2020-04-17 广东佛智芯微电子技术研究有限公司 具有高散热和电磁屏蔽性的扇出型封装结构及其制备方法
US20200144192A1 (en) * 2018-11-06 2020-05-07 Samsung Electronics Co., Ltd. Semiconductor package

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11445617B2 (en) * 2011-10-31 2022-09-13 Unimicron Technology Corp. Package structure and manufacturing method thereof
JP6423369B2 (ja) * 2013-02-15 2018-11-14 オーメット サーキッツ インク 多層電子基体ｚ軸内部接続構造物
US10446335B2 (en) * 2013-08-08 2019-10-15 Zhuhai Access Semiconductor Co., Ltd. Polymer frame for a chip, such that the frame comprises at least one via in series with a capacitor
US9548277B2 (en) * 2015-04-21 2017-01-17 Honeywell International Inc. Integrated circuit stack including a patterned array of electrically conductive pillars
US10644046B2 (en) * 2017-04-07 2020-05-05 Samsung Electronics Co., Ltd. Fan-out sensor package and optical fingerprint sensor module including the same
KR102491103B1 (ko) * 2018-02-06 2023-01-20 삼성전자주식회사 반도체 패키지 및 그 제조방법
KR102098592B1 (ko) * 2018-07-05 2020-04-08 삼성전자주식회사 반도체 패키지
KR102164794B1 (ko) * 2018-08-27 2020-10-13 삼성전자주식회사 팬-아웃 반도체 패키지
KR20200044497A (ko) * 2018-10-19 2020-04-29 삼성전기주식회사 팬-아웃 반도체 패키지
JP2020202248A (ja) * 2019-06-07 2020-12-17 イビデン株式会社 配線基板及び配線基板の製造方法
US11322428B2 (en) * 2019-12-02 2022-05-03 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140077394A1 (en) * 2012-09-20 2014-03-20 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer Level Embedded Heat Spreader
JP2015198246A (ja) * 2014-04-01 2015-11-09 ツーハイ アドバンスド チップ キャリアーズ アンド エレクトロニック サブストレート ソリューションズ テクノロジーズ カンパニー リミテッド 埋め込みチップ
CN106057745A (zh) * 2015-04-01 2016-10-26 钰桥半导体股份有限公司 设有加强层及整合双路由电路的半导体组件及制作方法
US20170162556A1 (en) * 2015-04-01 2017-06-08 Bridge Semiconductor Corporation Semiconductor assembly having anti-warping controller and vertical connecting element in stiffener
CN106997870A (zh) * 2016-01-26 2017-08-01 珠海越亚封装基板技术股份有限公司 新型嵌入式封装
US20170309571A1 (en) * 2016-04-25 2017-10-26 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
US20180053732A1 (en) * 2016-08-19 2018-02-22 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
US20180197831A1 (en) * 2017-01-11 2018-07-12 Samsung Electro-Mechanics Co., Ltd. Semiconductor package and method of manufacturing the same
US20190051612A1 (en) * 2017-08-08 2019-02-14 Samsung Electronics Co., Ltd. Semiconductor packages
US20200144192A1 (en) * 2018-11-06 2020-05-07 Samsung Electronics Co., Ltd. Semiconductor package
CN111029332A (zh) * 2019-12-27 2020-04-17 广东佛智芯微电子技术研究有限公司 具有高散热和电磁屏蔽性的扇出型封装结构及其制备方法

Also Published As

Publication number Publication date
US12002734B2 (en) 2024-06-04
JP7277521B2 (ja) 2023-05-19
TW202230652A (zh) 2022-08-01
CN112164677A (zh) 2021-01-01
US20220068760A1 (en) 2022-03-03
TWI772152B (zh) 2022-07-21
KR20220026487A (ko) 2022-03-04

Similar Documents

Publication Publication Date Title
JP7277521B2 (ja) 線路プリセット放熱埋め込み型パッケージ構造及びその製造方法
WO2021196351A1 (zh) 嵌入式芯片封装及其制造方法
WO2011089936A1 (ja) 機能素子内蔵基板及び配線基板
WO2011058879A1 (ja) 機能素子内蔵基板、機能素子内蔵基板の製造方法、及び、配線基板
JP2001502853A (ja) 連続して形成した集積回路パッケージ
US9824977B2 (en) Semiconductor packages and methods of forming the same
JP2022176172A (ja) 複数の部品を複数回で埋め込みパッケージングした基板及びその製造方法
JP7333454B2 (ja) モールド成形プロセスに基づくパッケージ基板及びその製造方法
JP7497407B2 (ja) 両面相互接続組み込みチップパッケージ構造及びその製造方法
CN112599424A (zh) 一种超薄基板结构的制造方法
CN111106090A (zh) 基于刚性框架的tmv扇出型封装结构及其制备方法
CN112820713B (zh) 一种金属框架封装基板及其制造方法
JP4759981B2 (ja) 電子部品内蔵モジュールの製造方法
JP2023086100A (ja) 複数の部品を層分けに埋め込みパッケージングした構造及びその製造方法
CN111952201A (zh) 一种嵌入式封装基板的制造方法
TW202345312A (zh) 一種液體迴圈冷卻封裝基板及其製作方法
US20220302037A1 (en) Embedded packaging structure and manufacturing method thereof
CN114567975A (zh) 嵌埋器件封装基板及其制作方法
JP2003142829A (ja) 多層配線基板及びその製造方法
JP2001110928A (ja) 半導体パッケージの製造方法
CN101959374B (zh) 一种多层印制电路板的制造方法
JP2024028179A (ja) 素子埋め込みパッケージ構造の製造方法
JP7257463B2 (ja) 埋め込み構造およびその作製方法ならびに基板
US20240015888A1 (en) Wiring board
CN116525459A (zh) 封装基板及其制作方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210810

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221013

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230113

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230424

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230508

R150 Certificate of patent or registration of utility model

Ref document number: 7277521

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150