JP7497407B2 - 両面相互接続組み込みチップパッケージ構造及びその製造方法 - Google Patents
両面相互接続組み込みチップパッケージ構造及びその製造方法 Download PDFInfo
- Publication number
- JP7497407B2 JP7497407B2 JP2022181806A JP2022181806A JP7497407B2 JP 7497407 B2 JP7497407 B2 JP 7497407B2 JP 2022181806 A JP2022181806 A JP 2022181806A JP 2022181806 A JP2022181806 A JP 2022181806A JP 7497407 B2 JP7497407 B2 JP 7497407B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- copper pillar
- insulating
- copper
- return
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 41
- 239000010410 layer Substances 0.000 claims description 577
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 275
- 229910052802 copper Inorganic materials 0.000 claims description 275
- 239000010949 copper Substances 0.000 claims description 275
- 229910052751 metal Inorganic materials 0.000 claims description 79
- 239000002184 metal Substances 0.000 claims description 79
- 229920002120 photoresistant polymer Polymers 0.000 claims description 78
- 239000012790 adhesive layer Substances 0.000 claims description 31
- 238000000034 method Methods 0.000 claims description 28
- 229910000679 solder Inorganic materials 0.000 claims description 18
- 238000005530 etching Methods 0.000 claims description 15
- 239000002335 surface treatment layer Substances 0.000 claims description 14
- 238000007747 plating Methods 0.000 claims description 12
- 239000011810 insulating material Substances 0.000 claims description 11
- 230000017525 heat dissipation Effects 0.000 claims description 9
- 238000009713 electroplating Methods 0.000 claims description 8
- 239000000853 adhesive Substances 0.000 claims description 7
- 230000001070 adhesive effect Effects 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 7
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 6
- 238000000206 photolithography Methods 0.000 claims description 6
- 238000001020 plasma etching Methods 0.000 claims description 6
- 238000005488 sandblasting Methods 0.000 claims description 6
- 238000004544 sputter deposition Methods 0.000 claims description 6
- 229910052719 titanium Inorganic materials 0.000 claims description 6
- 239000010936 titanium Substances 0.000 claims description 6
- 238000007772 electroless plating Methods 0.000 claims description 5
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 4
- 229910001080 W alloy Inorganic materials 0.000 claims description 4
- 229910052737 gold Inorganic materials 0.000 claims description 4
- 239000010931 gold Substances 0.000 claims description 4
- 229910052709 silver Inorganic materials 0.000 claims description 4
- 239000004332 silver Substances 0.000 claims description 4
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 claims description 4
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 238000004381 surface treatment Methods 0.000 claims description 3
- 150000002739 metals Chemical class 0.000 claims 1
- 238000004806 packaging method and process Methods 0.000 description 24
- 229920005989 resin Polymers 0.000 description 10
- 239000011347 resin Substances 0.000 description 10
- JYEUMXHLPRZUAT-UHFFFAOYSA-N 1,2,3-triazine Chemical compound C1=CN=NN=C1 JYEUMXHLPRZUAT-UHFFFAOYSA-N 0.000 description 5
- XQUPVDVFXZDTLT-UHFFFAOYSA-N 1-[4-[[4-(2,5-dioxopyrrol-1-yl)phenyl]methyl]phenyl]pyrrole-2,5-dione Chemical compound O=C1C=CC(=O)N1C(C=C1)=CC=C1CC1=CC=C(N2C(C=CC2=O)=O)C=C1 XQUPVDVFXZDTLT-UHFFFAOYSA-N 0.000 description 5
- 239000004642 Polyimide Substances 0.000 description 5
- 239000003822 epoxy resin Substances 0.000 description 5
- 229920003192 poly(bis maleimide) Polymers 0.000 description 5
- 229920000058 polyacrylate Polymers 0.000 description 5
- 229920000647 polyepoxide Polymers 0.000 description 5
- 229920001721 polyimide Polymers 0.000 description 5
- 229920001955 polyphenylene ether Polymers 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000000227 grinding Methods 0.000 description 4
- 230000000149 penetrating effect Effects 0.000 description 4
- 238000002360 preparation method Methods 0.000 description 3
- 238000003825 pressing Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000011161 development Methods 0.000 description 2
- 238000005553 drilling Methods 0.000 description 2
- 238000012536 packaging technology Methods 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 238000005979 thermal decomposition reaction Methods 0.000 description 2
- 239000003963 antioxidant agent Substances 0.000 description 1
- 230000003078 antioxidant effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229920000620 organic polymer Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4857—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/486—Via connections through the substrate with or without pins
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4871—Bases, plates or heatsinks
- H01L21/4875—Connection or disconnection of other leads to or from bases or plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4871—Bases, plates or heatsinks
- H01L21/4882—Assembly of heatsink parts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/52—Mounting semiconductor bodies in containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/568—Temporary substrate used as encapsulation process aid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/142—Metallic substrates having insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
- H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3736—Metallic materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5383—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5386—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
- H01L2224/24195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73267—Layer and HDI connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3135—Double encapsulation or coating and encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
- H01L24/92—Specific sequence of method steps
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Ceramic Engineering (AREA)
- Geometry (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
銅板を用意し、前記銅板の少なくとも片側の表面に第1の導通銅柱層及び第1のリターン条形銅柱層を形成するステップ(a)であって、前記第1のリターン条形銅柱層は、少なくとも1つのリターン条形銅柱を含むステップ(a)と、
前記銅板の表面に、前記第1の導通銅柱層の隣接する第1の導通銅柱の間に位置する第1のチップを実装し、前記銅板の表面に第1の絶縁層を形成して前記第1の導通銅柱層、前記第1のリターン条形銅柱層、及び前記第1のチップをパッケージするステップ(b)と、
前記銅板をエッチングして第1の線路層を形成するステップ(c)であって、前記第1の線路層は、第1の導通線路層、第1の犠牲線路層、及び放熱銅面を含み、前記放熱銅面は、前記第1のチップの裏面に接続され、前記第1の導通銅柱層は、前記第1の導通線路層に接続され、前記第1のリターン条形銅柱層は、前記第1の犠牲線路層に接続されるステップ(c)と、
前記第1の線路層に第2の絶縁層を形成するステップ(d)であって、前記第2の絶縁層は、前記第1の線路層の表面に位置する第2の導通銅柱層及び第2のリターン条形銅柱層を含み、前記第2の導通銅柱層は、前記第1の導通線路層に接続され、前記第2のリターン条形銅柱層は、前記第1の犠牲線路層に接続され、前記第1のリターン条形銅柱層及び前記第2のリターン条形銅柱層は、縦方向に重ね合わせるステップ(d)と、
前記第1の絶縁層及び前記第2の絶縁層をそれぞれ薄くして、前記第1の導通銅柱層と前記第1のリターン条形銅柱層の端部、及び前記第2の導通銅柱層と前記第2のリターン条形銅柱層の端部を露出させるステップ(e)と、
前記第1のリターン条形銅柱層及び前記第2のリターン条形銅柱層の縦方向に同じ位置にあるリターン条形銅柱及び第1の犠牲線路層を同時にエッチングし、その内の絶縁材料を取り除き、デバイス配置口枠を形成するステップ(f)と、
前記デバイス配置口枠の底部又は頂部に第2のチップを実装し、前記第2のチップと前記デバイス配置口枠との隙間内に絶縁パッケージ層を形成するステップ(g)と、
前記第1の絶縁層及び前記第2の絶縁層の表面に第2の線路層及び第3の線路層をそれぞれ形成するステップ(h)であって、前記第1の導通線路層及び前記第2の線路層は、前記第1の導通銅柱層により導通して接続され、前記第1の導通線路層及び前記第3の線路層は、前記第2の導通銅柱層により導通して接続され、前記第2のチップの端子は、前記第2の線路層又は前記第3の線路層に連通するステップ(h)と、を含む。
銅板を用意し、前記銅板の少なくとも片側の表面に第1のフォトレジスト層を印加し、前記第1のフォトレジスト層を露光現像して第1の特徴パターンを形成するステップ(a1)と、
前記第1の特徴パターンにおいて銅を電気めっきして第1の導通銅柱層及び第1のリターン条形銅柱層を形成するステップ(a2)と、
前記第1のフォトレジスト層を除去するステップ(a3)と、を含む。
前記銅板の表面に第2のフォトレジスト層を印加し、前記第2のフォトレジスト層を露光現像して第2の特徴パターンを形成するステップ(c1)と、
前記第2の特徴パターンにおいて露出した銅板をエッチングして第1の線路層を形成するステップ(c2)と、
前記第2のフォトレジスト層を除去するステップ(c3)と、を含む。
前記第1の線路層及び前記銅板の表面に第1の金属シード層を形成するステップ(d1)と、
前記第1の金属シード層に第3のフォトレジスト層を印加し、前記第3のフォトレジスト層を露光現像して第3の特徴パターンを形成するステップ(d2)と、
前記第3の特徴パターンにおいて銅を電気めっきして第2の導通銅柱層及び第2のリターン条形銅柱層を形成するステップ(d3)と、
前記第3のフォトレジスト層を除去し、露出した第1の金属シード層をエッチングするステップ(d4)と、
前記第1の線路層、前記第2の導通銅柱層及び前記第2のリターン条形銅柱層を覆う第2の絶縁層を形成するステップ(d5)と、を含む。
前記第1の絶縁層及び前記第2の絶縁層の表面に第4のフォトレジスト層及び第5のフォトレジスト層をそれぞれ印加し、前記第4のフォトレジスト層及び第5のフォトレジスト層を露光現像して第4の特徴パターン及び第5の特徴パターンをそれぞれ形成するステップ(f1)と、
前記第4の特徴パターン及び前記第5の特徴パターンにおいて前記第1のリターン条形銅柱層及び前記第2のリターン条形銅柱層の縦方向に同じ位置にあるリターン条形銅柱及び第1の犠牲線路層をそれぞれエッチングし、その内の絶縁材料を取り除き、デバイス配置口枠を形成するステップ(f2)と、
前記第4のフォトレジスト層及び前記第5のフォトレジスト層をそれぞれ除去するステップ(f3)と、を含む。
前記第1の絶縁層の表面に第1の接着層を設けるステップ(g1)と、
前記第2のチップを前記デバイス配置口枠内に置くステップ(g2)であって、前記第2のチップの端子面は、前記第1の接着層に付着されるステップ(g2)と、
前記第2のチップと前記デバイス配置口枠との隙間内及び前記第2の絶縁層の表面に絶縁パッケージ層を形成するステップ(g3)と、
前記絶縁パッケージ層を薄くして前記第2の導通銅柱層の端部を露出させるステップ(g4)と、
前記第1の接着層を除去するステップ(g5)と、を含む。
前記第2の絶縁層の表面に第2の接着層を設けるステップ(h1)と、
前記第1の絶縁層を部分的に薄くしてウィンドウを形成して前記第1のチップの端子を露出させるステップ(h2)と、
前記第2の接着層を除去するステップ(h3)と、
前記第1の絶縁層の表面と前記ウィンドウの底部及び側壁に第2の金属シード層を形成し、前記第2の絶縁層の表面に第3の金属シード層を形成するステップ(h4)と、
前記第2の金属シード層及び前記第3の金属シード層の表面に第6のフォトレジスト層及び第7のフォトレジスト層をそれぞれ印加し、前記第6のフォトレジスト層及び前記第7のフォトレジスト層を露光現像して第6の特徴パターン及び第7の特徴パターンをそれぞれ形成するステップ(h5)と、
前記第6の特徴パターン及び前記第7の特徴パターンにおいて銅を電気めっきして第2の線路層及び第3の線路層をそれぞれ形成するステップ(h6)と、
前記第6のフォトレジスト層及び前記第7のフォトレジスト層を除去し、露出した第2の金属シード層及び第3の金属シード層をエッチングするステップ(h7)と、を含む。
前記第2の絶縁層の表面に第1の接着層を設けるステップ(g1/)と、
前記第2のチップを前記デバイス配置口枠内に置くステップ(g2/)であって、前記第2のチップの端子面は、前記第1の接着層に付着されるステップ(g2/)と、
前記第2のチップと前記デバイス配置口枠との隙間内及び前記第1の絶縁層の表面に絶縁パッケージ層を形成するステップ(g3/)と、
前記絶縁パッケージ層を薄くして前記第1の導通銅柱層の端部を露出させるステップ(g4/)と、を含む。
前記第1の絶縁層を部分的に薄くしてウィンドウを形成して前記第1のチップの端子を露出させるステップ(h1/)と、
前記第1の接着層を除去するステップ(h2/)と、
前記第1の絶縁層の表面と前記ウィンドウの底部及び側壁に第2の金属シード層を形成し、前記第2の絶縁層の表面に第3の金属シードを形成するステップ(h3/)と、
前記第2の金属シード層及び前記第3の金属シード層の表面に第6のフォトレジスト層及び第7のフォトレジスト層をそれぞれ印加し、前記第6のフォトレジスト層及び第7のフォトレジスト層を露光現像して第6の特徴パターン及び第7の特徴パターンをそれぞれ形成するステップ(h4/)と、
前記第6の特徴パターン及び前記第7の特徴パターンにおいて銅を電気めっきして第2の線路層及び第3の線路層をそれぞれ形成するステップ(h5/)と、
前記第6のフォトレジスト層及び前記第7のフォトレジスト層を除去し、露出した前記第2の金属シード層及び前記第3の金属シード層をエッチングするステップ(h6/)と、を含む。
ステップ(h)の後、前記第2の線路層及び前記第3の線路層に第1のソルダーレジスト層及び第2のソルダーレジスト層をそれぞれ形成し、露出した金属に対して表面処理を行って第1の金属表面処理層及び第2の金属表面処理層をそれぞれ形成するステップ(i)を含む。
101:第1の絶縁層
1011:銅板
1012:第1の導通銅柱層
1013:第1のリターン条形銅柱層
1014:第1のチップ
1015:ウィンドウ
102:第2の絶縁層
1021:第1の導通線路層
1022:第1の犠牲線路層
1023:放熱銅面
1024:第1の金属シード層
1025:第2の導通銅柱層
1026:第2のリターン条形銅柱層
1027:デバイス配置口枠
1028:第1の接着層
1029:第2のチップ
103:絶縁パッケージ層
1041:第2の金属シード層
1042:第2の線路層
1043:第1のソルダーレジスト層
1044:第1の金属表面処理層
1051:第3の金属シード層
1052:第3の線路層
1053:第2のソルダーレジスト層
1054:第2の金属表面処理層
200:両面相互接続組み込みチップパッケージ構造
Claims (16)
- 銅板を用意し、前記銅板の少なくとも片側の表面に第1の導通銅柱層及び第1のリターン条形銅柱層を形成するステップ(a)であって、前記第1のリターン条形銅柱層は、少なくとも1つのリターン条形銅柱を含むステップ(a)と、
前記銅板の表面に、前記第1の導通銅柱層の隣接する第1の導通銅柱の間に位置する第1のチップを実装し、前記銅板の表面に第1の絶縁層を形成して前記第1の導通銅柱層、前記第1のリターン条形銅柱層、及び前記第1のチップをパッケージするステップ(b)と、
前記銅板をエッチングして第1の線路層を形成するステップ(c)であって、前記第1の線路層は、第1の導通線路層、第1の犠牲線路層、及び放熱銅面を含み、前記放熱銅面は、前記第1のチップの裏面に接続され、前記第1の導通銅柱層は、前記第1の導通線路層に接続され、前記第1のリターン条形銅柱層は、前記第1の犠牲線路層に接続されるステップ(c)と、
前記第1の線路層に第2の絶縁層を形成するステップ(d)であって、前記第2の絶縁層は、前記第1の線路層の表面に位置する第2の導通銅柱層及び第2のリターン条形銅柱層を含み、前記第2の導通銅柱層は、前記第1の導通線路層に接続され、前記第2のリターン条形銅柱層は、前記第1の犠牲線路層に接続され、前記第1のリターン条形銅柱層及び前記第2のリターン条形銅柱層は、縦方向に重ね合わせるステップ(d)と、
前記第1の絶縁層及び前記第2の絶縁層をそれぞれ薄くして、前記第1の導通銅柱層と前記第1のリターン条形銅柱層の端部、及び前記第2の導通銅柱層と前記第2のリターン条形銅柱層の端部を露出させるステップ(e)と、
前記第1のリターン条形銅柱層及び前記第2のリターン条形銅柱層の縦方向に同じ位置にあるリターン条形銅柱及び第1の犠牲線路層を同時にエッチングし、その内の絶縁材料を取り除き、デバイス配置口枠を形成するステップ(f)と、
前記デバイス配置口枠の底部又は頂部に第2のチップを実装し、前記第2のチップと前記デバイス配置口枠との隙間内に絶縁パッケージ層を形成するステップ(g)と、
前記第1の絶縁層及び前記第2の絶縁層の表面に第2の線路層及び第3の線路層をそれぞれ形成するステップ(h)であって、前記第1の導通線路層及び前記第2の線路層は、前記第1の導通銅柱層により導通して接続され、前記第1の導通線路層及び前記第3の線路層は、前記第2の導通銅柱層により導通して接続され、前記第2のチップの端子は、前記第2の線路層又は前記第3の線路層に連通するステップ(h)と、を含む、
両面相互接続組み込みチップパッケージ構造の製造方法。 - ステップ(a)は、
銅板を用意し、前記銅板の少なくとも片側の表面に第1のフォトレジスト層を印加し、前記第1のフォトレジスト層を露光現像して第1の特徴パターンを形成するステップ(a1)と、
前記第1の特徴パターンにおいて銅を電気めっきして第1の導通銅柱層及び第1のリターン条形銅柱層を形成するステップ(a2)と、
前記第1のフォトレジスト層を除去するステップ(a3)と、を含む、
請求項1に記載の両面相互接続組み込みチップパッケージ構造の製造方法。 - ステップ(b)は、前記銅板の表面に接着材料を貼り付け、前記第1のチップの裏面を前記接着材料に貼り、前記銅板の表面に第1のチップを実装するステップを含む、
請求項1に記載の両面相互接続組み込みチップパッケージ構造の製造方法。 - ステップ(c)は、
前記銅板の表面に第2のフォトレジスト層を印加し、前記第2のフォトレジスト層を露光現像して第2の特徴パターンを形成するステップ(c1)と、
前記第2の特徴パターンにおいて露出した銅板をエッチングして第1の線路層を形成するステップ(c2)と、
前記第2のフォトレジスト層を除去するステップ(c3)と、を含む、
請求項1に記載の両面相互接続組み込みチップパッケージ構造の製造方法。 - ステップ(d)は、
前記第1の線路層及び前記銅板の表面に第1の金属シード層を形成するステップ(d1)と、
前記第1の金属シード層に第3のフォトレジスト層を印加し、前記第3のフォトレジスト層を露光現像して第3の特徴パターンを形成するステップ(d2)と、
前記第3の特徴パターンにおいて銅を電気めっきして第2の導通銅柱層及び第2のリターン条形銅柱層を形成するステップ(d3)と、
前記第3のフォトレジスト層を除去し、露出した第1の金属シード層をエッチングするステップ(d4)と、
前記第1の線路層、前記第2の導通銅柱層及び前記第2のリターン条形銅柱層を覆う第2の絶縁層を形成するステップ(d5)と、を含む、
請求項1に記載の両面相互接続組み込みチップパッケージ構造の製造方法。 - ステップ(e)は、研削盤、プラズマエッチング又はサンドブラストにより、前記第1の絶縁層及び前記第2の絶縁層をそれぞれ全体的に薄くして前記第1の導通銅柱層と前記第1のリターン条形銅柱層の端部及び前記第2の導通銅柱層と前記第2のリターン条形銅柱層の端部を露出させるステップを含む、
請求項1に記載の両面相互接続組み込みチップパッケージ構造の製造方法。 - ステップ(e)は、レーザ、機械的ドリル又はフォトリソグラフィにより、前記第1の絶縁層及び前記第2の絶縁層をそれぞれ部分的に薄くして前記第1の導通銅柱層と前記第1のリターン条形銅柱層の端部及び前記第2の導通銅柱層と前記第2のリターン条形銅柱層の端部を露出させるステップを含む、
請求項1に記載の両面相互接続組み込みチップパッケージ構造の製造方法。 - ステップ(f)は、
前記第1の絶縁層及び前記第2の絶縁層の表面に第4のフォトレジスト層及び第5のフォトレジスト層をそれぞれ印加し、前記第4のフォトレジスト層及び第5のフォトレジスト層を露光現像して第4の特徴パターン及び第5の特徴パターンをそれぞれ形成するステップ(f1)と、
前記第4の特徴パターン及び前記第5の特徴パターンにおいて前記第1のリターン条形銅柱層及び前記第2のリターン条形銅柱層の縦方向に同じ位置にあるリターン条形銅柱及び第1の犠牲線路層をそれぞれエッチングし、その内の絶縁材料を取り除き、デバイス配置口枠を形成するステップ(f2)と、
前記第4のフォトレジスト層及び前記第5のフォトレジスト層をそれぞれ除去するステップ(f3)と、を含む、
請求項1に記載の両面相互接続組み込みチップパッケージ構造の製造方法。 - ステップ(g)は、
前記第1の絶縁層の表面に第1の接着層を設けるステップ(g1)と、
前記第2のチップを前記デバイス配置口枠内に置くステップ(g2)であって、前記第2のチップの端子面は、前記第1の接着層に付着されるステップ(g2)と、
前記第2のチップと前記デバイス配置口枠との隙間内及び前記第2の絶縁層の表面に絶縁パッケージ層を形成するステップ(g3)と、
前記絶縁パッケージ層を薄くして前記第2の導通銅柱層の端部を露出させるステップ(g4)と、
前記第1の接着層を除去するステップ(g5)と、を含む、
請求項1に記載の両面相互接続組み込みチップパッケージ構造の製造方法。 - ステップ(h)は、
前記第2の絶縁層の表面に第2の接着層を設けるステップ(h1)と、
前記第1の絶縁層を部分的に薄くしてウィンドウを形成して前記第1のチップの端子を露出させるステップ(h2)と、
前記第2の接着層を除去するステップ(h3)と、
前記第1の絶縁層の表面と前記ウィンドウの底部及び側壁に第2の金属シード層を形成し、前記第2の絶縁層の表面に第3の金属シード層を形成するステップ(h4)と、
前記第2の金属シード層及び前記第3の金属シード層の表面に第6のフォトレジスト層及び第7のフォトレジスト層をそれぞれ印加し、前記第6のフォトレジスト層及び前記第7のフォトレジスト層を露光現像して第6の特徴パターン及び第7の特徴パターンをそれぞれ形成するステップ(h5)と、
前記第6の特徴パターン及び前記第7の特徴パターンにおいて銅を電気めっきして第2の線路層及び第3の線路層をそれぞれ形成するステップ(h6)と、
前記第6のフォトレジスト層及び前記第7のフォトレジスト層を除去し、露出した第2の金属シード層及び第3の金属シード層をエッチングするステップ(h7)と、を含む、
請求項9に記載の両面相互接続組み込みチップパッケージ構造の製造方法。 - ステップ(g)は、
前記第2の絶縁層の表面に第1の接着層を設けるステップ(g1/)と、
前記第2のチップを前記デバイス配置口枠内に置くステップ(g2/)であって、前記第2のチップの端子面は、前記第1の接着層に付着されるステップ(g2/)と、
前記第2のチップと前記デバイス配置口枠との隙間内及び前記第1の絶縁層の表面に絶縁パッケージ層を形成するステップ(g3/)と、
前記絶縁パッケージ層を薄くして前記第1の導通銅柱層の端部を露出させるステップ(g4/)と、を含む、
請求項1に記載の両面相互接続組み込みチップパッケージ構造の製造方法。 - ステップ(h)は、
前記第1の絶縁層を部分的に薄くしてウィンドウを形成して前記第1のチップの端子を露出させるステップ(h1/)と、
前記第1の接着層を除去するステップ(h2/)と、
前記第1の絶縁層の表面と前記ウィンドウの底部及び側壁に第2の金属シード層を形成し、前記第2の絶縁層の表面に第3の金属シード層を形成するステップ(h3/)と、
前記第2の金属シード層及び前記第3の金属シード層の表面に第6のフォトレジスト層及び第7のフォトレジスト層をそれぞれ印加し、前記第6のフォトレジスト層及び第7のフォトレジスト層を露光現像して第6の特徴パターン及び第7の特徴パターンをそれぞれ形成するステップ(h4/)と、
前記第6の特徴パターン及び前記第7の特徴パターンにおいて銅を電気めっきして第2の線路層及び第3の線路層をそれぞれ形成するステップ(h5/)と、
前記第6のフォトレジスト層及び前記第7のフォトレジスト層を除去し、露出した前記第2の金属シード層及び前記第3の金属シード層をエッチングするステップ(h6/)と、を含む、
請求項11に記載の両面相互接続組み込みチップパッケージ構造の製造方法。 - 無電解めっき又はスパッタリングにより、金属シード層を調製することを含む、
請求項5、10又は12に記載の両面相互接続組み込みチップパッケージ構造の製造方法。 - 金属シード層は、チタン、銅、チタンタングステン合金又はそれらの組み合わせを含む、
請求項5、10又は12に記載の両面相互接続組み込みチップパッケージ構造の製造方法。 - ステップ(h)の後、前記第2の線路層及び前記第3の線路層に第1のソルダーレジスト層及び第2のソルダーレジスト層をそれぞれ形成し、露出した金属に対して表面処理を行って第1の金属表面処理層及び第2の金属表面処理層をそれぞれ形成するステップ(i)をさらに含む、
請求項1に記載の両面相互接続組み込みチップパッケージ構造の製造方法。 - 酸化防止、ニッケルパラジウム金化、錫めっき又は銀化により、露出した金属に対して表面処理を行うことを含む、
請求項15に記載の両面相互接続組み込みチップパッケージ構造の製造方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111410151.0A CN114361040B (zh) | 2021-11-18 | 2021-11-18 | 一种双面互联嵌入式芯片封装结构及其制造方法 |
CN202111410151.0 | 2021-11-18 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2023075054A JP2023075054A (ja) | 2023-05-30 |
JP7497407B2 true JP7497407B2 (ja) | 2024-06-10 |
Family
ID=81095676
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022181806A Active JP7497407B2 (ja) | 2021-11-18 | 2022-11-14 | 両面相互接続組み込みチップパッケージ構造及びその製造方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20230154857A1 (ja) |
JP (1) | JP7497407B2 (ja) |
KR (1) | KR20230073084A (ja) |
CN (1) | CN114361040B (ja) |
TW (1) | TW202322333A (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2024120413A1 (en) * | 2022-12-06 | 2024-06-13 | Tongfu Microelectronics Co., Ltd. | Chip packaging method and chip packaging structure |
CN117497532B (zh) * | 2024-01-02 | 2024-04-09 | 成都雷电微力科技股份有限公司 | 一种aip三维堆叠tr气密封装组件 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008288298A (ja) | 2007-05-16 | 2008-11-27 | Toppan Printing Co Ltd | 電子部品を内蔵したプリント配線板の製造方法 |
CN113451259A (zh) | 2021-05-14 | 2021-09-28 | 珠海越亚半导体股份有限公司 | 一种多器件分次嵌埋封装基板及其制造方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002110900A (ja) * | 2000-10-02 | 2002-04-12 | Toyo Kohan Co Ltd | 半導体パッケージユニット及びその製造方法 |
CN103311205A (zh) * | 2013-05-16 | 2013-09-18 | 华天科技(西安)有限公司 | 一种防止芯片凸点短路的封装件及其制造工艺 |
CN106129052A (zh) * | 2016-08-10 | 2016-11-16 | 江阴芯智联电子科技有限公司 | 双向集成埋入式芯片重布线基板结构及其制作方法 |
CN111554639A (zh) * | 2020-04-02 | 2020-08-18 | 珠海越亚半导体股份有限公司 | 嵌入式芯片封装及其制造方法 |
CN111883431B (zh) * | 2020-06-15 | 2021-09-21 | 珠海越亚半导体股份有限公司 | 一种具有高效散热结构的封装基板及其制造方法 |
CN111463178B (zh) * | 2020-06-22 | 2020-10-09 | 珠海越亚半导体股份有限公司 | 一种散热嵌埋封装方法 |
CN112701055B (zh) * | 2020-12-22 | 2022-04-22 | 杰群电子科技(东莞)有限公司 | 一种埋置元件的封装方法及封装结构 |
CN112820713B (zh) * | 2021-01-05 | 2022-11-22 | 珠海越亚半导体股份有限公司 | 一种金属框架封装基板及其制造方法 |
CN113471347A (zh) * | 2021-05-14 | 2021-10-01 | 南通越亚半导体有限公司 | Led嵌埋封装基板及其制造方法 |
-
2021
- 2021-11-18 CN CN202111410151.0A patent/CN114361040B/zh active Active
-
2022
- 2022-09-01 KR KR1020220110485A patent/KR20230073084A/ko not_active Application Discontinuation
- 2022-09-30 US US17/957,138 patent/US20230154857A1/en active Pending
- 2022-10-13 TW TW111138868A patent/TW202322333A/zh unknown
- 2022-11-14 JP JP2022181806A patent/JP7497407B2/ja active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008288298A (ja) | 2007-05-16 | 2008-11-27 | Toppan Printing Co Ltd | 電子部品を内蔵したプリント配線板の製造方法 |
CN113451259A (zh) | 2021-05-14 | 2021-09-28 | 珠海越亚半导体股份有限公司 | 一种多器件分次嵌埋封装基板及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
US20230154857A1 (en) | 2023-05-18 |
KR20230073084A (ko) | 2023-05-25 |
JP2023075054A (ja) | 2023-05-30 |
TW202322333A (zh) | 2023-06-01 |
CN114361040A (zh) | 2022-04-15 |
CN114361040B (zh) | 2023-03-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI772152B (zh) | 一種線路預排布散熱嵌埋封裝結構及其製造方法 | |
JP7497407B2 (ja) | 両面相互接続組み込みチップパッケージ構造及びその製造方法 | |
JP3297879B2 (ja) | 連続して形成した集積回路パッケージ | |
US8322030B1 (en) | Circuit-on-foil process for manufacturing a laminated semiconductor package substrate having embedded conductive patterns | |
US11854920B2 (en) | Embedded chip package and manufacturing method thereof | |
US9824977B2 (en) | Semiconductor packages and methods of forming the same | |
KR102658337B1 (ko) | 다중 소자의 단계적 임베디드 패키지 기판 및 그 제조 방법 | |
JP7333454B2 (ja) | モールド成形プロセスに基づくパッケージ基板及びその製造方法 | |
TWI772480B (zh) | 製造半導體封裝基板的方法以及使用該方法製造的半導體封裝基板 | |
KR20130078107A (ko) | 부품 내장형 인쇄회로기판 및 이의 제조방법 | |
KR100633852B1 (ko) | 캐비티가 형성된 기판 제조 방법 | |
CN112820713B (zh) | 一种金属框架封装基板及其制造方法 | |
TWI819851B (zh) | 多器件分層嵌埋封裝結構及其製作方法 | |
US9653322B2 (en) | Method for fabricating a semiconductor package | |
US20240203935A1 (en) | Method of embedding a bare die in a carrier laminate | |
JP2024080614A (ja) | 部品パッケージング基板構造及びその作製方法 | |
TW202349648A (zh) | 封裝結構及其製作方法 | |
KR20110029909A (ko) | 박막 반도체 패키지 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20221114 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20231012 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20231107 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240207 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240521 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240529 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7497407 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |