JP2002110900A - 半導体パッケージユニット及びその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 少なくとも２倍以上の容量を有することがで
き、且つバンプ欠損が発生することがない半導体パッケ
ージユニットを提供する。 【解決手段】 銅層／ニッケル層／コア銅層／ニッケル
層／銅層の５層からなる多層めっき板３４の外側の銅層
に接続用バンプ１７，１８を形成するための選択エッチ
ングを行い、次いで中間のニッケル層に同様の選択エッ
チングを行って柱状導体を形成し、露出したコア銅層１
９の表面に選択エッチング処理して回路を形成し、その
後両面に電気絶縁性樹脂を塗布して前記柱状導体の表面
が露出するように研磨して実装基板４０を製造する。得
られた実装基板４０の両面に半導体チップ１、２を搭載
して電気的に接続して一体的構造の半導体パッケージユ
ニットとする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体の多集積化
に対応できる半導体パッケージユニット、特に従来の半
導体パッケージと同一の空間容積内に少なくとも倍のメ
モリー容量の半導体チップを搭載、格納できる新規な半
導体パッケージユニット及びその製造方法に関する。

【０００２】

【従来の技術】近年、半導体デバイスの高集積化、多ピ
ン化、小型化、また、電子機器の小型・軽量化に伴い、
高密度の実装基板が要求されるようになってきており、
それを可能にするために、配線基板の多層化、配線密度
の向上、チップの積層構造に関する研究・開発が盛んに
行われるようになってきている。

【０００３】このような、多層化方法は、パッケージ形
態の変遷と共に多少変化しているが、従来の方法は概ね
１パッケージに１チップを組みこんだものでチップ容量
が増加しない限りパッケージ当りの容量は増加できない
という問題があることが指摘されていた。

【０００４】この状態を改善する方法として、例えば特
開平１０−１６３４１４号公報では、半導体モジュール
間を複数個の接合部を介して電気的に接続し、各半導体
モジュール間に設けられた接合部間を電気的に接続する
ことで所定の機能を有する複数個の電極を構成し、半導
体チップの有する端子接合部までの接続パターンを各半
導体モジュールで異ならせることで、複数個の電極のい
ずれかを各半導体チップの固有電極として構成し、また
半導体チップに、接合部と電気的に接続するパッドを配
置し、半導体チップの有する端子からパッドまでの接続
パターンを各半導体モジュールで異ならせ、さらに接合
部間の接続パターンを各半導体モジュールで異ならせる
ことで複数個の電極のいずれかを各半導体チップの固有
電極として構成することが提案されている。

【０００５】すなわち、この提案によれば、第一のフィ
ルムキャリヤ半導体モジュールと第二のフィルムキャリ
ヤ半導体モジュールのアウタリード位置に、チップ選択
用配線パターンを形成したスペーサを介在させて各フィ
ルムキャリヤ半導体モジュールを電気的に接続すること
により、従来パッケージと同様の実装及び実装空間で２
倍のメモリー容量を有することができ、さらにスペーサ
をフィルムキャリヤ半導体モジュールとほぼ同等厚さに
すれば、スペーサを介して２個以上のフィルムキャリヤ
半導体モジュールを積層することができるので、パッケ
ージ当りのチップ容量をさらに増大させることができる
というものである。

【０００６】また、特開平１０−２２３６８３号公報で
は、フィルムキャリヤのインナーリードがある面と、半
導体チップの入出力面がある面を向かい合わせ、かつデ
バイスホールを半導体チップが通り抜けられない程に小
さくすることにより、半導体チップとフィルムキャリヤ
の絶縁フィルムが接触するまで層間隔を狭くできるか
ら、空間容積が減って実質的にパッケージ内の容量が増
加するということが提案されている。

【０００７】

【発明が解決しようとする課題】しかし、前者の方法で
は１個の半導体チップは１のバンプとそれに接続したイ
ンナーリード部を介して電気的に接続しているので、こ
の形式の構造を採用する限りにおいては、各チップ間に
存在する空間を埋めることはできず、従って積層個数が
増えれば増えるほど、この空間容積も増大していくこと
になるので、積層による効果を十分に活用することがで
きないことになる。また、後者の方法では、バイアホ―
ルとの層間接続を半田ボールで行っている関係で、この
部分の空間の活用が不充分であるという問題がある。一
方、クラッド方式を採用した積層板が提案されているが
クラッド方式では重要な問題となる積層境界にボイド
（空隙）が発生しやすいためバンプの欠損が発生するこ
とがあり、また、パッケージユニットの形状で必要な平
滑性がクラッド圧延によって損なわれることがある。

【０００８】本発明は、上記のような従来からの問題を
解決しようというもので、複数の半導体チップを積層し
ていく場合に生ずる、チップ間に存在する空間容積を可
及的に少なくすることができて、半導体パッケージ内の
チップ容量を従来方法の少なくとも２倍にすることがで
き、且つバンプ欠損が発生することがない半導体パッケ
ージユニット、及び該半導体パッケージを効率的に製造
することができる製造方法を提供することを目的とする
ものである。

【０００９】

【課題を解決するための手段】上記課題を解決する本発
明の半導体パッケージユニットは、多層めっき板を選択
的にエッチングして半導体チップ接続用バンプ、配線層
を形成し、前記多層めっき板の両面に半導体チップを搭
載したことを特徴とするものである。前記多層めっき板
は、銅層／ニッケル層／コア銅層／ニッケル層／銅層の
５層から構成するのが望ましい。また、前記半導体パッ
ケージユニットを製造する本発明の半導体パッケージユ
ニットの製造方法は、前記多層めっき板が銅層／ニッケ
ル層／銅層／ニッケル層／銅層の５層からなり、外側の
銅層に選択エッチングを行い、次いで中間のニッケル層
に同様の選択エッチングを行って柱状導体を形成する工
程、露出したコア銅層の表面に選択エッチング処理して
回路を形成する回路形成工程、両面に電気絶縁性樹脂を
塗布して前記柱状導体の表面が露出するように研磨する
絶縁樹脂被覆工程によって前記実装基板を製造すること
を特徴とする。

【００１０】本発明の半導体パッケージユニットを形成
するための前記多層めっき板は、コア銅層となる銅基材
の両側にニッケルめっきを施し、さらに両側のニッケル
めっきの上層に銅めっきを施す方法により製造した、Ｃ
ｕめっき層／Ｎｉめっき層／Ｃｕ箔層／Ｎｉめっき層／
Ｃｕめっき層からなる多層めっき板を使用するのが好ま
しい。しかしながら、それに限るものでなく、２種の銅
基材片面に各ニッケルめっきを施し、一方のニッケルめ
っき銅板にニッケルめっき上層に更に銅めっきを施し、
２種のめっき銅板をエッチング加工後、超音波あるいは
加圧圧着してＣｕ／Ｎｉ／Ｃｕ／Ｎｉ／Ｃｕの５層構造
にした多層めっき板も使用できる。使用する上でこれら
の多層めっき板の選定は、めっき層量をいかに少なくす
ることができるかに有り、例えば、片面めっき積層板タ
イプは、一方の外層の銅が厚く、他の層が薄い用途の場
合に適切であり、両面めっき法は５層構造の中心Ｃｕ層
が厚く他の層が薄い用途の場合に適切である。また、多
層めっき板を加圧圧着等で重ねて作る場合は、外層の銅
が両面とも厚い用途の場合に有効である。

【００１１】多層めっき法については、蒸着めっき、レ
ーザーめっき等があるが、安価でメンテナンスも簡単な
電気めっき法が好ましく、電気めっき法は、本発明のめ
っき厚みのコントロールがめっきに要した電気量で調整
できる。電気めっきの方法は別に特定するものではな
く、例えば、ニッケルめっきの場合は、ワット浴、スル
ファミン酸浴等一般のめっき浴を用い、同めっき浴に適
正な電解条件で行えばよい。銅めっきの場合も、最も一
般的な硫酸銅めっき浴で、同めっき浴に合った電解条件
で行えばよい。

【００１２】多層めっき装置としては、片面積層めっき
の場合、例えばVertical Cellを使用して片面をポリプ
ロピレン樹脂フィルム等で被覆したものをめっきし、め
っき後、ポリプロピレン樹脂フィルムを剥離するか、あ
るいはCarosel装置で片面めっきをする等がある。ま
た、両面めっきをする場合は、Horizonntal Cell等で両
面めっきをすればよい。

【００１３】この多層めっき板を塩化第２鉄、塩化第２
銅、又は硫酸＋過酸化水素の１又は２以上の組合せから
なる水溶液を湿式エッチング液として使用して、多層め
っき板の表面を選択的にエッチング処理して柱状導体を
形成し、更に配線層を形成する。

【００１４】多層メッキ板の層構造において、Ｃｕ層／
Ｎｉ層／コアＣｕ層／Ｎｉ層／Ｃｕ層の５層構造は、順
に接続バンプ層／エッチングストッパー層／配線層／エ
ッチングストッパー層／接続バンプ層を構成するもので
あり、選択エッチングによって接続バンプ及び回路が形
成される。本発明の半導体パッケージユニットの製造方
法において、上記各工程は、時間的は順序を示すもので
なく、例えば、片面について柱状導体形成工程及び絶縁
樹脂被覆工程を施してから、他の面について柱状導体形
成工程、回路形成工程及び絶縁樹脂被覆工程を施すよう
にしても良く、柱状導体形成工程は両面同時に行っても
良い。

【００１５】

【発明の実施の形態】以下、添付図に示す実施の形態を
参照して、本発明を具体的に説明する。まず、本発明の
実施の一形態に係る半導体パッケージユニットの構造に
ついて、図１０及び図１１を参照して説明する。図１０
は、本発明の実施形態に係る半導体パッケージユニット
の実装基板６を示し、図示するように、銅箔からなるコ
ア銅層（厚み１０〜１００μmが好ましい）で形成され
た配線層７の両面には、ニッケルめっき層（厚み０．５
〜３μmが好ましい）もしくはニッケル箔層（厚さ５〜
１０μm）からなるエッチングストッパー層８、９が形
成されベースのコアを形成している。

【００１６】そして、エッチングストッパー層８の上部
には半導体チップ１との接続用に銅めっき層又は銅箔層
からなる接続用バンプ１８（厚み１０〜１００μmが好
ましい）が形成され、また反対側のエッチングストッパ
ー層９の上面にはもう一方の半導体チップ２との接続用
の接続用バンプ１７（厚み１０〜１００μmが好まし
い）が形成されている。そして、両側の接続用バンブ上
面を除く配線層７の上面空間部に絶縁樹脂３９を塗布し
て表面高さを均一して、図１０に示す実装基板６を得て
いる。そして、該実装基板６の上部側の接続用バンプ１
８、１８に半導体チップ１が接続され、反対側には絶縁
樹脂からなるプリント基板４１が接続用バンプ１７に接
続されていると共に、接続用バンプ１７の下部にはもう
一方の半導体チップ２が接続されていて、さらにプリン
ト基板４１の下部には半田バンプ３が形成されている。

【００１７】次に、以上の構成からなる本実施形態の半
導体パッケージユニットの製造方法について、図２３を
用いて説明する。以下の記載では説明の便宜上、Vertic
al Cellを使用した両面めっき法で４層めっき（めっき
板として５層）を積層しためっき板形成について説明す
る。まず、半導体パッケージユニットを製造する際に内
部導体層（配線層）となるコア銅層１９（厚み１０〜１
００μmが好ましい）の両面にエッチングストッパー層
８、９となる厚さ０．２〜５μmのニッケルめっきから
なるニッケル層２０、２１をニッケル電気めっきユニッ
ト３１で形成する。更に、両面に接続用バンプ１７，１
８となる厚さ１０〜１５０μｍの銅めっきからなる銅層
４、３３を銅電気めっきユニット３２で形成する。

【００１８】ニッケル、銅の各電気めっきユニット３
１，３２は、胴板もしくは胴箔の銅基材らなるコア銅層
１９に電気めっきを行う電気を通電するためのコンダク
ターロール２３、めっき金属を電気的に溶解させるニッ
ケルアノード２４，電解めっきタンク２５，めっき液２
６と電気めっきを行うための直流電源２７（直流電源は
各タンク毎、表、裏面に各一台）本図ではユニットで４
台の直流電源２７で構成されている。

【００１９】半導体パッケージユニットの内部導体層に
なるコア銅層１９は、表面清浄を行った後、ニッケル電
気めっきユニット３１に入り、コンダクターロール２３
を介して、直流電源２７より陰極に帯電され、めっきタ
ンク２５に入る。めっきタンクはニッケル電気めっき液
２６が存在し、該めっき液中のニッケルアノード２４は
直流電源２７によって陰極に帯電され、ニッケルが電気
めっき液中にイオンとなって溶解されると同時に、陰極
に帯電したコア銅層１９の上では、ニッケルイオンが放
電されて金属ニッケルが析出する。このニッケル電気め
っき後、コア銅層１９の両面にニッケル層２０，２１が
形成される。めっき後、ドラッグアウトタンク２８で付
着しためっき液を回収後、リンズタンク３０に入り、水
洗スプレー２９で洗浄されて、次の銅電気めっきユニッ
ト３２に入る。

【００２０】銅電気めっきユニット３２の構造はニッケ
ル電気めっきユニット３１と同じで、めっき液が銅めっ
き液、アノード２４が銅アノードに替わるだけで、電解
電気量を除いて処理の仕方は同一で、両面に銅めっきを
施し、ドラッグアウトタンク２８を通り、水洗リンズを
行いコア銅層１９、ニッケルめっき層２０、２１、銅め
っき層４、３３の総計５層からなる図１に示す多層めっ
き板３４が製造される。

【００２１】次に、多層めっき板３４を所望の大きさに
切断した後、図２〜図１１を参照して説明する以下の工
程を経て、図１１に示す半導体パッケージユニットを製
造する。図２〜図１１は、この発明における第一の実施
形態を説明するためのものである。まず、図２に示すよ
うに、銅層４の表面にフォトレジスト膜３５を形成した
後、露光・現像する。

【００２２】次に図３に示すように、銅層４の選択エッ
チングを行い、銅層４を接続バンプ１８となる柱状導体
を残して溶解、除去する。この場合のエッチング液とし
ては硫酸＋過酸化水素水溶液または過硫酸アンモニウム
水溶液を使用することが好ましい。

【００２３】なお、エッチング処理はエッチング水溶液
中に被処理体を浸漬して行うが、エッチング水溶液をス
プレー噴霧、又は被エッチング面上に滴下して行っても
良い。スプレー噴霧、滴下の場合にはレジスト処理は最
上層のみをスピナーコート等の方法で実施すれば十分で
ある。エッチング液中に浸漬してエッチング処理する場
合には５０℃のエッチング液浴中に１〜１０分間程度浸
漬エッチングするが、個々の浴温度、浸漬時間について
は作業量、時間等によって最適条件を定めることができ
る。

【００２４】次に図４に示すように、ニッケル層２０を
選択エッチングにより除去する。エッチング液として
は、例えばメルテックス社製メルストリップＮ−９５０
等の市販ニッケルエッチング剤を使用する。

【００２５】その後、図５に示すようにエポキシ樹脂ま
たはポリイミド樹脂を絶縁樹脂３９として塗布し、次い
で絶縁樹脂層３９の表面を均一にするよう研磨を行う。
なお、この際に前記柱状導体の頭部が表面に露出するよ
うにして、同時に残存しているレジスト膜を除去する。

【００２６】次に図６に示すように、実装基板のもう一
方の面についても同様の処理を行う。すなわち、銅層３
３の表面にフォトレジスト膜（図示しない）を形成した
後、露光・現像し、次いで銅層３３の選択エッチングを
行い、である接続用バンプ１７となる柱状導体を残して
銅層３３を除去する。この場合のエッチング液としては
硫酸＋過酸化水素水溶液または過硫酸アンモニウム水溶
液を使用することが好ましい。

【００２７】次に、図７に示すようにさらにニッケル層
２１を選択エッチングにより除去する。この場合のエッ
チング液も、前記同様、メルテックス社製メルストリッ
プＮ−９５０等の市販ニッケルエッチング剤を使用す
る。

【００２８】次に、これらの処理の終了した基板の表面
に回路を形成するために、図８に示すようにフォトレジ
スト膜３７を塗布、露光、現像を行った後、図９に示す
ように銅めっき又は銅板１９を選択エッチング処理して
回路を形成する。この場合の選択エッチング液としては
塩化第二鉄水溶液、硫酸＋過酸化水素水溶液等を使用す
ることができる。この処理によって配線層が形成され
る。この後、図１０に示すようにエポキシ樹脂またはポ
リイミド樹脂を絶縁樹脂３９として塗布し、次いで絶縁
樹脂層３９の表面を均一にするよう研磨を行う。なお、
この際に接続用バンプ１７の頭部が表面に露出するよう
にして、同時に残存しているレジスト膜を除去して、図
１０に示す実装基板６を得る。

【００２９】最後に図１１に示すように、市販半導体チ
ップ１と２を、導電粒子を含む異方性導電接着剤によっ
て配線層の両表面に接続し、チップを両面に搭載した実
装基板６を絶縁層で被覆したプリント基板４１上に搭載
して、パッケージユニット４０とする。なお、プリント
基板下部は半田ボール３によって他の基板と接続し、さ
らに積層して半導体パッケージとすることができる。ま
た、この実装基板上の半導体チップ１、２は必要に応じ
てエポキシ樹脂、ポリイミド樹脂等の絶縁樹脂を使用し
て包埋処理することもできる。

【００３０】次に本発明の第二の実施形態に係るパッケ
ージユニットの製造について図１２〜図２２を用いて説
明する。第二の実施形態はめっき板の両面の両端部分を
エッチングによって削除することなく、めっき板の厚さ
を一定に維持するようにするものである。このようにす
る理由は図２２に示すようにめっき板を半導体パッケー
ジユニットのリードフレーム代替に使用するためであ
る。なお、この実施形態においても、多層めっき板３４
の製造方法は前記第一の実施形態と同じであるのでその
記載については省略する。

【００３１】まず、図１３に示すように、銅層４の表面
にフォトレジスト膜３５を形成した後、露光・現像す
る。この場合に、第一の実施形態と異なるのは、この第
二の実施形態では基板両端部にリードフレーム形成用の
フォトレジスト膜３６を形成することである。次に図１
４に示すように、銅層４の選択エッチングを行い、銅層
４を接続用バンプ１８及びリードフレーム３８を残して
溶解、除去する。この場合のエッチング液としては硫酸
＋過酸化水素水溶液または過硫酸アンモニウム水溶液を
使用することが好ましい。この場合のエッチング処理条
件は第一の実施形態の場合と同じである。

【００３２】次に図１５に示すように、ニッケル層２０
を第一の実施形態同様、選択エッチングにより除去し、
その後、図１６に示すようにエポキシ樹脂またはポリイ
ミド樹脂を塗布して絶縁樹脂３９を形成し、次いで絶縁
樹脂層３９の表面を均一にするよう研磨を行う。なお、
この際に接続用バンプ１８の頭部が表面に露出するよう
にして、同時に残存しているレジスト膜を除去する。

【００３３】次に図１７に示すように、実装基板のもう
一方の面についても同様の処理を行う。すなわち、銅層
３３の表面にフォトレジスト膜（図示しない）を形成し
た後、露光・現像し、次いで銅層３３の選択エッチング
を行い、接続用バンプ１７及びリードフレーム３８を残
して銅層３３を除去する。この場合のエッチング液とし
ては硫酸＋過酸化水素水溶液または過硫酸アンモニウム
水溶液を使用することが好ましい。

【００３４】次に、図１８に示すようにさらにニッケル
層２１を選択エッチングにより除去する。この場合のエ
ッチング液も、前記第一の実施形態の場合と同様であ
る。次に、これらの処理の終了した基板の表面に回路を
形成するために、図１９に示すようにフォトレジスト膜
３７を塗布、露光、現像を行った後、図２０に示すよう
にコア銅層１９を選択エッチング処理して回路を形成す
る。この場合の選択エッチング条件も、第一の実施形態
の場合と同様であり、この後、図２１に示すようにエポ
キシ樹脂またはポリイミド樹脂を絶縁樹脂３９として塗
布し、次いで絶縁樹脂層３９の表面を均一にする。

【００３５】最後に、市販半導体チップを、第一の実施
形態の場合と同様にして導電粒子を含む異方性導電接着
剤によって配線層の両表面に接続し、チップを両面に搭
載した実装基板１３とする。チップ１、２を両面に搭載
した実装基板６は図２２のようになり、この場合にはチ
ップ１、２はエポキシ樹脂またはポリイミド樹脂等の絶
縁樹脂層４４によって被覆する。なお、この第二の実施
形態においては、図１８等におけるリードフレーム部分
３８を、図２２の端部４３と半田等でつないでパッケー
ジユニットとして使用する。このようにしたリードフレ
ーム付きパッケージユニットをスペーサー等を介して多
数連接し、半導体パッケージとして使用することができ
る。

【００３６】

【発明の効果】以上説明してきたように、本発明の半導
体パッケージユニットによれば、多層めっき板を使用し
てその両面にチップを搭載したパッケージユニットとす
ることによって、チップ間に存在する空間容積を可及的
に少なくすることができて、積層時の空間を効果的に排
除することができ、半導体パッケージ全体の容量を増加
させることができる。また、本発明で使用する多層めっ
き板は、従来のクラッド材と比較して、形状的にも優
れ、かつ、均一圧接不良によるボイドの発生がなく品質
的に優れた実装基板が得られる。さらにこの多層めっき
板を用いて選択エッチングを行うことによって半導体パ
ッケージユニットを容易に製造することができるので、
該半導体パッケージを効率的に製造することができ、従
来の半導体パッケージユニット比べて製作費用の低減が
図れる。

【図面の簡単な説明】

【図１】本発明の一実施の形態に係る半導体パッケージ
ユニットの製造方法の工程説明図のうち、未加工の多層
メッキ板の断面図である。

【図２】本発明の第一の実施形態に係る半導体パッケー
ジユニットの製造方法の工程説明図のうち、柱状導体形
成用レジストを銅層上に塗布した状態を示した断面図で
ある。

【図３】本発明の第一の実施形態に係る半導体パッケー
ジユニットの製造方法の工程説明図のうち、表面銅層の
選択エッチングを行って柱状導体を形成した状態を示し
た断面図である。

【図４】本発明の第一の実施形態に係る半導体パッケー
ジユニットの製造方法の工程説明図のうち、ニッケル層
の選択エッチングを行った後の状態を示した断面図であ
る。

【図５】本発明の第一の実施形態に係る半導体パッケー
ジユニットの製造方法の工程説明図のうち、絶縁樹脂を
塗布して表層を研磨した後の状態を示した断面図であ
る。

【図６】本発明の第一の実施形態に係る半導体パッケー
ジユニットの製造方法の工程説明図のうち、反対の面に
も柱状導体を形成した状態を示した断面図である。

【図７】本発明の第一の実施形態に係る半導体パッケー
ジユニットの製造方法の工程説明図のうち、反対面のニ
ッケル層を選択的にエッチングした後の状態を示した断
面図である。

【図８】本発明の第一の実施形態に係る半導体パッケー
ジユニットの製造方法の工程説明図のうち、回路パター
ン形成用フォトレジスト樹脂を地付した後の状態を示し
た断面図である。

【図９】本発明の第一の実施形態に係る半導体パッケー
ジユニットの製造方法の工程説明図のうち、回路パター
ンをエッチングにより形成した後の状態を示した断面図
である。

【図１０】本発明の第一の実施形態に係る半導体パッケ
ージユニットの製造方法の工程説明図のうち、回路を形
成した反対面に絶縁樹脂を塗布して、その上面を研磨し
た状態を示した断面図である。

【図１１】本発明の第一の実施形態に係る半導体パッケ
ージユニットの製造方法の工程説明図のうち、実装基板
の両面に半導体チップを搭載、接続し、さらにプリント
基板上に搭載した状態を示した断面図である。

【図１２】本発明の第二の実施形態に係る半導体パッケ
ージユニットの製造方法の工程説明図のうち、未加工の
多層メッキ板の断面図である。

【図１３】本発明の第二の実施形態に係る半導体パッケ
ージユニットの製造方法の工程説明図のうち、柱状導体
及びリードフレーム形成用レジストを銅層上に塗布した
状態を示した断面図である。

【図１４】本発明の第二の実施形態に係る半導体パッケ
ージユニットの製造方法の工程説明図のうち、表面銅層
の選択エッチングを行って柱状導体及びリードフレーム
ラインを形成した状態を示した断面図である。

【図１５】本発明の第二の実施形態に係る半導体パッケ
ージユニットの製造方法の工程説明図のうち、ニッケル
層の選択エッチングを行った後の状態を示した断面図で
ある。

【図１６】本発明の第二の実施形態に係る半導体パッケ
ージユニットの製造方法の工程説明図のうち、絶縁樹脂
を塗布して表層を研磨した後の状態を示した断面図であ
る。

【図１７】本発明の第二の実施形態に係る半導体パッケ
ージユニットの製造方法の工程説明図のうち、反対の面
にも柱状導体及びリードフレームラインを形成した状態
を示した断面図である。

【図１８】本発明の第二の実施形態に係る半導体パッケ
ージユニットの製造方法の工程説明図のうち、反対面の
ニッケル層を選択的にエッチングした後の状態を示した
断面図である。

【図１９】本発明の第二の実施形態に係る半半導体パッ
ケージユニットの製造方法の工程説明図のうち、回路パ
ターン及びリードフレームライン形成用フォトレジスト
樹脂を地付した後の状態を示した断面図である。

【図２０】本発明の第二の実施形態に係る半導体パッケ
ージユニットの製造方法の工程説明図のうち、回路パタ
ーンをエッチングにより形成した後の状態を示した断面
図である。

【図２１】本発明の第二の実施形態に係る半導体パッケ
ージユニットの製造方法の工程説明図のうち、基板を絶
縁樹脂で塗布、充填した後の状態を示した断面図であ
る。

【図２２】本発明の第二の実施形態に係る半導体パッケ
ージユニットの製造方法の工程説明図のうち、基板上に
半導体チップを搭載し、端部をリードフレーム加工した
状態を示した断面図である。

【図２３】本発明に使用する５層めっき金属板の製造装
置の断面正面図である。

【符号の説明】

１，２ 半導体チップ ３ 半田バンプ ４，３３ 銅層 ６，１３ 実装基板 ７ 配線層 ８，９ エッチングストッパー層 １７，１８ 接続用バンプ １９ コア銅層 ２０，２１ ニッケル層 ２３ コンダクターロール ２４ アノード ２５ めっきタンク ２６ めっき液 ２７ 直流電源 ２８ ドラッグアウト ２９ 水洗スプレー ３０ リンズタンク ３１ ニッケル電気めっきユニット ３２ 銅電気めっきユニット ３４ 多層めっき板 ３５，３６，３７ フォトレジスト膜 ３８ リードフレームライン ３９ 電気絶縁性樹脂 ４０ 半導体パッケージユニット ４１ プリント基板 ４３ リードフレーム端部 ４４ チップ包理絶縁樹脂層

Claims (3)

【特許請求の範囲】
1. 【請求項１】 多層めっき板を選択的にエッチングして
   半導体チップ接続用バンプ、配線層を形成してなる実装
   基板、該実装基板の両面に半導体チップを搭載してなる
   ことを特徴とする半導体パッケージユニット。
2. 【請求項２】 前記多層めっき板が銅層／ニッケル層／
   コア銅層／ニッケル層／銅層の５層からなる請求項１記
   載の半導体パッケージユニット。
3. 【請求項３】 多層めっき板から構成された実装基板の
   両面に半導体チップを搭載する半導体パッケージユニッ
   トの製造方法であって、前記多層めっき板が銅層／ニッ
   ケル層／コア銅層／ニッケル層／銅層の５層からなり、
   前記外側の銅層に選択エッチングを行い、次いで中間の
   ニッケル層に同様の選択エッチングを行って柱状導体を
   形成する工程、露出したコア銅層の表面に選択エッチン
   グ処理して回路を形成する回路形成工程、両面に電気絶
   縁性樹脂を塗布して前記柱状導体の表面が露出するよう
   に研磨する絶縁樹脂被覆工程によって前記実装基板を製
   造することを特徴とする半導体パッケージユニットの製
   造方法。