CN103311205A - 一种防止芯片凸点短路的封装件及其制造工艺 - Google Patents

一种防止芯片凸点短路的封装件及其制造工艺 Download PDF

Info

Publication number
CN103311205A
CN103311205A CN2013101818357A CN201310181835A CN103311205A CN 103311205 A CN103311205 A CN 103311205A CN 2013101818357 A CN2013101818357 A CN 2013101818357A CN 201310181835 A CN201310181835 A CN 201310181835A CN 103311205 A CN103311205 A CN 103311205A
Authority
CN
China
Prior art keywords
chip
copper
copper post
back side
copper column
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2013101818357A
Other languages
English (en)
Inventor
王虎
朱文辉
谌世广
钟环清
刘卫东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huatian Technology Xian Co Ltd
Original Assignee
Huatian Technology Xian Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huatian Technology Xian Co Ltd filed Critical Huatian Technology Xian Co Ltd
Priority to CN2013101818357A priority Critical patent/CN103311205A/zh
Publication of CN103311205A publication Critical patent/CN103311205A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Landscapes

  • Wire Bonding (AREA)

Abstract

本发明公开了一种防止芯片凸点短路的封装件及其制造工艺，所述封装件主要包括铜线路、环状铜柱，铜柱、铜板、芯片凸点、芯片、溶化后的芯片凸点、塑封体、背面蚀刻后余留铜柱、绿油层、锡球。所述铜板上有铜线路、环状铜柱和铜柱，所述环状铜柱内粘接有溶化后的芯片凸点，芯片凸点上有芯片，铜板背面蚀刻后为余留铜柱，铜板背面有绿油层，锡球在背面蚀刻后余留铜柱上。所述的塑封体包围了铜板的上表面、铜线路、环状铜柱、铜柱、芯片，形成了电路整体。芯片及其上的芯片凸点、环状铜柱、以及背面蚀刻后余留铜柱构成了电源和信号通道。所述工艺流程如下：晶圆减薄→晶圆划片→倒装上芯→回流清洗→塑封→蚀刻分离引脚→绿漆填充→钢网印刷植球→打印→切割→包装→发货。本发明中两个芯片凸点之间可避免短路，提高产品可靠性。

Description

一种防止芯片凸点短路的封装件及其制造工艺
技术领域
本发明涉及电子信息自动化元器件制造技术领域，具体是一种防止芯片凸点短路的封装件及其制造工艺。 
背景技术
Flip Chip既是一种芯片互连技术，又是一种理想的芯片粘接技术。早在30年前IBM公司已研发使用了这项技术。但直到近几年来，Flip-Chip已成为高端器件及高密度封装领域中经常采用的封装形式。今天，Flip-Chip封装技术的应用范围日益广泛，封装形式更趋多样化，对Flip-Chip封装技术的要求也随之提高。同时，Flip-Chip也向制造者提出了一系列新的严峻挑战，为这项复杂的技术提供封装，组装及测试的可靠支持。以往的一级封闭技术都是将芯片的有源区面朝上，背对基板和贴后键合，如引线键合和载带自动键合（ＴＡＢ）。ＦＣ则将芯片有源区面对基板，通过芯片上呈阵列排列的焊料凸点实现芯片与衬底的互连。硅片直接以倒扣方式安装到ＰＣＢ从硅片向四周引出Ｉ／Ｏ，互联的长度大大缩短，减小了ＲＣ延迟，有效地提高了电性能。显然，这种芯片互连方式能提供更高的Ｉ／Ｏ密度。倒装占有面积几乎与芯片大小一致。在所有表面安装技术中，倒装芯片可以达到最小、最薄的封装。但是由于以往传统封装的局限性芯片凸点在回流过程中熔化塌陷，两个芯片凸点之间因锡连接造成短路，芯片与框架之间的高度因塌陷也会降低，塑封料在填充过程中不充分容易造成空洞，影响产品可靠性。
发明内容
为了克服上述现有技术存在的问题，本发明提供了一种防止芯片凸点短路的封装件及其制造工艺，其将传统芯片凸点的焊盘改为环状铜柱焊盘，这样在凸点熔化时，锡将留在环状铜柱内，或充满环状铜柱以缓解凸点在回流过程中的塌陷溢出，避免短路。
一种防止芯片凸点短路的封装件主要包括铜线路、环状铜柱，铜柱、铜板、芯片凸点、芯片、溶化后的芯片凸点、塑封体、背面蚀刻后余留铜柱、绿油层、锡球。所述铜板上有铜线路、环状铜柱和铜柱，所述环状铜柱内粘接有溶化后的芯片凸点，芯片凸点上有芯片，铜板背面蚀刻后为余留铜柱，铜板背面有绿油层，锡球在背面蚀刻后余留铜柱上。所述的塑封体包围了铜板的上表面、铜线路、环状铜柱、铜柱、芯片，形成了电路整体。芯片及其上的芯片凸点、环状铜柱、以及背面蚀刻后余留铜柱构成了电源和信号通道。
 
一种防止芯片凸点短路的封装件的工艺流程如下：
晶圆减薄                                               
Figure 984188DEST_PATH_IMAGE002
  晶圆划片
Figure 494804DEST_PATH_IMAGE004
倒装上芯 
Figure 274541DEST_PATH_IMAGE002
 回流清洗
Figure 138592DEST_PATH_IMAGE002
塑封 
Figure 952964DEST_PATH_IMAGE002
蚀刻分离引脚 
Figure 119635DEST_PATH_IMAGE002
  绿漆填充
Figure 386668DEST_PATH_IMAGE002
 钢网印刷植球
Figure 54410DEST_PATH_IMAGE002
 打印
Figure 723288DEST_PATH_IMAGE002
切割
Figure 310127DEST_PATH_IMAGE002
 包装
Figure 64457DEST_PATH_IMAGE002
 发货。
本发明所要解决的技术问题是在传统工艺技术的基础上开发出一种防止芯片凸点短路的FCQFN框架设计及其制造方法.该方法是在多排FCQFN封装技术的基础上，自行摸索试验攻关，突破其技术难点，该封装技术实现焊点阵列布置，大大增加I/O数。它结合倒装工艺与蚀刻工艺的优势，利用铜引线框架作为承载芯片和连接信号通路的主要材料，使连接效率更高，缩短了电流和信号传输距离，提高了电性能和产品可靠性。此外，这种方法具有小型化、高可靠性、低成本等众多优势，可满足高密度、高性能、多功能及高I/O数封装的要求。
附图说明
图1框架单元设计图样图；
图2以图1红线为横截面的剖面图；
图3倒装上芯后剖面图；
图4回流焊后剖面图；
图5塑封后剖面图；
图6背面蚀刻后剖面图；
图7绿油印刷后剖面图；
图8锡膏印刷回流焊后剖面图。
图中，1为铜线路，2 为环状铜柱，3为铜柱，4为铜板，5为芯片凸点，6为芯片，7为溶化后芯片凸点，8为塑封体，9为背面蚀刻后余留铜柱，10为绿油层，11为锡球。
 
具体实施方式
下面结合附图对本发明做进一步详细叙述。
如图8所示，一种防止芯片凸点短路的封装件主要包括铜线路1、环状铜柱2，铜柱3、铜板4、芯片凸点5、芯片6、溶化后的芯片凸点7、塑封体8、背面蚀刻后余留铜柱9、绿油层10、锡球11。所述铜板4上有铜线路1、环状铜柱2和铜柱3，所述环状铜柱2内粘接有溶化后的芯片凸点7，芯片凸点7上有芯片6，铜板4背面蚀刻后为余留铜柱9，铜板4背面有绿油层10，锡球11在背面蚀刻后余留铜柱9上。所述的塑封体8包围了铜板4的上表面、铜线路1、环状铜柱2、铜柱3、芯片6，形成了电路整体。芯片6及其上的芯片凸点5、环状铜柱2、以及背面蚀刻后余留铜柱9构成了电源和信号通道。
本发明重点在于框架结构设计与倒装工艺的结合，实现封装后完成引脚分离。
一种防止芯片凸点短路的封装件的工艺流程如下：
晶圆减薄
Figure 270310DEST_PATH_IMAGE002
  晶圆划片
Figure 793695DEST_PATH_IMAGE002
倒装上芯 回流清洗 
Figure 307908DEST_PATH_IMAGE002
 塑封
Figure 583032DEST_PATH_IMAGE002
蚀刻分离引脚
Figure 695344DEST_PATH_IMAGE002
   绿漆填充
Figure 30511DEST_PATH_IMAGE002
 钢网印刷植球
Figure 352907DEST_PATH_IMAGE002
 打印
Figure 431722DEST_PATH_IMAGE002
切割  
Figure 398541DEST_PATH_IMAGE002
 包装
Figure 170188DEST_PATH_IMAGE002
 发货。
如图所示，一种防止芯片凸点短路的封装件的制作工艺，按照以下步骤进行：
1、晶圆减薄：晶圆减薄先粗磨后精磨，从原始晶圆片厚度减薄到最终厚度，精磨速度：10μm/s-20μm/s，采用防止碎片工艺。为了使减薄胶膜能牢固吸附晶圆正面，防止露真空，要求胶层厚度能达到芯片凸点5的高度，以高度0.13㎜的芯片凸点5为例说明晶圆减薄：晶圆厚度735μm，最终减薄厚度为210μm。具体实施方式：将胶层厚度为0.13㎜的减薄胶膜通过自动贴片机粘接在晶圆正面，然后先精磨在粗磨，使晶圆最终厚度为210μm。最后胶膜在UV紫外光的照射下，胶层黏结性会逐渐降低，致使胶膜能够被接掉。
2、晶圆划片：150μm以上晶圆同普通划片工艺，但厚度在150μm以下晶圆，使用双刀划片机及其工艺。
3、倒装上芯，回流和清洗：把芯片6倒装在铜板4上，芯片凸点5与对应的环状铜柱2内的铜面结合，在回流焊的作用下形成有效焊接结，如图4所示的剖面图。
具体实施方式为：通过蚀刻工艺将铜板材加工成图1 所示的框架设计，然后，芯片凸点5蘸助焊剂，通过倒装上芯机将芯片凸点5与对应环状铜柱2内的铜面结合，在回流焊的作用下形成有效焊接结，芯片凸点直径为0.2㎜，芯片凸点高度为0.13㎜，材料是Sn96.5%Ag3.0%Cu0.5%。最后，用电阻率为1.0m/Ω.mm以上的等离子水清洗芯片凸点5上的残留助焊剂。回流温度260℃，回流时间50~70s，清洗温度是42℃，压力是40psi，清洗传递速度0.8m/min。
几种所用材料的作用：环状铜柱2的作用是防止芯片凸点5在回流过程中因熔化而塌陷，造成芯片凸点5短路。环状铜柱2能很好地将芯片凸点5在熔化后保留在铜柱空间内；助焊剂的主要作用是在回流过程中去除芯片凸点5上氧化物，促进芯片凸点5与环状铜柱2内的铜面有效焊接。 
4、塑封和后固化：将倒装上芯好的芯片6进行塑封，并进行后固化。塑封后由于材料热膨胀系数之间的差异，导致框架与塑封体因应力作用有少许翘曲。解决办法是框架被塑封后，用大约1公斤的盖板先将其压住，然后送往烘箱，用175℃/240min的参数对产品进行后固化，使材料应力得到释放，将框架翘曲降到最低，同时也减小材料之间的分层。
5、引脚分离、框架腐蚀：将铜板4（厚度定为0.152㎜）背面通过化学药水（主要是三氯化铁溶液）进行腐蚀，通过对蚀刻精度的控制，最后形成的效果图如图6所示。 
6、填充绿漆、保护背面电路：将铜板4背面（除背面蚀刻后余留铜柱9外）通过丝网印刷进行绿油覆盖，形成绿油层10。
7、植球：在背面蚀刻后余留铜柱9上钢网印刷0.12㎜厚度的锡膏，然后在255℃的温度下回流，形成直径0.25㎜，高度0.20㎜的锡球11。

Claims (2)

1.一种防止芯片凸点短路的封装件，其特征在于：所述封装件主要包括铜线路（1）、环状铜柱（2），铜柱（3）、铜板（4）、芯片凸点（5）、芯片（6）、溶化后的芯片凸点（7）、塑封体（8）、背面蚀刻后余留铜柱（9）、绿油层（10）、锡球（11）；所述铜板（4）上有铜线路（1）、环状铜柱（2）和铜柱（3），所述环状铜柱（2）内粘接有溶化后的芯片凸点（7），芯片凸点（7）上有芯片（6），铜板（4）背面蚀刻后为余留铜柱（9），铜板（4）背面有绿油层（10），锡球（11）在背面蚀刻后余留铜柱（9）上；所述的塑封体（8）包围了铜板（4）的上表面、铜线路（1）、环状铜柱（2）、铜柱（3）、芯片（6），形成了电路整体；芯片（6）及其上的芯片凸点（5）、环状铜柱（2）、以及背面蚀刻后余留铜柱（9）构成了电源和信号通道。
2.一种防止芯片凸点短路的封装件的制作工艺，其特征在于：按照以下步骤进行：
（1）、晶圆减薄：晶圆减薄先粗磨后精磨，从原始晶圆片厚度减薄到最终厚度，精磨速度：10μm/s-20μm/s，采用防止碎片工艺；
（2）、晶圆划片：150μm以上晶圆同普通划片工艺，但厚度在150μm以下晶圆，使用双刀划片机及其工艺；
（3）、倒装上芯，回流和清洗：把芯片（6）倒装在铜板（4）上，芯片凸点（5）与对应的环状铜柱（2）内的铜面结合，在回流焊的作用下形成有效焊接结；
（4）、塑封和后固化：将倒装上芯好的芯片（6）进行塑封，并进行后固化；塑封后由于材料热膨胀系数之间的差异，导致框架与塑封体因应力作用有少许翘曲，解决办法是框架被塑封后，用大约1公斤的盖板先将其压住，然后送往烘箱，用175℃/240min的参数对产品进行后固化，使材料应力得到释放，将框架翘曲降到最低，同时也减小材料之间的分层；
（5）、引脚分离、框架腐蚀：将铜板（4）背面通过化学药水进行腐蚀；
（6）、填充绿漆、保护背面电路：将铜板（4）背面通过丝网印刷进行绿油覆盖，形成绿油层（10）；
（7）、植球：在背面蚀刻后余留铜柱（9）上钢网印刷0.12㎜厚度的锡膏，然后在255℃的温度下回流，形成直径0.25㎜，高度0.20㎜的锡球（11）。
CN2013101818357A 2013-05-16 2013-05-16 一种防止芯片凸点短路的封装件及其制造工艺 Pending CN103311205A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2013101818357A CN103311205A (zh) 2013-05-16 2013-05-16 一种防止芯片凸点短路的封装件及其制造工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2013101818357A CN103311205A (zh) 2013-05-16 2013-05-16 一种防止芯片凸点短路的封装件及其制造工艺

Publications (1)

Publication Number Publication Date
CN103311205A true CN103311205A (zh) 2013-09-18

Family

ID=49136261

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2013101818357A Pending CN103311205A (zh) 2013-05-16 2013-05-16 一种防止芯片凸点短路的封装件及其制造工艺

Country Status (1)

Country Link
CN (1) CN103311205A (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103474406A (zh) * 2013-09-27 2013-12-25 华天科技（西安）有限公司 一种aaqfn框架产品无铜扁平封装件及其制作工艺
CN105261627A (zh) * 2015-10-19 2016-01-20 格科微电子（上海）有限公司 图像传感器芯片的csp封装方法及封装件
CN105470149A (zh) * 2015-12-22 2016-04-06 南通富士通微电子股份有限公司 贴片元件加工方法
CN106409689A (zh) * 2016-09-30 2017-02-15 乐依文半导体(东莞)有限公司 高密度线路芯片封装工艺
CN106449427A (zh) * 2016-09-30 2017-02-22 乐依文半导体(东莞)有限公司 高密度线路芯片封装工艺
CN108493121A (zh) * 2018-03-22 2018-09-04 上海飞骧电子科技有限公司 一种解决双面电路晶元焊料短路的载板制作及封装方法
CN110211935A (zh) * 2019-05-08 2019-09-06 华为技术有限公司 一种防止分层窜锡的封装及制造方法
CN111048436A (zh) * 2018-10-12 2020-04-21 智优科技股份有限公司 湿式处理设备及处理方法
CN114361040A (zh) * 2021-11-18 2022-04-15 珠海越亚半导体股份有限公司 一种双面互联嵌入式芯片封装结构及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6740960B1 (en) * 1997-10-31 2004-05-25 Micron Technology, Inc. Semiconductor package including flex circuit, interconnects and dense array external contacts
CN102646645A (zh) * 2011-02-16 2012-08-22 三星半导体(中国)研究开发有限公司 封装结构及其制造方法
CN103094240A (zh) * 2012-12-15 2013-05-08 华天科技（西安）有限公司 一种高密度蚀刻引线框架fcaaqfn封装件及其制作工艺
CN203589001U (zh) * 2013-05-16 2014-05-07 华天科技（西安）有限公司 一种防止芯片凸点短路的封装件

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6740960B1 (en) * 1997-10-31 2004-05-25 Micron Technology, Inc. Semiconductor package including flex circuit, interconnects and dense array external contacts
CN102646645A (zh) * 2011-02-16 2012-08-22 三星半导体(中国)研究开发有限公司 封装结构及其制造方法
CN103094240A (zh) * 2012-12-15 2013-05-08 华天科技（西安）有限公司 一种高密度蚀刻引线框架fcaaqfn封装件及其制作工艺
CN203589001U (zh) * 2013-05-16 2014-05-07 华天科技（西安）有限公司 一种防止芯片凸点短路的封装件

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103474406A (zh) * 2013-09-27 2013-12-25 华天科技（西安）有限公司 一种aaqfn框架产品无铜扁平封装件及其制作工艺
CN105261627A (zh) * 2015-10-19 2016-01-20 格科微电子（上海）有限公司 图像传感器芯片的csp封装方法及封装件
CN105470149B (zh) * 2015-12-22 2018-07-31 通富微电子股份有限公司 贴片元件加工方法
CN105470149A (zh) * 2015-12-22 2016-04-06 南通富士通微电子股份有限公司 贴片元件加工方法
CN106409689B (zh) * 2016-09-30 2019-11-01 乐依文半导体(东莞)有限公司 高密度线路芯片封装工艺
CN106449427A (zh) * 2016-09-30 2017-02-22 乐依文半导体(东莞)有限公司 高密度线路芯片封装工艺
CN106409689A (zh) * 2016-09-30 2017-02-15 乐依文半导体(东莞)有限公司 高密度线路芯片封装工艺
CN108493121A (zh) * 2018-03-22 2018-09-04 上海飞骧电子科技有限公司 一种解决双面电路晶元焊料短路的载板制作及封装方法
WO2019179062A1 (zh) * 2018-03-22 2019-09-26 深圳飞骧科技有限公司 一种解决双面电路晶元焊料短路的载板制作及封装方法
CN111048436A (zh) * 2018-10-12 2020-04-21 智优科技股份有限公司 湿式处理设备及处理方法
CN111048436B (zh) * 2018-10-12 2022-05-20 智优科技股份有限公司 湿式处理设备及其处理方法
CN110211935A (zh) * 2019-05-08 2019-09-06 华为技术有限公司 一种防止分层窜锡的封装及制造方法
CN114361040A (zh) * 2021-11-18 2022-04-15 珠海越亚半导体股份有限公司 一种双面互联嵌入式芯片封装结构及其制造方法

Similar Documents

Publication Publication Date Title
CN103311205A (zh) 一种防止芯片凸点短路的封装件及其制造工艺
TWI529851B (zh) Manufacturing method of semiconductor device
KR100520660B1 (ko) 반도체 웨이퍼와 반도체장치 및 그 제조방법
CN102456677B (zh) 球栅阵列封装结构及其制造方法
CN104882417B (zh) 集成无源倒装芯片封装
CN105679681A (zh) 集成电路封装焊盘以及形成方法
TWI414049B (zh) 半導體裝置之製造方法
CN104851841A (zh) 包括嵌入式表面贴装器件的半导体封装件及其形成方法
US7863717B2 (en) Package structure of integrated circuit device and manufacturing method thereof
CN102376667A (zh) 封装装置及其制造方法
US10943842B2 (en) Semiconductor device with a protection mechanism and associated systems, devices, and methods
TWI722307B (zh) 具有多層囊封物之半導體裝置及相關系統、裝置及方法
CN104916592A (zh) 半导体装置的制造方法及半导体装置
CN111128914A (zh) 一种低翘曲的多芯片封装结构及其制造方法
CN103400812A (zh) 一种底填料填充的fcqfn封装件及其制作工艺
CN103681576B (zh) 具有无源能量元件的半导体封装器件
CN103325758B (zh) 一种防锡球塌陷的fcqfn封装件及其制作工艺
KR20150092015A (ko) 박형 샌드위치 임베디드 패키지
TWI397164B (zh) 矽穿孔連通延伸之晶片封裝構造
CN203589001U (zh) 一种防止芯片凸点短路的封装件
JP2003124274A (ja) 半導体ウェハーならびに半導体装置およびその製造方法
CN103779245A (zh) 芯片封装方法及封装结构
CN106409813A (zh) 多元件封装体及其制备方法
TWI435429B (zh) 孔對孔貫穿之半導體封裝構造
CN203589010U (zh) 一种防锡球塌陷的fcqfn封装件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130918

WD01 Invention patent application deemed withdrawn after publication