CN103325758B - 一种防锡球塌陷的fcqfn封装件及其制作工艺 - Google Patents

一种防锡球塌陷的fcqfn封装件及其制作工艺 Download PDF

Info

Publication number
CN103325758B
CN103325758B CN201310181793.7A CN201310181793A CN103325758B CN 103325758 B CN103325758 B CN 103325758B CN 201310181793 A CN201310181793 A CN 201310181793A CN 103325758 B CN103325758 B CN 103325758B
Authority
CN
China
Prior art keywords
green paint
lead frame
etching
copper lead
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310181793.7A
Other languages
English (en)
Other versions
CN103325758A (zh
Inventor
谌世广
朱文辉
刘卫东
钟环清
谢天禹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huatian Technology Xian Co Ltd
Original Assignee
Huatian Technology Xian Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huatian Technology Xian Co Ltd filed Critical Huatian Technology Xian Co Ltd
Priority to CN201310181793.7A priority Critical patent/CN103325758B/zh
Publication of CN103325758A publication Critical patent/CN103325758A/zh
Application granted granted Critical
Publication of CN103325758B publication Critical patent/CN103325758B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

发明公开了一种防锡球塌陷的FCQFN封装件及其制作工艺，所述封装件主要由铜引线框架、第一层绿漆、绿漆凹槽、芯片、锡银铜凸点、塑封体、蚀刻后的引脚、第二层绿漆和锡球组成。所述铜引线框架涂覆有第一层绿漆，第一层绿漆有绿漆凹槽，绿漆凹槽上粘接有锡银铜凸点和芯片。所述塑封体包围了铜引线框架的上表面、第一层绿漆、绿漆凹槽、芯片、锡银铜凸点，并形成了电路整体。所述蚀刻后的引脚为蚀刻后的铜引线框架所形成，蚀刻后的铜引线框架包括有蚀刻减薄区，里面涂覆有第二层绿漆，蚀刻后的引脚上有锡球。所述工艺流程如下：晶圆减薄→晶圆划片→框架涂绿漆→曝光显影→倒装上芯→回流清洗→塑封→框架背面减薄→蚀刻分离引脚→绿漆填充→钢网印刷植球→切割→包装→发货。本发明避免了短路与提高了塑封料的填充性，从而提升了产品可靠性。

Description

一种防锡球塌陷的FCQFN封装件及其制作工艺
技术领域
本发明涉及电子信息自动化元器件制造技术领域，具体是一种防锡球塌陷的FCQFN封装件及其制作工艺。
背景技术
Flip Chip既是一种芯片互连技术，又是一种理想的芯片粘接技术。早在30年前IBM公司已研发使用了这项技术。但直到近几年来，Flip-Chip已成为高端器件及高密度封装领域中经常采用的封装形式。今天，Flip-Chip封装技术的应用范围日益广泛，封装形式更趋多样化，对Flip-Chip封装技术的要求也随之提高。同时，Flip-Chip也向制造者提出了一系列新的严峻挑战，为这项复杂的技术提供封装，组装及测试的可靠支持。以往的一级封闭技术都是将芯片的有源区面朝上，背对基板和贴后键合，如引线键合和载带自动键合(TAB)。FC则将芯片有源区面对基板，通过芯片上呈阵列排列的焊料凸点实现芯片与衬底的互连。硅片直接以倒扣方式安装到PCB从硅片向四周引出I/O，互联的长度大大缩短，减小了RC延迟，有效地提高了电性能。显然，这种芯片互连方式能提供更高的I/O密度。倒装占有面积几乎与芯片大小一致。在所有表面安装技术中，倒装芯片可以达到最小、最薄的封装。但是由于以往传统封装的局限性芯片凸点在回流过程中熔化塌陷，两个芯片凸点之间因锡连接造成短路，芯片与框架之间的高度因塌陷也会降低，塑封料在填充过程中不充分容易造成空洞，影响产品可靠性。
发明内容
为了克服上述现有技术存在的问题，本发明提供了一种防锡球塌陷的FCQFN封装件及其制作工艺，其目的是通过在铜引线框架上先做出一个绿漆凹槽，芯片凸点与绿漆凹槽内的铜面结合，缓解凸点在回流过程中的塌陷溢出，避免短路与提高塑封料的填充性，从而提升了产品可靠性。
一种防锡球塌陷的FCQFN封装件，主要由铜引线框架、第一层绿漆、绿漆凹槽、芯片、锡银铜凸点、塑封体、蚀刻后的引脚、第二层绿漆和锡球组成。所述铜引线框架涂覆有第一层绿漆，第一层绿漆绿漆凹槽，绿漆凹槽上粘接有锡银铜凸点和芯片。所述塑封体包围了铜引线框架的上表面、第一层绿漆、绿漆凹槽、芯片、锡银铜凸点，并形成了电路整体。所述蚀刻后的引脚为蚀刻后的铜引线框架所形成，蚀刻后的铜引线框架包括有蚀刻减薄区，里面涂覆有第二层绿漆，蚀刻后的引脚上有锡球。
一种防锡球塌陷的FCQFN封装件工艺流程如下：
晶圆减薄→晶圆划片→框架涂绿漆→曝光显影→倒装上芯→回流清洗→塑封→框架背面减薄→蚀刻分离引脚→绿漆填充→钢网印刷植球→切割→包装→发货。
本发明所要解决的技术问题是在传统工艺技术的基础上开发出一种防止锡球塌陷的FCQFN框架设计.该方法是在多排FCQFN封装技术的基础上，自行摸索试验攻关，突破其技术难点，该封装技术实现焊点阵列布置，大大增加I/O数。它结合了倒装工艺与蚀刻工艺的优势，利用铜引线框架作为承载芯片和连接信号通路的主要材料，使连接效率更高，缩短了电流和信号传输距离，提高了电性能和产品可靠性。此外，这种方法具有小型化、高可靠性、低成本等众多优势，可满足高密度、高性能、多功能及高I/O数封装的要求。
附图说明
图1为铜引线框架剖面图；
图2铜引线框架涂覆绿漆剖面图；
图3铜引线框架曝光显影剖面图；
图4倒装上芯剖面图；
图5芯片回流清洗剖面图；
图6塑封剖面图；
图7框架背面减薄剖面图；
图8引脚蚀刻分离剖面图；
图9绿漆填充凹槽剖面图；
图10框架引脚上植球剖面图；
图11产品切割剖面图。
图中，1为铜引线框架，2为第一层绿漆，3为绿漆凹槽，4为芯片，5为锡银铜凸点，6为塑封体，7为蚀刻减薄区，8为蚀刻后的引脚，9为第二层绿漆，10为锡球，11为切割道。
具体实施方式
下面结合附图对本发明做进一步详细叙述。
如图11所示，一种防锡球塌陷的FCQFN封装件，主要由铜引线框架1、第一层绿漆2、绿漆凹槽3、芯片4、锡银铜凸点5、塑封体6、蚀刻后的引脚8、第二层绿漆9和锡球10组成。所述铜引线框架1涂覆有第一层绿漆2，第一层绿漆2有绿漆凹槽3，绿漆凹槽3上粘接有锡银铜凸点5和芯片4。所述塑封体6包围了铜引线框架1的上表面、第一层绿漆2、绿漆凹槽3、芯片4、锡银铜凸点5，并形成了电路整体。所述蚀刻后的引脚8为蚀刻后的铜引线框架1所形成，蚀刻后的铜引线框架1包括有蚀刻减薄区7，里面涂覆有第二层绿漆9，蚀刻后的引脚8上有锡球10。
本发明重点在于框架结构设计与倒装工艺的结合，实现封装后完成引脚分离。
一种防锡球塌陷的FCQFN封装件工艺流程如下：
晶圆减薄→晶圆划片→框架涂绿漆→曝光显影→倒装上芯→回流清洗→塑封→框架背面减薄→蚀刻分离引脚→绿漆填充→钢网印刷植球→切割→包装→发货。
如图所示，一种防锡球塌陷的FCQFN封装件的制作工艺按照以下步骤进行：
1、晶圆减薄：晶圆减薄先粗磨后精磨，从原始晶圆片厚度减薄到最终厚度，精磨速度：10μm/s-20μm/s，采用防止碎片工艺。为了使减薄胶膜能牢固吸附晶圆正面，防止露真空，要求胶层厚度能达到锡银铜凸点5的高度，以高度0.13㎜的锡银铜凸点5为例说明晶圆减薄。晶圆厚度735μm，最终减薄厚度为210μm。具体实施方式：将胶层厚度为0.13㎜的减薄胶膜通过自动贴片机粘接在晶圆正面，然后先精磨在粗磨，使晶圆最终厚度为210μm。最后胶膜在UV紫外光的照射下，胶层黏结性会逐渐降低，致使胶膜能够被接掉。
2、晶圆划片：150μm以上晶圆同普通划片工艺，但厚度在150μm以下晶圆，使用双刀划片机及其工艺。
3、倒装上芯，回流和清洗：倒装上芯前，需在铜引线框架1上涂覆第一层绿漆2，通过曝光显影将定义的绿漆凹槽3露出，接着把芯片4倒装在铜引线框架1上，锡银铜凸点5与对应的绿漆凹槽3内的铜面结合，在回流焊的作用下形成有效焊接结，如图5所示的剖面图。
具体实施方式为：第一层绿漆2(感光抗蚀材料)通过丝网印刷的方式涂覆在铜引线框架1的特定区域，烘干后曝光显影，形成如图3所示的绿漆凹槽3，凹槽深度约30μm，开口约0.22㎜，铜引线框架厚度定义为0.127㎜。然后，锡银铜凸点5蘸助焊剂，通过倒装上芯机将锡银铜凸点5与对应绿漆凹槽3内的铜面结合，在回流焊的作用下形成有效焊接结，芯片凸点直径为0.2㎜，锡银铜凸点5高度为0.13㎜，材料是Sn96.5％Ag3.0％Cu0.5％。最后，用电阻率为1.0m/Ω.mm以上的等离子水清洗锡银铜凸点5上的残留助焊剂。回流温度260℃，回流时间50～70s，清洗温度是42℃，压力是40psi，清洗传递速度0.8m/min。
几种所用材料的作用：第一层绿漆2是一种感光抗蚀性材料，可以在曝光显影的作用下形成绿漆凹槽3，绿漆凹槽3的作用是防止锡银铜凸点5在回流过程中因熔化而塌陷，造成锡银铜凸点5短路。绿漆凹槽3能很好地帮助锡银铜凸点5有一定支撑高度，芯片与框架之间可以维持为0.06～0.08㎜的高度，选择颗粒度较小的塑封料(二氧化硅颗粒度为0.05㎜)充分填充绿漆凹槽3与锡银铜凸点5之间的空隙，防止塑封空洞的产生。助焊剂的主要作用是在回流过程中去除锡银铜凸点5上氧化物，促进锡银铜凸点5与绿漆凹槽3内的铜面有效焊接。
4、塑封和后固化：将倒装上芯好的芯片4用塑封体6进行塑封，并进行后固化。塑封后由于材料热膨胀系数之间的差异，导致框架与塑封体因应力作用有少许翘曲。解决办法是框架被塑封后，用大约1公斤的盖板先将其压住，然后送往烘箱，用175℃/240min的参数对产品进行后固化，使材料应力得到释放，将框架翘曲降到最低，同时也减小材料之间的分层。
5、框架腐蚀减薄：将较厚铜引线框架1(框架厚度定为0.127㎜)背面通过化学药水(主要是三氯化铁溶液)减薄到原厚度的三分之二，便于随后蚀刻和精度的控制，减薄后的铜引线框架1见图7所示。
6、引脚蚀刻分离：将有图形的光掩膜板(曝光膜)利用一种紫外光透视，将需要的图形光学显像到铜引线框架底部，通过药水碳酸钠的作用下，将未曝光部分的油墨溶解并冲洗后，留下感光的部分。将铜引线框架上未曝光的铜蚀刻断，然后用氢氧化钠溶液将感光部分的油墨洗干净，引脚蚀刻分离的剖面图如图8所示。
7、凹槽填充绿漆：将蚀刻后的引脚8之间蚀刻后空隙用第二层绿漆9填充。
8、植球：在蚀刻后的引脚8上钢网印刷0.12㎜厚度的锡膏，然后在255℃的温度下回流，形成直径0.25㎜，高度0.20㎜的锡球10。
9、产品切割：用金刚石刀片将产品之间以切割道11切割断，使产品分离。
10、检验、包装、入库均同传统工艺。
该发明的优点是:1)防止锡银铜凸点在回流过程中因熔化而坍塌，造成芯片凸点短路；2)绿漆凹槽能阻挡凸点坍塌外溢，在垂直方向上使芯片与框架之间维持一定高度，保证塑封料充分填充绿漆凹槽与芯片凸点之间的空隙，避免形成塑封空洞，提升产品可靠性；3)绿漆凹槽能很好地固定倒装芯片，防止芯片在传递过程因晃动导致凸点偏离焊盘中心，造成虚焊；4)在保证可靠性的前提下，绿漆凹槽使焊盘间距减小，铜引线框架倒装输出I/O数增加，封装尺寸更小；5)相比带铜柱芯片凸点倒装的FCQFN产品，锡银铜凸点用此设计成本更低。

Claims (1)

1.一种防锡球塌陷的FCQFN封装件的制作工艺，其特征在于：按照以下步骤进行：
(1)、晶圆减薄：晶圆减薄先粗磨后精磨，从原始晶圆片厚度减薄到最终厚度，精磨速度：10μm/s-20μm/s，采用防止碎片工艺；
(2)、晶圆划片：150μm以上晶圆同普通划片工艺，但厚度在150μm以下晶圆，使用双刀划片机及其工艺；
(3)、倒装上芯，回流和清洗：倒装上芯前，需在铜引线框架(1)上涂覆第一层绿漆(2)，通过曝光显影将定义的绿漆凹槽(3)露出，接着把芯片(4)倒装在铜引线框架(1)上，锡银铜凸点(5)与对应的绿漆凹槽(3)内的铜面结合，在回流焊的作用下形成有效焊接结；
(4)、塑封和后固化：将倒装上芯好的芯片(4)用塑封体(6)进行塑封，并进行后固化；
(5)、框架腐蚀减薄：将较厚铜引线框架(1)背面通过化学药水减薄到原厚度的三分之二，便于随后蚀刻和精度的控制；
(6)、引脚蚀刻分离：将有图形的光掩膜板利用一种紫外光透视，将需要的图形光学显像到铜引线框架底部，通过药水碳酸钠的作用下，将未曝光部分的油墨溶解并冲洗后，留下感光的部分；将铜引线框架上未曝光的铜蚀刻断，然后用氢氧化钠溶液将感光部分的油墨洗干净；
(7)、凹槽填充绿漆：将蚀刻后的引脚(8)之间蚀刻后空隙用第二层绿漆(9)填充；
(8)、植球：在蚀刻后的引脚(8)上钢网印刷0.12㎜厚度的锡膏，然后在255℃的温度下回流，形成直径0.25㎜，高度0.20㎜的锡球(10)；
(9)、产品切割：用金刚石刀片将产品之间以切割道(11)切割断，使产品分离；
(10)、检验、包装、入库均同传统工艺。
CN201310181793.7A 2013-05-16 2013-05-16 一种防锡球塌陷的fcqfn封装件及其制作工艺 Active CN103325758B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310181793.7A CN103325758B (zh) 2013-05-16 2013-05-16 一种防锡球塌陷的fcqfn封装件及其制作工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310181793.7A CN103325758B (zh) 2013-05-16 2013-05-16 一种防锡球塌陷的fcqfn封装件及其制作工艺

Publications (2)

Publication Number Publication Date
CN103325758A CN103325758A (zh) 2013-09-25
CN103325758B true CN103325758B (zh) 2018-04-06

Family

ID=49194426

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310181793.7A Active CN103325758B (zh) 2013-05-16 2013-05-16 一种防锡球塌陷的fcqfn封装件及其制作工艺

Country Status (1)

Country Link
CN (1) CN103325758B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104241149B (zh) * 2013-06-18 2016-12-28 常州银河世纪微电子有限公司 一种半导体芯片的焊接方法
CN108364917A (zh) * 2018-02-02 2018-08-03 华天科技（昆山）电子有限公司 半导体封装结构及其封装方法
CN109037077B (zh) * 2018-06-13 2020-12-25 南通通富微电子有限公司 一种半导体芯片封装方法
CN110828318A (zh) * 2019-11-20 2020-02-21 江苏上达电子有限公司 一种无凸点裸芯片高精密封装工艺

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101958300A (zh) * 2010-09-04 2011-01-26 江苏长电科技股份有限公司 双面图形芯片倒装模组封装结构及其封装方法
CN203589010U (zh) * 2013-05-16 2014-05-07 华天科技（西安）有限公司 一种防锡球塌陷的fcqfn封装件

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030087477A1 (en) * 2001-05-02 2003-05-08 Tomohiro Kawashima Repairable flip clip semiconductor device with excellent packaging reliability and method of manufacturing same
TWI236721B (en) * 2004-06-29 2005-07-21 Advanced Semiconductor Eng Leadframe for leadless flip-chip package and method for manufacturing the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101958300A (zh) * 2010-09-04 2011-01-26 江苏长电科技股份有限公司 双面图形芯片倒装模组封装结构及其封装方法
CN203589010U (zh) * 2013-05-16 2014-05-07 华天科技（西安）有限公司 一种防锡球塌陷的fcqfn封装件

Also Published As

Publication number Publication date
CN103325758A (zh) 2013-09-25

Similar Documents

Publication Publication Date Title
CN104681456B (zh) 一种扇出型晶圆级封装方法
KR100809718B1 (ko) 이종 칩들을 갖는 적층형 반도체 칩 패키지 및 그 제조방법
US20090127682A1 (en) Chip package structure and method of fabricating the same
JP2008244437A (ja) ダイ収容開口部を備えたイメージセンサパッケージおよびその方法
CN103311205A (zh) 一种防止芯片凸点短路的封装件及其制造工艺
JP2007110117A (ja) イメージセンサのウエハレベルチップスケールパッケージ及びその製造方法
CN104617036A (zh) 晶圆级芯片尺寸封装中通孔互连的制作方法
CN103325758B (zh) 一种防锡球塌陷的fcqfn封装件及其制作工艺
CN103094240A (zh) 一种高密度蚀刻引线框架fcaaqfn封装件及其制作工艺
TW201542049A (zh) 具電性連接結構之基板及其製法
TWI234261B (en) Method of forming wafer backside interconnects
CN112802757B (zh) 基板制备方法及基板结构、芯片封装方法及芯片封装结构
CN203103285U (zh) 一种高密度蚀刻引线框架fcaaqfn封装件
JP2012160500A (ja) 回路基板、半導体部品、半導体装置、回路基板の製造方法、半導体部品の製造方法及び半導体装置の製造方法
US7101733B2 (en) Leadframe with a chip pad for two-sided stacking and method for manufacturing the same
CN103400812A (zh) 一种底填料填充的fcqfn封装件及其制作工艺
CN106898625A (zh) 图像传感器芯片的封装结构及封装方法
CN103779299A (zh) 半导体封装件及其制法
TWI478304B (zh) 封裝基板及其製法
TWI248653B (en) Method of fabricating wafer level package
CN102779767B (zh) 半导体封装结构及其制造方法
CN101656241A (zh) 具有基板支柱的封装结构及其封装方法
CN203589010U (zh) 一种防锡球塌陷的fcqfn封装件
CN111009541A (zh) 改善影像效果的封装方法及半导体器件
CN101000898A (zh) 半导体封装构造及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant