CN106129052A - 双向集成埋入式芯片重布线基板结构及其制作方法 - Google Patents

双向集成埋入式芯片重布线基板结构及其制作方法 Download PDF

Info

Publication number
CN106129052A
CN106129052A CN201610654862.5A CN201610654862A CN106129052A CN 106129052 A CN106129052 A CN 106129052A CN 201610654862 A CN201610654862 A CN 201610654862A CN 106129052 A CN106129052 A CN 106129052A
Authority
CN
China
Prior art keywords
insulant
copper post
components
parts
line layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610654862.5A
Other languages
English (en)
Inventor
王新潮
陈灵芝
张凯
郁科锋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangyin Xinzhilian Electronics Technology Co ltd
Original Assignee
Jiangyin Xinzhilian Electronics Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangyin Xinzhilian Electronics Technology Co ltd filed Critical Jiangyin Xinzhilian Electronics Technology Co ltd
Priority to CN201610654862.5A priority Critical patent/CN106129052A/zh
Publication of CN106129052A publication Critical patent/CN106129052A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

本发明涉及一种双向集成埋入式芯片重布线基板结构及其制作方法，所述结构包括第二线路层（8），第二线路层（8）正面设置有第一连接铜柱（1）和第一元器件（2），第一连接铜柱（1）和第一元器件（2）外包封有第一绝缘材料（3），第一绝缘材料（3）正面设置有第一线路层（4），第一线路层（4）正面设置有第二连接铜柱（5）和第二元器件（6），第二连接铜柱（5）和第二元器件（6）外包封有第二绝缘材料（7），所述第二线路层（8）背面设置有第三连接铜柱（9），第三连接铜柱（9）上设置有金属球（11）。本发明能够多层双向埋入，无源器件贴装个数更多，有效地节约了基板空间提高了封装工艺的集成度。

Description

双向集成埋入式芯片重布线基板结构及其制作方法
技术领域
本发明涉及一种双向集成埋入式芯片重布线基板结构及其制作方法，属于半导体封装技术领域。
背景技术
随着电子器件向着高功能化、微型化方向发展，电子系统中无源器件占比也来越多。目前无源器件主要采用表面贴装的方式，不仅占据了基板表面大量的空间，而且表面焊点数量多及互连长度较长，大大降低了系统的电性能、可靠性等等。为节省电路板/基板表面空间，以及提供更轻薄、性能更好、可靠性更强的电子系统，将表面贴装型无源器件转变为可埋入式无源器件，连同有源元件全部埋置于基板内部的终极三维封装技术被视为解决问题的趋势。目前传统的三维封装结构如图1所示，其制作方式是在基板的一面埋入无源、有源元件，压合或涂布绝缘材料，通过镭射钻孔电镀盲孔技术将底层功能引到第二连接层再制作线路层，其仍然存在以下缺点：常规基板易变形且厚度较厚，不利于提高封装集成度；镭射钻孔电镀盲孔工艺精度不高且散热性、电性不佳，尤其是对于高频高功率的产品。
发明内容
本发明所要解决的技术问题是针对上述现有技术提供一种双向集成埋入式芯片重布线基板结构及其制作方法，它能够多层双向埋入元器件，有效地节约了基板空间提高了封装工艺的集成度。
本发明解决上述问题所采用的技术方案为：一种双向集成埋入式芯片重布线基板结构，它包括第二线路层，所述第二线路层正面设置有第一连接铜柱和第一元器件，所述第一连接铜柱和第一元器件外围包封有第一绝缘材料，所述第一绝缘材料正面设置有第一线路层，所述第一线路层正面设置有第二连接铜柱和第二元器件，所述第二连接铜柱和第二元器件外围包封有第二绝缘材料，所述第二线路层背面设置有第三连接铜柱，所述第二线路层和第三连接铜柱外围包封有第三塑封材料，所述第三连接铜柱的植球区域设置有金属球。
一种双向集成埋入式芯片重布线基板结构的制造方法，所述方法包括如下步骤：
步骤一、取一金属载板
步骤二、金属载板正面电镀第一连接铜柱
步骤三、在金属载板正面贴装第一元器件
步骤四、金属载板正面覆盖第一层绝缘材料
在金属载板正面覆盖第一层绝缘材料，在第一层绝缘材料表面进行研磨，直到露出第一连接铜柱为止；
步骤五、第一层绝缘材料正面电镀第一线路层
步骤六、第一线路层正面电镀第二连接铜柱
步骤七、第一线路层正面贴装第二元器件
步骤八、第一层绝缘材料正面覆盖第二层绝缘材料
在第一层绝缘材料正面覆盖第二层绝缘材料在第二层绝缘材料表面进行研磨，直到露出第二连接铜柱为止；
步骤九、去除金属载板
步骤十、第一层绝缘材料背面电镀第二线路层和第三连接铜柱
在第一层绝缘材料背面依次电镀第二线路层和第三连接铜柱，从而形成外引脚，第二线路层将第一连接铜柱和第一元器件连接起来，完成第一元器件背面的重布线；
步骤十一、第二线路层背面贴装第三元器件；
步骤十二、第一层绝缘材料背面覆盖第三层绝缘材料
在第一层绝缘材料背面覆盖第三层绝缘材料，在第三层绝缘材料表面进行研磨，直到露出第三连接铜柱为止；
步骤十三、植球、切割
在第三连接铜柱的植球区域植入金属球，将植好金属球的半成品切割成单颗产品。
所述步骤五~步骤八重复进行多次。
所述第一层绝缘材料、第二层绝缘材料和第三绝缘材料通过注塑、热压、或喷涂的方式实现。
所述第一元器件和第二元器件是有源或无源器件。
所述第一元器件和第二元器件的贴装方式采用表面贴装、点胶、甩胶、铅锡焊料或倒装的方式。
与现有技术相比，本发明的优点在于：
1、随着产品小、薄、高密度的要求不断提高，引线框架或者基板要求小而薄，传统基板易变形且厚度较厚，只能单面封装且制作难度较大，而本发明附带金属载板支撑强度大，且可双向进行埋入封装，基板制作薄且集成度更高，产品性能更佳；
2、常规镭射钻孔填盲孔工艺精度不高，而本发明使用纯电镀工艺制作连接金属柱可达到Fine pitch的设计与制造且产品可靠性，尤其是高频高功率、电性及散热性能更佳；
3、本发明在芯片重布线工艺基础上通过连接金属柱形成重布线技术与堆叠技术的融合，有效地缩短芯片与元件及至外部输出端的导通距离，可降低电性损耗、缩短传输时间，并提高散热性和结构的空间利用率，充分利用双重技术结合的优势实现高集成度及高性能的结构；
4、本发明多层双向埋入，无源器件贴装个数更多，有效地节约了基板空间提高了封装工艺的集成度。
附图说明
图1为目前传统的三维封装结构的示意图。
图2为本发明一种双向集成埋入式芯片重布线基板结构的示意图。
图3~图15为本发明一种双向集成埋入式芯片重布线基板结构的制作方法的各工序流程图。
其中：
第一连接铜柱1
第一元器件2
第一绝缘材料3
第一线路层4
第二连接铜柱5
第二元器件6
第二绝缘材料7
第二线路层8
第三连接铜柱9
第三绝缘材料10
金属球11。
具体实施方式
以下结合附图实施例对本发明作进一步详细描述。
如图2所示，本实施例中的一种双向集成埋入式芯片重布线基板结构，它包括第二线路层8，所述第二线路层8正面设置有第一连接铜柱1和第一元器件2，所述第一连接铜柱1和第一元器件2外围包封有第一绝缘材料3，所述第一绝缘材料3正面设置有第一线路层4，所述第一线路层4正面设置有第二连接铜柱5和第二元器件6，所述第二连接铜柱5和第二元器件6外围包封有第二绝缘材料7，所述第二线路层8背面设置有第三连接铜柱9，所述第二线路层8和第三连接铜柱9外围包封有第三塑封材料10，所述第三连接铜柱9的植球区域设置有金属球11。
其制作方法如下：
步骤一、取一金属载板
参见图3，取一片厚度合适的金属载板，在金属载板表面预镀一层铜材薄膜；
步骤二、金属载板正面电镀第一连接铜柱
参见图4，在完成预镀铜材薄膜的金属载板表面贴上光阻膜，利用曝光显影设备进行图形曝光、显影与去除部分图形光阻膜，在露出金属载板的正面区域电镀第一连接铜柱，完成后将金属载板表面的光阻膜去除；
步骤三、贴装第一元器件
参见图5，在金属载板正面贴装第一元器件，所述第一元器件可以是有源或无源器件，贴装方式可采用表面贴装、点胶、甩胶、铅锡焊料或倒装等；
步骤四、金属载板正面覆盖第一层绝缘材料
参见图6，在金属载板正面覆盖第一层绝缘材料（可通过注塑、热压、喷涂等方式实现），在第一层绝缘材料表面进行研磨，直到露出第一连接铜柱为止；
步骤五、第一层绝缘材料正面电镀第一线路层
参见图7，在第一层绝缘材料正面进行金属化处理，再在表面进行光阻膜压膜显影露出局部区域，在露出区域电镀上第一线路层，最后在第一层绝缘材料正面进行快速蚀刻，去除第一线路层以外的金属化层；
步骤六、第一线路层正面电镀第二连接铜柱
参见图8，在第一线路层表面贴上光阻膜，利用曝光显影设备进行图形曝光、显影与去除部分图形光阻膜，在露出的正面区域进行电镀第二连接铜柱，完成后将第一线路层表面的光阻膜去除；
步骤七、第一线路层正面贴装第二元器件
参加图9，在第一线路层正面贴装第一元器件，所述第一元器件可以是有源或无源器件，贴装方式可采用表面贴装、点胶、甩胶、铅锡焊料或倒装等；
步骤八、第一层绝缘材料正面覆盖第二层绝缘材料
参加图10，在第一层绝缘材料正面覆盖第二层绝缘材料（可通过注塑、热压、喷涂等方式实现），在第二层绝缘材料表面进行研磨，直到露出第二连接铜柱为止；
步骤九、去除金属载板
参见图11，采用蚀刻工艺去除金属载板；
步骤十、第一层绝缘材料背面电镀第二线路层和第三连接铜柱
参见图12，在第一层绝缘材料背面进行金属化处理，再在表面进行光阻膜压膜显影露出局部区域，在露出区域依次电镀上第二线路层和第三连接铜柱，从而形成外引脚，第二线路层将第一连接铜柱和第一元器件连接起来，完成第一元器件背面的重布线，使第一元器件的功能在纵向延伸，最后在第一层绝缘材料背面进行快速蚀刻，去除第二线路层以外的金属化层；
步骤十一、贴装第三元器件
参见图13，在第二线路层背面贴装第三元器件，所述第三元器件可以是有源或无源器件，贴装方式可采用表面贴装、点胶、甩胶、铅锡焊料或倒装等；
步骤十二、第一层绝缘材料背面覆盖第三层绝缘材料
参见图14，在第一层绝缘材料背面覆盖第三层绝缘材料（可通过注塑、热压、喷涂等方式实现），在第三层绝缘材料表面进行研磨，直到露出第三连接铜柱为止；
步骤十三、植球、切割
参见图15，在第三连接铜柱的植球区域植入金属球，将植好金属球的半成品切割成单颗产品。
所述步骤五~步骤八可重复进行多次，从而实现多层元器件的贴装埋入。
除上述实施例外，本发明还包括有其他实施方式，凡采用等同变换或者等效替换方式形成的技术方案，均应落入本发明权利要求的保护范围之内。

Claims (6)

1.一种双向集成埋入式芯片重布线基板结构，其特征在于：它包括第二线路层（8），所述第二线路层（8）正面设置有第一连接铜柱（1）和第一元器件（2），所述第一连接铜柱（1）和第一元器件（2）外围包封有第一绝缘材料（3），所述第一绝缘材料（3）正面设置有第一线路层（4），所述第一线路层（4）正面设置有第二连接铜柱（5）和第二元器件（6），所述第二连接铜柱（5）和第二元器件（6）外围包封有第二绝缘材料（7），所述第二线路层（8）背面设置有第三连接铜柱（9），所述第二线路层（8）和第三连接铜柱（9）外围包封有第三塑封材料（10），所述第三连接铜柱（9）的植球区域设置有金属球（11）。
2.一种双向集成埋入式芯片重布线基板结构的制造方法，其特征在于所述方法包括如下步骤：
步骤一、取一金属载板
步骤二、金属载板正面电镀第一连接铜柱
步骤三、在金属载板正面贴装第一元器件
步骤四、金属载板正面覆盖第一层绝缘材料
在金属载板正面覆盖第一层绝缘材料，在第一层绝缘材料表面进行研磨，直到露出第一连接铜柱为止；
步骤五、第一层绝缘材料正面电镀第一线路层
步骤六、第一线路层正面电镀第二连接铜柱
步骤七、第一线路层正面贴装第二元器件
步骤八、第一层绝缘材料正面覆盖第二层绝缘材料
在第一层绝缘材料正面覆盖第二层绝缘材料在第二层绝缘材料表面进行研磨，直到露出第二连接铜柱为止；
步骤九、去除金属载板
步骤十、第一层绝缘材料背面电镀第二线路层和第三连接铜柱
在第一层绝缘材料背面依次电镀第二线路层和第三连接铜柱，从而形成外引脚，第二线路层将第一连接铜柱和第一元器件连接起来，完成第一元器件背面的重布线；
步骤十一、第二线路层背面贴装第三元器件；
步骤十二、第一层绝缘材料背面覆盖第三层绝缘材料
在第一层绝缘材料背面覆盖第三层绝缘材料，在第三层绝缘材料表面进行研磨，直到露出第三连接铜柱为止；
步骤十三、植球、切割
在第三连接铜柱的植球区域植入金属球，将植好金属球的半成品切割成单颗产品。
3.根据权利要求2所述的一种双向集成埋入式芯片重布线基板结构的制造方法，其特征在于：所述步骤五~步骤八重复进行多次。
4.根据权利要求2所述的一种双向集成埋入式芯片重布线基板结构的制造方法，其特征在于：所述第一层绝缘材料、第二层绝缘材料和第三绝缘材料通过注塑、热压、或喷涂的方式实现。
5.根据权利要求2所述的一种双向集成埋入式芯片重布线基板结构的制造方法，其特征在于：所述第一元器件和第二元器件是有源或无源器件。
6.根据权利要求2所述的一种双向集成埋入式芯片重布线基板结构的制造方法，其特征在于：所述第一元器件和第二元器件的贴装方式采用表面贴装、点胶、甩胶、铅锡焊料或倒装的方式。
CN201610654862.5A 2016-08-10 2016-08-10 双向集成埋入式芯片重布线基板结构及其制作方法 Pending CN106129052A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610654862.5A CN106129052A (zh) 2016-08-10 2016-08-10 双向集成埋入式芯片重布线基板结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610654862.5A CN106129052A (zh) 2016-08-10 2016-08-10 双向集成埋入式芯片重布线基板结构及其制作方法

Publications (1)

Publication Number Publication Date
CN106129052A true CN106129052A (zh) 2016-11-16

Family

ID=57258729

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610654862.5A Pending CN106129052A (zh) 2016-08-10 2016-08-10 双向集成埋入式芯片重布线基板结构及其制作方法

Country Status (1)

Country Link
CN (1) CN106129052A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111599769A (zh) * 2019-12-31 2020-08-28 矽磐微电子(重庆)有限公司 半导体模块封装方法及半导体模块
CN114361040A (zh) * 2021-11-18 2022-04-15 珠海越亚半导体股份有限公司 一种双面互联嵌入式芯片封装结构及其制造方法
WO2024078281A1 (zh) * 2022-10-12 2024-04-18 华为技术有限公司 器件的封装方法、器件封装模组和电子设备

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1157105C (zh) * 1997-11-25 2004-07-07 松下电器产业株式会社 内装电路器件组件及其制造方法
CN101996895A (zh) * 2009-08-12 2011-03-30 新科金朋有限公司 半导体器件及其制造方法
US20120049334A1 (en) * 2010-08-27 2012-03-01 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Leadframe as Vertical Interconnect Structure Between Stacked Semiconductor Die
CN104134641A (zh) * 2013-05-03 2014-11-05 矽品精密工业股份有限公司 半导体封装件及其制法
US20150303174A1 (en) * 2014-04-17 2015-10-22 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-Out Stacked System in Package (SIP) and the Methods of Making the Same
CN205984981U (zh) * 2016-08-10 2017-02-22 江阴芯智联电子科技有限公司 双向集成埋入式芯片重布线基板结构

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1157105C (zh) * 1997-11-25 2004-07-07 松下电器产业株式会社 内装电路器件组件及其制造方法
CN101996895A (zh) * 2009-08-12 2011-03-30 新科金朋有限公司 半导体器件及其制造方法
US20120049334A1 (en) * 2010-08-27 2012-03-01 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Leadframe as Vertical Interconnect Structure Between Stacked Semiconductor Die
CN104134641A (zh) * 2013-05-03 2014-11-05 矽品精密工业股份有限公司 半导体封装件及其制法
US20150303174A1 (en) * 2014-04-17 2015-10-22 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-Out Stacked System in Package (SIP) and the Methods of Making the Same
CN205984981U (zh) * 2016-08-10 2017-02-22 江阴芯智联电子科技有限公司 双向集成埋入式芯片重布线基板结构

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111599769A (zh) * 2019-12-31 2020-08-28 矽磐微电子(重庆)有限公司 半导体模块封装方法及半导体模块
CN114361040A (zh) * 2021-11-18 2022-04-15 珠海越亚半导体股份有限公司 一种双面互联嵌入式芯片封装结构及其制造方法
WO2024078281A1 (zh) * 2022-10-12 2024-04-18 华为技术有限公司 器件的封装方法、器件封装模组和电子设备

Similar Documents

Publication Publication Date Title
US7185426B1 (en) Method of manufacturing a semiconductor package
CN106129016A (zh) 双向集成埋入式芯片重布线pop封装结构及其制作方法
US8227338B1 (en) Semiconductor package including a top-surface metal layer for implementing circuit features
CN100372103C (zh) 倒装球栅阵列封装基板及其制作工艺
US20080185704A1 (en) Carrier plate structure havign a chip embedded therein and the manufacturing method of the same
JP2009064966A (ja) 多層配線基板及びその製造方法ならびに半導体装置
WO2002061832A1 (en) Unmolded package for a semiconductor device
US11257765B2 (en) Chip package structure including connecting posts and chip package method
US6555763B1 (en) Multilayered circuit board for semiconductor chip module, and method of manufacturing the same
JPH07283538A (ja) 多層プリント配線板の製造方法
KR20100133303A (ko) 반도체 장치 및 그 제조 방법
CN111933590B (zh) 封装结构和封装结构制作方法
CN106129052A (zh) 双向集成埋入式芯片重布线基板结构及其制作方法
KR20140070602A (ko) 임베디드 다이 패키징용의 고정밀도 자가 정렬 다이
US20120247822A1 (en) Coreless layer laminated chip carrier having system in package structure
CN113178440A (zh) 一种陶瓷基双面rdl 3d封装方法及结构
KR20160072822A (ko) 전자 모듈 및 전자 모듈의 제조 방법
CN106098643A (zh) 双向集成芯片重布线埋入式基板结构及其制作方法
CN101877334B (zh) 具散热增益的半导体装置
US20140251670A1 (en) Module, method for manufacturing the module, and electronic apparatus including the module
CN106163107B (zh) 一种基于铁镍基非晶合金磁芯的pcb板上微电感结构
JP2001298273A (ja) 電子部品内蔵実装基板及びそれを用いた半導体パッケージ
CN107134441A (zh) 具有可焊接的电接触部的芯片嵌入封装体
CN205984981U (zh) 双向集成埋入式芯片重布线基板结构
JP2003515955A (ja) 集積回路パッケージ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20161116