CN100372103C - 倒装球栅阵列封装基板及其制作工艺 - Google Patents
倒装球栅阵列封装基板及其制作工艺 Download PDFInfo
- Publication number
- CN100372103C CN100372103C CNB2004100269118A CN200410026911A CN100372103C CN 100372103 C CN100372103 C CN 100372103C CN B2004100269118 A CNB2004100269118 A CN B2004100269118A CN 200410026911 A CN200410026911 A CN 200410026911A CN 100372103 C CN100372103 C CN 100372103C
- Authority
- CN
- China
- Prior art keywords
- layer
- metal
- grid array
- ball grid
- copper sheet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Wire Bonding (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本发明公布了一种倒装型球栅阵列(Flip chip BGA)集成电路(Integrated Circuit,IC)封装基板及其制造工艺,该基板由增强金属芯层、绝缘介质层、包含该BGA基板焊锡球连接图案与导线图案的导电层、阻焊层和背面增强金属铜片组成。在该基板的背面增强金属铜片中形成空腔用来放置芯片。该发明采用在增强金属铜片上涂布绝缘介质并在其上形成线路,通过特殊线路连接结构设计和特殊工艺单向渐次增层得到产品最终要求的结构。其制造工艺简单,可降低基板成本,且该产品具有良好的可靠性,从而提高该产品的性价比。
Description
技术领域
本发明涉及一种集成电路(Integrated Circuit,IC)封装基板及其制作工艺,尤其是指一种可以在增强金属铜片上以增层工艺(Build Up)直接构建多层封装基板线路。
背景技术
随着电子技术的日新月异,高科技电子产品的相继问世,各种产品无不朝向轻、簿、短、小的趋势设计,以提供更便利的使用。电子产品从开始制造一直到完成,集成电路封装扮演着重要的角色,而集成电路的封装形式以基板和芯片的互连方式来划分,目前主要有两个发展方向----引线键合互连(Bonding)和焊球互连(Solder Bump)。目前两种封装形式并存,但封装技术的发展趋势是后者将扮演越来越重要的角色。
倒装球栅阵列(Flip Chip Ball Grid Array)封装既利用焊球(SolderBump)布满整个基板的底面积方式,来替代传统的金属导线架的引脚和下级线路板互连方式,同时又在基板的表面也利用和底面相同的互连方式,来代替引线键合互连(Bonding)和上级的芯片互连方式。由于flip chip BGA可以利用整个基板的表面和底面积作为接点的布置空间,同时实现与上级芯片和下级线路板的互连,故和传统的单边或多边线互连(Bonding to IC & Lead Frame to PCB)相比具有较高密度引脚布线优势。此外,在回焊工作时,焊球溶解后的表面张力可产生自我校准的现象,故焊球的对位精度要求不高,在加上高可靠性、优良的电气特性,使得倒装球栅阵列封装(Flip Chip Ball Grid Array)成为目前集成电路封装的主流之一和发展方向。
参照附图1~图6,为传统flip chip BGA封装基板的制作过程,步骤如下:首先参考附图1,flip chip BGA封装基板芯板(101)线路结构经过业界已知的传统工艺形成后,如附图2~6所示,在芯板(101)的两面同时进行设计要求的线路结构(102)的形成工艺。利用塞孔工艺完成对PTH通孔(105)的填塞整平(图3)。选择可感光绝缘材料并通过图形转移工艺形成微盲孔(103),或选择热固性绝缘材料并通过压板和激光工艺形成微盲孔(103)(图4),然后应用常规线路成形工艺实现设计要求的增层线路(104)(图5)。上述感光绝缘材料或热固性绝缘材料的两种工艺都会得到相同结构的传统Flip Chip BGA封装基板,即必须通过通孔(PTH)(105)实现芯板两面增层线路面之间的电气互连。这种工艺存在布线密度不高,工艺复杂,成本高的缺点。最近几年出现了另外一种有别于传统Flip Chip BGA制作的工艺方法,即一次压板工艺,其采用各层芯板同时完成图形转移,钻孔,孔内塞导电材料或孔电镀填满后利用粘接性导电材料,通过精确对位压板实现各层芯板之间导线的连通。此工艺存在压板对位控制困难,工艺难度大,可靠性低,成本高的缺点。
发明内容
鉴于现有Flip Chip BGA制作工艺过程中存在上述问题,本发明的目的在于提供一种新型Flip Chip BGA封装基板及其制作工艺。
为了达到上述目的,本发明所采取的技术方案是在增强金属铜片(201)上首先采用图形电镀的方法形成复合多金属层结构的互连用金属导电柱(206),此导电柱的复合多金属层端面起到传统Flip ChipBGA基板上凸块拍(Bump pad)同样的作用,同时其复合多金属层结构还起到下面将要描述的蚀刻阻挡层的作用。在完成后的金属导电柱上通过丝印、辊涂或帘涂的方法涂布一层绝缘介质;绝缘介质表面经整平工艺以便暴露出金属导电柱(206)的另一端面,然后在绝缘介质表面再经金属化和图形电镀工艺后得到与金属导电柱相互连的导线面(208),在上述导线面上利用与复合多金属层金属导电柱类似的形成方法形成单金属结构的互连导电柱(209);通过多次重复上述的工序来实现设计要求的多层互连结构。多层互连结构中包含有特殊设计的增强金属芯层,该层旨在提高多层线路结构的强度,起到传统Flip Chip BGA芯板类似的增强作用。完成所有的线路结构后,进行外层阻焊层的应用,之后通过机械加工和化学蚀刻的方法在增强金属铜片的背面形成空腔。在化学腐蚀形成空腔同时暴露复合多金属层金属凸点的复合多金属层端面。在空腔中放置电路芯片,并将电路芯片上作为输入输出等端口的焊锡球与复合多金属层为端面的金属凸点相对准并通过常规的Flip Chip BGA芯片与基板的封装工艺完成芯片和基板的互连。其中:
所述的复合多金属层的金属导电柱和其相邻线路层的互连可以采用传统的捕获盘(Capture Pad),也可以采取由相邻线路层的线路端部和导电柱端面直接搭接的结构。与用传统捕获盘结构相比直接搭接结构不会改变原设计导电柱位置的平面布局,不增加布线的难度。复合多金属导电柱的多金属层是根据不同的需求采用顺序图形电镀Au-Ni-Cu或Ni-Cu的工艺实现的,最终得到需要的导电柱结构以便和芯片互连。
所述的绝缘材料的应用是通过业界熟知丝印、辊涂或帘涂的方法涂布。
所述的多次重复前述工序来实现设计要求的多层互连结构,是指在上述涂布的绝缘材料表面经过研磨后,首先通过业界熟知化学铜沉积,图形转移(加成法或减成法工艺)顺利得到线路图形和层间互连的导通孔的图形,之后重复绝缘材料涂布、表面研磨工艺、化学铜沉积,图形转移来完成多层结构相邻层间的互连工艺过程。
所述的多层互连结构中包含有特殊设计的金属芯层,其是为了提高整个多层结构的强度和平整性而附加的增强结构层,此金属芯层可以结合客户的设计与其中的某一功能金属层合并以进一步优化设计。
所述的机械加工和化学蚀刻方法在增强金属铜片的背面形成空腔,是指首先采用机械加工的方法去除大部份金属,以提高工艺过程的效率,之后再采用化学蚀刻的方法,并利用复合多金属层导电柱结构中的特定金属能抵抗蚀刻的机理,来完成用来放置芯片的空腔并暴露出与Flip Chip相互连的导电柱端面。
本发明的有益效果在于,与现有技术相比较,具有如下优点:所用的绝缘介质原料可选择范围广,价格适宜,且该种绝缘介质在产品的可靠性测试具有良好的性能。所得产品是不含传统芯板的全新FC-BGA封装基板,可以有效提高和改善封装互连的电器性能和可靠性能,符合集成电路发展对封装基板未来要求的发展方向。
为了让本发明的上述技术方案能够明显易懂,下面特举实例配合所附图标,做详细说明。
附图说明
图1~5是传统FC-BGA的IC封装基板制作工艺流程图
图6是传统FC-BGA的剖面图
图7~26是本发明制作工艺流程图
其中:
图7~12是在铜板上电镀出复合多金属层结构的互连用金属导电柱
图13~17是在复合多金属层互连用金属导电柱完成后的第一层的绝缘介质层涂敷,绝缘介质表面整平,第一层线路图形以及第一和第二层线路层互连导电柱的形成过程
图18~20是第二层绝缘介质层涂敷,绝缘介质表面整平,第二层线路图形以及第二和第三层线路层互连导电柱的形成过程
图21是第四层绝缘介质层涂敷,绝缘介质表面整平后的情形
图22是在整平后的第四层绝缘介质层上增强金属芯层线路图形和其上的互连导电柱的形成
图23是第五层绝缘介质层涂敷,绝缘介质表面整平,第五层线路图形的形成
图24是阻焊层的形成
图25~26是放置芯片空腔的形成
图27是生产用的整板经过分割形成基板单元
图28是本发明的基板剖视图
图中:101芯板、102芯板两面线路、103微盲孔、104增层线路、105PTH孔、105a填充前PTH孔、105b填充后PTH孔、106绝缘介质、107阻焊层、201增强金属铜片、202Au、203感光抗电镀干膜、204Ni、205Cu、206金属导电柱、207绝缘介质、208线路图形、209互连导电柱、210增强芯层、211阻焊层、212后处理开口、213放置芯片的空腔、214PAD、300基板单元301芯片、302锡球、303背面金属铜片、304封胶层
具体实施方式
所获得的集成电路(IC)FC-BGA封装基板的制作工艺如下步骤:
1、在铜板上电镀出复合多金属层结构的互连用金属导电柱
如图7、8所示,对增强金属铜片201进行表面处理后,在增强金属铜片201表面贴感光抗电镀干膜203。如图9~12所示,通过曝光、显影和顺序图形电镀Ni 204、Au 202、Cu 205和褪膜的方法形成复合多金属层结构的互连用金属导电柱206。
2、在铜板上电镀出复合多金属层结构的互连用金属导电柱206后绝缘介质层第一次应用和第一次绝缘介质层上线路图形和互连导电柱形成
如图13~17所示,通过丝印、辊涂或帘涂的方法在铜板上电镀复合多金属层结构的互连用金属导电柱后进行绝缘介质层第一次应用,涂布一层绝缘介质207,经过合适的烘烤条件,绝缘介质表面整平,化学铜沉积,之后表面贴抗电镀层干膜203,通过曝光、显影、顺序图形电镀和褪膜形成线路图形208和互连导电柱209。
3、绝缘介质层第二次应用和第二次绝缘介质层上线路图形和互连导电柱的形成
如图18~20所示。
4、绝缘介质层第三次应用及线路图形和互连导电柱的形成和绝缘介质层第四次应用
如图21所示
5、第四次绝缘介质层上增强金属芯层210线路图形和互连导电柱的形成
如图22所示
6、绝缘介质层第五次应用和第五次绝缘介质层上线路图形的形成
如图23所示
7、阻焊层211的形成
如图24所示,阻焊层211是通过图形转移(即丝印、曝光、显影)将可感光阻焊树脂形成的图形转移到基板单元面上,阻焊层211形成线路的保护层并暴露出导线图形208上需要后续处理的开口212。
8、放置芯片的空腔213的形成
如图25、26所示,通过铣切的方法在增强金属铜片的中间形成一个空腔213,然后通过蚀刻去除空腔底部的全部金属,并暴露出与Flip Chip相互连的导电柱端面。然后根据需要在空腔213上形成黑化或者棕化氧化层,以便芯片301封装阶段的应用。
9、基本单元的切割
如图27所示,将基板单元从增强金属铜片上切割成一个一个的小基板单元300。所得的产品剖面如图28所示,将芯片301放置在空腔213中,通过锡球302实现芯片301与基板300的导通,再注入封胶304封住芯片301与锡球302。
Claims (7)
1.一种倒装球栅阵列封装基板,该基板由绝缘介质层、对基板起增加机械强度作用的金属芯层、包含该BGA基板焊球连接图案与导线图案的导电层、连接各导电层的金属导电柱、阻焊层和金属铜片组成,其特征在于:在粘附在基板的芯片面上的对基板起机械支撑和保持平整作用的金属铜片中形成空腔用来放置芯片。
2.一种倒装球栅阵列封装基板的制作工艺,包含以下步骤:
a、在金属铜片上首先采用图形电镀的方法,形成复合多金属层结构的连接用金属导电柱,此金属导电柱并作为倒置芯片的焊接垫;
b、通过丝印、辊涂或帘涂的方法涂布一层绝缘介质,
c、通过刷板等表面整平工艺暴露金属导电柱端面,然后进行绝缘介质表面金属化,图形电镀铜后得到完成两层线路之间的导电连接;
d、通过多次重复前述工序以实现设计要求的多层连接结构;
e、多层绝缘介质和金属导线层结构中包含有对基板起增加机械强度作用的金属芯层;
f、进行外层阻焊层的应用;
g、通过机械加工和化学蚀刻的方法在金属铜片面上形成空腔,用来放置芯片,并通过最初形成的复合多金属层结构的连接用金属导电柱完成芯片和本基板的连接。
3.根据权利要求2所述倒装球栅阵列封装基板的制作工艺,其特征在于:所述的复合多金属层结构的连接用金属导电柱和其相邻线路层的连接可采取捕获盘结构,或由线路端部和导电柱直接搭接的结构。
4.根据权利要求2所述倒装球栅阵列封装基板的制作工艺,其特征在于:在金属铜片上电镀形成的复合多金属层结构的连接用金属导电柱采用Au-Ni-Cu或Ni-Cu结构。
5.根据权利要求2所述倒装球栅阵列封装基板的制作工艺,其特征在于:所述的绝缘材料的应用是通过丝印、辊涂或帘涂的方法涂布。
6.根据权利要求2所述倒装球栅阵列封装基板的制作工艺,其特征在于:所述的多次重复前述工序来实现设计要求的多层连接结构,是首先在已形成的某一层线路图形上通过图形转移电镀工艺得到线路图形层间连接的金属导电柱,然后进行涂敷绝缘材料和表面刷板工艺,之后应用化学沉积铜和线路图形电镀工艺完成相邻层的线路图形和层间连接过程。
7.根据权利要求4所述倒装球栅阵列封装基板的制作工艺,其特征在于:所述的机械加工和化学蚀刻的方法在金属铜片上形成空腔,是指首先采用机械加工的方法在放置芯片的芯片腔部位去除大部分金属铜片厚度,之后再采用化学蚀刻的方法去除剩余的金属铜片厚度,并利用复合多金属层导电柱结构中的Au-Ni-Cu或Ni-Cu结构作为蚀刻的阻挡层,来完成用来放置芯片的空腔。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2004100269118A CN100372103C (zh) | 2004-04-21 | 2004-04-21 | 倒装球栅阵列封装基板及其制作工艺 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2004100269118A CN100372103C (zh) | 2004-04-21 | 2004-04-21 | 倒装球栅阵列封装基板及其制作工艺 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1691314A CN1691314A (zh) | 2005-11-02 |
CN100372103C true CN100372103C (zh) | 2008-02-27 |
Family
ID=35346610
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2004100269118A Expired - Fee Related CN100372103C (zh) | 2004-04-21 | 2004-04-21 | 倒装球栅阵列封装基板及其制作工艺 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100372103C (zh) |
Families Citing this family (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5194471B2 (ja) * | 2007-02-06 | 2013-05-08 | パナソニック株式会社 | 半導体装置 |
US8415809B2 (en) * | 2008-07-02 | 2013-04-09 | Altera Corporation | Flip chip overmold package |
US8866301B2 (en) * | 2010-05-18 | 2014-10-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package systems having interposers with interconnection structures |
CN102856212B (zh) * | 2012-06-09 | 2015-02-11 | 江苏长电科技股份有限公司 | 双面三维线路芯片倒装先封后蚀制造方法及其封装结构 |
CN102723282B (zh) * | 2012-06-09 | 2013-10-09 | 江苏长电科技股份有限公司 | 芯片正装双面三维线路先蚀后封制造方法及其封装结构 |
CN102723290B (zh) * | 2012-06-09 | 2013-11-27 | 江苏长电科技股份有限公司 | 单面三维线路芯片正装先封后蚀制造方法及其封装结构 |
CN102760668B (zh) * | 2012-06-09 | 2014-09-17 | 江苏长电科技股份有限公司 | 单面三维线路芯片倒装先封后蚀制造方法 |
CN102723280B (zh) * | 2012-06-09 | 2014-07-09 | 江苏长电科技股份有限公司 | 单面三维线路芯片倒装先蚀后封制造方法 |
CN102723281B (zh) * | 2012-06-09 | 2014-08-20 | 江苏长电科技股份有限公司 | 芯片倒装双面三维线路先封后蚀制造方法及其封装结构 |
CN102723291B (zh) * | 2012-06-09 | 2014-08-20 | 江苏长电科技股份有限公司 | 双面三维线路芯片倒装先蚀后封制造方法及其封装结构 |
CN102723293B (zh) * | 2012-06-09 | 2014-07-09 | 江苏长电科技股份有限公司 | 芯片倒装单面三维线路先蚀后封制造方法及其封装结构 |
CN102723292B (zh) * | 2012-06-09 | 2014-09-17 | 江苏长电科技股份有限公司 | 芯片倒装双面三维线路先蚀后封制造方法及其封装结构 |
CN102723286B (zh) * | 2012-06-09 | 2013-11-27 | 江苏长电科技股份有限公司 | 芯片正装双面三维线路先封后蚀制造方法及其封装结构 |
CN102723283B (zh) * | 2012-06-09 | 2013-10-09 | 江苏长电科技股份有限公司 | 双面三维线路芯片正装先蚀后封制造方法及其封装结构 |
CN102723284B (zh) * | 2012-06-09 | 2014-02-26 | 江苏长电科技股份有限公司 | 芯片正装单面三维线路先蚀后封制造方法及其封装结构 |
CN102723289B (zh) * | 2012-06-09 | 2013-09-04 | 江苏长电科技股份有限公司 | 芯片正装单面三维线路先封后蚀制造方法及其封装结构 |
CN102723288B (zh) * | 2012-06-09 | 2013-09-04 | 江苏长电科技股份有限公司 | 芯片倒装单面三维线路先封后蚀制造方法及其封装结构 |
CN103400776B (zh) * | 2013-08-06 | 2016-02-03 | 江苏长电科技股份有限公司 | 先蚀后封三维系统级芯片倒装封装结构及工艺方法 |
CN103400777B (zh) * | 2013-08-06 | 2016-04-27 | 江苏长电科技股份有限公司 | 先蚀后封芯片正装凸点三维系统级金属线路板及工艺方法 |
CN103456645B (zh) * | 2013-08-06 | 2016-06-01 | 江阴芯智联电子科技有限公司 | 先蚀后封三维系统级芯片正装堆叠封装结构及工艺方法 |
TWI556333B (zh) * | 2014-10-15 | 2016-11-01 | 典琦科技股份有限公司 | 半導體封裝與其製造方法 |
CN104576406B (zh) * | 2014-12-29 | 2017-12-22 | 华进半导体封装先导技术研发中心有限公司 | 一种封装基板的制作方法及所对应的封装基板 |
CN104952738A (zh) * | 2015-07-15 | 2015-09-30 | 华进半导体封装先导技术研发中心有限公司 | 有机转接板的制作方法及基于转接板的封装结构 |
WO2018165833A1 (zh) * | 2017-03-14 | 2018-09-20 | 苏州科爱佳自动化科技有限公司 | 航天级球栅精密加工系统 |
CN110099522A (zh) * | 2018-01-31 | 2019-08-06 | 嘉联益电子(昆山)有限公司 | 卷对卷柔性线路板及其快速加工方法 |
TWI655739B (zh) * | 2018-04-19 | 2019-04-01 | 南亞電路板股份有限公司 | 封裝結構及其形成方法 |
CN110265306A (zh) * | 2019-05-20 | 2019-09-20 | 芯原微电子(上海)股份有限公司 | 一种无芯基板封装结构及其制造方法 |
CN112349699B (zh) * | 2020-09-28 | 2022-04-12 | 中国电子科技集团公司第二十九研究所 | 一种六层布线lcp封装基板、制造方法及多芯片系统级封装结构 |
CN112349686B (zh) * | 2020-09-28 | 2022-04-19 | 中国电子科技集团公司第二十九研究所 | 一种六层布线lcp封装基板、制造方法及多芯片系统级封装结构 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1215921A (zh) * | 1997-10-28 | 1999-05-05 | 日本电气株式会社 | 模压球栅阵列型半导体器件及其制造方法 |
US6455926B2 (en) * | 1999-09-03 | 2002-09-24 | Thin Film Module, Inc. | High density cavity-up wire bond BGA |
CN1380691A (zh) * | 2001-04-11 | 2002-11-20 | 矽品精密工业股份有限公司 | 球栅数组式芯片封装结构用的基板连片 |
-
2004
- 2004-04-21 CN CNB2004100269118A patent/CN100372103C/zh not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1215921A (zh) * | 1997-10-28 | 1999-05-05 | 日本电气株式会社 | 模压球栅阵列型半导体器件及其制造方法 |
US6455926B2 (en) * | 1999-09-03 | 2002-09-24 | Thin Film Module, Inc. | High density cavity-up wire bond BGA |
CN1380691A (zh) * | 2001-04-11 | 2002-11-20 | 矽品精密工业股份有限公司 | 球栅数组式芯片封装结构用的基板连片 |
Also Published As
Publication number | Publication date |
---|---|
CN1691314A (zh) | 2005-11-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100372103C (zh) | 倒装球栅阵列封装基板及其制作工艺 | |
US8158503B2 (en) | Multilayer interconnection substrate and method of manufacturing the same | |
US8859420B2 (en) | Structure and method of making interconnect element, and multilayer wiring board including the interconnect element | |
US5786270A (en) | Method of forming raised metallic contacts on electrical circuits for permanent bonding | |
US8299368B2 (en) | Interconnection element for electric circuits | |
US7387917B2 (en) | BGA package substrate and method of fabricating same | |
US9179552B2 (en) | Wiring board | |
US5146674A (en) | Manufacturing process of a high density substrate design | |
CN103904050B (zh) | 封装基板、封装基板制作方法及封装结构 | |
US9699905B2 (en) | Wiring board | |
JPH03211792A (ja) | 多層回路カード構造及びその製造方法 | |
CN101436547A (zh) | 高散热性封装基板的制作方法 | |
CN101192542A (zh) | 电路板结构及其制造方法 | |
CN101409238A (zh) | 无核层封装基板的制作方法 | |
CN101364586B (zh) | 封装基板结构 | |
CN205984981U (zh) | 双向集成埋入式芯片重布线基板结构 | |
CN205864853U (zh) | 一种印制电路板 | |
US20040105955A1 (en) | Lamination process and structure of high layout density substrate | |
CN205984940U (zh) | 双向集成埋入式芯片重布线pop封装结构 | |
JP4534330B2 (ja) | アライメント方法 | |
CN101740403B (zh) | 封装基板结构及其制作方法 | |
KR20130047080A (ko) | 메탈 포스트를 구비한 회로기판 제조방법 및 그 제조방법에 의해 제조된 회로기판 | |
KR100450590B1 (ko) | 빌드업 인쇄 회로 기판의 절연층 표면 상에 금속 전도층형성 방법 | |
JP3759755B2 (ja) | 恒久的接続のために電気回路の上に隆起した金属接点を作成する方法 | |
CN205984947U (zh) | 双向集成芯片重布线埋入式基板结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
DD01 | Delivery of document by public notice |
Addressee: Huang Guibiao Document name: Notification to Pay the Fees |
|
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20080227 Termination date: 20150421 |
|
EXPY | Termination of patent right or utility model |