TWI556333B - 半導體封裝與其製造方法 - Google Patents

半導體封裝與其製造方法 Download PDF

Info

Publication number
TWI556333B
TWI556333B TW103135673A TW103135673A TWI556333B TW I556333 B TWI556333 B TW I556333B TW 103135673 A TW103135673 A TW 103135673A TW 103135673 A TW103135673 A TW 103135673A TW I556333 B TWI556333 B TW I556333B
Authority
TW
Taiwan
Prior art keywords
layer
carrier substrate
manufacturing
surface treatment
bumps
Prior art date
Application number
TW103135673A
Other languages
English (en)
Other versions
TW201614744A (en
Inventor
賴建志
吳建徵
林泓彣
Original Assignee
典琦科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 典琦科技股份有限公司 filed Critical 典琦科技股份有限公司
Priority to TW103135673A priority Critical patent/TWI556333B/zh
Publication of TW201614744A publication Critical patent/TW201614744A/zh
Application granted granted Critical
Publication of TWI556333B publication Critical patent/TWI556333B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Description

半導體封裝與其製造方法
本發明是有關於一種半導體封裝與其製造方法。
封裝是半導體器件製造的最後階段，之後將進行積體電路性能測試。器件的核心晶粒被封裝在一個支撐物之內，這個封裝可以防止物理損壞(如碰撞和劃傷)以及化學腐蝕，並提供對外連接的引腳或接墊，這樣就便於將晶粒安裝在電路系統裡。
隨著電子產業的蓬勃發展，電子產品亦逐漸進入多功能、高性能的研發方向。為滿足半導體器件高積集度(Integration)以及微型化(Miniaturization)的封裝要求，無論是封裝結構本身還是對外連接的引腳或接墊，在尺寸上皆希望能夠越小越好。如何達成目前業界的封裝要求，實屬當前重要研發課題之一，亦為當前相關領域亟需改進的目標。
本發明提供一種半導體封裝與其製造方法，用以減少半導體封裝中導體層的線寬。
根據本發明一實施方式，一種半導體封裝的製造方法包含以下步驟。提供承載基板，並形成阻層於承載基板上，然後圖案化阻層而形成複數個開口，以部份裸露承載基板。形成金屬保護層於開口中與承載基板上，再形成導體層於開口中與金屬保護層上，以形成複數個凸塊，然後移除阻層。設置複數個晶粒於部份的凸塊上，並藉由複數個導線電連接晶粒與未設置晶粒於其上的凸塊。形成封裝層於承載基板、晶粒以及凸塊上。移除承載基板，並裁切封裝層，以形成複數個半導體封裝。
於本發明之一或多個實施方式中，半導體封裝的製造方法更包含形成第一表面處理層於凸塊上。
於本發明之一或多個實施方式中，半導體封裝的製造方法更包含在移除承載基板之後，形成第二表面處理層於金屬保護層下方。
於本發明之一或多個實施方式中，第二表面處理層之材質為金或錫。
於本發明之一或多個實施方式中，承載基板之材質為銅。
於本發明之一或多個實施方式中，承載基板之厚度為約0.15毫米至0.25毫米。
於本發明之一或多個實施方式中，導體層之材質為銅。
於本發明之一或多個實施方式中，導體層之厚度為約20.32微米至40.64微米。
於本發明之一或多個實施方式中，金屬保護層之材質為鎳。
於本發明之一或多個實施方式中，金屬保護層之厚度為約2.54微米至12.7微米。
本發明上述實施方式藉由電鍍以增層方式將導體層等結構電鍍於承載基板上，之後再移除承載基板。對比於傳統技術，藉由蝕刻以減層方式來圖案化導體層等結構，本發明上述實施方式將可避免蝕刻能力限制，因而有效減少導體層等結構的線寬。在傳統技術中，導體層等結構的線寬為約50微米，在本發明上述實施方式中，導體層等結構的線寬可以減少為25微米，線寬有效地縮減為原來的二分之一。
100‧‧‧半導體封裝
102‧‧‧凸塊
110‧‧‧承載基板
120‧‧‧金屬保護層
130‧‧‧導體層
142、144、180‧‧‧表面處理層
150‧‧‧晶粒
160‧‧‧導線
170‧‧‧封裝層
172‧‧‧編碼
200‧‧‧裁切刀
910、920‧‧‧阻層
912‧‧‧開口
第1~15圖繪示依照本發明一實施方式的半導體封裝的製程各步驟的剖面圖。
以下將以圖式揭露本發明之複數個實施方式，為明確說明起見，許多實務上的細節將在以下敘述中一併說明。然而，應瞭解到，這些實務上的細節不應用以限制本 發明。也就是說，在本發明部分實施方式中，這些實務上的細節是非必要的。此外，為簡化圖式起見，一些習知慣用的結構與元件在圖式中將以簡單示意的方式繪示之。
第1~15圖繪示依照本發明一實施方式的半導體封裝100的製程各步驟的剖面圖。本發明不同實施方式提供一種半導體封裝100的製造方法，半導體封裝100為無引腳半導體封裝，且半導體封裝100封裝的晶粒之尺寸(例如長、寬)約為150至250微米。
如第1圖所繪示，首先提供承載基板110。
具體而言，承載基板110之材質可為金屬，比如銅，但並不限於此。在其他實施方式中，承載基板110可包含多層結構。
承載基板110之厚度可為約0.15毫米至0.25毫米。應了解到，以上所舉之承載基板110之厚度僅為例示，並非用以限制本發明，本發明所屬技術領域中具有通常知識者，應視實際需要，彈性選擇承載基板110之厚度。
如第2圖所繪示，形成阻層910於承載基板110上。具體而言，阻層910可為乾膜(Dry Film)或濕膜(Wet Film)。更具體地說，當阻層910為乾膜時，阻層910之厚度為約25微米至50微米。
另外，亦可形成另一阻層920於承載基板110之下方，於是承載基板110上下表面分別被阻層910、920覆蓋，以避免被後續的製程影響。
如第3圖所繪示，圖案化阻層910而形成複數個開 口912，以部份裸露承載基板110。
如第4圖所繪示，形成金屬保護層120於開口912中與承載基板110上。
具體而言，金屬保護層120之材質與承載基板110之材質不同，舉例來說，金屬保護層120可為鎳。金屬保護層120的形成方法可為電鍍。
金屬保護層120之厚度可為約2.54微米至12.7微米。應了解到，以上所舉之金屬保護層120之厚度僅為例示，並非用以限制本發明，本發明所屬技術領域中具有通常知識者，應視實際需要，彈性選擇金屬保護層120之厚度。
如第5圖所繪示，形成導體層130於開口912中與金屬保護層120上，以形成複數個凸塊102。
具體而言，導體層130之材質可為金屬，比如銅。導體層130的形成方法可為電鍍。
導體層130之厚度可為約20.32微米至40.64微米。應了解到，以上所舉之導體層130之厚度僅為例示，並非用以限制本發明，本發明所屬技術領域中具有通常知識者，應視實際需要，彈性選擇導體層130之厚度。
如第6圖與第7圖所繪示，形成表面處理層142、144於凸塊102上。具體而言，如第6圖所繪示，形成表面處理層142於導體層130上。接著，如第7圖所繪示，形成另一表面處理層144於表面處理層142上。
更具體地說，表面處理層142之材質可為金屬，比 如鎳，表面處理層144之材質可為金屬，比如金。表面處理層142、144的形成方法可為電鍍或化學鍍。表面處理層142用於接合導體層130與表面處理層144，而表面處理層144可以用於後續製程中的焊接與打線接合，並且可以在後續製程中保護下層結構(例如導體層130與表面處理層142)避免因為高溫而氧化。
表面處理層142之厚度可為約2.54微米至12.7微米。表面處理層144之厚度可為約0.0762微米至0.2032微米。應了解到，以上所舉之表面處理層142、144之厚度僅為例示，並非用以限制本發明，本發明所屬技術領域中具有通常知識者，應視實際需要，彈性選擇表面處理層142、144之厚度。
如第8圖所繪示，移除阻層910、920。
如第9圖所繪示，設置複數個晶粒150於部份的凸塊102上(固晶製程)，並藉由複數個導線160電連接晶粒150與未設置晶粒150於其上的凸塊102(打線接合製程)。
如第10圖所繪示，形成封裝層170於承載基板110、晶粒150以及凸塊102上。於是，晶粒150將被封裝層170覆蓋而隔絕於外界。
具體而言，封裝層170之材料可為樹脂，比如環氧樹脂。封裝層170的形成方法可為模壓。
如第11圖所繪示，形成複數個編碼172於封裝層170上。具體而言，編碼172的形成方式可為雷射印碼。
如第12圖所繪示，移除承載基板110。具體而言， 承載基板110的移除方式可為蝕刻。蝕刻液為經過特別選擇，可以溶解承載基板110，但不能溶解金屬保護層120與封裝層170，蝕刻液可為氯化銅液，於是僅有承載基板110被移除，而金屬保護層120與封裝層170則保留下來。
如第13圖所繪示，形成表面處理層180於金屬保護層120下方，並覆蓋金屬保護層120。
具體而言，表面處理層180之材質可為金屬，比如金或錫。表面處理層180的形成方法可為電鍍。表面處理層180可以用於半導體封裝100與其他外部結構之間的焊接。
如第14圖與第15圖所繪示，以裁切刀200裁切封裝層170，因而形成複數個半導體封裝100。具體而言，裁切方式可為切割成形。
本發明上述實施方式藉由電鍍以增層方式將導體層130等結構電鍍於承載基板110上，之後再移除承載基板110。對比於傳統技術，藉由蝕刻以減層方式來圖案化導體層等結構，本發明上述實施方式將可避免蝕刻能力限制，因而有效減少導體層130等結構的線寬。在傳統技術中，導體層等結構的線寬尺度數量級為約50微米，在本發明上述實施方式中，導體層130等結構的線寬尺度數量級可以減少為約25微米，線寬尺度數量級有效地縮減為原來的二分之一。
另外，在半導體封裝100的製造方法中，封裝層170為形成於承載基板110上，因此承載基板110將能發揮 抑制膠餅(形成封裝層170的原始材料)的功能，因而有效防止製作過程溢膠的情形。此外，由於封裝層170完全包覆凸塊102與晶粒150，且除了金屬保護層120與表面處理層180外沒有金屬外露於封裝層170，因此半導體封裝100具有良好的可靠度。
如第14圖所繪示，在裁切刀200裁切封裝層170時，由於承載基板110已經被移除，因此裁切刀200的裁切路徑僅經過封裝層170，而不會經過金屬材料(比如承載基板110)，因此將能避免裁切刀200因裁切金屬而容易損壞的影響。
最後，由於在半導體封裝100的製造方法中並不需要製造導通孔，因此半導體封裝100的製程難度與製程成本降低，且半導體封裝100對於連接其他元件的導電性也會較好。
雖然本發明已以實施方式揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧半導體封裝
102‧‧‧凸塊
120‧‧‧金屬保護層
130‧‧‧導體層
142、144、180‧‧‧表面處理層
150‧‧‧晶粒
160‧‧‧導線
170‧‧‧封裝層
172‧‧‧編碼

Claims (10)

  1. 一種半導體封裝的製造方法，包含：提供一承載基板；形成一阻層於該承載基板上；圖案化該阻層而形成複數個開口，以部份裸露該承載基板；形成一金屬保護層於該些開口中與該承載基板上；形成一導體層於該些開口中與該金屬保護層上，以形成複數個凸塊；移除該阻層；設置複數個晶粒於部份的該些凸塊上；藉由複數個導線電連接該些晶粒與未設置該些晶粒於其上的該些凸塊；形成一封裝層於該承載基板、該些晶粒以及該些凸塊上；移除該承載基板；以及裁切該封裝層，以形成複數個半導體封裝。
  2. 如請求項1所述之製造方法，更包含：形成一第一表面處理層於該些凸塊上。
  3. 如請求項1所述之製造方法，更包含：在移除該承載基板之後，形成一第二表面處理層於該金屬保護層下方。
  4. 如請求項3所述之製造方法，其中該第二表面處理層之材質為金或錫。
  5. 如請求項1所述之製造方法，其中該承載基板之材質為銅。
  6. 如請求項1所述之製造方法，其中該承載基板之厚度為約0.15毫米至0.25毫米。
  7. 如請求項1所述之製造方法，其中該導體層之材質為銅。
  8. 如請求項1所述之製造方法，其中該導體層之厚度為約20.32微米至40.64微米。
  9. 如請求項1所述之製造方法，其中該金屬保護層之材質為鎳。
  10. 如請求項1所述之製造方法，其中該金屬保護層之厚度為約2.54微米至12.7微米。
TW103135673A 2014-10-15 2014-10-15 半導體封裝與其製造方法 TWI556333B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW103135673A TWI556333B (zh) 2014-10-15 2014-10-15 半導體封裝與其製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW103135673A TWI556333B (zh) 2014-10-15 2014-10-15 半導體封裝與其製造方法

Publications (2)

Publication Number Publication Date
TW201614744A TW201614744A (en) 2016-04-16
TWI556333B true TWI556333B (zh) 2016-11-01

Family

ID=56361279

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103135673A TWI556333B (zh) 2014-10-15 2014-10-15 半導體封裝與其製造方法

Country Status (1)

Country Link
TW (1) TWI556333B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6787389B1 (en) * 1997-10-09 2004-09-07 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having pads for connecting a semiconducting element to a mother board
CN1691314A (zh) * 2004-04-21 2005-11-02 美龙翔微电子科技（深圳）有限公司 倒装球栅阵列封装基板及其制作工艺
US20140017828A1 (en) * 2010-02-12 2014-01-16 Xintec Inc. High-reflection submount for light-emitting diode package and fabrication method thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6787389B1 (en) * 1997-10-09 2004-09-07 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having pads for connecting a semiconducting element to a mother board
CN1691314A (zh) * 2004-04-21 2005-11-02 美龙翔微电子科技（深圳）有限公司 倒装球栅阵列封装基板及其制作工艺
US20140017828A1 (en) * 2010-02-12 2014-01-16 Xintec Inc. High-reflection submount for light-emitting diode package and fabrication method thereof

Also Published As

Publication number Publication date
TW201614744A (en) 2016-04-16

Similar Documents

Publication Publication Date Title
US8455304B2 (en) Routable array metal integrated circuit package fabricated using partial etching process
CN107369668B (zh) 用于制造半导体封装元件的半导体结构
KR102227588B1 (ko) 반도체 장치 및 그 제조 방법
US9177837B2 (en) Fabrication method of semiconductor package having electrical connecting structures
US20160379916A1 (en) Method for making semiconductor device with sidewall recess and related devices
US9589906B2 (en) Semiconductor device package and method of manufacturing the same
US8420951B2 (en) Package structure
US20140239475A1 (en) Packaging substrate, semiconductor package and fabrication methods thereof
US9236364B2 (en) Package carrier and manufacturing method thereof
US9607860B2 (en) Electronic package structure and fabrication method thereof
US10325868B2 (en) Semiconductor package device and method of manufacturing the same
US20180122694A1 (en) Package structure and manufacturing method thereof
TWI594382B (zh) 電子封裝件及其製法
JP5611315B2 (ja) パッケージキャリア
TWI642145B (zh) 半導體封裝基板及其製造方法
JP2019160882A (ja) 半導体装置およびその製造方法
KR101649404B1 (ko) 반도체 디바이스 및 그 제조 방법
CN113675175A (zh) 半导体装置封装和其制造方法
TWI556333B (zh) 半導體封裝與其製造方法
CN111463186A (zh) 半导体装置封装和其制造方法
US9373587B2 (en) Stacked electronic device
JP5382889B2 (ja) パッケージ構造の製造方法
TWI680547B (zh) 半導體封裝結構及其製作方法
US11399429B2 (en) Semiconductor package device
KR102102034B1 (ko) Qfn 반도체 패키지의 제조방법