CN111757590A - 使嵌入的轨道突出直到不同的高度的部件承载件 - Google Patents

使嵌入的轨道突出直到不同的高度的部件承载件 Download PDF

Info

Publication number
CN111757590A
CN111757590A CN202010235665.6A CN202010235665A CN111757590A CN 111757590 A CN111757590 A CN 111757590A CN 202010235665 A CN202010235665 A CN 202010235665A CN 111757590 A CN111757590 A CN 111757590A
Authority
CN
China
Prior art keywords
electrically conductive
track
conductive track
layer structure
component carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010235665.6A
Other languages
English (en)
Inventor
罗兰·维尔芬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&S Austria Technologie und Systemtechnik AG
Original Assignee
AT&S Austria Technologie und Systemtechnik AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AT&S Austria Technologie und Systemtechnik AG filed Critical AT&S Austria Technologie und Systemtechnik AG
Publication of CN111757590A publication Critical patent/CN111757590A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298Multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/0242Structural details of individual signal conductors, e.g. related to the skin effect
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0201Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0201Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203Cooling of mounted components
    • H05K1/0209External configuration of printed circuit board adapted for heat dissipation, e.g. lay-out of conductors, coatings
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/181Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/032Materials
    • H05K2201/0323Carbon
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0338Layered conductor, e.g. layered metal substrate, layered finish layer, layered thin film adhesion layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0364Conductor shape
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0364Conductor shape
    • H05K2201/0379Stacked conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09218Conductive traces
    • H05K2201/09227Layout details of a plurality of traces, e.g. escape layout for Ball Grid Array [BGA] mounting
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09736Varying thickness of a single conductor; Conductors in the same plane having different thicknesses
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/098Special shape of the cross-section of conductors, e.g. very thick plated conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/007Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/14Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation
    • H05K3/16Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation by cathodic sputtering
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H05K3/4658Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern characterized by laminating a prefabricated metal foil pattern, e.g. by transfer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

部件承载件和制造部件承载件的方法,该部件承载件包括:堆叠体,该堆叠体包括至少一个导电层结构和/或至少一个电绝缘层结构;第一导电轨道,该第一导电轨道从由层结构中的一个层结构限定的竖向水平延伸直到第一高度;至少一个第二导电轨道,该至少一个第二导电轨道从由层结构中的上述一个层结构限定的竖向水平延伸直到第二高度,该第二高度大于第一高度;以及至少一个另外的电绝缘层结构,至少一个第一导电轨道和至少一第二导电轨道嵌入在该至少一个另外的电绝缘层结构中。

Description

使嵌入的轨道突出直到不同的高度的部件承载件
技术领域
本发明涉及部件承载件和制造部件承载件的方法。
背景技术
在配备有一个或多个电子部件的部件承载件的产品功能不断增多和这种电子部件的日益微型化以及待安装在部件承载件诸如印刷电路板上的电子部件的数量不断上涨的情况下,越来越多地采用具有若干电子部件的日益更强大的阵列状部件或封装件,这些阵列状部件或封装件具有多个接触部或连接件,在这些接触部之间的间隔越来越小。同时,部件承载件应是机械牢固和电可靠的,以便即使在恶劣条件下也能够运作。还希望部件承载件与高频信号的处理兼容。
发明内容
可能需要具有扩展的功能的简单可制造的部件承载件。
根据本发明的示例性实施方式,提供了一种部件承载件,其中,该部件承载件包括:(特别是层压的)堆叠体,该堆叠体包括至少一个导电层结构和/或至少一个电绝缘层结构;至少一个第一导电轨道,该至少一个第一导电轨道从由层结构中的一个层结构限定的竖向水平延伸(特别是从电绝缘层结构的平面表面延伸)直到第一高度;至少一个第二导电轨道(与至少一个第一导电轨道分开设置),该至少一个第二导电轨道从由层结构中的上述一个层结构限定的(即,相同的)竖向水平延伸直到大于第一高度的第二高度;以及至少一个另外的电绝缘层结构,至少一个第一导电轨道和至少一个第二导电轨道嵌入在该至少一个另外的电绝缘层结构中。
根据本发明的另一示例性实施方式,提供了一种制造部件承载件的方法,其中,该方法包括:提供包括至少一个导电层结构和/或至少一个电绝缘层结构的(特别是层压的)堆叠体;形成至少一个第一导电轨道,该至少一个第一导电轨道从由层结构中的一个层结构限定的竖向水平延伸直到第一高度;形成至少一个第二导电轨道,该至少一个第二导电轨道从由层结构中的上述一个层结构限定的竖向水平延伸直到大于第一高度的第二高度;以及将至少一个第一导电轨道和至少一个第二导电轨道嵌入在至少一个另外的电绝缘层结构中。
在本申请的上下文中,术语“部件承载件”可以特别地表示能够在其上和/或其中容纳一个或多个部件以提供机械支撑和/或电气连接的任何支撑结构。换言之,部件承载件可以被配置为用于部件的机械和/或电子承载件。特别地,部件承载件可以是印刷电路板、有机内插物和IC(集成电路)基板中的一种。部件承载件也可以是将以上所提到的部件承载件类型中的不同部件承载件组合的混合板。
在本申请的上下文中,术语“层结构”可以特别地表示连续层、图案化层或公共平面内的多个非连续岛。
在本申请的上下文中,术语“从由层结构限定的竖向水平延伸的导电轨道”可以特别地表示下述事实:不同高度的导电轨道从相同的竖向水平延伸,因此使其底部端全部在一个且相同的平面内。在竖向堆叠的层结构的情况下,这样的平面可以是水平的平面。换言之,不同高度的导电轨道可以全部从相同的底部水平延伸,但是直到不同的端部水平。导电轨道可以特别是专有地沿着堆叠体的水平平面内的笔直或弯曲的轨迹延伸,或者沿着与堆叠体的层结构中的一个层结构的主表面对应的笔直或弯曲的轨迹延伸。导电轨道的截面例如可以是大体上矩形或基本上梯形的。当导电轨道由在不同的相邻平面或水平中的多个连接的构成部分构成时,导电轨道的截面可以由多个矩形或多个堆叠的梯形构成。
根据示例性实施方式,可以提供下述部件承载件(诸如印刷电路板),在所述部件承载件中,一个水平或平面形成用于多个不同高度的导电轨道的公共基础。导电轨道可以完全嵌入或掩埋在对应的电绝缘层结构的介电材料内。因此,部件承载件设计者有高的自由度在这样的平面内利用两个或更多个不同厚度的导电轨道来配置布线结构。例如,小高度的导电轨道可以允许以非常紧凑的方式——例如在高密度集成方面——建立用于在任何内部层中传导电流或信号的布线结构。同时,可以提供具有较大高度的导电轨道,该具有较大高度的导电轨道例如用于同时建立高性能任务诸如提供高电流的低欧姆传导性、高频信号的传导性,和/或提供对部件承载件运行期间产生的热能的强大的热移除。
根据实施方式,可以形成下述迹线,所述迹线从相同的竖向基础水平延伸、具有两个或更多个不同厚度并且形成在部件承载件的同一(导电或电绝缘)层上。这可以允许克服由于部件承载件(特别是印刷电路板、PCB)损耗(例如在笔记本电脑、平板电脑中)引起的迹线长度限制。特别是对于高速信号,例如在使用例如高于10Gpbs的高信号输送速度的接口标准(例如3G、4G、5G、USB、TBT、PCIe)中的高速信号,这可能是有利的。特别地,可以利用这样的实施方式有利地处理具有高于27GHz、更特别地高于50GHz的频率的信号。使用这样的架构,还可以实现显著的串扰改进。在完成部件承载件的制造之后,还可以避免额外的部件组装。特别地,可以提供低损耗和/或高速方案,而不必使用具体的低损耗材料。从描述上来说,导电轨道在底侧上可以是共面的,并且在竖向方向上可以具有不同的延伸长度。
本发明的示例性实施方式的要旨是提供下述紧凑的部件承载件,所述紧凑的部件承载件具有在一层上具有不同功能和/或用于不同功能的线(例如,高速、电力供应和正常信号传输)。利用这样的有利实施方式,可以生产提供高功能性的非常薄且紧凑的部件承载件。
示例性实施方式的详细描述
在下文中,将解释部件承载件和方法的另外的示例性实施方式。
在实施方式中,至少一个第一导电轨道中的至少一个第一导电轨道和/或至少一个第二导电轨道中的至少一个第二导电轨道具有矩形或基本上矩形的截面。这样的几何形状对于承载高电流和/或高频信号可能特别有利。
在实施方式中,至少一个第一导电轨道和至少一个第二导电轨道中的至少一者是至少两个(特别是至少三个)堆叠的轨道构成部分的多级轨道。相应地,该方法可以包括使至少一个第一导电轨道和至少一个第二导电轨道中的至少一者形成为至少两个堆叠的轨道构成部分的多级轨道。为了形成不同高度的轨道,可以例如由一种或两种构成部分(例如在单次镀覆程序期间形成的铜和箔)来提供较低高度的第一导电轨道,而可以通过堆叠至少两个或甚至至少三个单独的结构来制造具有较高高度的第二导电轨道中的一个第二导电轨道。如果期望与箔结合,则这样的单独的结构可以例如是两个单独的铜层,每个铜层通过对应的镀覆程序形成。这样的制造概念是简单的,并且允许适当地限定具有不同特性的不同导电轨道。
在实施方式中,至少两个堆叠的轨道构成部分中的不同的轨道构成部分具有不同的侧向延伸长度。在此背景下,侧向方向可以涉及堆叠体的水平平面内的方向。相应地,该方法可以包括形成至少两个堆叠的轨道构成部分中的不同的轨道构成部分,以便具有不同的侧向延伸长度。通过不仅改变单独的构成部分的高度而且改变其侧向延伸长度,可以形成在xy平面以及在z方向上具有可调整的尺寸的巧妙地(sophistically,复杂地)堆叠的构成部分。换言之,由两个或更多个堆叠的构成部分形成的导电轨道可以在不同的层中具有不同的水平尺寸。附加地或替代性地,也可能的是,至少两个堆叠的轨道构成部分中的不同的轨道构成部分形成有不同的竖向延伸长度。但是,堆叠的轨道构成部分也可以具有相同的竖向和/或侧向延伸长度。
在实施方式中,至少两个堆叠的轨道构成部分中的上部轨道构成部分具有比至少两个堆叠的轨道构成部分中的下部轨道构成部分较大的侧向延伸长度。相应地,该方法可以包括使至少两个堆叠的轨道构成部分中的上部轨道构成部分形成有比至少两个堆叠的轨道构成部分中的下部轨道构成部分大的侧向延伸长度。通过采取该措施,较大的结构可以形成在上部层中,但是直接连接至下部层中的较小的结构。
附加地或替代性地,至少两个堆叠的轨道构成部分中的上部轨道构成部分的竖向延伸长度可以比至少两个堆叠的轨道构成部分中的下部轨道构成部分的竖向延伸长度大。因此,也可以替代性地将在较低层中的较大的结构与在较高层中的较小的结构组合。特别地,这里提到的层可以是整个部件承载件(特别是PCB)的层堆叠体中的一个传导层的子层。
在实施方式中,多级轨道的截面具有由下述构成的组中的一个的形状:L形、翻转的T形、U形、T形、翻转的L形、E形、F形和S形。针对这样的配置的实施例在图10至图16中示出。提到的形状也可以水平地翻转,即通过在竖向镜像平面上对相应的形状(例如L形)进行镜像(例如以获得水平翻转的L形)。附加地或替代性地,提到的形状也可以竖向地翻转,即通过在水平镜像平面上对相应的形状(例如L形)进行镜像(例如以获得竖向地翻转的L形)。作为所提到的实施例的替代实施例,其他几何形状也是可能的。
在部件承载件和方法的实施方式中,至少一个第一导电轨道和至少一个第二导电轨道在功能上彼此分开并且被单独地配置,使得至少一个第一导电轨道提供第一功能,而至少一个第二导电轨道提供另一第二功能,其中,根据不同的高度分配第一功能和第二功能。这些功能可以通过部件承载件的对应硬件配置——例如对应的电路或导电轨道的连接——通过下述方式分配给导电轨道:上述方式即将导电轨道与一个或多个嵌入的和/或表面安装的部件等耦接。因此,第一导电轨道和第二导电轨道可以在结构上和功能上彼此分开或解耦接。第一导电轨道和第二导电轨道的反映其不同高度的不同功能可以是不同的电功能(例如,不同的承载的电流、不同的传输的信号频率等)、不同的热功能(例如,不同的移除的热量)等。
在实施方式中,至少一个第二导电轨道被配置用于在部件承载件的操作期间执行由下述构成的组中的至少一项任务:与至少一个第一导电轨道相比传输较高的电流、与至少一个第一导电轨道相比传输较高频率的信号、以及与至少一个第一导电轨道相比移除较多的热。例如,这些任务可以通过第二导电轨道与嵌入在部件承载件中和/或表面安装在该部件承载件上的一个或多个部件(诸如半导体芯片)的协作来提供。由于较高的截面面积,也可以改进第二导电轨道的承载电流、移除热和以低损耗传导高频信号的能力。因此,部件承载件的电路可以使得通过第二导电轨道实现对应的任务,而第一导电轨道可以用于较少要求然而空间消耗低的任务。
在实施方式中,部件承载件包括连接到、特别是层压到至少一个第一导电轨道和至少一个第二导电轨道中的至少一者的至少一个另外的导电层结构和/或至少一个另外的电绝缘层结构。在已经形成具有不同高度的导电轨道的层之后,可以通过在堆叠体的顶部和/或底部上层压另外的导电和/或电绝缘层结构来继续积层工艺。因此,甚至可以制造复杂的部件承载件架构。
在实施方式中,至少一个另外的电绝缘层结构由不具有增强纤维、特别是不具有增强结构的树脂构成。当在具有不同高度的轨道的水平之上的电绝缘层结构中不包括增强纤维(诸如玻璃纤维)或其他增强结构时,可以使沟槽形成简化。然而,替代性地,也可能的是,所提到的另外的电绝缘层结构也包括增强颗粒或结构。
在实施方式中,被布置在堆叠体内部较深处的至少一个电绝缘层结构包括具有增强结构特别是具有增强纤维的树脂。因此,不同高度的导电轨道可以形成在甚至可以包括增强结构以便整体上加强部件承载件的电绝缘层结构上。因此,可以实现适当的机械可靠性并且可以抑制翘曲。
在实施方式中,至少一个电绝缘层结构和至少一个另外的电绝缘层结构由相同或不同的材料制成。还可能的是,子层的不同介电层可以包括不同的材料。对于不同的电绝缘层结构使用相同或不同的材料涉及用于对部件承载件的特性进行微调的另外的参数。例如,也可以选择具有不同高度的嵌入的导电轨道的电绝缘层结构的适当的材料,以调整机械性能(特别是在杨氏模量方面)、所提到的层的高频特性(例如,使用低损耗材料)等。
在实施方式中,该方法包括:使轨道构成部分中的下部轨道构成部分形成为图案化导电层结构,以及随后使堆叠在轨道构成部分中的下部轨道构成部分上的轨道构成部分中的上部轨道构成部分形成为另外的图案化导电层结构。形成导电轨道中的堆叠的导电轨道的单独的构成部分是简单且直接的程序,其同时允许以简单且精确的方式适当地限定相应的导电轨道的特性。
在实施方式中,该方法包括通过下述来形成图案化导电层结构中的至少一个图案化导电层结构:形成图案化的牺牲层结构(特别是光致抗蚀剂或干膜),用导电材料填充图案化的牺牲层结构的至少一个凹部的至少一部分,随后例如通过剥离移除图案化的牺牲层结构。可以通过光刻法实现对沉积的或附接的牺牲层结构进行图案化。在使用光掩模曝光之后,可以例如通过蚀刻移除牺牲层结构的不期望的部分。通过下述事实可以使随后用导电材料填充相应的凹部简化,所述事实即使用适当的沉积程序(例如电镀覆)将选择性地仅将导电材料沉积在导电表面上,即沉积在图案化牺牲结构下方的导电层结构的暴露表面上,而不是沉积在介电的牺牲层结构本身上。
在实施方式中,该方法包括提供(例如,至少一个导电层结构之一作为)构成至少一个第一导电轨道和/或至少一个第二导电轨道的底部部分的连续的基部层。例如,连续的基部层可以是附接到堆叠体的表面的铜箔。替代性地,连续的基部层也可以通过无电沉积、ALD(原子层沉积)或PVD(物理气相沉积)如溅射形成。它可以限定导电基部,在该导电基部上可以选择性地沉积另外的导电材料,以用于形成不同高度的第一导电轨道和/或第二导电轨道。在制造工艺期间,连续的基部层可以连接第一导电轨道和/或第二导电轨道中的单独的第一导电轨道和/或第二导电轨道或第一导电轨道和/或第二导电轨道的预成型件。如以下将描述的,然后可以移除基部层的材料,以用于将导电轨道分开。
在另外的实施方式中,可以以结构化的方式(更具体地就加成工艺而言)来施加基部层或种子层。
在实施方式中,该方法包括通过下述来形成至少一个第一导电轨道:形成连续的基部层(特别是通过无电沉积、ALD或PVD如溅射或者通过层压导电箔);形成具有至少一个凹部的图案化的牺牲层,该至少一个凹部在连续的基部层上、使该连续的基部层的至少一部分暴露;以及选择性地在至少一个凹部中并在连续的基部层上填充导电材料,特别是通过镀覆或通过使用导电胶来填充,从而来获得至少一个第一导电轨道。所提到的程序是简单且直接的,尽管如此仍然允许在侧向尺寸方面以及在竖向尺寸方面自由地限定第一导电轨道。
在实施方式中,该方法包括形成图案化的另外的牺牲层,该另外的牺牲层在至少一个第一导电轨道上并且在连续的基部层上并且具有至少一个凹部,该凹部使连续的基部层的至少一个另外的部分暴露,特别地不使至少一个第一导电轨道暴露。因此,可以通过使已经实施的用于形成第一导电轨道的程序继续来执行形成第二导电轨道。
在实施方式中,该方法还包括:在连续的基部层上用另外的导电材料填充至少一个另外的凹部,特别是通过镀覆来填充,从而形成至少一个第二导电轨道。可以通过下述事实来支持导电材料的这样的选择性沉积,所述事实即一定的沉积程序(特别是电镀覆)将引起导电材料(诸如镀覆铜)仅形成在导电表面部分上,即形成在基部层的暴露部分上,但不形成在牺牲层结构的介电部分上。由此,可以精确地限定各种导电轨道的精确位置和特性。
在实施方式中,可能的是,子层中的每个子层包括不同成分的导电材料以实现每条线的功能任务。例如,为该目的,使用导电胶可能是有利的。
在实施方式中,该方法包括在填充之后移除另外的牺牲结构。这样的移除可以例如通过剥离或化学方式来实现。
在实施方式中,该方法包括在移除另外的牺牲层结构之后,移除基部层的暴露材料(特别是通过闪蚀刻),从而将至少一个第一导电轨道与至少一个第二导电轨道彼此分开。因此,先前用作用于沉积用于形成导电轨道的构成部分的材料的连续的导电基部的基部层,其可以在导电轨道的形成完成之后通过背向蚀刻(back etching,反蚀刻、回蚀刻)分开,以将轨道电气地和机械地分开。例如,这样的分开可以通过反蚀刻铜材料来非常简单地执行,反蚀刻铜材料移除了整个暴露表面的薄表面层,包括完全移除了在较厚的所制造的导电轨道之间的基部层。
在实施方式中,该方法包括重复根据先前描述的工艺流程数量n(其中n=1、2、3、……)次,以获得n+2个不同高度(即,每重复工艺流程一次,一个附加的高度)的导电轨道。在以上的描述中,已经描述了一个水平,在该水平处可以形成不同高度的导电轨道。然而,所描述的形成从同一竖向底部水平开始但是延伸直到不同的竖向端部水平的至少两个不同高度的导电轨道的程序可以在另外的水平中继续一次、两次或任何期望的较大数量n次。换言之,可以在制造程序的后续阶段中,形成有两个或更多个导电高度但是基于同一的竖向水平的导电轨道。还可以在较上的或较下的水平中形成不同高度的附加轨道。因此,可以以所描述的方式用较小的努力来制造甚至精密的电连接部和热扩散架构。
在实施方式中,该方法包括使至少一个第二导电轨道的一部分与至少一个第一导电轨道同时地形成。换言之,可以同时部分地施加形成第一导电轨道和第二导电轨道的材料。这使得制造工艺快速且有效,并且在工业规模上可实行。
在实施方式中,至少一个第一导电轨道中的至少一个第一导电轨道和/或至少一个第二导电轨道中的至少一个第二导电轨道在水平表面部分上、特别是在顶部表面部分上具有的粗糙度(特别是粗糙度Rz和/或Ra)不同于、特别是高于相应轨道的侧表面部分上的粗糙度。表面的粗糙度可以被定义为并且可以被测量为中心线平均高度Ra。Ra是轮廓距中心线的所有距离的算术平均值。然而,表面的粗糙度也可以被定义为并且也可以被测量为平均粗糙度深度Rz。当沿平均线方向从粗糙度曲线对参考长度进行采样时可以确定Rz,并且Rz可以表示如在粗糙度曲线的纵向方向上测量的该采样部分的顶部轮廓峰线和底部轮廓谷线之间的距离(例如,Rz可以通过对五个单独的测量路径取平均值来确定)。例如,粗糙度Ra和Rz的测量或确定可以根据DIN EN ISO 4287:2010执行。当顶表面上的粗糙度高于侧表面或侧壁上的粗糙度时,这可能是特别有利的,因为这可以促进相应的导电轨道与其他层结构之间的适当粘附。结果,所获得的部件承载件可以表现出减小的分层趋势。可以通过下述来调整粗糙度:通过选择特定材料(例如,提供具有一定表面粗糙度的铜箔);通过处理结构(例如,通过等离子体处理或机械处理);和/或通过相应地调适形成相应的结构的工艺(例如,通过相应地调整镀覆工艺)。
在实施方式中,至少一个第二导电轨道中的至少一个第二导电轨道具有大于一的纵横比。在此背景下,术语“纵横比”可以特别地表示在相应的第二导电轨道的第二高度和侧向直径之间的比。这允许制造非常适于高频应用并且能够承载大电流的第二导电轨道。
在实施方式中,第二高度与第一高度之间的比可以是至少1.5,特别是至少2,更特别地在2至4之间。例如,该比可以在2至3之间的范围内或在3至4之间的范围内。
在实施方式中,第一高度在5μm至40μm之间的范围内,特别是在5μm至25μm之间的范围内,更特别地在10μm至20μm之间的范围内。相应地,第二高度可以在10μm至160μm之间的范围内,特别是在25μm至80μm之间的范围内,更特别地在35μm至70μm之间的范围内。但是,第二高度应当大于第一高度。
在实施方式中,部件承载件包括至少一个电绝缘层结构与至少一个导电层结构的堆叠体。例如,部件承载件可以是所提到的电绝缘层结构和导电层结构的层压体,特别是通过施加机械压力和/或热能形成所述层压体。所提到的堆叠体可以提供板状部件承载件,该板状部件承载件能够为另外的部件提供大的安装表面并且尽管如此仍然非常薄且紧凑。
在实施方式中,部件承载件被成型为板件。这有助于紧凑设计,其中,部件承载件仍然为在其上安装部件提供大的基础。此外,特别地作为嵌入的电子部件的示例的裸晶片得益于它较小的厚度可以被方便地嵌入到薄板诸如印刷电路板中。板状的部件承载件还确保短的电连接路径,因此抑制了输送期间的信号失真。
在实施方式中,部件承载件被配置为由印刷电路板、基板(特别是IC基板)和内插物构成的组中的一种。
在本申请的上下文中,术语“印刷电路板”(PCB)可以特别地表示通过将若干导电层结构与若干电绝缘层结构层压在一起形成的板状部件承载件,上述形成过程例如通过施加压力和/或通过供应热能进行。作为用于PCB技术的优选材料,导电层结构由铜制成,而电绝缘层结构可以包括树脂和/或玻璃纤维、所谓的预浸料材料或FR4材料。例如通过激光钻孔或机械钻孔来形成穿过层压体的通孔并通过使导电材料(特别是铜)填充上述通孔从而形成作为通孔连接的过孔,各个导电层结构可以以期望的方式彼此连接。除了可以嵌入印刷电路板中的一个或多个部件之外,印刷电路板通常被配置用于在板状印刷电路板的一个表面或两个相反表面上容纳一个或多个部件。上述部件可以通过焊接连接到相应的主表面。PCB的介电部分可以由具有增强纤维(诸如玻璃纤维)的树脂构成。
在本申请的上下文中,术语“基板”可以特别地表示具有与待安装在其上的部件(特别是电子部件)大体上相同的大小的小型部件承载件。更具体地,基板可以被理解为用于电连接部或电网络的承载件以及与印刷电路板(PCB)相当的部件承载件,然而具有显著较高密度的横向和/或竖向布置的连接部。侧向连接部例如是传导路径,而竖向连接可以是例如钻孔。这些侧向和/或竖向连接部被布置在基板内,并且可以用来提供所容置的部件或未容置的部件(诸如裸晶片)特别是IC芯片与印刷电路板或中间印刷电路板的电气连接和/或机械连接。因此,术语“基板”还包括“IC基板”。基板的介电部分可以由具有增强颗粒(诸如增强球,特别是玻璃球)的树脂构成。
基板或内插物可以至少包括下述或由下述构成:一层玻璃;硅(Si);或感光性的或可干蚀刻的有机材料,如环氧基积层材料(诸如环氧基积膜)或聚合复合物,如聚酰亚胺、聚苯并恶唑或苯并环丁烯。
在实施方式中,以上提到的电绝缘层结构中的每个电绝缘层结构包括由下述构成的组中的至少一种:树脂(诸如增强的或非增强的树脂,例如环氧树脂或双马来酰亚胺-三嗪树脂);氰酸酯;聚亚苯基衍生物;玻璃(特别是玻璃纤维或球体、多层玻璃、玻璃状材料);预浸料材料(诸如FR-4或FR-5);聚酰亚胺;聚酰胺;液晶聚合物(LCP);环氧基积层膜;聚四氟乙烯(特氟隆);陶瓷;以及金属氧化物。也可以使用例如由玻璃(多层玻璃)制成的增强材料诸如网状物、纤维或球体。尽管对于刚性PCB,预浸料特别是FR4通常是优选的,但是也可以使用其他材料,特别是环氧基积层膜或者感光性的电介质。对于高频应用,高频材料诸如聚四氟乙烯、液晶聚合物和/或氰酸酯树脂、低温共烧陶瓷(LTCC)或其他低、极低或超低DK材料可以在部件承载件中实现为电绝缘层结构。
在实施方式中,上述导电层结构中的每个导电层结构包括由下述构成的组中的至少一种:铜、铝、镍、银、金、钯和钨。尽管通常优选铜,但是其他材料或其他材料的涂覆形式也是可以的,特别是涂覆有超导材料诸如石墨烯。
在实施方式中,部件承载件还包括安装在部件承载件材料上和/或嵌入在部件承载件材料中特别是嵌入在堆叠体中的电子部件。例如,电子部件可以是被配置用于经由布线结构来发射和/或接收射频信号并且与导电布线结构电耦合的射频半导体芯片。特别地,在该情况下,电子部件与具有不同高度的结构在相同层中可能是有利的。因此,电子部件可以被配置成用于实行射频应用,特别是涉及1GHz以上频率的射频应用。
至少一个部件可以被表面安装在部件承载件上和/或被嵌入部件承载件中,并且特别地可以选自由下述构成的组:非导电嵌体、导电嵌体(诸如金属嵌体,优选地包括铜或铝)、热传递单元(例如热管)、光导元件(例如光波导或光导体连接装置)、电子部件或其组合。例如,该部件可以是有源电子部件、无源电子部件、电子芯片、存储装置(例如DRAM或其他数据存储器)、滤波器、集成电路、信号处理部件、功率管理部件、光电接口元件、发光二极管、光耦合器、电压转换器(例如DC/DC转换器或AC/DC转换器)、加密部件、发射器和/或接收器、机电换能器、传感器、致动器、微机电系统(MEMS)、微处理器、电容器、电阻器、电感、电池、开关、相机、天线、逻辑芯片和能量收集单元。然而,其他部件也可以嵌入部件承载件中。例如,磁性元件可以用作部件。这样的磁性元件可以是永磁元件(诸如铁磁元件、反铁磁元件、多铁性元件或亚铁磁性元件,例如铁氧体磁芯)或者可以是顺磁元件。然而,该部件也可以是基板、内插物或另外的部件承载件,例如处于板中板配置。部件可以表面安装在部件承载件上和/或可以嵌入在部件承载件的内部。此外,其他部件、特别是生成和发射电磁辐射和/或对于从环境传播的电磁辐射敏感的那些部件也可以用作部件。
在实施方式中,部件承载件是层压型部件承载件。在这样的实施方式中,部件承载件是通过施加压紧力和/或热而被堆叠并被连接在一起的多层结构的复合物。
本发明的以上限定的方面和另外的方面根据下文待描述的实施方式的实施例是明显的,并且参照实施方式的实施例进行说明。
附图说明
图1至图7例示了在执行制造图7中示出的、根据本发明的示例性实施方式的、具有从相同平面延伸的不同高度的导电轨道的部件承载件的方法期间获得的结构的截面图。
图8例示了根据本发明的示例性实施方式的具有不同高度的导电轨道的部件承载件的预成型件。
图9例示了基于在图8示出的预成型件所形成的并且在形成部件承载件的内部部分的堆叠体的两个相反的主表面上具有不同高度的导电轨道的部件承载件。
图10和图11例示了根据本发明的示例性实施方式的具有在不同水平中具有不同侧向延伸长度的多级轨道的部件承载件的预成型件。
图12至图16例示了根据本发明的示例性实施方式的具有在不同水平中具有不同侧向延伸长度的多级轨道的部件承载件。
附图中的例示是示意性的。在不同的附图中,相似或相同的元件设置有相同的附图标记。
具体实施方式
在参考附图更详细地描述示例性实施方式之前,将对展开本发明的示例性实施方式所基于的一些基本考虑因素进行总结。
通常,昂贵的低k或低dk材料(即具有小的相对介电常数的材料)用于满足高速接口要求,特别是在10Gbps以上的接口要求。在这样的方法中,在许多情况下需要附加的部件组件。此外,在高速接口要求的情况下或针对高速差分,由于额外的损耗可能出现路由长度限制。
为了至少部分地克服这些和/或其他缺点,可以提供根据本发明的示例性实施方式的、涉及在堆叠体的同一层中提供不同高度的迹线的机会的部件承载件制造架构,更具体地,实施方式可以涉及使用两阶段(或多阶段)半加成工艺(SAP)或改良的半加成工艺(mSAP)或加成工艺(AP)的、特别是用于建立高速线的情况(比较图1与图7)的PCB沟槽构建。因此,可以使用两(或更多)阶段的SAP、mSAP或AP来建立制造工艺,以创建用于迹线或沟槽的两种(或更多种)不同的厚度。这可以根据通过设计工艺而不是(或者不仅是)通过材料选择实现灵活性的低成本概念来提供。实施方式因此可以使用工艺技术来提供高速互连方案以避免或减小信号损失。特别地,这样的方案可以避免使用各种低损耗材料。根据示例性实施方式的架构提出了用于高信号速度、等待时间、信号完整性以及与许多应用诸如笔记本、平板电脑、电话、二合一装置、5G装置和高频应用相配合的方案。
因此,与现有计算系统相比低损耗的方案可以例如提供给请求高速信号路由(例如,高于10Gbps)的笔记本平台或者提供给请求高速PCB方案的任何其他应用。特别地,与较高速接口(3G、4G、5G、USB、TBT、PCIe)有关的、特别是当要求或期望10Gbps或以上的高传输速度时的任何应用都是可能。特别地,可以利用这样的实施方式有利地处理具有高于27GHz,更特别地高于50GHz的频率的信号。
图1至图7例示了在执行制造图7中示出的、根据本发明的示例性实施方式的部件承载件100的方法期间获得的结构的截面图。更具体地,图1至图7例示了具有实施两阶段半加成处理(SAP)或或改良的半加成工艺(mSAP)工艺流程形成的PCB沟槽的制造架构。在实施方式中,加成处理(AP)也是可能的。
参考图1,形成了由导电层结构104和电绝缘层结构106构成的层压的堆叠体102。图1中示出的电绝缘层结构106可以包括树脂,诸如环氧树脂,可选地包括增强结构诸如玻璃球或玻璃纤维。导电层结构104可以是铜结构,例如连续的和/或图案化的铜箔。导电层结构104还可以包括竖向直通连接部,诸如铜填充的过孔。所提到的铜结构可以通过无电沉积或溅射或者通过电流镀覆来形成。
待制造的部件承载件100可以是层压的板型印刷电路板(PCB)或IC(集成电路)基板。
第一导电轨道108的预成型件形成在堆叠体102的顶部主表面上,并且全部从由电绝缘层结构106中的较上的电绝缘层结构的上主表面限定的公共竖向水平延伸。
如所示出的,导电层结构104的最上部分由覆盖整个电绝缘层结构106的连续的基部层118构成。例如,连续的基部层118可以是铜箔或者一层无电沉积或溅射的铜,第一导电轨道108的预成型件从其向上延伸。例如,基部层118具有的厚度D可以在0.01μm至8μm之间的范围内,例如在1μm至3μm之间的范围内。
尽管未在图1中示出,但是可以通过首先形成下述连续的基部层118来形成导电层结构104的最上部分,例如通过无电沉积或溅射、ALD或PVD如溅射或者通过将作为薄铜箔的连续的基部层118附接到在图1中示出的层堆叠体102的其他层结构104、106来形成所述连续的基部层。此后,可以在暴露连续的基部层118的多个部分的所述基部层118上形成图案化的牺牲层(未示出)。这些部分中的每个部分限定待在其中形成第一导电轨道108的预成型件的相应的表面区域。另外,随后,该方法可以包括选择性地在图案化的牺牲层的凹部中并且因此在基部层118上填充导电材料诸如镀覆铜,特别是通过镀覆进行,从而形成在图1中示出的第一导电轨道108的预成型件。因此,可以执行第一SAP或mSAP工艺。然后可以移除牺牲层结构。
因此,图1示出了一结构,在所述结构中,表面形成有一表面轮廓,该表面轮廓具有形成第一导电轨道108的预成型件的升高部分并且具有在中间的连接基部层118的部分。基部层118可以形成在下方的电绝缘层结构106的整个主表面上,并且还可以部分地形成在下方的导电层结构104上。
参考图2,可以将另外的牺牲层结构132形成、施加或附接到在图1中示出的结构的上主表面上。例如,另外的牺牲层结构132可以是光致抗蚀剂或干膜。更具体地,可以施加液体光致抗蚀剂或干膜,并且可以执行预清洁程序。
所示出的第一导电轨道108的预成型件以及连续的基部层118可以被另外的牺牲层结构132覆盖。因此,根据图2,在图1中示出的结构的整个上主表面可以被覆盖有另外的牺牲层结构132。
参考图3,可以根据待形成的第二导电轨道112的期望的图案来使另外的牺牲层结构132图案化。可以通过对光致抗蚀剂类型的另外的牺牲层结构132进行曝光和显影来执行该图案化程序。在该程序期间适当的配准是有利的。尽管图案化的另外的牺牲层结构132可以覆盖基部层118的部分以及第一导电轨道108的整个预成型件,但是图案化的另外的牺牲层结构132可以使连续的基部层118的待在其中形成第二导电轨道112的其他部分暴露。暴露部分可以对应于在图案化的另外的牺牲层结构132中的凹部126。
因此,另外的牺牲层结构132被图案化以选择性地使基部层118的下述区域暴露,铜材料随后可以电镀地沉积在所述区域上,以形成第二导电轨道112。尽管未示出,但是可以使用掩模来实现另外的牺牲层结构132的图案化,该掩模用于利用电磁辐射诸如UV光或可见光选择性地照射另外的牺牲层结构132的上表面的仅特定部分。此后,可以例如通过蚀刻来选择性地移除经照射的部分(或未经照射的部分,取决于另外的牺牲层结构132的材料)。
参考图4,第二导电轨道112的预成型件可以选择性地且专有地形成在凹部126中,并且因此形成在连续的基部层118的暴露部分上。这可以通过用导电材料例如通过电镀铜镀覆部分地或完全地填充图案化的另外的牺牲层结构124的凹部126中的每个凹部来实现。因此,可以通过用铜进行镀覆来覆盖连续的基部层118的暴露部分,从而继续形成第二导电轨道112。因此,图4例示了另外的制造阶段,其中,执行了对先前形成的沟槽或凹部126的镀覆。所述另外的制造阶段可以被表示为mSAP的第二步骤,或者可以是在未完成的(m)SAP工艺上的SAP工艺或加成工艺。通过利用在图3中示出的结构来执行的电镀覆程序,仅发生了铜材料在基部层118的暴露的表面部分上的沉积。通过采取该措施,可以形成第二导电轨道112的预成型件。
例如,第二导电轨道112的预成型件具有的厚度可以是第一导电轨道108的预成型件的厚度的三倍至四倍。
尽管未示出,但是也可以参考在图4中示出的结构来形成第二导电轨道112的具有比所示出的第二导电轨道112大或小的侧向延伸长度的另外的构成部分。通过采取该措施,可以形成如在图10至图16中示出的结构。同样还未示出的是,根据图10至图16的对应程序也可以应用于第一导电轨道108。
参考图5,在参考图4描述的铜镀覆程序之后,随后可以移除图案化的另外的牺牲层结构132。因此,可以在铜镀覆之后移除图案化的光致抗蚀剂或干膜。因此,图5示出了图4的在例如通过剥离将图案化的另外的牺牲层结构132移除之后的结构。
为了在相同层内并从与第一导电轨道和第二导电轨道108、112相同的底部开始形成具有又一竖向厚度的另外的导电轨道(未示出),根据图2至图4的工艺流程可以基于在图5中示出的结构重复一次或多次。更一般地,上述重复可以进行数量n次以获得n+2个不同高度h1、h2、……的导电轨道108、112、……(比较图6)。例如,如果n=1,则可以获得三个不同高度的导电轨道,依此类推。如果需要,参考图2至图4所描述的程序可以因此重复一次或多次,以便形成具有又一高度即具有不同于h1和h2的高度的另外的导电轨道。因此,通过采取该措施,可以形成甚至不止两个不同高度的导电轨道。
参考图6,该方法包括——在移除图案化的另外的牺牲层结构132之后——通过闪蚀刻来移除基部层118的在导电轨道108、112的预成型件之间的被暴露材料,从而使第一导电轨道108和第二导电轨道112彼此分开。与该分开同时地,完成了导电轨道108、112的形成。
如以上提到的,连续的基部层118可以优选地是铜箔。与此相反,设置在连续的基部层118的顶部上的导电材料可以是镀覆铜。因此,连续的基部层118的铜配置与在连续的基部层118的顶部上的导电轨道108、112的预成型件的附加导电材料可以是不同的。结果,将连续的基部层118的暴露材料以及在连续的基部层118的部分的顶部上设置的附加导电材料的对应表面部分移除可以在第二导电轨道112的底部部分处并且可选地还在第一导电轨道108的底部部分处生成底切199。在此背景下,术语“底部部分”可以表示相应的轨道112、108的位于到正下方的电绝缘层结构106的接口处的部分。底切199的该形成可以是由于蚀刻程序移除箔类型的连续的基部层118的铜材料比移除上方的镀覆导电材料的铜材料较有效的结果。换言之,提到的底切199可以是所描述的改良的半加成处理(mSAP)的印迹(fingerprint,指印)。
如从图6可以看出,第二导电轨线112的竖向厚度h2可以例如是第一导电轨线108的竖向厚度h1的三到四倍。例如,第一导电轨道的竖向厚度或第一高度h1可以为10μm至20μm,而第二导电轨道112的竖向厚度或第二高度h2可以在45μm至60μm之间的范围内。通过采取该措施,可以选择性地加强第二导电轨道112的信号输送特性和/或热移除特性以及高频能力。
例如,第一导电迹线108中的相应的一个第一导电迹线的最大侧向延伸长度L1大于第一高度h1,例如是第一高度h1的至少三倍。也可能的是,第二导电迹线112中的相应的一个第二导电迹线的最大侧向延伸长度L2与第二高度h2约相同。然而,还可能的是,相应的第二导电轨道112的纵横比(即,h2和L2之间的比)大于一。
基于在图5中示出的结构,可以进行蚀刻例如闪蚀刻,以获得在图6中示出的结构。通过采取该措施,例如可以精确地限定应当从在图5中示出的结构的整个暴露的上主表面移除3μm厚的铜材料。通过采取该措施,可以移除基部层118的薄的暴露部分,同时保持容易地制造的导电轨道108、112的材料。此外,通过所提到的闪蚀刻程序,可以将各个导电轨道108、112分开。
参考图7,可以进行进一步的积层。在本实施方式中,可以在图6中示出的结构的顶部上层压另外的电绝缘层结构122和另外的导电层结构120。
因此,图7示出了根据本发明的示例性实施方式的容易地制造的部件承载件100。部件承载件100由下述的堆叠体102构成:导电层结构104和电绝缘层结构106;第一导电轨道108,其从通过中央电绝缘层结构106的上主表面限定的竖向水平110延伸直到例如15μm的第一高度h1;以及第二导电轨道112,其从通过电绝缘层结构106中的中央电绝缘层结构限定的竖向水平110延伸直到例如50μm——即大于第一高度h1——的第二高度h2。
鉴于第二导电轨道112的显著较大的竖向厚度h2,该第二导电轨道可以被配置用于在部件承载件100的操作期间传输高电流、传输高频信号(例如,高于1GHz),和/或移除在部件承载件100的操作期间的热(例如,从部件诸如未示出的、嵌入在部件承载件100中或表面安装在该部件承载件上的微型控制器生成的)。
部件承载件100还包括被层压到堆叠体102的其他层结构104、106的另外的导电层结构120和另外的电绝缘层结构122。优选地,另外的电绝缘层结构122包括不具有增强结构的树脂。与此相反,其他电绝缘层结构106可以包括具有增强结构的树脂。因此,电绝缘层结构106和另外的电绝缘层结构122可以由不同的材料制成,以对部件承载件100的特性进行微调。因此,在积层工艺期间,在图6中示出的结构可以在顶部主表面上设置有树脂片,而由于存在沟槽,可以避免在另外的电绝缘层结构122中使用玻璃增强的材料。特别地,可以使用部件承载件100获得低损耗和/或高速的部件承载件(特别是印刷电路板或IC基板),而无需实施昂贵的低损耗材料。例如,在图7示出的部件承载件100可以用于涉及高速信号路由(特别是高于10Gbps)的笔记本平台。
因此,可以通过使通过将另外的层结构122、120层压进行的积层继续来获得在图7中示出的板状层压的PCB类型的部件承载件100。尽管使用无玻璃纤维的树脂材料用于另外的电绝缘层结构122是优选的,但是替代性地,也可以使用混合有增强结构诸如预浸料的树脂用于另外的电绝缘层结构122。
图8例示了根据本发明的示例性实施方式的具有导电布线结构的部件承载件100的预成型件。部件承载件100的在图8中示出的预成型件基于在8层HDI(高密度集成)架构上形成的PCB轨道或沟槽。在减成工艺的基础上可以形成四层。为了完成六层架构,可以添加芯部和预浸料。同样,可以使用mSAP铜承载件来执行第二压制循环。
图9例示了基于在图8中示出的预成型件形成的部件承载件100。
关于第二层和第七层数量,可以执行两阶段步骤的mSAP(或SAP)工艺。在第一阶段的(m)SAP工艺中,可以创建第一导电迹线或轨道108的预成型件(但是优选地不执行闪蚀刻)。在第二阶段的(m)SAP工艺中,可以创建沟槽,作为用于第二导电迹线或轨道112的基础。随后,可以执行蚀刻程序。可以在添加树脂片的情况下继续进行积层工艺,以连接另外的电绝缘层结构122。对于第一导电迹线或轨道108,可以形成15μm厚的铜结构。对于呈第二导电轨道112形式的高速迹线,可以形成45μm至60μm厚的铜结构。
图8示出了部件承载件100的具有层压在一起的六个金属层的预成型件。还示出了竖向直通连接150。还示出了铜填充的激光过孔152。可以通过下述过程来获得根据图9的部件承载件100:在图8中示出的结构的两个相反的主表面上形成第一导电轨道108和第二导电轨道112之后,在两个相反的主表面上层压另外的导电层结构120和另外的电绝缘层结构122。例如,另外的电绝缘层结构122可以是纯树脂片。第一导电轨道108可以是具有例如15μm的铜高度的迹线。第二导电轨道112可以是具有沿竖向方向例如45μm至60μm的铜厚度的高速沟槽。从图9同样可以得出,具有以上描述的特征的多个第一导电轨道108和多个第二导电轨道112形成在堆叠体102的两个相反的主表面上。
图10至图16示例示了根据本发明的示例性实施方式的具有在不同水平中具有轨道构成部分114、116的多级轨道108、112的部件承载件100的预成型件(图10、图11)以及部件承载件100(图12至图16)的截面图,不同水平中的轨道构成部分具有不同的侧向延伸长度l1、l2并且具有不同的竖向延伸长度d1、d2。利用这样的概念并且如在图10至图16中示出的,可以形成多级轨道108、112的各种不同的截面。
参考图10,该方法包括形成图案化导电层结构,从而来形成导电轨道构成部分114、116中的下部的一个导电轨道构成部分,即轨道构成部分114。轨道构成部分114具有侧向延伸长度l2和高度d2。通过下述过程来形成轨道构成部分114:在已经在下方的电绝缘层结构106上和/或导电层结构104上形成牺牲层结构124并对牺牲层结构进行图案化之后,沉积导电材料。
参考图11,可以随后形成上部的图案化导电层结构,从而形成堆叠在下部轨道构成部分114上的上部轨道构成部分116。轨道构成部分116具有侧向延伸长度l1>l2和高度d1。通过下述过程来形成轨道构成部分116:在已经在下方的图案化的牺牲层结构124上形成另外的牺牲层结构132并对另外的牺牲层结构进行图案化之后,沉积导电材料。
因此,第一导电轨道108和/或第二导电轨道112可以形成为具有两个或更多个堆叠的轨道构成部分114、116的多级轨道。
仍然参考图10和图11,通过随后的沉积和对相应的牺牲层结构124、132(诸如干膜或光致抗蚀剂)进行的图案化,可以根据高度d1、d2和侧向延伸长度l1、l2精确地限定不同的构成部分114、116(其中,一个或多个另外的竖向构成部分是可能在构成部分116上面)。在例如通过剥离或化学方式移除相应的牺牲层结构124、132之后,在图11中示出的实施例中可以获得大体上T形的导电轨道110或112。
根据图12,可以利用与图10和图11对应的制造程序、但是利用不同的l1、l2值形成大体上L形的多级轨道108、112,。
根据图13,可以形成水平地且竖向地翻转的L形轨道108、112,即通过在水平镜像平面和竖向镜像平面(未示出)上对根据图12的L形进行镜像而获得的相应轨道108、112的形状。
根据图14,可以获得翻转的T形轨道108、112,即通过在水平镜像平面上(未示出)上对根据图11的T形进行镜像而获得的相应轨道108、112的形状。
根据图15,将轨道构成部分116的一个结构与轨道构成部分114的两个分开的结构组合,可以形成大体上U形的轨道108、112。
图16示出了在五个或四个互连的层中在示出的实施方式中延伸的轨道108、112的各种堆叠的构成部分114、116、……形成的延伸部。因此,例如还可以形成E形、F形或S形的轨道108、112。
在一些实施方式中,不移除如上所述的除牺牲层可能是有意义的,以避免由于复杂结构的不完全填充而导致的气孔。在这样的实施方式中,牺牲层可以较好地被表示为结构层。在该情况下,可以使用感光性的电介质。这也意味着可以在加成工艺之前或整个加成工艺中使用基部层来创建结构。
替代性地,也可以使用包括高流动率或具有低粘度的电介质来填充间隙。
在又一实施方式中,可以添加一个或多个另外的层作为表面抛光。与附图不同,在执行本发明的示例性实施方式之前,还可以使用另一层计数(layer-count)。
应当注意,术语“包括”不排除其他元件或步骤,并且“一”或“一个”不排除多个。还可以组合结合不同实施方式描述的元件。
还应注意,权利要求中的附图标记不应被解释为限制权利要求的范围。
本发明的实施方案不限于附图中示出和以上描述的优选实施方式。相反,即使在基本上不同的实施方式的情况下,使用所示的方案和根据本发明的原理的多种变型也是可能的。

Claims (20)

1.部件承载件,其中,所述部件承载件包括:
堆叠体,所述堆叠体包括至少一个导电层结构和/或至少一个电绝缘层结构;
至少一个第一导电轨道,所述至少一个第一导电轨道从由所述层结构中的一个层结构限定的竖向水平延伸直到第一高度;
至少一个第二导电轨道,所述至少一个第二导电轨道从由所述层结构中的所述一个层结构限定的所述竖向水平延伸直到第二高度,所述第二高度大于所述第一高度;以及
至少一个另外的电绝缘层结构,所述至少一个第一导电轨道和所述至少一个第二导电轨道嵌入在所述至少一个另外的电绝缘层结构中。
2.根据权利要求1所述的部件承载件,其中,所述至少一个第一导电轨道和所述至少一个第二导电轨道中的至少一者是由至少两个、特别地至少三个堆叠的轨道构成部分构成的多级轨道,其中,特别地,至少两个堆叠的轨道构成部分中不同的轨道构成部分具有不同的侧向延伸长度和/或不同的竖向延伸长度。
3.根据权利要求2所述的部件承载件,包括以下特征中的至少一项:
其中,所述至少两个堆叠的轨道构成部分中的上部轨道构成部分的侧向延伸长度比所述至少两个堆叠的轨道构成部分中的下部轨道构成部分的侧向延伸长度大;
其中,所述至少两个堆叠的轨道构成部分中的上部轨道构成部分的竖向延伸长度比所述至少两个堆叠的轨道构成部分中的下部轨道构成部分的竖向延伸长度大。
4.根据权利要求1所述的部件承载件,其中,所述至少一个第二导电轨道被配置用于执行由下述构成的组中的至少一项任务:与所述至少一个第一导电轨道相比传输较高的电流;与所述至少一个第一导电轨道相比传输较高频率的信号;以及与所述至少一个第一导电轨道相比移除较多的热,其中,特别地,所述至少一个另外的电绝缘层结构包括下述或由下述构成:不具有增强纤维特别是不具有增强结构的树脂。
5.根据权利要求1所述的部件承载件,其中,所述至少一个电绝缘层结构包括具有增强结构、特别是具有增强纤维或增强球的树脂。
6.根据权利要求4所述的部件承载件,其中,所述至少一个电绝缘层结构和所述至少一个另外的电绝缘层结构由相同或不同的材料制成。
7.根据权利要求1所述的部件承载件,包括下述特征中的至少一项:
其中,所述至少一个第一导电轨道和所述至少一个第二导电轨道中的至少一者的截面,特别是多级轨道的截面,具有由下述构成的组中的一种的形状:矩形、L形、水平地翻转的L形、竖向地翻转的L形、T形、竖向地翻转的T形、U形、竖向地翻转的U形、E形、F形、S形、水平地翻转的E形、竖向地翻转的F形、以及竖向地翻转的S形;
其中,所述至少一个第一导电轨道和所述至少一个第二导电轨道在功能上彼此分开并且被单独地配置,使得所述至少一个第一导电轨道提供第一功能,并且所述至少一个第二导电轨道提供另外的第二功能,其中,所述第一功能和所述第二功能是通过对应的硬件配置根据不同的高度来分配的;
在所述至少一个第一导电轨道中的至少一个第一导电轨道的底部部分处和/或所述至少一个第二导电轨道中的至少一个第二导电轨道的底部部分处包括底切,所述底切特别地在所述竖向水平处;
其中,所述至少一个第一导电轨道中的至少一个第一导电轨道和/或所述至少一个第二导电轨道中的至少一个第二导电轨道在水平表面部分上、特别是在顶部表面部分上具有的粗糙度不同于特别是高于在侧表面部分上具有的粗糙度;
其中,所述至少一个第二导电轨道中的至少一个第二导电轨道具有大于一的纵横比;
其中,所述第二高度与所述第一高度之间的比为至少1.5,特别是至少2,更特别地在2至4之间;
其中,所述第一高度在5μm至40μm之间的范围内,特别地在5μm至25μm之间的范围内,更特别地在10μm至20μm之间的范围内;
其中,所述第二高度在10μm至160μm之间的范围内,特别地在25μm至80μm之间的范围内,更特别地在35μm至70μm之间的范围内;
其中,相应的第一导电迹线中的一个第一导电迹线的侧向延伸长度大于所述第一高度,特别地是所述第一高度的两倍;
其中,相应的第二导电迹线中的一个第二导电迹线的侧向延伸长度在所述第二高度的从50%至200%的范围内,其中,特别地,所述侧向延伸长度基本上与所述第二高度相同;
其中,多个第一导电轨道和多个第二导电轨道形成在所述堆叠体的两个相反的主表面上;
包括被表面安装在所述部件承载件上和/或被嵌入所述部件承载件中的至少一个部件,其中,所述至少一个部件特别地选自由下述构成的组:电子部件、非导电和/或导电嵌体、热传递单元、光导元件、能量收集单元、有源电子部件、无源电子部件、电子芯片、存储装置、滤波器、集成电路、信号处理部件、功率管理部件、光电子接口元件、电压转换器、加密部件、发射器和/或接收器、机电换能器、致动器、微机电系统、微处理器、电容器、电阻器、电感、累加器、开关、相机、天线、磁性元件、另外的部件承载件、以及逻辑芯片;
其中,所述至少一个导电层结构中的至少一个导电层结构和/或所述另外的导电层结构中的至少一个另外的导电层结构包括由下述构成的组中的至少一种:铜、铝、镍、银、金、钯和钨,所提到的材料中的任一种可选地涂覆有超导材料诸如石墨烯;
其中,所述至少一个电绝缘层结构中的至少一个电绝缘层结构和/或所述至少一个另外的电绝缘层结构中的至少一个另外的电绝缘层结构包括由下述构成的组中的至少一种:树脂,特别是增强或非增强树脂,例如环氧树脂或双马来酰亚胺-三嗪树脂、FR-4、FR-5;氰酸酯;聚亚苯基衍生物;玻璃;预浸料材料;聚酰亚胺;聚酰胺;液晶聚合物;环氧基积层材料;聚四氟乙烯;陶瓷;以及金属氧化物;
其中,所述部件承载件被成形为板;
其中,所述部件承载件被配置为由印刷电路板和基板构成的组中的一种;
其中,所述部件承载件被配置为层压型部件承载件。
8.一种制造部件承载件的方法,其中,所述方法包括:
提供堆叠体,所述堆叠体包括至少一个导电层结构和/或至少一个电绝缘层结构;
形成至少一个第一导电轨道,所述至少一个第一导电轨道从由所述层结构中的一个层结构限定的竖向水平延伸直到第一高度;
形成至少一个第二导电轨道,所述第二导电轨道从由所述层结构中的所述一个层结构限定的所述竖向水平延伸直到第二高度,所述第二高度大于所述第一高度;以及
将所述至少一个第一导电轨道和所述至少一个第二导电轨道嵌入在至少一个另外的电绝缘层结构中。
9.根据权利要求8所述的方法,其中,所述方法包括使所述至少一个第一导电轨道和所述至少一个第二导电轨道中的至少一者形成为具有至少两个堆叠的轨道构成部分的多级轨道。
10.根据权利要求9所述的方法,其中,所述方法包括通过下述来形成所述多级轨道:
使所述轨道构成部分中的下部轨道构成部分形成为图案化导电层结构;
随后使堆叠在的所述轨道构成部分中的所述下部轨道构成部分上的轨道构成部分中的上部轨道构成部分形成为另外的图案化导电层结构。
11.根据权利要求10所述的方法,其中,所述方法包括通过下述来形成所述图案化导电层结构中的至少一个图案化导电层结构:
形成图案化牺牲层结构,特别是光致抗蚀剂或干膜;
用导电材料填充所述图案化牺牲层结构的至少一个凹部;并且
随后移除所述图案化牺牲层结构。
12.根据权利要求9所述的方法,其中,所述方法包括将所述至少两个堆叠的轨道构成部分中不同的轨道构成部分形成为具有不同的侧向延伸长度,其中,所述方法特别地包括使所述至少两个堆叠的轨道构成部分中的上部轨道构成部分形成为与所述至少两个堆叠的轨道构成部分中的下部轨道构成部分的较小侧向延伸长度相比具有较大的侧向延伸长度。
13.根据权利要求8所述的方法,其中,所述方法包括提供连续的基部层,所述连续的基部层构成所述至少一个第一导电轨道和/或所述至少一个第二导电轨道的底部部分。
14.根据权利要求13所述的方法,其中,所述方法包括通过下述来形成所述至少一个第一导电轨道:
形成所述连续的基部层,特别是通过无电沉积或溅射或者通过层压导电箔来形成;
形成图案化牺牲层,所述图案化牺牲层具有至少一个凹部,所述至少一个凹部在所述连续的基部层上、使所述连续的基部层的至少一部分暴露;
选择性地在所述至少一个凹部中和在所述连续的基部层上至少部分地填充导电材料,特别是通过镀覆来填充,从而获得所述至少一个第一导电轨道。
15.根据权利要求13所述的方法,其中,所述方法包括形成图案化的另外的牺牲层,所述图案化的另外的牺牲层形成在所述至少一个第一导电轨道上和所述连续的基部层上并且具有至少一个凹部,所述图案化的另外的牺牲层的至少一个凹部使所述连续的基部层的至少一个另外的部分暴露,特别地不使所述至少一个第一导电轨道暴露。
16.根据权利要求15所述的方法,其中,所述方法包括:在所述连续的基部层上用另外的导电材料填充至少一个另外的凹部,特别是通过镀覆来填充,从而形成所述至少一个第二导电轨道。
17.根据权利要求16所述的方法,其中,所述方法包括:在所述填充之后移除另外的牺牲结构。
18.根据权利要求17所述的方法,其中,所述方法包括:在所述移除之后移除所述连续的基部层的被暴露材料,特别地通过闪蚀刻来移除所述连续的基部层的被暴露材料,从而使所述至少一个第一导电轨道与所述至少一个第二导电轨道彼此分开。
19.根据权利要求15所述的方法,其中,所述方法包括将根据权利要求15的工艺流程重复数量n次,其中,n是一或大于一的整数,以获得n+2个不同高度的导电轨道。
20.根据权利要求8所述的方法,其中,所述方法包括使所述至少一个第二导电轨道的一部分与所述至少一个第一导电轨道同时地形成。
CN202010235665.6A 2019-03-28 2020-03-30 使嵌入的轨道突出直到不同的高度的部件承载件 Pending CN111757590A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/367,578 2019-03-28
US16/367,578 US10888002B2 (en) 2019-03-28 2019-03-28 Component carrier with embedded tracks protruding up to different heights

Publications (1)

Publication Number Publication Date
CN111757590A true CN111757590A (zh) 2020-10-09

Family

ID=69844409

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010235665.6A Pending CN111757590A (zh) 2019-03-28 2020-03-30 使嵌入的轨道突出直到不同的高度的部件承载件

Country Status (3)

Country Link
US (1) US10888002B2 (zh)
EP (1) EP3716739A1 (zh)
CN (1) CN111757590A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3840542A1 (en) * 2019-12-18 2021-06-23 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Compact laminated component carrier with front end chip and impedance matching circuitry for antenna communication

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1728353A (zh) * 2004-07-29 2006-02-01 三洋电机株式会社 电路装置的制造方法
JP2006156500A (ja) * 2004-11-25 2006-06-15 Kyocera Corp セラミック回路基板およびその製造方法
US20090084595A1 (en) * 2007-09-28 2009-04-02 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and manufacturing method of the same
US20090145630A1 (en) * 2004-11-19 2009-06-11 Multi Inc. Printed wiring board and method for manufacturing printed wiring board
US20090314525A1 (en) * 2005-06-01 2009-12-24 Mitsui Mining & Smelting Co., Ltd. Mold for Wiring Substrate Formation and Process for Producing the Same, Wiring Substrate and Process for Producing the Same, Process for Producing Multilayered Laminated Wiring Substrate and Method for Viahole Formation
CN102281725A (zh) * 2010-06-10 2011-12-14 富葵精密组件(深圳)有限公司 电路板的制作方法
FR2969899A1 (fr) * 2010-12-23 2012-06-29 Valeo Sys Controle Moteur Sas Circuit imprime a substrat metallique isole
JP2013258351A (ja) * 2012-06-14 2013-12-26 Shindo Denshi Kogyo Kk 配線基板および配線基板の製造方法
JP2016058664A (ja) * 2014-09-11 2016-04-21 コネクテックジャパン株式会社 導電部を有する基板
CN105657965A (zh) * 2014-12-01 2016-06-08 通用电气公司 具有定形导电层的印刷电路板及其制造方法
CN106057760A (zh) * 2015-04-16 2016-10-26 台湾积体电路制造股份有限公司 半导体器件及其形成方法
CN107078120A (zh) * 2014-11-06 2017-08-18 半导体元件工业有限责任公司 基板结构和制造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6077766A (en) 1999-06-25 2000-06-20 International Business Machines Corporation Variable thickness pads on a substrate surface
KR100584965B1 (ko) 2003-02-24 2006-05-29 삼성전기주식회사 패키지 기판 및 그 제조 방법
US7287468B2 (en) 2005-05-31 2007-10-30 International Business Machines Corporation Nickel alloy plated structure
EP2496061A4 (en) 2009-10-30 2014-01-08 Panasonic Corp PRINTED CIRCUIT BOARD AND SEMICONDUCTOR DEVICE COMPRISING A COMPONENT MOUNTED ON A PRINTED CIRCUIT BOARD
FR2986903A1 (fr) * 2012-02-15 2013-08-16 St Microelectronics Crolles 2 Procede de fabrication d'un circuit integre comprenant des vias traversant le substrat
US9232639B2 (en) 2012-12-06 2016-01-05 Intel Corporation Non-uniform substrate stackup
JP6464578B2 (ja) 2013-08-01 2019-02-06 三菱瓦斯化学株式会社 プリント配線板の製造方法
CN104470234A (zh) 2014-11-28 2015-03-25 广东依顿电子科技股份有限公司 一种阶梯镀铜的pcb生产方法
US10115668B2 (en) 2015-12-15 2018-10-30 Intel IP Corporation Semiconductor package having a variable redistribution layer thickness

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1728353A (zh) * 2004-07-29 2006-02-01 三洋电机株式会社 电路装置的制造方法
US20090145630A1 (en) * 2004-11-19 2009-06-11 Multi Inc. Printed wiring board and method for manufacturing printed wiring board
JP2006156500A (ja) * 2004-11-25 2006-06-15 Kyocera Corp セラミック回路基板およびその製造方法
US20090314525A1 (en) * 2005-06-01 2009-12-24 Mitsui Mining & Smelting Co., Ltd. Mold for Wiring Substrate Formation and Process for Producing the Same, Wiring Substrate and Process for Producing the Same, Process for Producing Multilayered Laminated Wiring Substrate and Method for Viahole Formation
US20090084595A1 (en) * 2007-09-28 2009-04-02 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and manufacturing method of the same
CN102281725A (zh) * 2010-06-10 2011-12-14 富葵精密组件(深圳)有限公司 电路板的制作方法
FR2969899A1 (fr) * 2010-12-23 2012-06-29 Valeo Sys Controle Moteur Sas Circuit imprime a substrat metallique isole
JP2013258351A (ja) * 2012-06-14 2013-12-26 Shindo Denshi Kogyo Kk 配線基板および配線基板の製造方法
JP2016058664A (ja) * 2014-09-11 2016-04-21 コネクテックジャパン株式会社 導電部を有する基板
CN107078120A (zh) * 2014-11-06 2017-08-18 半导体元件工业有限责任公司 基板结构和制造方法
CN105657965A (zh) * 2014-12-01 2016-06-08 通用电气公司 具有定形导电层的印刷电路板及其制造方法
CN106057760A (zh) * 2015-04-16 2016-10-26 台湾积体电路制造股份有限公司 半导体器件及其形成方法

Also Published As

Publication number Publication date
EP3716739A9 (en) 2021-01-06
EP3716739A1 (en) 2020-09-30
US20200315033A1 (en) 2020-10-01
US10888002B2 (en) 2021-01-05

Similar Documents

Publication Publication Date Title
CN110572926A (zh) 部件承载件中的rf功能和电磁辐射屏蔽
EP3799540A1 (en) Component carrier with through hole extending through multiple dielectric layers
CN111564414A (zh) 部件承载件及制造部件承载件的方法
CN210928127U (zh) 部件承载件
CN111757590A (zh) 使嵌入的轨道突出直到不同的高度的部件承载件
US20220181243A1 (en) Component Carrier With a Photoimageable Dielectric Layer and a Structured Conductive Layer Being Used as a Mask for Selectively Exposing the Photoimageable Dielectric Layer With Electromagnetic Radiation
US11810844B2 (en) Component carrier and method of manufacturing the same
US11670613B2 (en) Arrangement with central carrier and two opposing layer stacks, component carrier and manufacturing method
US11470714B2 (en) Component carrier with embedded component and horizontally elongated via
US11140768B2 (en) Component carrier with high passive intermodulation performance
CN111341750B (zh) 包括有导电基部结构的部件承载件及制造方法
CN112349678B (zh) 部件承载件及其制造方法
US20240021440A1 (en) Component Carrier and Method of Manufacturing the Same
US11240914B2 (en) Component carrier with embedded component having pads connected in different wiring layers
EP4192209A1 (en) A method of manufacturing a component carrier and a component carrier
US11665826B2 (en) Component carrier and method of manufacturing the same
US20230254977A1 (en) Component Carrier and Method of Manufacturing the Same
WO2024115379A1 (en) Component carrier with different line spacing in metal traces, and manufacture method
CN118099132A (zh) 部件承载件及其制造方法和用途
WO2023208880A1 (en) Component carrier with rough surface and smooth surface metal traces, and manufacture method
WO2023242035A1 (en) Package and its manufacturing method
CN115279026A (zh) 部件承载件及其制造方法
CN115988730A (zh) 部件承载件、以及部件承载件的制造方法和使用方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination