CN103065985A - 双面布线封装的圆片级大厚度光敏bcb背面制作方法 - Google Patents

双面布线封装的圆片级大厚度光敏bcb背面制作方法 Download PDF

Info

Publication number
CN103065985A
CN103065985A CN2011103246315A CN201110324631A CN103065985A CN 103065985 A CN103065985 A CN 103065985A CN 2011103246315 A CN2011103246315 A CN 2011103246315A CN 201110324631 A CN201110324631 A CN 201110324631A CN 103065985 A CN103065985 A CN 103065985A
Authority
CN
China
Prior art keywords
bcb
layer
silicon chip
wiring
baking
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011103246315A
Other languages
English (en)
Other versions
CN103065985B (zh
Inventor
汤佳杰
罗乐
徐高卫
陈骁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Institute of Microsystem and Information Technology of CAS
Original Assignee
Shanghai Institute of Microsystem and Information Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Institute of Microsystem and Information Technology of CAS filed Critical Shanghai Institute of Microsystem and Information Technology of CAS
Priority to CN201110324631.5A priority Critical patent/CN103065985B/zh
Publication of CN103065985A publication Critical patent/CN103065985A/zh
Application granted granted Critical
Publication of CN103065985B publication Critical patent/CN103065985B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及一种双面布线封装的圆片级大厚度光敏BCB背面制作方法,其特征在于在制作好晶圆正面之后,在背面先进行表面处理,先涂覆BCB的增粘剂,再涂覆厚度大于20μm的光敏BCB,使用烘箱进行前烘,光刻后将BCB再次放入烘箱进行显影前软烘,根据显影检测工艺确定显影时间并显影,甩干或吹干,进行显影后软烘,最后放入烘箱进行固化,等离子体处理残胶。使用穿硅通孔TSB作为双面布线的连线,形成层间互连,层间互连是由背面光敏BCB光刻显形形成锥台形通孔。所述的方法适用于高频应用,运用这种方法,可在晶圆正面制造有源或无源器件之后,直接在背面BCB介质层上集成微波无源器件,而不占用晶圆正面的面积,不影响正面器件的性能,与集成电路工艺相兼容。

Description

双面布线封装的圆片级大厚度光敏BCB背面制作方法
技术领域
本发明涉及一种可用于双面布线封装的圆片级大厚度光敏BCB(苯并环丁烯)背面制作方法,属于高密度封装领域。
背景技术
随着市场的需要,电子器件日趋小型化和系统化,芯片技术和封装技术正向着更高集成密度、更高性能和更低成本的方向发展。在此基础上,各种封装和集成技术蓬勃发展,如MCM(多芯片组件),SiP(系统级封装),CSP(芯片尺寸封装),WLP(圆片级封装)等。目前的主流芯片制造和集成技术都是在晶圆的一面进行加工而芯片另一面则制作相应的保护层。如果能将晶圆的两面都利用起来,那么将大大提高集成和封装密度。故而,当前在国际上,穿硅通孔(TSV)技术是非常热门的研究对象,因为它是实现双面布线集成的基础。如果将双面集成技术与SiP和MCM等高密度封装技术结合起来,会将集成密度提高一倍,实现真正的3D封装。
BCB(苯并环丁烯)是一种常用与MCM和SiP等集成技术中的介质层材料,具有低介电常数、低介电损耗、低的吸湿率、高的热稳定性和化学稳定性,以及高的薄膜平整度,低的固化温度等优良的加工性能。综合性能优异的BCB树脂是目前比较常用的MMCM(微波多芯片组件)介质层材料。BCB分为光敏BCB和干刻BCB两种,使用干刻BCB的MCM可以制造大的深宽比的层间通孔,但工艺较复杂成本较高,而使用光敏BCB的MCM工艺不但与微电子工艺相兼容,而且工艺相对简单,成本也较低。大厚度的BCB介质层有望可以进一步减小MMCM(微波多芯片组件)封装的损耗。目前常用的BCB厚度仅为1μm~10μm/层,若要满足高频应用BCB的厚度应达到15μm以上,而当下使用BCB作为介质层的MCM封装中,BCB厚度往往均在15μm以下,不能满足微波系统封装的损耗要求。
而在双面布线中,如果正面已经完成正面介质层、布线或其他器件的制造,那么在背面BCB制作中,为防止对正面的影响,常规光敏BCB工艺中所必需的前烘,显影前软烘,显影后软烘及固化无法使用热板进行,所以需要对光敏BCB工艺进行必要的改进,从而引导出本发明的构思。
发明内容
为实现双面布线的高密度封装,在已经进行正面介质层、器件和布线的情况下,本发明提供了一种可用于双面布线封装的圆片级大厚度光敏BCB背面制作方法。
本发明解决其技术问题所采用的技术方案是:在制造好晶圆正面之后,在背面先进行表面处理,涂覆BCB的增粘剂,涂覆厚度大于20μm的光敏BCB,使用烘箱进行前烘,光刻后将BCB再次放入烘箱进行显影前软烘,根据显影检测工艺确定显影时间并显影,甩干或吹干,进行显影后软烘,最后放入烘箱进行固化,等离子体处理残胶。使用穿硅通孔TSV作为双面布线的连线,形成层间连通。
综上所述,本发明所提供的制作方法不仅能使光敏BCB这种具有低介电常数的常用介质层的应用范围拓展到双面布线,并且大厚度的光敏BCB保证了封装结构在保证成品率和可靠性的基础上达到毫米波段的应用要求。运用这种方法,可在晶圆正面制造有源或无源器件之后,直接在背面BCB介质层上集成微波无源器件如电阻,电容,电感,滤波器和天线等,而不占用晶圆正面的面积,也不影响正面器件的性能,提高了器件集成度,并与集成电路工艺相兼容。此方法有效提高了微波集成结构的封装密度,降低了成本。
附图说明
图1是硅片101完成双面BCB工艺后双面布线的截面图
图2-图6是背面BCB制造及布线工艺流程。
其中,图2是正面布线后,背面预处理;
图3-1是背面第一层金属布线;
图3-2是显影检测硅片301作为光敏BCB光刻陪片;
图4-1在硅片101背面涂覆大厚度光敏BCB,并光刻;
图4-2是硅片301上进行大厚度BCB涂覆,用作显影终点测试;
图5是根据显影终点测试结果,确定显影参数进行背面BCB显影;
图6是背面BCB上金属布线;
图7为使用TSV作为双面布线连通形成锥台形通孔示意图。
具体实施方式
下面将结合附图,通过实施例的具体描述以充分体现本发明的优点和积极效果。但本发明的范围绝不局限于实施例。
实施例1
本发明提供的大厚度光敏BCB背面的制作方法如图2-图6所示。
1.在已经完成一面制作工艺的硅片101的背面,进行表面预处理,如图2所示。
为实现更好的硅片/BCB粘附性能,必须先对硅基板进行表面处理。具体是将硅片101先用水清洗并甩干后,使用O2或N2等离子体(200ml/min,功率200w)清洁表面预处理。在涂胶前在热板上烘数十秒或使用增粘剂(Dow’sAP3000)以进一步提高粘附性。
2.完成背面第一层布线,如图3-1所示。
在硅片上溅射一层种子层并光刻电镀形成第一层布线和器件201。为适应高频应用,布线层厚度需达到3μm以上。
3.准备硅陪片301,如图3-2,用以确定在相同工艺条件下硅片101上BCB的显影时间。在硅片101背面和301表面进行等离子体预处理(条件同步骤1)。
4.悬涂BCB,前烘。
分别在硅片101背面和硅陪片301的表面悬涂20μm以上的光敏BCB 202和302,分别如图4-1和图4-2,静置10~20分钟使其平坦,在充满氮气气氛的120℃烘箱中前烘10分钟;
5.BCB显影检测试验
将陪片301放入光敏BCB显影液DS3000中显影,直到硅陪片301的表面出现干涉条纹视为显影结束点,记录下显影时间。
6.BCB光刻,显影前软烘及BCB显影,形成BCB层间通孔401,如图5所示。
i.根据公式
Figure BSA00000597040000031
(D:曝光剂量,I(t):光强)计算光刻时间,并曝光;曝光剂量随BCB厚度不同而不同(实施例3)。
ii.曝光后将硅片放在充满氮气气氛的120℃烘箱中烘3分钟,巩固光刻效果;
iii.在40℃的BCB显影液DS3000中显影,显影时间在陪片301显影结束时间基础上增加50%~100%,甩干或吹干;
iv.在充满氮气气氛的120℃烘箱中烘3分钟坚膜;
v.检查光刻显影效果。
7.固化
在充满氮气的200℃石英管内固化40分钟,达到60%的固化率,以适应多层互连的可靠性要求。
8.并清除残余有机物
使用体积比5∶1的O2/SF6气体进行表面清洁,去除显影过程中残余的有机物。
9.在BCB介质层上进行硅片101反面的第二层金属布线和器件制造,如图6所示。
溅射一层种子层并光刻电镀形成第二层布线和器件203,为适应高频应用,布线层厚度需达到3μm以上。
实施例2
在图1中,在硅片101的正面沉积介质层104,第一层布线和器件层103,第二层布线和器件层105;在硅片101反面沉积介质层202,第一层布线和器件层201,第二层布线和器件层203;通过穿硅通孔TSV阵列102将两面互连起来。其中介质层均为大厚度BCB(厚度大于15μm),TSV通过干刻,溅射,光刻和电镀等方法制备。
实施例3使用穿硅通孔TSV作为双面布线的连通
在所述的圆片级双面布线高密度封装中,背面光敏BCB光刻显影形成的锥台形通孔,通孔侧壁倾斜,填充BCB后,整个BCB和金属布线形成一个锥台,如图7所示,结合溅射电镀等金属化工艺,形成层间互连。
所述的BCB背面工艺中,厚度范围在15~30μm,并不只限于某一厚度,工艺步骤不变,根据BCB厚度不同,只需对工艺参数做相应调整。譬如普通20~25μm厚的BCB的曝光剂量在3000mJ/cm2左右,对于厚度较大(>25μm)的BCB应相应增加曝光剂量(300~500mJ/cm2),反之,厚度较小(<20μm)的BCB应相应减少曝光剂量(300~500mJ/cm2)等。
所述的BCB背面工艺中,是使用烘箱来进行BCB前烘、后烘和固化。如果在背面工艺中使用热板进行前烘、后烘和固化,则将引起正面的BCB层,金属布线及一些器件的热应力不匹配,从而影响整体的可靠性。为不影响正面的器件和布线的可靠性,常规光敏BCB的热板前烘、后烘和固化均改成在烘箱中进行,并且适当调正温度和时间。

Claims (7)

1.一种双面布线封装的圆片级大厚度光敏BCB背面的制作方法,其特征在于在制作好晶圆正面之后,在背面先进行表面处理,先涂覆BCB的增粘剂,再涂覆厚度大于20μm的光敏BCB,使用烘箱进行前烘,光刻后将BCB再次放入烘箱进行显影前软烘,根据显影检测工艺确定显影时间并显影,甩干或吹干,进行显影后软烘,最后放入烘箱进行固化,等离子体处理残胶。
2.按权利要求1所述的方法,其特征在于具体步骤是:
a)在已经完成正面制作工艺的硅片的背面,进行表面处理,先是将硅片用水清洗并甩干后,使用O2或N2等离子体表面预处理;涂胶前在热板上烘数十秒或涂覆Dow’s AP3000增粘剂;
b)在硅片上溅射一层种子层并光刻电镀形成第一层布线和器件;为适应高频应用,布线层厚度需达到3μm以上;
c)准备硅陪片,用以确定在相同工艺条件下步骤a)所述的硅片上BCB的显影时间。在硅片背面和硅陪片的表面进行等离子体预处理;
d)悬涂BCB,前烘。
分别在步骤c)所述的硅片背面和硅陪片的表面悬涂20μm以上的光敏BCB层,静置10~20分钟使其平坦,在充满氮气气氛的120℃烘箱中前烘10分钟;
e)BCB显影检测试验
将陪片放入光敏BCB显影液DS3000中显影,直到硅陪片的表面出现干涉条纹视为显影结束点,记录下显影时间;
f)BCB光刻,显影前软烘及BCB显影,形成BCB层间通孔:
①根据公式
Figure FSA00000597039900011
D:曝光剂量,I(t):光强,计算光刻时间,并曝光;
②曝光后将硅片放在充满氮气气氛的120℃烘箱中烘3分钟,巩固光刻效果;
③在40℃的BCB显影液DS3000中显影,显影时间在硅陪片显影结束的时间基础上,增加50%~100%,甩干或吹干;
④在充满氮气气氛的120℃烘箱中烘3分钟坚膜;
g)固化
在充满氮气的200℃石英管内固化40分钟,达到60%的固化率,以适应多层互连的可靠性要求;
h)清除残余有机物
使用体积比5∶1的O2/SF6气体进行表面清洁,去除显影过程中残余的有机物;
i)在BCB介质层上进行硅片背面的第二层金属布线和器件制造,溅射一层种子层并光刻电镀形成第二层布线和器件,为适应高频应用,布线层厚度需达到3μm以上。
3.按权利要求2所述的方法,其特征在于步骤a中所述的O2或N2等离子体表面预处理的流量为200ml/min,功率为200W。
4.按权利要求1或2所述的方法,其特征在于使用穿硅通孔TSV作为双面布线的连线,形成层间互连。
5.按权利要求4所述的方法,其特征在于所述层间互连是由背面光敏BCB光刻显影形成锥台形的通孔。
6.按权利要求1或2所述的方法,其特征在于根据光敏BCB厚度不同,则曝光剂量参数不同,BCB的厚度为20-25μm,曝光剂量为3000mJ/cm2,而大于25μm的BCB层则应增加曝光剂量300-500J/cm2,而小于20μm BCB层则应相应减少曝光剂量300-500mJ/cm2
7.按权利要求4所述的方法,其特征在于所述的双面布线中在硅片(101)的正面沉积介质层(104),第一层布线和器件层(103),第二层布线和器件层(105);在硅片(101)背面沉积介质层(202),第一层布线和器件层(201),第二层布线和器件层(203);通过穿硅通孔TSV阵列102将两面互连起来;其中介质层均为大于20μm的大厚度BCB,TSV是通过干刻,溅射,光刻和电镀方法制备的。
CN201110324631.5A 2011-10-21 2011-10-21 双面布线封装的圆片级大厚度光敏bcb背面制作方法 Expired - Fee Related CN103065985B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110324631.5A CN103065985B (zh) 2011-10-21 2011-10-21 双面布线封装的圆片级大厚度光敏bcb背面制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110324631.5A CN103065985B (zh) 2011-10-21 2011-10-21 双面布线封装的圆片级大厚度光敏bcb背面制作方法

Publications (2)

Publication Number Publication Date
CN103065985A true CN103065985A (zh) 2013-04-24
CN103065985B CN103065985B (zh) 2015-04-22

Family

ID=48108552

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110324631.5A Expired - Fee Related CN103065985B (zh) 2011-10-21 2011-10-21 双面布线封装的圆片级大厚度光敏bcb背面制作方法

Country Status (1)

Country Link
CN (1) CN103065985B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105896013A (zh) * 2016-04-28 2016-08-24 西安电子科技大学 用于太赫兹波的硅基悬置微带线结构及其制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050095750A1 (en) * 2003-09-26 2005-05-05 Advanced Semiconductor Engineering, Inc. Wafer level transparent packaging
US20060128134A1 (en) * 2002-12-18 2006-06-15 Commissariat A L'energie Atomique Method for re-routing lithography-free microelectronic devices
CN1822339A (zh) * 2005-02-18 2006-08-23 Atmel德国有限公司 用于将电子部件或类似部件集成至衬底中的方法
CN102110673A (zh) * 2010-10-27 2011-06-29 中国科学院上海微系统与信息技术研究所 使用光敏bcb为介质层的圆片级mmcm封装结构及方法
CN102208438A (zh) * 2010-03-30 2011-10-05 万国半导体股份有限公司 近乎无衬底的复合功率半导体器件及其方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060128134A1 (en) * 2002-12-18 2006-06-15 Commissariat A L'energie Atomique Method for re-routing lithography-free microelectronic devices
US20050095750A1 (en) * 2003-09-26 2005-05-05 Advanced Semiconductor Engineering, Inc. Wafer level transparent packaging
CN1822339A (zh) * 2005-02-18 2006-08-23 Atmel德国有限公司 用于将电子部件或类似部件集成至衬底中的方法
CN102208438A (zh) * 2010-03-30 2011-10-05 万国半导体股份有限公司 近乎无衬底的复合功率半导体器件及其方法
CN102110673A (zh) * 2010-10-27 2011-06-29 中国科学院上海微系统与信息技术研究所 使用光敏bcb为介质层的圆片级mmcm封装结构及方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105896013A (zh) * 2016-04-28 2016-08-24 西安电子科技大学 用于太赫兹波的硅基悬置微带线结构及其制作方法

Also Published As

Publication number Publication date
CN103065985B (zh) 2015-04-22

Similar Documents

Publication Publication Date Title
US10043740B2 (en) Package with passivated interconnects
CN102110673B (zh) 使用光敏bcb为介质层的圆片级mmcm封装结构及方法
US9905537B2 (en) Compact semiconductor package and related methods
CN102723306B (zh) 一种利用穿硅通孔的微波多芯片封装结构及其制作方法
CN103681390B (zh) 一种基于tsv工艺的晶圆级硅基板制备方法
US6908856B2 (en) Method for producing electrical through hole interconnects and devices made thereof
CN103700595B (zh) 一种晶圆级高深宽比tsv封装基板制备方法
US20040245616A1 (en) Stacked device underfill and a method of fabrication
TW201533861A (zh) 製造半導體封裝體的方法
CN106409803A (zh) 半导体装置
Zoschke et al. Evaluation of thin wafer processing using a temporary wafer handling system as key technology for 3D system integration
TW201405737A (zh) 晶片等級之封裝中的聚合物熱燈絲化學氣相沉積
WO2019212677A1 (en) Innovative fan-out panel level package (foplp) warpage control
CN102800628A (zh) 防止图形倒塌的双大马士革结构制备方法
US12009331B2 (en) Integrated circuit packages having adhesion layers for through vias
Boon et al. Magnetic inductor integration in FO-WLP using RDL-first approach
CN103065985B (zh) 双面布线封装的圆片级大厚度光敏bcb背面制作方法
JP2013197470A (ja) 貫通電極の形成方法
KR20110087129A (ko) 관통 실리콘 비아 제조 방법
Chiou et al. An ultra-thin interposer utilizing 3D TSV technology
CN104600027B (zh) 一种tsv通孔的制备工艺
Zhang et al. A new fabrication method of RF interposer applied in the integration of band pass filter in the frequency range of X band
CN111725179B (zh) 一种晶圆级多层布线结构及其制备方法
US20240079356A1 (en) Integrated Circuit Packages and Methods of Forming the Same
Zhang et al. A novel interposer fabrication method for integration of bandpass filter applied in high frequency

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150422

CF01 Termination of patent right due to non-payment of annual fee