CN103203925B - 一种提升光敏bcb薄膜可靠性的方法 - Google Patents
一种提升光敏bcb薄膜可靠性的方法 Download PDFInfo
- Publication number
- CN103203925B CN103203925B CN201210013248.2A CN201210013248A CN103203925B CN 103203925 B CN103203925 B CN 103203925B CN 201210013248 A CN201210013248 A CN 201210013248A CN 103203925 B CN103203925 B CN 103203925B
- Authority
- CN
- China
- Prior art keywords
- photosensitive bcb
- bcb
- unit
- layer
- photosensitive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 38
- 239000000758 substrate Substances 0.000 claims abstract description 46
- 238000001259 photo etching Methods 0.000 claims abstract description 42
- 239000000853 adhesive Substances 0.000 claims abstract description 11
- 230000001070 adhesive effect Effects 0.000 claims abstract description 11
- 238000002360 preparation method Methods 0.000 claims description 15
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 239000011521 glass Substances 0.000 claims description 5
- 239000011248 coating agent Substances 0.000 abstract description 7
- 238000000576 coating method Methods 0.000 abstract description 7
- 230000008642 heat stress Effects 0.000 abstract 3
- 150000001875 compounds Chemical class 0.000 abstract 2
- 238000001816 cooling Methods 0.000 abstract 1
- 238000010438 heat treatment Methods 0.000 abstract 1
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 234
- 230000008646 thermal stress Effects 0.000 description 16
- 230000001737 promoting effect Effects 0.000 description 9
- 239000000463 material Substances 0.000 description 8
- 230000000694 effects Effects 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 208000037656 Respiratory Sounds Diseases 0.000 description 4
- 238000005336 cracking Methods 0.000 description 4
- 230000035882 stress Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000007711 solidification Methods 0.000 description 3
- 230000008023 solidification Effects 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 239000002648 laminated material Substances 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/004—Photosensitive materials
- G03F7/027—Non-macromolecular photopolymerisable compounds having carbon-to-carbon double bonds, e.g. ethylenic compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
- H01L23/49894—Materials of the insulating layers or coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/5329—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/562—Protection against mechanical damage
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Manufacturing & Machinery (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Materials For Photolithography (AREA)
Abstract
本发明提供一种提升光敏BCB薄膜可靠性的方法,该方法首先提供一衬底,在所述衬底表面涂覆一层粘附剂;而后在所述粘附剂的表面涂覆光敏BCB,并光刻所述光敏BCB直至暴露出衬底,按前述相同手段并根据所需层数制备出至少一层的多个光敏BCB单元,形成作为介质层的BCB薄膜。本发明一方面减少升温降温过程中出现的热应力,降低了热应力对整片衬底的翘曲影响,同时由于光敏BCB单元间的热应力减少,从而单个光敏BCB单元产生的裂纹或其它可靠性问题不会蔓延到所有光敏BCB单元;另一方面,光刻形成的无BCB覆盖的槽,可作为划片道使用,以减少在划片时出现的BCB脱落的情况,即在不增加成本的前提下,有效地提升了可靠性。
Description
技术领域
本发明涉及高密度封装领域,特别是涉及一种提升光敏BCB薄膜可靠性的方法。
背景技术
BCB(苯并环丁烯)是一种常用与MCM(多芯片组件)和SIP(系统级封装)等集成技术中的树脂材料,具有低介电常数、低介电损耗、低吸湿率、低固化温度、高的热稳定性和化学稳定性、以及高薄膜平整度等优良的加工性能。其低介电常数和低介电损耗特性使之成为优异的多层低介电常数介质层材料;其低固化温度、低吸湿率、抗腐蚀性和高平整度的特性使之经常作为键合工艺中的键合材料;另外,BCB还可作为表面钝化材料。
BCB分为光敏BCB和干刻BCB两种,使用干刻BCB的MCM可以制备大深宽比的层间通孔,但工艺较复杂成本较高,而使用光敏BCB的MCM工艺与微电子工艺相兼容,工艺相对简单,成本也较低。
综合性能优异的BCB是目前比较常用的MMCM(微波多芯片组件)介质层材料,但是,由于BCB的热膨胀系数(CTE)较大(42ppm/℃),与一般的衬底材料(如硅3.2ppm/℃,层压材料15~17ppm/℃)的热膨胀系数差距过大,在工艺中由于光刻、固化等工艺的升温降温过程中,往往出现较大的热应力,使得衬底翘曲,并且BCB与衬底之间的粘附也变差,造成一些可靠性问题。另外,由于BCB与衬底间的剪切强度不够,所以在划片时,往往出现BCB脱落的情况,使得器件及其多层布线受到破坏。
发明内容
鉴于以上所述现有技术的缺点,本发明的目的在于提供一种提升光敏BCB薄膜可靠性的方法,用于解决现有技术中的BCB作为介质层使用时,BCB热应力和BCB脱落造成的可靠性不高等问题。
为实现上述目的及其他相关目的,本发明提供一种提升光敏BCB薄膜可靠性的方法,该方法至少包括以下步骤:
1)提供一衬底,在所述衬底表面涂覆一层粘附剂;
2)在所述粘附剂的表面涂覆一层光敏BCB,并光刻所述光敏BCB直至暴露出所述衬底,制备出多个单层光敏BCB单元,形成作为介质层的BCB薄膜。
可选地,于所述步骤2)中的光敏BCB的层数为一层以上时,包括以下步骤:
2-1)在所述粘附剂的表面涂覆第一层光敏BCB,并光刻所述第一层光敏BCB直至暴露出所述衬底,制备出多个第一层光敏BCB单元;
2-2)依据所述步骤2-1)中制备光敏BCB单元的相同手段,在所述多个第一层光敏BCB单元上制备出多个第二层光敏BCB单元或多个第二层光敏BCB单元至多个第n层光敏BCB单元,形成作为介质层的BCB薄膜。
可选地,所述第n层光敏BCB单元叠加在第n-1层光敏BCB单元之上,且所述第n层光敏BCB单元的尺寸小于第n-1层光敏BCB单元尺寸,仅使所述第一层光敏BCB单元与衬底接触。
可选地,各层光敏BCB单元为圆角的多边形结构。
可选地,所述衬底包括硅、陶瓷及玻璃中的至少一种。
可选地,所述步骤2)中的光刻使同层的光敏BCB单元之间形成可供划片道使用的无BCB覆盖的槽。
可选地,在所述光敏BCB单元上可再制备器件和布线,则在制备各层所述光敏BCB单元时,还包括制备以供各层互连至衬底的通孔的步骤。
如上所述,本发明的一种提升光敏BCB薄膜可靠性的方法,具有以下有益效果:
通过光刻将光敏BCB分割为光敏BCB单元,一方面减少升温降温过程中出现的热应力,降低了热应力对整片衬底的翘曲影响,同时由于光敏BCB单元间的热应力减少,从而单个光敏BCB单元产生的裂纹或其它可靠性问题不会蔓延到所有光敏BCB单元;另一方面,光刻形成的无BCB覆盖的槽,可作为划片道使用,以减少在划片时出现的BCB脱落的情况。本发明在不增加成本的前提下,有效地提升了可靠性。
附图说明
图1显示为本发明一种提升光敏BCB薄膜可靠性的方法中制备一层光敏BCB单元的示意图。
图2显示为本发明一种提升光敏BCB薄膜可靠性的方法中制备两层光敏BCB单元的示意图。
图3显示为本发明一种提升光敏BCB薄膜可靠性的方法中制备三层光敏BCB单元的截面示意图。
元件标号说明
100 衬底
111 目标单元、第一层目标单元
112 周边众单元、第一层周边众单元
121 第二层目标单元
122 第二层周边众单元
具体实施方式
以下通过特定的具体实例说明本发明的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图3。需要说明的是,以下具体实施例中所提供的图示仅以示意方式说明本发明的基本构想,遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制,其实际实施时各组件的型态、数量及比例可为一种随意的改变,且其组件布局型态也可能更为复杂。
实施例一
如图1所示,本发明提供一种提升光敏BCB薄膜可靠性的方法,该方法至少包括以下步骤:
如图1所示,首先执行步骤1),提供一衬底100,包括硅、陶瓷及玻璃中的至少一种,具体地,在本实施例一中,衬底100为硅,在所述衬底100表面涂覆一层粘附剂(未图示)。接着执行步骤2)。
如图1所示,在步骤2)中,在所述粘附剂的表面涂覆一层光敏BCB,所述光敏BCB的厚度根据需求进行选择,具体地,在本实施例一中,所述单层光敏BCB的厚度为25μm;然后,光刻所述光敏BCB直至暴露出所述衬底100,将所述光敏BCB分割成多个圆角的多边形结构,具体地,本实施例一中,所述圆角的多边形结构为圆角的矩形结构,制备出多个圆角矩形结构的单层光敏BCB单元,包括目标单元111和周边众单元112,形成作为介质层的BCB薄膜,其中,光刻所述光敏BCB时,根据需求选择作为光刻单元的范围,例如以单个器件或多个器件为单元进行光刻,也可以将芯片、器件和布线作为一单元进行光刻。
需要说明的是,光刻所述光敏BCB同时形成了直至所述衬底100的无BCB的槽,其位于目标单元111和周边众单元112之间,可作为划片道使用。进一步,当器件和布线制备在所述目标单元111上,需将所述器件与衬底100互连时,则在制备所述目标单元111的同时,在其上制备通孔,再制备布线以形成互连。
需要具体说明的是,光敏BCB单元(包括目标单元111和周边众单元112)为无棱角的圆角多边形结构,从而使所述光敏BCB单元的边缘应力不能集中,以减少光敏BCB单元开裂的可能。
使用本发明制备的作为介质层的BCB薄膜,通过光刻将光敏BCB分割为光敏BCB单元,一方面减少升温降温过程中出现的热应力,降低了热应力对整片衬底的翘曲影响,同时由于光敏BCB单元间的热应力减少,从而单个光敏BCB单元产生的裂纹或其它可靠性问题不会蔓延到所有光敏BCB单元;另一方面,光刻形成的无BCB覆盖的槽,可作为划片工艺的划片道使用,以减少在划片时出现的BCB脱落的情况。本发明在不增加成本的前提下,有效地提升了可靠性。
实施例二
如图1至图2所示,本发明提供一种提升光敏BCB薄膜可靠性的方法,该方法至少包括以下步骤:
如图1所示,首先执行步骤1),提供一衬底100,包括硅、陶瓷及玻璃中的至少一种,具体地,在本实施例二中,衬底100为玻璃,在所述衬底100表面涂覆一层粘附剂(未图示)。接着执行步骤2)。
如图1所示,执行步骤2)中的步骤2-1),在所述粘附剂的表面涂覆第一层光敏BCB,所述第一层光敏BCB的厚度根据需求进行选择,具体地,在本实施例二中,所述第一层光敏BCB的厚度为20μm;然后,光刻所述第一层光敏BCB直至暴露出所述衬底100,将所述第一层光敏BCB分割成多个圆角的多边形结构,具体地,本实施例二中,所述圆角的多边形结构为圆角的矩形结构,制备出多个圆角矩形结构的第一层光敏BCB单元,包括第一层目标单元111和第一层周边众单元112,其中,光刻所述第一层光敏BCB时,根据需求选择作为光刻单元的范围,例如以单个器件或多个器件为单元进行光刻,也可以将芯片、器件和布线作为一单元进行光刻;光刻所述第一层光敏BCB时,同时形成了直至所述衬底100的无BCB的槽,其位于第一层目标单元111和第一层周边众单元112之间,可作为划片工艺的划片道使用;进一步,当器件和布线制备在所述第一层光敏BCB单元(如所述第一层目标单元111)上,需将所述器件与衬底100互连时,可在制备第一层光敏BCB单元(如所述第一层目标单元111)的同时,在其上制备通孔,再制备布线以形成互连。
需要具体说明的是,光敏BCB单元(包括第一层目标单元111和第一层周边众单元112)为无棱角的圆角多边形结构,从而使所述光敏BCB单元的边缘应力不能集中,以减少光敏BCB单元开裂的可能。接着执行步骤2-2)。
如图2所示,在步骤2-2)中,依据所述步骤2-1)中制备光敏BCB单元的相同手段,即在所述多个第一层光敏BCB单元(含第一层目标单元111和第一层周边众单元112)上涂覆第二层光敏BCB,所述第二层光敏BCB的厚度根据需求进行选择,具体地,在本实施例二中,所述第二层光敏BCB的厚度为20μm,然后,光刻所述第二层光敏BCB,在所述多个第一层光敏BCB单元上制备出多个圆角多边形结构的第二层光敏BCB单元,在本实施例二中,为圆角矩形结构的第二层光敏BCB单元,包括第二层目标单元121和第二层周边众单元122,以制备出包括所述多个第一层光敏BCB单元和第二层光敏BCB单元的作为介质层的BCB薄膜,其中,所述第二层光敏BCB单元叠加在第一层光敏BCB单元之上,且所述第二层光敏BCB单元的尺寸小于第一层光敏BCB单元尺寸,仅使所述第一层光敏BCB单元与衬底接触,另外,光刻所述第二层光敏BCB时,根据需求选择作为光刻单元的范围,例如以单个器件或多个器件为单元进行光刻,也可以将芯片、器件和布线作为一单元进行光刻。
需要具体说明的是,对所述第二层光敏BCB进行光刻时,所述第二层光敏BCB单元的尺寸小于第一层光敏BCB单元尺寸,以防止光刻后第二层光敏BCB单元在第一层光敏BCB单元边缘处堆积,保证第二层光敏BCB单元不与衬底直接接触,避免热应力问题,即仅使所述第一层光敏BCB单元与衬底接触。此时,光刻形成的所述无BCB的槽位于所述第一层目标单元111和第一层周边众单元112之间,也同时位于所述第二层目标单元121和第二层周边众单元122之间,只是所述无BCB的槽并未与第二层目标单元121和第二层周边众单元122的边缘接触,该槽可作为划片工艺的划片道使用。
需要进一步说明的是,如果在所述第一层光敏BCB单元(如第一层目标单元111)上已制备了器件和布线,则涂覆所述第二层光敏BCB是涂覆在具有所述已制备器件、布线的第一层光敏BCB单元和其余第一层光敏BCB单元的整片衬底的表面上的,而后进行光刻,制备出不与衬底直接接触的所述第二层光敏BCB单元。
更进一步,当器件和布线制备在所述第二层光敏BCB单元(如第二层目标单元121)上,需将所述第二层光敏BCB单元的布线与第一层光敏BCB单元的布线互连时,可在制备第二层光敏BCB单元(如第二层目标单元121)的同时,在其上制备通孔,再制备布线以形成互连。
需要特殊说明的是,所述第二层光敏BCB单元的形状与第一层敏BCB单元的形状均为圆角的多边形结构,但并不相关,只需保证所述第二层光敏BCB单元的尺寸稍小于第一层光敏BCB单元尺寸,即所述第二层光敏BCB单元的形状与第一层光敏BCB单元的形状并不局限于本实施例二中的均为圆角矩形结构,在保证所述第二层光敏BCB单元的尺寸稍小于第一层光敏BCB单元尺寸的前提下,所述两层光敏BCB单元的形状可以为圆角的相同形状的多边形结构,也可以为圆角的不同形状的多边形结构,进一步,所述两层光敏BCB单元为无棱角的圆角多边形结构,使所述光敏BCB单元的边缘应力不能集中,以减少光敏BCB单元开裂的可能。
另外,需要指出的是,所述第二层光敏BCB的厚度与第一层光敏BCB的厚度并不相关,即二者可以相等也可以不相等,并不局限于本实施例二中均为20μm的情况。进一步,由于光敏BCB材料存在不同的型号,因此对应每种型号的光敏BCB能制备的最大总厚度也不尽相同,当每层光敏BCB的厚度取值不同时,最后得出的可以制备的光敏BCB的层数也并不相同,具体地,本实施例二中采用的光敏BCB其制备的最大总厚度为50μm,因此当本实施例二中的所述第一层光敏BCB和第一层光敏BCB的厚度均为20μm时,如果保持原厚度20μm进行涂覆时,不能制备出第三层光敏BCB,即本实施例二中,制备的作为介质层的BCB薄膜包括两层厚度均为20μm的多个光敏BCB单元。
使用本发明制备的作为介质层的BCB薄膜,通过光刻将光敏BCB分割为光敏BCB单元,一方面减少升温降温过程中出现的热应力,降低了热应力对整片衬底的翘曲影响,同时由于光敏BCB单元间的热应力减少,从而单个光敏BCB单元产生的裂纹或其它可靠性问题不会蔓延到所有光敏BCB单元;另一方面,光刻形成的无BCB覆盖的槽,可作为划片道使用,以减少在划片时出现的BCB脱落的情况。本发明在不增加成本的前提下,有效地提升了可靠性。
实施例三
实施例三与实施例二采用基本相同的技术方案,不同之处在于:实施例二中,作为介质层的BCB薄膜为两层光敏BCB单元,而在本实施例三中,作为介质层的BCB薄膜为三层光敏BCB单元。
如图1至图3所示,本发明提供一种提升光敏BCB薄膜可靠性的方法,该方法至少包括以下步骤:
如图1所示,执行与实施例二基本相同的步骤1)和步骤2)中的步骤2-1),不同之处在于:在本实施例三中,所述第一层光敏BCB的厚度为15μm。接着执行步骤2-2)。
如图2至图3所示,在本实施例三中,由于需要制备三层光敏BCB单元,因此在步骤2-2)中,重复两次所述步骤2-1)中制备光敏BCB单元的相同手段,即n=2,3时,在所述多个第n-1层光敏BCB单元上涂覆第n层光敏BCB,所述第n层光敏BCB的厚度根据需求进行选择,具体地,在本实施例三中,所述第二层和第三层光敏BCB的厚度均为15μm;而后,n=2,3时光刻所述第n层光敏BCB,制备出多个圆角多边形结构的第n层光敏BCB单元,在本实施例三中,为圆角矩形结构的第n层光敏BCB单元,其中,光刻所述第n层光敏BCB时,根据需求选择作为光刻单元的范围,例如以单个器件或多个器件为单元进行光刻,也可以将芯片、器件和布线作为一单元进行光刻,另外,所述第n层光敏BCB单元叠加在第n-1层光敏BCB单元之上,且所述第n层光敏BCB单元的尺寸小于第n-1层光敏BCB单元尺寸,仅使所述第一层光敏BCB单元与衬底接触,以制备包括所述多个第一层光敏BCB单元至多个第三层光敏BCB单元的作为介质层的BCB薄膜。
需要具体说明的是,本实施例三中,n=2,3,对所述第n层光敏BCB进行光刻时,制备出的所述第n层光敏BCB单元的尺寸小于第n-1层光敏BCB单元尺寸,以防止光刻后第n层光敏BCB单元在第一层光敏BCB单元边缘处堆积,保证第n层光敏BCB单元不与衬底直接接触,避免热应力问题,即仅使所述第一层光敏BCB单元与衬底接触。此时,光刻形成的所述无BCB的槽位于所述第一层目标单元111和第一层周边众单元112之间,也同时位于所述第n层目标单元和第n层周边众单元之间,只是所述无BCB的槽并未与第n层目标单元和第n层周边众单元的边缘接触,该槽可作为划片工艺的划片道使用。
需要进一步说明的是,在本实施例三中,n=2,3,如果在所述第n-1层光敏BCB单元上已制备了器件和布线,则涂覆所述第n层光敏BCB是涂覆在具有所述已制备器件、布线的第n-1层光敏BCB单元和其余第n-1层光敏BCB单元的整片衬底的表面上的,而后进行光刻,制备出不与衬底直接接触的所述第n层光敏BCB单元。
更进一步,在本实施例三中,n=2,3,当器件和布线制备在所述第n层光敏BCB单元上,需将所述第n层光敏BCB单元的布线与第n-1层光敏BCB单元的布线互连时,可在制备第n层光敏BCB单元的同时,在其上制备通孔,再制备布线以形成互连。
需要特殊说明的是,在本实施例三中,所述第一层光敏BCB单元的形状至第三层敏BCB单元的形状均为圆角的多边形结构,但并不相关,n=2,3时,只需保证所述第n层光敏BCB单元的尺寸稍小于第n-1层光敏BCB单元尺寸,即n=2,3时,所述第一层光敏BCB单元的形状至第三层光敏BCB单元的形状并不局限于本实施例三中的均为圆角矩形结构,在保证所述第n层光敏BCB单元的尺寸稍小于第n-1层光敏BCB单元尺寸的前提下,所述第一层至第三层光敏BCB单元的形状可以为圆角的相同形状的多边形结构,也可以为圆角的不同形状的多边形结构,进一步,所述第一层至第n层光敏BCB单元为无棱角的圆角多边形结构,使所述光敏BCB单元的边缘应力不能集中,以减少光敏BCB单元开裂的可能。
另外,需要指出的是,在本实施例三中,三层光敏BCB的厚度并不相关,即可以相等也可以不相等,并不局限于本实施例三中均为15μm的情况。进一步,由于光敏BCB材料存在不同的型号,因此对应每种型号的光敏BCB能制备的最大总厚度也不尽相同,当每层光敏BCB的厚度取值不同时,最后得出的可以制备的光敏BCB的层数也并不相同,具体地,本实施例三中采用的光敏BCB其制备的最大总厚度为50μm,因此当本实施例三中的各层光敏BCB的厚度均为15μm时,如果保持原厚度15μm进行涂覆时,不能再制备出一层光敏BCB,即本实施例三中,制备的作为介质层的BCB薄膜包括三层厚度均为15μm的多个光敏BCB单元。
本发明制备的作为介质层的BCB薄膜还可以包括三层以上的情况,在光敏BCB能制备的最大总厚度范围内,其制备方法与本实施例三相似,在此不进行一一赘述。
综上所述,本发明通过光刻将光敏BCB分割为光敏BCB单元,一方面减少升温降温过程中出现的热应力,降低了热应力对整片衬底的翘曲影响,同时由于光敏BCB单元间的热应力减少,从而单个光敏BCB单元产生的裂纹或其它可靠性问题不会蔓延到所有光敏BCB单元;另一方面,光刻形成的无BCB覆盖的槽,可作为划片道使用,以减少在划片时出现的BCB脱落的情况。本发明在不增加成本的前提下,有效地提升了可靠性,所以,本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效,而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下,对上述实施例进行修饰或改变。因此,举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变,仍应由本发明的权利要求所涵盖。
Claims (5)
1.一种提升光敏BCB薄膜可靠性的方法,其特征在于,该方法至少包括以下步骤:
1)提供一衬底,在所述衬底表面涂覆一层粘附剂;
2)在所述粘附剂的表面涂覆一层光敏BCB,并光刻所述光敏BCB直至暴露出所述衬底,制备出多个单层光敏BCB单元,形成作为介质层的BCB薄膜;
3)依据所述步骤2)中制备第一层光敏BCB单元的相同手段,在所述多个第一层光敏BCB单元上制备出多个第二层光敏BCB单元或多个第二层光敏BCB单元至多个第n层光敏BCB单元,形成作为介质层的多层BCB薄膜;所述第n层光敏BCB单元叠加在第n-1层光敏BCB单元之上,且所述第n层光敏BCB单元的尺寸小于第n-1层光敏BCB单元尺寸。
2.根据权利要求1所述的提升光敏BCB薄膜可靠性的方法,其特征在于:各层光敏BCB单元为圆角的多边形结构。
3.根据权利要求1所述的提升光敏BCB薄膜可靠性的方法,其特征在于:所述衬底包括硅、陶瓷及玻璃中的至少一种。
4.根据权利要求1所述的提升光敏BCB薄膜可靠性的方法,其特征在于:所述步骤2)中的光刻使同层的光敏BCB单元之间形成可供划片道使用的无BCB覆盖的槽。
5.根据权利要求4所述的提升光敏BCB薄膜可靠性的方法,其特征在于:在所述光敏BCB单元上可再制备器件和布线,则在制备各层所述光敏BCB单元时,还包括制备以供各层互连至衬底的通孔的步骤。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210013248.2A CN103203925B (zh) | 2012-01-17 | 2012-01-17 | 一种提升光敏bcb薄膜可靠性的方法 |
PCT/CN2012/076873 WO2013107148A1 (en) | 2012-01-17 | 2012-06-14 | A method for improving the reliability in thick bcb application utilizing bcb lithography |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210013248.2A CN103203925B (zh) | 2012-01-17 | 2012-01-17 | 一种提升光敏bcb薄膜可靠性的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103203925A CN103203925A (zh) | 2013-07-17 |
CN103203925B true CN103203925B (zh) | 2015-03-11 |
Family
ID=48751422
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210013248.2A Expired - Fee Related CN103203925B (zh) | 2012-01-17 | 2012-01-17 | 一种提升光敏bcb薄膜可靠性的方法 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN103203925B (zh) |
WO (1) | WO2013107148A1 (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6861336B1 (en) * | 2003-11-30 | 2005-03-01 | Union Semiconductor Technology Corporation | Die thinning methods |
CN101197273A (zh) * | 2006-12-08 | 2008-06-11 | 中芯国际集成电路制造(上海)有限公司 | 苯并环丁烯层的形成方法 |
CN102110673A (zh) * | 2010-10-27 | 2011-06-29 | 中国科学院上海微系统与信息技术研究所 | 使用光敏bcb为介质层的圆片级mmcm封装结构及方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100429881B1 (ko) * | 2001-11-02 | 2004-05-03 | 삼성전자주식회사 | 셀 영역 위에 퓨즈 회로부가 있는 반도체 소자 및 그제조방법 |
JP2006086085A (ja) * | 2004-09-17 | 2006-03-30 | Semiconductor Energy Lab Co Ltd | 発光装置 |
CN101834159B (zh) * | 2010-04-23 | 2012-08-29 | 中国科学院上海微系统与信息技术研究所 | 采用bcb辅助键合以实现穿硅通孔封装的制作工艺 |
-
2012
- 2012-01-17 CN CN201210013248.2A patent/CN103203925B/zh not_active Expired - Fee Related
- 2012-06-14 WO PCT/CN2012/076873 patent/WO2013107148A1/en active Application Filing
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6861336B1 (en) * | 2003-11-30 | 2005-03-01 | Union Semiconductor Technology Corporation | Die thinning methods |
CN101197273A (zh) * | 2006-12-08 | 2008-06-11 | 中芯国际集成电路制造(上海)有限公司 | 苯并环丁烯层的形成方法 |
CN102110673A (zh) * | 2010-10-27 | 2011-06-29 | 中国科学院上海微系统与信息技术研究所 | 使用光敏bcb为介质层的圆片级mmcm封装结构及方法 |
Also Published As
Publication number | Publication date |
---|---|
CN103203925A (zh) | 2013-07-17 |
WO2013107148A1 (en) | 2013-07-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10825798B2 (en) | Packages with stacked dies and methods of forming the same | |
US10672713B2 (en) | High density organic bridge device and method | |
US9064879B2 (en) | Packaging methods and structures using a die attach film | |
CN102903691B (zh) | 半导体器件、封装方法和结构 | |
US9006004B2 (en) | Probing chips during package formation | |
CN104377170B (zh) | 半导体封装件及其制法 | |
US9698072B2 (en) | Low-stress dual underfill packaging | |
US20150187679A1 (en) | Lid Design for Heat Dissipation Enhancement of Die Package | |
CN105633049B (zh) | 封装结构的制法 | |
TWI492350B (zh) | 半導體封裝件及其製法 | |
CN107251213A (zh) | 使用晶片级集成的超级计算机 | |
US9754898B2 (en) | Semiconductor package and fabrication method thereof | |
CN103203925B (zh) | 一种提升光敏bcb薄膜可靠性的方法 | |
TWI610404B (zh) | 半導體封裝件之製法 | |
CN105023882A (zh) | 半导体中介板及封装结构 | |
TWI576979B (zh) | 封裝基板及其製造方法 | |
US20140097544A1 (en) | Side Stack Interconnection for Integrated Circuits and The Like | |
Mitsukura et al. | Material technology for 2.5 D/3D package | |
US11791270B2 (en) | Direct bonded heterogeneous integration silicon bridge | |
CN103187312A (zh) | 圆片级封装结构中的重布线层的制备方法及形成的结构 | |
Sokolovskij et al. | Design and fabrication of a foldable 3D silicon based package for solid state lighting applications | |
CN105097723A (zh) | 封装基板及封装结构 | |
TW201923790A (zh) | 各向異性導電薄膜及積層體 | |
Duval et al. | Comparison of properties of thermo-compression bonded 3D stacks using a liquid and a dry-film wafer level underfills | |
CN107316841A (zh) | 电子封装件及基板结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20150311 Termination date: 20220117 |
|
CF01 | Termination of patent right due to non-payment of annual fee |