JP4619411B2 - 導電性リソグラフィーポリマー及びこれを用いたデバイスの作製方法 - Google Patents

導電性リソグラフィーポリマー及びこれを用いたデバイスの作製方法 Download PDF

Info

Publication number
JP4619411B2
JP4619411B2 JP2007531196A JP2007531196A JP4619411B2 JP 4619411 B2 JP4619411 B2 JP 4619411B2 JP 2007531196 A JP2007531196 A JP 2007531196A JP 2007531196 A JP2007531196 A JP 2007531196A JP 4619411 B2 JP4619411 B2 JP 4619411B2
Authority
JP
Japan
Prior art keywords
conductive
film
photolithography
substrate
photolithographic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007531196A
Other languages
English (en)
Other versions
JP2008512721A (ja
Inventor
シャイア、レベッカ
チェン、ツン−ユ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of JP2008512721A publication Critical patent/JP2008512721A/ja
Application granted granted Critical
Publication of JP4619411B2 publication Critical patent/JP4619411B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82B—NANOSTRUCTURES FORMED BY MANIPULATION OF INDIVIDUAL ATOMS, MOLECULES, OR LIMITED COLLECTIONS OF ATOMS OR MOLECULES AS DISCRETE UNITS; MANUFACTURE OR TREATMENT THEREOF
    • B82B3/00—Manufacture or treatment of nanostructures by manipulation of individual atoms or molecules, or limited collections of atoms or molecules as discrete units
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03C—PHOTOSENSITIVE MATERIALS FOR PHOTOGRAPHIC PURPOSES; PHOTOGRAPHIC PROCESSES, e.g. CINE, X-RAY, COLOUR, STEREO-PHOTOGRAPHIC PROCESSES; AUXILIARY PROCESSES IN PHOTOGRAPHY
    • G03C1/00—Photosensitive materials
    • G03C1/72—Photosensitive compositions not covered by the groups G03C1/005 - G03C1/705
    • G03C1/73—Photosensitive compositions not covered by the groups G03C1/005 - G03C1/705 containing organic compounds
    • G03C1/735—Organo-metallic compounds
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/038—Macromolecular compounds which are rendered insoluble or differentially wettable
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/093—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers characterised by antistatic means, e.g. for charge depletion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76882—Reflowing or applying of pressure to better fill the contact hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/032—Materials
    • H05K2201/0329—Intrinsically conductive polymer [ICP]; Semiconductive polymer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0502—Patterning and lithography
    • H05K2203/0514—Photodevelopable thick film, e.g. conductive or insulating paste
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12014—All metal or with adjacent metals having metal particles

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Architecture (AREA)
  • Structural Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Materials Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Description

本発明の実施形態は、導電性リソグラフィーポリマー並びに導電性リソグラフィーポリマーが組み込まれたデバイスの相互接続及び導電性造作部の作製方法に関する。
集積回路は、半導体材料内及び当該半導体の表面に重層される誘電性材料内に形成されたデバイスの相互接続集合体である。半導体内に形成され得るデバイスとしては、数例を挙げると、トランジスタ、バイポーラトランジスタ、ダイオード及び拡散抵抗が挙げられる。誘電性材料内に形成され得るデバイスとしては、薄膜抵抗及びコンデンサが挙げられる。典型的には、シリコン又はシリコン含有材料がこれらのデバイスの基板として使用される。
典型的には、１００個より多い集積回路ダイ（ＩＣチップ）が、１つの２０．３２ｃｍ（８インチ）径シリコンウエハ上に構築される。これらのデバイスは、誘電性材料内に形成された導電経路（メタライゼーション層ともいう）によって相互接続されている。典型的には、誘電体層によって分離された連続するレベルで２つ以上のレベルの導電経路が、相互接続として用いられる。現時点における実施では、メタライゼーション層（典型的には、銅製）は誘電体層上に形成され、導電経路を確立する。メタライゼーション層を形成するための加工処理方法の例としては、化学気相蒸着（ＣＶＤ）、物理気相蒸着（ＰＶＤ）及び電気化学的析出が挙げられる。銅の電気化学的析出は、銅メタライゼーション層を析出させる最も費用効率のよい方法を提供することが分かっている。商業的に実行可能であることに加え、このような析出技術は、相互接続構造に機械的及び電気的に適した実質的にコンフォーマルな銅膜を提供する。
（特許文献１） 米国特許第６０７８１００号明細書
（特許文献２） 米国特許第５７０２５６６号明細書
（特許文献３） 米国特許第４６５０２８８号明細書
（特許文献４） 米国特許第６３１９６４３号明細書
（特許文献５） 欧州特許第１３０６１５号明細書
（特許文献６） 米国特許第３７９１８５８号明細書
（特許文献７） 米国特許第３３０６８３０号明細書
（特許文献８） 米国特許出願公開第２００２／０１５０８３８号明細書
（特許文献９） 米国特許第６２４８６５８号明細書
（特許文献１０） 米国特許第５３００２０８号明細書
（特許文献１１） 国際公開第０１／３３６４９号明細書
（特許文献１２） 米国特許第５４２７８４１号明細書
（特許文献１３） 米国特許第６３３１３５６号明細書
（特許文献１４） 欧州特許第１３０６１２号明細書
電気化学的析出の一例を記載する（図１Ａ〜図１Ｅ）。まず、無電解銅めっき層１０２を基板１０６（これは、その上面に導電性造作部又はデバイス１０８を備え得る）の絶縁層１０４上に形成する（図１Ａ）。絶縁層１０４は、導電性造作部１０８への接続を可能にするためのスルーホール又はバイア１１０を備える。絶縁層１０４は、典型的には、導線パターン間の電気的絶縁を確実にする目的で、多層上に形成された導線パターン間に挟持される絶縁層である。
次に、図１Ｂに示すように、フォトレジスト層１１２の層を無電解銅めっき層１０２上にパターニングする。次に、図１Ｃに示すように、電解銅めっき層１１４を、露光される無電解銅めっき層１０２上に形成する。無電解銅めっき層１０２は、電解めっき層１１４のための電気供給体又はシード層として使用される。
次に、図１Ｄに示すように、フォトレジスト層１１２を除去する。次に、銅エッチング溶液を用い、図１Ｅに示すように露光された無電解銅めっき層１０２を除去する。典型的には、アルカリエッチング溶液がエッチング溶液として使用される。前述のことから、電解銅めっき層１１４が無電解銅めっき層１０２上に積層された導線パターン１１６が、絶縁層１０４上に形成され得る。このプロセスは、多層デバイスを形成するために、典型的には何度も繰り返される。
現時点における実施では、膜を積層して導電性層のパターニングを完了させるのに時間がかかるため、デバイス（例えば、プリント回路基板）の製作に長時間のプロセス処理時間を伴うことになる。各工程では、フォトレジストの層を使用する必要があり、無電解めっき層及び電解めっき層を使用しなければならず、除去しなければならない。また、種々の制御システムは、化学薬品溶液がライン安定性を維持するために必要とされ、例えば、無電解めっきプロセスにおいて、堆積量を正確に且つ注意深く制御する必要及び無電解めっきの厚さを制御する必要がある。したがって、デバイスの製作プロセスには時間及び費用がかかる。
本発明の実施形態を限定としてではなく、例示として説明する。添付の図面の図中において、同様の参照符号は同類の構成要素を示す。本発明は、以下の記載及び本発明の実施形態を説明するために用いられる添付の図面を参照することにより最良に理解されよう。本開示における本発明の「一」又は「一例」の実施形態に対する言及は、必ずしも同じ実施形態に対するものではなく、それらは少なくとも１つのものを意味することに注意されたい。
例示的な実施形態を、具体的な構成及び手法に関して記載する。当業者には、添付の特許請求の範囲内であれば、種々の変形及び修正がなされ得ることが認識されよう。さらに、既知の素子、デバイス、部品、回路、プロセス工程等は、詳細に述べていない。
本発明の例示的な実施形態は、導電性リソグラフィーポリマー、並びに相互接続及び導電性リソグラフィーポリマーが組み込まれた導電性造作部を有するデバイス（例えば、プリント回路基板）を製作する方法に関する。導電配線及び導電経路は、デバイスの製作プロセス全体で使用される。例えば、デバイスは基板上に形成され、絶縁層及び導電経路又はメタライゼーション層を介して互いに相互接続される。前述のように、電気化学的析出は、このような導電経路を作製するために広く実施されている既知の方法の一例である。従来の方法は、一般に、半導体デバイスの導電経路の製作において、複数のエッチング及びリソグラフィー工程を要する。現時点における実施は、当該デバイスの作製に長時間のプロセス処理時間を要し、多大なコストを生じる。
本発明の例示的な実施形態では、半導体デバイスの導電経路、メタライゼーション層又は他の導電性造作部の製作に使用され得る導電性リソグラフィーポリマーを開示する。本明細書で用いる場合、導電性リソグラフィーポリマーは、本質的に導電性のポリマー及び光学特性を有するポリマーを含む合成材料であり得る。導電性リソグラフィーポリマーはまた、リソグラフィーポリマー及び非導電性ポリマーと導電性材料（例えば、金属又は炭素の粉末等）との物理的混合物を含む導電性ポリマーを含む材料であり得る。導電性リソグラフィーポリマーはまた、リソグラフィーポリマー及び導電性ポリマーと導電性ポリマーの導電率を高めるために混合物に添加されるさらなる導電性材料（例えば、金属又は炭素の粉末等）との物理的混合物を含む導電性ポリマーを含む材料であり得る。導電性リソグラフィーポリマーは、その光学特性により、フォトレジスト材料として使用され得る。導電性リソグラフィーポリマーのパターニングには、通常のリソグラフィープロセスが使用され得る。それから、導電性リソグラフィーポリマーを用いて形成される導線、配線又は経路が、その導電特性のため、導電配線若しくは導電経路又はメタライゼーション層として使用され得る。このように、導電性リソグラフィーポリマーは前述の通常のフォトレジスト層＋無電解めっき層に代用され得るか、又は前述の通常のフォトレジスト層、無電解めっき層及び電解めっき層に代用され得る。導電性リソグラフィーポリマーはまた、現在、銅等の金属を用いて形成される他の導電配線及び／又はメタライゼーション層を形成するために使用され得る。
一実施形態では、導電性フォトリソグラフィーポリマーは、（１）エポキシアクリレート、熱硬化剤及び導電性ポリマーの混合物約５０％〜約６０％（重量パーセント）と、（２）リソグラフィー反応性成分約２０％〜約３０％（重量パーセント）と、（３）光活性材料約１０％〜約１５％（重量パーセント）と、（４）導電性フォトリソグラフィーポリマーの導電率を高める添加剤約３％〜約５％（重量パーセント）とを含む混合物である。
エポキシアクリレート、熱硬化剤及び導電性ポリマーの比は、混合物に用いられる導電性リソグラフィーポリマーの導電率及び導電性ポリマーの導電率の所望のレベルに応じて異なり得る。
一実施形態では、エポキシアクリレートは酸官能性モノマー及び非酸官能性モノマーの混合物である。エポキシアクリレートは、アクリル酸、メタクリル酸、マレイン酸、フマル酸、シトラコン酸、２−アクリルアミド−２−メチルプロパンスルホン酸、２−ヒドロキシエチルアクリロリルホスフェート、２−ヒドロキシプロピルアクリロールホスフェート、２−ヒドロキシ−α−アクリロイルホスフェート、並びにアクリル酸メチル、アクリル酸２−エチルヘキシル、アクリル酸ｎ−ブチル、アクリル酸ｎ−ヘキシル、メタクリル酸メチル、アクリル酸ヒドロキシエチル、メタクリル酸ブチル、アクリル酸オクチル、メタクリル酸２−エトキシエチル、及びアクリル酸ｔ−ブチルから成る群より選択され得る。
一実施形態では、前記熱硬化剤は、イミダゾール、イミダゾール誘導体、２−メチルイミダゾール、２−エチルイミダゾール、２−エチル−４−メチルイミダゾール、２−フェニルイミダゾール、４−フェニルイミダゾール、１−シアノエチル−２−フェニルイミダゾール、１−（２−シアノエチル）−２−エチル−４−メチルイミダゾール、グアナミン、アセトグアナミン、ベンゾグアナミン、アミン、ジシアンジアミド、ベンジルジメチルアミン、４−（ジメチルアミノ）−Ｎ，Ｎ−ジメチルベンジルアミン、４−メトキシ−Ｎ，Ｎ−ジメチルベンジルアミン、４−メチル−Ｎ，Ｎ−ジメチルベンジルアミン、メラミン、フェノール樹脂、フェノールノボラック樹脂、及びクレゾールノボラック樹脂から成る群より選択される。
一実施形態では、導電性ポリマーは、本質的に又は必然的に導電性である。一実施形態では、導電性ポリマーは、ポリアニリン、ポリピロール、及びポリチオフェン、ポリフェニレンビニレン、ポリジアルキルフルオレン、ポリアニリン誘導体、ポリピロール誘導体、ポリチオフェン誘導体、並びにナノコンポジットポリマーから成る群より選択される。また、導電性材料は、ヨウ素（ＡｓＦ５）、ポリアセチレン、又はドーパントを有するポリ窒化硫黄であり得る。
一実施形態では、リソグラフィー反応性成分は、モノマー、ダイマー、又はエチレン性不飽和を有する短鎖オリゴマーである。当該リソグラフィー反応性成分は、スチレン無水マレイン酸コポリマー及び同類の無水物含有コポリマーから成る群より選択されてもよく、ここで、当該スチレン無水マレイン酸コポリマー及び当該同類の無水物含有コポリマーの各々は、ヒドロキシ官能性（メタ）アクリル酸エステルで部分的にエステル化されている。一実施形態では、当該ヒドロキシ官能性（メタ）アクリル酸エステルは、アクリル酸ヒドロキシエチル、アクリル酸、メタクリル酸、マレイン酸、フマル酸、及びシトラコン酸官能性モノマーから成る群より選択される。
一実施形態では、光活性材料は、９−フェニルアクリジン、ｎ−フェニルグリシン、芳香族ケトン、Ｎ，Ｎ'−テトラエチル−４、４'−ジアミノベンゾフェノン、及び４−メトキシ−４'−ジメチルアミノベンゾフェノンから成る群より選択される。当該芳香族ケトンが、ベンゾフェノン、Ｎ，Ｎ'−テトラメチル−４、又は４'−ジアミノベンゾフェノンであり得る。
また、界面活性剤も添加剤に含まれ得る。一実施形態では、添加剤は、発色剤、界面活性剤、触媒、充填剤、可塑剤、及び金属粉末から成る群より選択される。添加剤は、当該ポリマーの導電率を高める成分であり得る。添加剤として使用され得る物質としてはまた、導電性の薬剤、金属、金属粉末、及びナノサイズの金属粉末が挙げられる。導電性材料は、銅、金、チタン、クロム、アルミニウム、鉄、ニッケル、コバルト、亜鉛、銅二亜鉛、ニッケル−鉄、コバルト−鉄、銀、グラファイト、又はカーボンブラック粉末等であり得る。
導電性リソグラフィーポリマーを構成する混合物には溶媒が含まれる。溶媒は、種々の型の適切な有機溶媒、例えば、炭化水素溶媒又はアルコールから選択され得る。また、有機溶媒は、ケトン、メチルエチルケトン、シクロヘキサノン、芳香族炭化水素、トルエン、キシレン、テトラメチルベンゼン、グリコールエーテル、ジエチレングリコールモノエチルエーテル、ジプロピレングリコールジエチルエーテル、エステル、酢酸エチル、酢酸ブチル、酢酸ブチルセロソルブ、酢酸カルビトール、脂肪族炭化水素、オクタン、デカン、石油系溶媒、石油エーテル、石油ナフサ、及び溶媒ナフサから成る群より選択され得る。
導電性フォトリソグラフィーポリマーは、銅、鉄、ニッケル、コバルト、亜鉛、銅二亜鉛、ニッケル−鉄、又はコバルト−鉄等の導電性金属と同等の導電率を有する。導電性フォトリソグラフィーポリマーの導電率は、添加剤又は金属粉末の濃度を変えることにより、これらの導電性金属の導電率まで上げることができる。一実施形態では、導電性フォトリソグラフィーポリマーの導電率は、約１×１０−１０〜約１×１０６ジーメンス／ｃｍの範囲である。一般的に、銅は、約１×１０６ジーメンス／ｃｍの導電率レベルを有し、半導体材料は、約１×１０−８〜約１×１０２ジーメンス／ｃｍの導電率レベルを有する。
導電性リソグラフィーポリマーを用いて形成される膜、パターン又は導線は、デバイス製作において現在使用されているリソグラフィー技術を用いて得ることができる。標準的なリソグラフィー印刷技術を用いて、導電性リソグラフィーポリマーの膜、導線又はパターンが種々の基板上に製作され得る。製作後、これらの導電性リソグラフィーポリマーの膜、導線又はパターンは、種々の半導体又は電子デバイスの導電性造作部又はメタライゼーションを形成し得る。導電性リソグラフィーポリマーは、インク、溶液又は乾燥膜から基板上に、堆積(deposition)、印刷又は積層プロセスにより形成され得る。導電性リソグラフィーポリマーは、電子デバイス、マイクロ電子デバイス、マイクロプロセッサ、チップセット、電気制御装置、プリント回路基板、電化製品、光カプラー、光電子工学部品、ディスプレイ部品、液晶ディスプレイ、又はフラットパネルディスプレイ等の製作において使用することができ、これらはすべて、それらの回路構成に導電性リソグラフィーポリマーを使用し得る。
一実施形態では、プリント回路基板等の電子デバイスが、上記のもの等の導電性リソグラフィーポリマーを用いて形成される。上記の導電性リソグラフィーポリマーの例示的な混合物が、電子デバイスの作製に用いられる導電性リソグラフィーポリマーに使用され得る唯一の成分ではないことに注意されたい。導電性フォトリソグラフィーポリマーの恩恵を被り得る電子デバイスの製作を、図２Ａ〜図２Ｄを参照しながら説明する。
まず、バイア又はスルーホールとしての開口２４０を有する絶縁層２５０を、コア基板２００の両方（上及び底）の表面上の各々に形成する（図２Ａ）。基板２００は任意の所望の基板、例えば、有機材料、セラミック、ガラス、又は半導体材料（例えば、シリコン、シリコン含有材料、絶縁材料上のシリコン、シリコンゲルマニウム材料）等であり得る。基板２００は、その上面又はその内部に形成されるトランジスタ又は集積回路（図示せず）等のマイクロ電子工学的構造を含むものであってもよい。
基板２００はまた、導電性造作部２０２を含む。導電性造作部２０２は、基板２００の上面、側面及び底面に形成され得る。導電性造作部２０２は、当該技術分野で既知の方法を用いてトランジスタ又は集積回路等の基板２００内に形成されているデバイス（図示せず）の導電コンタクト（単数又は複数）又はメタライゼーション層であり得る。導電コンタクトは、銅、チタン、アルミニウム、クロム、又は他の適切な導電性材料で作製され得る。
絶縁層２５０は、半導体デバイスに典型的に用いられる従来の誘電性材料又は絶縁材料である。絶縁層２５０は基板２００上に、当該技術分野で既知の従来の方法を用いて形成される。バイア又はスルーホール２４０は絶縁層２５０内に、導電性造作部２０２との電気的接続が確立され得るように創出される。絶縁層２５０は、適用用途及びデバイスに応じて、基板２００の上面及び底面上の両方に形成され得る。
次に、導電性フォトリソグラフィー膜２３０を絶縁層２５０の表面上に形成する（図２Ａ）。一実施形態では、導電性フォトリソグラフィー膜２３０を、絶縁層２５０の上面及び底面上の両方に形成する。一実施形態では、導電性フォトリソグラフィー膜２３０は、インク溶液から形成されたものであり、その場合、導電性フォトリソグラフィー材料は、絶縁層２５０の表面上に印刷又は配設される。次いで、印刷された導電性フォトリソグラフィー材料を乾燥又は硬化させ、導電性フォトリソグラフィー膜２３０を形成する。代替的には、導電性フォトリソグラフィー膜２３０は、乾燥膜を絶縁層２５０の表面上に押し付けて積層することにより形成される。導電性フォトリソグラフィー膜２３０がバイア又はスルーホール２４０内に流入して導電性造作部２０２と接続されるように、圧力及び温度を加えてもよい。
次に、導電性フォトリソグラフィー膜２３０を、フォトレジスト膜のマスキングと同様の当該技術分野で既知の方法を用い、膜２３０の所望の回路パターンに従ってマスク２４１でマスキングする（図２Ｂ）。次いで、導電性フォトリソグラフィー膜２３０を光２４５に、例えば、フォトレジスト膜の露光において典型的になされているように、約５０〜１５０ｍＪ／ｃｍ２で露光する。次いで、露光した導電性フォトリソグラフィー膜２３０を現像し、所望のパターンの導電性フォトリソグラフィー膜を創出する。導電性フォトリソグラフィー膜２３０のマスキングされていない部分は、膜２３０を現像すると除去され、図２Ｃに示すように、マスキングされた部分の導電性フォトリソグラフィー膜２３２が残る。現像液は、当該技術分野で既知のフォトレジスト膜を現像するために用いられる従来の現像液であってもよく、例えば、ナトリウムの０．７〜１．０％溶液である。
導電性フォトリソグラフィー膜２３２は、前述のような導電経路を形成するために従来の方法で使用される典型的な無電解めっき膜のものと同様の厚さを有し得る。一実施形態では、導電性フォトリソグラフィー膜２３２は、約０．５μｍ〜約１０μｍの厚さを有する。
また、導電性フォトリソグラフィー膜２３２の配線は、電解銅めっきのためにすべての配線が、外部ポール（図示せず）と接続されるように設計又は構成される。これらの接続配線は、後で、電解銅めっき後にエッチングにより除去される。
次に、電解めっき膜２３４を導電性フォトリソグラフィー膜２３２（図２Ｄ）上に、当該技術分野で既知の手法を用いて形成する。例えば、電解めっき膜２３４は、基板２００を電解めっき液中に浸漬させ、導電性フォトリソグラフィー膜２３２に電流を通すことにより形成され得る。電解めっき膜２３４は、導電性フォトリソグラフィー膜２３２上に形成される。電解めっき膜２３４は、約５〜３０μｍの厚さを有すものであり得る。電解めっき膜２３４は、典型的には、電解めっき銅膜である。一実施形態では、約１８０ｇ／Ｌの硫酸及び約８０ｇ／Ｌの硫酸銅を含む溶液が、電解めっき膜２３４を形成するための電解めっきプロセスに使用される。電解めっき膜２３４及び導電性フォトリソグラフィー膜２３２は、一緒になって、半導体デバイスの導電性パターン又は回路パターン２３６を形成する。導電性フォトリソグラフィー膜２３２が基板２００の上面及び底面上に形成される実施形態では、図２Ｄに示すように、電解めっき膜２３４もまた、基板２００の上面及び底面上の両方に形成され得る。電解めっき後、電解めっきに使用した外部ポールと接続された配線は、従来の方法を用い、エッチングにより除去される。
図２Ａ〜図２Ｄに示す方法は、多層半導体デバイスのための導電性パターンのさらなる層の形成に必要であれば多数回繰り返してもよい。例えば、図２Ｅに示すように、別の絶縁層２４７を基板２００の上面及び導電性パターン２３６上に形成し得る。バイア／ホール２４９を絶縁層の間に創出し、基板２００上の導電性パターン２３６又は他の導電性造作部との接続を可能にする。次いで、前述の導電性フォトリソグラフィー膜及び電解膜の形成で記載したプロセスを同様に繰り返し、別の所望の回路パターンを創出することもできる。
一実施形態では、上記に示した導電性造作部２０２はまた、導電性リソグラフィーポリマーから作製されたものであり得る。本発明の実施形態では、（インク又は乾燥膜の形態の）上記のもの等の導電性リソグラフィーポリマーを基板２００に成形、堆積又は積層し、導電性リソグラフィーポリマー膜を形成する。次いで、導電性造作部２０２の所望の回路パターンを形成するために前述したのと同様に、導電性リソグラフィーポリマー膜をマスキングし、露光し、現像する。導電性リソグラフィーポリマー膜をパターニングした後、導電性素子２０２を基板２５０上に形成する。導電性リソグラフィーポリマーが膜として配設される実施形態では、導電性リソグラフィーポリマー膜が、基板２００上のすき間(crevice)、開口、トレンチ又はバイア（図示せず）内に流入するように圧力及び温度を加えてもよい。
上記の実施形態では、導電性リソグラフィーポリマーを、導電性パターンを形成するために従来の方法で使用されている無電解銅プロセス及びフォトレジストプロセスにおいて代用している。他のいくつかの実施形態では、導電性リソグラフィーポリマーは、導電性パターンを形成するために従来の方法で使用されている無電解銅めっき、フォトレジスト並びに電解銅めっきにおいて代用される。図３Ａ〜図３Ｃは、このような実施形態を示す。これらの実施形態では、まず、導電性リソグラフィーポリマー膜を基板の表面上に形成する。次いで、導電性リソグラフィーポリマー膜をマスキングし、露光し、現像して導電性パターンを形成する。導電性リソグラフィーポリマー膜は、充分な厚さで形成され、充分な導電率を有するため、電解めっきは必要でない。
図３Ａでは、バイア又はスルーホールとしての開口３４０を有する絶縁層３５０が、コア基板３００の表面（図に示すように、上面及び底面の各々）上に形成されている。基板３００は、任意の所望の基板、例えば、有機材料、セラミック、ガラス、又は半導体材料（例えば、シリコン、シリコン含有材料、絶縁材料上のシリコン、シリコンゲルマニウム材料）等であり得る。基板３００は、その上面又はその内部に形成されるトランジスタ又は集積回路（図示せず）等のマイクロ電子工学的構造を含むものであってもよい。また、基板３００は導電性造作部３０２を含む。導電性造作部３０２は、基板３００の上面、側面及び底面上に形成され得る。導電性造作部３０２は、当該技術分野で既知の方法を用いてトランジスタ又は集積回路等の基板３００内に形成されているデバイス（図示せず）の導電コンタクト（単数又は複数）又はメタライゼーション層であり得る。導電コンタクトは、銅、チタン、アルミニウム、クロム、又は他の適切な導電性材料で作製され得る。
次に、導電性フォトリソグラフィー膜３３０を絶縁層３５０の表面上に形成する。一実施形態では、導電性フォトリソグラフィー膜３３０を、絶縁層３５０の上面及び底面上の両方に形成する。一実施形態では、導電性フォトリソグラフィー膜３３０は、インク溶液から形成されたものであり、その場合、導電性フォトリソグラフィー材料は、絶縁層３５０の表面上に印刷又は配設される。次いで、印刷された導電性フォトリソグラフィー材料を乾燥又は硬化させ、導電性フォトリソグラフィー膜３３０を形成する。代替的には、導電性フォトリソグラフィー膜３３０は、乾燥膜を絶縁層３５０の表面に押し付けて積層することにより形成される。導電性フォトリソグラフィー膜３３０がバイア又はスルーホール３４０内に流入して導電性造作部３０２と接続されるように、圧力及び温度を加えてもよい。導電性フォトリソグラフィー材料は、図３Ａ〜図３Ｃに示すように、絶縁層上に形成された後、開口、バイア、トレンチ又はすき間内に充填され得る。
次に、導電性フォトリソグラフィー膜３３０を、フォトレジスト膜のマスキングと同様の当該技術分野で既知の方法を用い、膜３３０の所望の回路パターンに従ってマスク３６２でマスキングする（図３Ｂ）。次いで、導電性フォトリソグラフィー膜３３０を光３６０に、フォトレジスト膜の露光において典型的になされるように、例えば、約５０〜１５０ｍＪ／ｃｍ２で露光する。次いで、露光した導電性フォトリソグラフィー膜３３０を現像し、所望のパターンの導電性フォトリソグラフィー膜を創出する。導電性フォトリソグラフィー膜３３０のマスキングされていない部分は、膜３３０を現像すると除去され、図３Ｃに示すように、マスキングされた部分の導電性フォトリソグラフィー膜３３２が残る。現像液は、当該技術分野で既知のフォトレジスト膜を現像するために用いられる従来の現像液であってもよく、例えば、ナトリウムの０．７〜１．０％溶液である。
導電性フォトリソグラフィー膜３３２は、前述のような導電経路を形成するために従来の方法で使用される典型的な無電解めっき膜＋典型的な電気めっき膜のものと同様の厚さを有し得る。一実施形態では、導電性フォトリソグラフィー膜３３２は、約１０μｍ〜約１００μｍの厚さを有する。
２３２図３Ａ〜図３Ｃに示す方法は、多層半導体デバイスのための導電性パターンのさらなる層の形成に必要であれば多数回繰り返してもよい。例えば、図３Ｄに示すように、別の絶縁層３４７を基板３００の上面及び導電性パターン３３２上に形成し得る。バイア／ホール３４９を絶縁層３４７の間に創出し、基板３００上の導電性パターン３３２又は他の導電性造作部との接続を可能にする。次いで、導電性フォトリソグラフィー膜の形成で記載したプロセスを同様に繰り返し、別の所望の回路パターンを創出することができる。
一実施形態では、上記に示した導電性造作部３０２は、導電性リソグラフィーポリマーから作製されたものである。本発明の実施形態では、（インク又は乾燥膜の形態の）上記のもの等の導電性リソグラフィーポリマーを基板３００に成形、堆積又は積層し、導電性リソグラフィーポリマー膜を形成する。次いで、導電性造作部３０２の所望の回路パターンを形成するために前述したのと同様に、導電性リソグラフィーポリマー膜をマスキングし、露光し、現像する。導電性リソグラフィーポリマー膜をパターニングした後、導電性素子３０２を基板３００上に形成する。導電性リソグラフィーポリマーが膜として配設される実施形態では、導電性リソグラフィーポリマー膜が、基板３００上のすき間、開口、トレンチ又はバイア（図示せず）内に流入するように圧力及び温度を加えてもよい。
本発明の実施形態は、無電解及び電解プロセスによって引き起こされる半導体デバイス製作の長時間のプロセス処理時間を縮小するために使用され得る。さらに、当該実施形態は、コーティング及びエッチングプロセスのために典型的に用いられる製作中間工程で使用される材料（例えば、フォトレジスト材料及び無電解めっき材料)の削減を可能にし得る。
本発明を、いくつかの実施形態に関して記載したが、当業者には本発明が記載の実施形態に限定されないことが認識されよう。しかしながら、本発明の方法及び装置は、添付の特許請求の範囲の精神及び範囲内で、修正及び変更を伴って実施され得る。したがって、本記載は、限定的でなく例示的なものとみなされる。
例示的な実施形態を開示したが、添付の特許請求の範囲に規定される本発明の精神及び範囲内であれば、修正及び変形が、開示した実施形態に対してなされ得る。
電気化学的な方法を用いたデバイスの導電経路を形成する現時点における実施の一例を示す図である。 電気化学的な方法を用いたデバイスの導電経路を形成する現時点における実施の一例を示す図である。 電気化学的な方法を用いたデバイスの導電経路を形成する現時点における実施の一例を示す図である。 電気化学的な方法を用いたデバイスの導電経路を形成する現時点における実施の一例を示す図である。 電気化学的な方法を用いたデバイスの導電経路を形成する現時点における実施の一例を示す図である。 本発明の実施形態による導電経路を形成する例示的な方法を示す図である。 本発明の実施形態による導電経路を形成する例示的な方法を示す図である。 本発明の実施形態による導電経路を形成する例示的な方法を示す図である。 本発明の実施形態による導電経路を形成する例示的な方法を示す図である。 本発明の実施形態による導電経路を形成する例示的な方法を示す図である。 本発明の実施形態による導電経路を形成する別の例示的な方法を示す図である。 本発明の実施形態による導電経路を形成する別の例示的な方法を示す図である。 本発明の実施形態による導電経路を形成する別の例示的な方法を示す図である。 本発明の実施形態による導電経路を形成する別の例示的な方法を示す図である。

Claims (28)

  1. デバイスを製作する方法であって、
    第１の導電性フォトリソグラフィー膜を基板の上面に堆積させる段階と、
    リソグラフィープロセスを用いて前記第１の導電性フォトリソグラフィー膜をパターニングして、第１の回路パターンを形成する段階と、
    パターニングされた前記第１の導電性フォトリソグラフィー膜の上にめっき膜を形成する段階と、
    を含む、
    デバイスを製作する方法。
  2. 前記第１の導電性フォトリソグラフィー膜を基板の上面に堆積させる段階の前に、１以上のバイア（ｖｉａ）を有する第１の誘電体層を基板の表面に形成する段階をさらに含み、
    前記第１の誘電体層が前記基板を前記第１の導電性フォトリソグラフィー膜から絶縁し、
    前記第１の導電性フォトリソグラフィー膜が前記第１の誘電体層の表面に形成される、
    請求項１に記載のデバイスを製作する方法。
  3. 前記基板が、内部に導電性素子が形成された１以上の造作部（ｆｅａｔｕｒｅ）をさらに含み、
    前記バイアが前記導電性素子との電気的相互接続を可能にする、
    請求項２に記載のデバイスを製作する方法。
  4. 前記第１の導電性フォトリソグラフィー膜を前記導電性素子と相互接続させる段階をさらに含む、
    請求項３に記載のデバイスを製作する方法。
  5. さらなる導電性膜を、前記第１の導電性フォトリソグラフィー膜の前記第１の回路パターン上に形成する段階と、
    前記バイアにより、前記さらなる導電性膜を前記導電性素子と相互接続させる段階と、
    をさらに含む、
    請求項４に記載のデバイスを製作する方法。
  6. 前記さらなる導電性膜を形成することが、電解プロセスを使用することを含む、
    請求項５に記載のデバイスを製作する方法。
  7. 第２の導電性フォトリソグラフィー膜を前記基板の底面に堆積させる段階と、
    リソグラフィープロセスを用いて前記第２の導電性フォトリソグラフィー膜をパターニングして、第２の回路パターン形成する段階と、
    をさらに含む、
    請求項１から請求項６までの何れか一項に記載のデバイスを製作する方法。
  8. 前記第２の導電性フォトリソグラフィー膜を堆積させる段階の前に、前記基板の底面に１以上のバイアを有する第２の誘電体層を形成する段階をさらに含み、
    前記第２の誘電体層が前記基板の底面を前記第２の導電性フォトリソグラフィー膜から絶縁し、
    前記第２の導電性フォトリソグラフィー膜が前記第２の誘電体層の表面に形成される、
    請求項７に記載のデバイスを製作する方法。
  9. 前記基板が、内部に導電性素子が形成された１以上の造作部をさらに含み、
    前記バイアが前記導電性素子との電気的相互接続を可能にする、
    請求項８に記載のデバイスを製作する方法。
  10. 前記第２の導電性フォトリソグラフィー膜を前記導電性素子と相互接続させる段階をさらに含む、
    請求項９に記載のデバイスを製作する方法。
  11. さらなる導電性膜を、前記第２の導電性フォトリソグラフィー膜の前記第２の回路パターン上に形成する段階と、
    前記バイアにより、前記さらなる導電性膜を前記導電性素子と相互接続させる段階と、
    をさらに含む、
    請求項１０に記載のデバイスを製作する方法。
  12. 前記さらなる導電性膜を形成することが、電解プロセスを使用することを含む、
    請求項１１に記載のデバイスを製作する方法。
  13. 前記第１の導電性フォトリソグラフィー膜を基板の上面に堆積させる段階が、プリント回路基板の基板の上面に、前記第１の導電性フォトリソグラフィー膜を堆積させる段階を含む、
    請求項１から請求項１２までの何れか一項に記載のデバイスを製作する方法。
  14. 電子デバイスであって、
    基板と、
    前記基板の表面に形成される誘電体層と、
    前記誘電体層の表面に形成され、パターニングされて回路パターンを形成する導電性フォトリソグラフィー膜と、
    パターニングされた前記導電性フォトリソグラフィー膜の上に形成されるめっき膜と、
    を備える、
    電子デバイス。
  15. 前記導電性フォトリソグラフィー膜が、
    エポキシアクリレート、熱硬化剤及び導電性ポリマーの混合物を５０重量％〜６０重量％；
    リソグラフィー反応性成分を２０重量％〜３０重量％；
    光活性材料を１０重量％〜１５重量％
    導電性フォトリソグラフィーポリマーの導電率を高める添加剤を３重量％〜５重量％
    含む、
    請求項１４に記載の電子デバイス。
  16. 前記基板が、内部に導電性素子が形成された１つ又は複数の造作部をさらに備え、
    前記誘電体層がそれを貫通するように創出されたバイアを有し、
    前記バイアが前記導電性素子との電気的相互接続を可能にし、
    前記導電性フォトリソグラフィー膜が前記バイアを介して前記導電性素子と電気的に相互接続される、
    請求項１４または請求項１５に記載の電子デバイス。
  17. 前記導電性フォトリソグラフィー膜の回路パターン上に形成されるさらなる導電性膜をさらに含み、
    前記さらなる導電性膜が前記バイアを介して前記導電性素子と相互接続される、
    請求項１６に記載の電子デバイス。
  18. 前記導電性フォトリソグラフィー膜が導電性のポリマーを含む、
    請求項１４から請求項１７までの何れか一項に記載の電子デバイス。
  19. 前記基板が、プリント回路基板の基板を含む、
    請求項１４から請求項１８までの何れか一項に記載の電子デバイス。
  20. 前記導電性フォトリソグラフィー膜が、レジストを含む、
    請求項１４から請求項１９までの何れか一項に記載の電子デバイス。
  21. 前記導電性フォトリソグラフィー膜が、金属の粉末および炭素の粉末の少なくとも一方を含む、
    請求項１４から請求項２０までの何れか一項に記載の電子デバイス。
  22. 導電性フォトリソグラフィー膜が、前記基板の上面に形成される第１の導電性フォトリソグラフィー膜と、前記基板の底面に形成される第２の導電性フォトリソグラフィー膜とを含む、
    請求項１４から請求項２１までの何れか一項に記載の電子デバイス。
  23. 前記めっき層と、前記導電性フォトリソグラフィー膜との間に形成された無電解めっき膜の一部が除去されて得られる、
    請求項１４から請求項２２までの何れか一項に記載の電子デバイス。
  24. 前記導電性フォトリソグラフィー膜が、ナノサイズの金属粉末を含む、
    請求項１４から請求項２３までの何れか一項に記載の電子デバイス。
  25. デバイスを製作する方法であって、
    基板の上面に形成される第１の絶縁層の表面に、第１の導電性フォトリソグラフィー膜を堆積させる段階と、
    回路パターンに従って前記第１の導電性フォトリソグラフィー膜をマスキングする段階と、
    前記第１の導電性フォトリソグラフィー膜を露光する段階と、
    前記第１の導電性フォトリソグラフィー膜を現像して、前記第１の導電性フォトリソグラフィー膜の一部を除去する段階と、
    前記第１の導電性フォトリソグラフィー膜を現像した後で、前記第１の導電性フォトリソグラフィー膜の上にめっき膜を形成する段階と、
    を含む、
    デバイスを製作する方法。
  26. 前記マスキング、前記露光及び前記現像の後で、前記第１の導電性フォトリソグラフィー膜の表面に第２の絶縁層を形成する段階と、
    第２の導電性フォトリソグラフィー膜を前記第２の絶縁層の上面に堆積させる段階と、
    回路パターンに従って前記第２の導電性フォトリソグラフィー膜をマスキングする段階と、
    前記第２の導電性フォトリソグラフィー膜を露光する段階と、
    前記第２の導電性フォトリソグラフィー膜を現像して、前記第２の導電性フォトリソグラフィー膜の一部を除去する段階と、
    をさらに含む、
    請求項２５に記載のデバイスを製作する方法。
  27. 前記めっき膜の上に第２の絶縁層を形成する段階と、
    前記第２の絶縁層の表面に第２の導電性フォトリソグラフィー膜を堆積させる段階と、
    回路パターンに従って前記第２の導電性フォトリソグラフィー膜をマスキングする段階と、
    前記第２の導電性フォトリソグラフィー膜を露光する段階と、
    前記第２の導電性フォトリソグラフィー膜を現像して、前記第２の導電性フォトリソグラフィー膜の一部を除去する段階と、
    をさらに含む、
    請求項２５に記載のデバイスを製作する方法。
  28. 前記第１の導電性フォトリソグラフィー膜を堆積させる段階が、前記第１の導電性フォトリソグラフィー膜を、プリント回路基板の基板の上面に形成される第１の絶縁層の表面に堆積させる段階を含む、
    請求項２５から請求項２７までの何れか一項に記載のデバイスを製作する方法。
JP2007531196A 2004-09-09 2005-08-26 導電性リソグラフィーポリマー及びこれを用いたデバイスの作製方法 Expired - Fee Related JP4619411B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/938,161 US7279268B2 (en) 2004-09-09 2004-09-09 Conductive lithographic polymer and method of making devices using same
PCT/US2005/030407 WO2006031411A2 (en) 2004-09-09 2005-08-26 A conductive lithographic polymer mixture and method of making devices using same

Publications (2)

Publication Number Publication Date
JP2008512721A JP2008512721A (ja) 2008-04-24
JP4619411B2 true JP4619411B2 (ja) 2011-01-26

Family

ID=35520023

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007531196A Expired - Fee Related JP4619411B2 (ja) 2004-09-09 2005-08-26 導電性リソグラフィーポリマー及びこれを用いたデバイスの作製方法

Country Status (8)

Country Link
US (2) US7279268B2 (ja)
JP (1) JP4619411B2 (ja)
KR (2) KR101035156B1 (ja)
CN (1) CN101189553B (ja)
DE (1) DE112005002156T5 (ja)
HK (1) HK1120870A1 (ja)
TW (1) TWI333128B (ja)
WO (1) WO2006031411A2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7666326B2 (en) * 2004-08-30 2010-02-23 Shin-Etsu Polymer Co., Ltd. Conductive composition and conductive cross-linked product, capacitor and production method thereof, and antistatic coating material, antistatic coating, antistatic film, optical filter, and optical information recording medium
US7279268B2 (en) 2004-09-09 2007-10-09 Intel Corporation Conductive lithographic polymer and method of making devices using same
JP4940983B2 (ja) * 2007-02-13 2012-05-30 富士通株式会社 引出配線の形成方法及び走査型プローブ顕微鏡用試料の作成方法
JP5047862B2 (ja) * 2008-03-31 2012-10-10 三菱自動車工業株式会社 パネル装置
KR101138799B1 (ko) * 2009-08-20 2012-04-24 제일모직주식회사 이방 도전성 필름용 조성물
CN102627823B (zh) * 2011-08-10 2015-10-21 京东方科技集团股份有限公司 透明导电树脂、彩膜基板及制作方法、液晶显示装置
JP6163745B2 (ja) * 2012-02-03 2017-07-19 株式会社リコー アミン化合物、及び電子写真感光体、該電子写真感光体を用いた画像形成方法、画像形成装置、画像形成用プロセスカートリッジ
KR101741358B1 (ko) 2016-02-23 2017-05-29 아주대학교산학협력단 광활성-도전성 고분자 재료, 광활성 도전막 및 이를 포함하는 광전자 소자

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3306830A (en) * 1963-06-13 1967-02-28 Bell Telephone Labor Inc Printed circuit boards and their fabrication
US3791858A (en) * 1971-12-13 1974-02-12 Ibm Method of forming multi-layer circuit panels
US3997344A (en) 1974-07-05 1976-12-14 American Can Company Dry positive photopolymer imaging process involving heating and application of toner
DE3324117A1 (de) 1983-07-05 1985-01-17 Gebr. Schmid Maschinenfabrik GmbH & Co, 7290 Freudenstadt Verfahren und herstellung gedruckter schaltungen und photolack zur durchfuehrung dieses verfahrens
US4650288A (en) * 1983-07-07 1987-03-17 North American Philips Corporation Electrically conductive materials for devices
US6331356B1 (en) 1989-05-26 2001-12-18 International Business Machines Corporation Patterns of electrically conducting polymers and their application as electrodes or electrical contacts
JPH03137121A (ja) 1989-06-19 1991-06-11 Showa Denko Kk 導電性樹脂接続材
US5300208A (en) * 1989-08-14 1994-04-05 International Business Machines Corporation Fabrication of printed circuit boards using conducting polymer
JPH05320542A (ja) * 1992-05-27 1993-12-03 Canon Inc 導電性皮膜
DE69327564T2 (de) 1992-10-07 2000-08-24 Sekisui Chemical Co Ltd Elektrisch leitfähige Zusammensetzung
JP3236147B2 (ja) * 1992-10-07 2001-12-10 積水化学工業株式会社 導電塗料組成物
JP3228809B2 (ja) * 1993-02-18 2001-11-12 積水化学工業株式会社 導電性塗料組成物
EP0615256B1 (en) * 1993-03-09 1998-09-23 Koninklijke Philips Electronics N.V. Method of manufacturing a pattern of an electrically conductive polymer on a substrate surface and method of metallizing such a pattern
US5427841A (en) * 1993-03-09 1995-06-27 U.S. Philips Corporation Laminated structure of a metal layer on a conductive polymer layer and method of manufacturing such a structure
US5492863A (en) 1994-10-19 1996-02-20 Motorola, Inc. Method for forming conductive bumps on a semiconductor device
WO1996021699A1 (fr) * 1995-01-11 1996-07-18 Sekisui Chemical Co., Ltd. Composition d'enduit conducteur
EP0848730B1 (en) 1995-09-08 2000-12-20 Solplax Limited Method for the manufacture of biodegradable plastic material
US5702566A (en) * 1996-04-08 1997-12-30 Industrial Technology Research Institute Conductive photoresist to mitigate antenna effect
US6132644A (en) * 1997-05-29 2000-10-17 International Business Machines Corporation Energy sensitive electrically conductive admixtures
GB9725805D0 (en) * 1997-12-06 1998-02-04 Lucas Ind Plc Fuel injector nozzle
US6254758B1 (en) 1998-02-02 2001-07-03 Shinko Electric Industries Co., Ltd. Method of forming conductor pattern on wiring board
US6197181B1 (en) 1998-03-20 2001-03-06 Semitool, Inc. Apparatus and method for electrolytically depositing a metal on a microelectronic workpiece
US6219643B1 (en) 1998-06-26 2001-04-17 Nuance Communications, Inc. Method of analyzing dialogs in a natural language speech recognition system
US6300049B2 (en) 1998-10-15 2001-10-09 Eastman Kodak Company Imaging element containing an electrically-conductive layer
US6214737B1 (en) 1999-01-20 2001-04-10 Advanced Micro Devices, Inc. Simplified sidewall formation for sidewall patterning of sub 100 nm structures
US6248658B1 (en) * 1999-01-13 2001-06-19 Advanced Micro Devices, Inc. Method of forming submicron-dimensioned metal patterns
US6078100A (en) * 1999-01-13 2000-06-20 Micron Technology, Inc. Utilization of die repattern layers for die internal connections
JP2000305283A (ja) * 1999-02-18 2000-11-02 Dainippon Printing Co Ltd 転写版の製造方法および転写版
US6197881B1 (en) 1999-08-18 2001-03-06 Biopixel Ltd. Electrically conductive copolymers and their preparation
US6869750B2 (en) * 1999-10-28 2005-03-22 Fujitsu Limited Structure and method for forming a multilayered structure
EP1145339A1 (en) * 1999-11-02 2001-10-17 Koninklijke Philips Electronics N.V. Method of producing vertical interconnects between thin film microelectronic devices and products comprising such vertical interconnects
US6319643B1 (en) * 2000-06-19 2001-11-20 Advanced Micro Devices, Inc. Conductive photoresist pattern for long term calibration of scanning electron microscope
US6638680B2 (en) 2000-06-26 2003-10-28 Agfa-Gevaert Material and method for making an electroconductive pattern
JP2002150620A (ja) * 2000-11-09 2002-05-24 Hitachi Ltd スタンパの製造方法
US6541782B2 (en) * 2000-11-28 2003-04-01 United Microelectronics Copr. Electron beam photolithographic process
US6440654B1 (en) 2001-04-03 2002-08-27 Eastman Kodak Company Photographic element containing an electrically-conductive layer
US6699396B1 (en) 2001-06-29 2004-03-02 Novellus Systems, Inc. Methods for electroplating large copper interconnects
JP2003160745A (ja) * 2001-08-21 2003-06-06 Sustainable Titania Technology Inc 導電性と光触媒性能を持つ被膜形成用水液、その製造方法及び該被膜を備える構造体
SG128438A1 (en) 2002-03-15 2007-01-30 Sumitomo Chemical Co Polymer compound and polymer light emitting deviceusing the same
JP4321110B2 (ja) * 2002-06-05 2009-08-26 住友化学株式会社 高分子化合物およびそれを用いた高分子発光素子
JP2004020950A (ja) 2002-06-17 2004-01-22 Fuji Xerox Co Ltd 画像記録体及びそれを用いた画像表示体
JP4350597B2 (ja) * 2004-06-14 2009-10-21 信越ポリマー株式会社 帯電防止性樹脂組成物、帯電防止性樹脂塗料、光学フィルタ
JP4682544B2 (ja) * 2004-06-17 2011-05-11 日本ポリウレタン工業株式会社 光硬化性コーティング用樹脂組成物及びその製造方法、並びに光ファイバー心線、着色心線、ユニット、又はオーバーコート心線
US7279268B2 (en) 2004-09-09 2007-10-09 Intel Corporation Conductive lithographic polymer and method of making devices using same

Also Published As

Publication number Publication date
WO2006031411A2 (en) 2006-03-23
HK1120870A1 (en) 2009-04-09
US20060051707A1 (en) 2006-03-09
US20070269743A1 (en) 2007-11-22
KR101035156B1 (ko) 2011-05-17
KR101007561B1 (ko) 2011-01-14
KR20080052695A (ko) 2008-06-11
CN101189553A (zh) 2008-05-28
CN101189553B (zh) 2014-10-22
US7279268B2 (en) 2007-10-09
TWI333128B (en) 2010-11-11
KR20070047822A (ko) 2007-05-07
WO2006031411A3 (en) 2007-12-21
DE112005002156T5 (de) 2007-06-28
JP2008512721A (ja) 2008-04-24
TW200622492A (en) 2006-07-01
US7700246B2 (en) 2010-04-20

Similar Documents

Publication Publication Date Title
JP4619411B2 (ja) 導電性リソグラフィーポリマー及びこれを用いたデバイスの作製方法
KR101086828B1 (ko) 매립형 인쇄회로기판, 다층 인쇄회로기판 및 이들의 제조방법
US20080041621A1 (en) Circuit board structure and method for fabricating the same
US20050227049A1 (en) Process for fabrication of printed circuit boards
CN101981655B (zh) 用于在c4焊盘之间制造线/间隔布线的方法
US5207865A (en) Multilayer structure and method for fabricating the same
TW200829104A (en) Circuit board and method for manufaturing thereof
US20060243482A1 (en) Circuit board structure and method for fabricating the same
KR100373398B1 (ko) 수동소자 내장형 멀티칩모듈 기판 및 그 제조방법
WO2002011500A2 (en) Printed circuit board comprising embedded capacitor and method of forming same
TW201025529A (en) Substrate structure and manufacturing method thereof
US9521759B2 (en) Vertical conductive unit and manufacturing method thereof
US20040074865A1 (en) Hybrid interconnect substrate and method of manufacture thereof
US8592135B2 (en) Method of manufacturing printed circuit board
JP2007517410A (ja) パターン回路およびその製造方法
TWI253712B (en) Method of fabricating patterns with a dual damascene process
WO2018063336A1 (en) Vias and gaps in semiconductor interconnects
US7358184B2 (en) Method of forming a conductive via plug
KR100301107B1 (ko) 멀티칩모듈기판및그제조방법
Ho et al. High Density Redistribution Layers (< 2 μm L/S) for Chiplets Packaging
KR20050109653A (ko) 빌드업 기술을 이용한 반도체 실장기판의 제조방법
KR20030058597A (ko) 반도체 소자의 제조 방법
Greig HDI Substrate Manufacturing Technologies: Thin Film Technology
KR20080036491A (ko) 감입식 피동부품의 제조방법
JPH0992984A (ja) 回路基板及びその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090804

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20091102

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20091110

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20091203

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20091210

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20091225

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100202

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101005

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101026

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131105

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4619411

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees