KR101035156B1 - 도전 리소그래픽 폴리머 및 이를 이용하여 소자를 만드는방법 - Google Patents

도전 리소그래픽 폴리머 및 이를 이용하여 소자를 만드는방법 Download PDF

Info

Publication number
KR101035156B1
KR101035156B1 KR1020087012597A KR20087012597A KR101035156B1 KR 101035156 B1 KR101035156 B1 KR 101035156B1 KR 1020087012597 A KR1020087012597 A KR 1020087012597A KR 20087012597 A KR20087012597 A KR 20087012597A KR 101035156 B1 KR101035156 B1 KR 101035156B1
Authority
KR
South Korea
Prior art keywords
conductive
thin film
conductive photoresist
lithographic
polymer
Prior art date
Application number
KR1020087012597A
Other languages
English (en)
Other versions
KR20080052695A (ko
Inventor
레베카 시아
쯩-유 첸
Original Assignee
인텔 코오퍼레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코오퍼레이션 filed Critical 인텔 코오퍼레이션
Publication of KR20080052695A publication Critical patent/KR20080052695A/ko
Application granted granted Critical
Publication of KR101035156B1 publication Critical patent/KR101035156B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82B—NANOSTRUCTURES FORMED BY MANIPULATION OF INDIVIDUAL ATOMS, MOLECULES, OR LIMITED COLLECTIONS OF ATOMS OR MOLECULES AS DISCRETE UNITS; MANUFACTURE OR TREATMENT THEREOF
    • B82B3/00—Manufacture or treatment of nanostructures by manipulation of individual atoms or molecules, or limited collections of atoms or molecules as discrete units
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03C—PHOTOSENSITIVE MATERIALS FOR PHOTOGRAPHIC PURPOSES; PHOTOGRAPHIC PROCESSES, e.g. CINE, X-RAY, COLOUR, STEREO-PHOTOGRAPHIC PROCESSES; AUXILIARY PROCESSES IN PHOTOGRAPHY
    • G03C1/00—Photosensitive materials
    • G03C1/72—Photosensitive compositions not covered by the groups G03C1/005 - G03C1/705
    • G03C1/73—Photosensitive compositions not covered by the groups G03C1/005 - G03C1/705 containing organic compounds
    • G03C1/735—Organo-metallic compounds
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/038—Macromolecular compounds which are rendered insoluble or differentially wettable
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/093—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers characterised by antistatic means, e.g. for charge depletion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76882—Reflowing or applying of pressure to better fill the contact hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/032—Materials
    • H05K2201/0329—Intrinsically conductive polymer [ICP]; Semiconductive polymer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0502—Patterning and lithography
    • H05K2203/0514—Photodevelopable thick film, e.g. conductive or insulating paste
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12014—All metal or with adjacent metals having metal particles

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Architecture (AREA)
  • Structural Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Materials Engineering (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

본 발명은 도전 포토리소그래픽 박막 및 도전 포토리소그래픽 박막을 이용하여 소자를 형성하는 방법에 관한 발명이다. 이 방법은 기판 표면 위에 도전 포토리소그래픽 박막을 증착시키는 단계; 및 리소그래픽 공정을 이용하여 원하는 회로 패턴을 만들기 위해 도전 포토리소그래픽 필름을 패터닝하는 단계를 포함한다. 도전 포토리소그래픽 박막은 약 50%에서 약 60%의 에폭시 아크릴레이트, 열 경화제, 및 도전 폴리머의 혼합물; 약 20%에서 약 30%의 리소그래픽 반응 요소; 약 10%에서 약 15%의 광-반응 재료; 및 도전 포토리소그래픽 폴리머의 전도도를 높이는 약 3%에서 약 5%의 첨가제를 포함한다.
도전 포토리소그래픽 폴리머, 유전층, 절연층, 비아, 도전 피쳐, 제2 도전 포토리소그래픽 폴리머

Description

도전 리소그래픽 폴리머 및 이를 이용하여 소자를 만드는 방법{A CONDUCTIVE LITHOGRAPHIC POLYMER AND METHOD OF MAKING DEVICES USING SAME}
본 발명의 실시예는 도전 리소그래픽 폴리머(conductive lithographic polymer) 및 도전 리소그래픽 폴리머를 포함한 소자에 대해 상호접속 및 도전 피쳐(feature)를 만드는 방법에 관한 것이다.
집적 회로는 반도체 재료 및 반도체 표면에 놓인 유전체 재료 내에 형성된 상호접속된 소자의 총체이다. 반도체 내부에 형성될 수 있는 소자로 몇 개를 언급하면 트랜지스터, 바이폴라 트랜지스터, 다이오드 및 확산 저항(diffused resistor)이 있다. 유전체 내부에 형성될 수 있는 소자는 박막 저항기 및 커패시터가 있다. 실리콘 또는 실리콘 함유 재료가 일반적으로 상기 소자에 대한 기판으로 사용된다.
일반적으로, 단일 8-인치 지름의 실리콘 웨이퍼 상에 100개 이상의 집적 회로 다이(IC 칩)가 만들어진다. 소자는 유전체 내에 형성된 도전 경로(또한 금속배선 층으로 언급됨)에 의해 상호접속된다. 일반적으로, 유전층에 의해 분리된 연속적인 레벨로 되어 있는 도전 경로의 2 이상의 레벨은 상호접속에 이용된다. 현재 기술에서, 전형적으로 구리로 만들어진 금속배선 층은 도전 경로를 만들기 위해 유전층 위에 형성된다. 금속배선 층을 형성하는 프로세싱 방법의 예로 화학기상증착법(chemical vapor deposition, CVD), 물리기상증착법(physical vapor deposition, PVD), 전기화학증착법(electrochemical deposition)을 포함한다. 구리의 전기화학증착은 구리 금속배선 층을 증착하기 위한 가장 저렴한 방법을 제공하는 것으로 밝혀졌다. 경제적으로 실용적인 점에 더하여, 상기의 증착 기술은 기계적 및 전기적으로 상호접속 구조에 적합한 사실상 부합(conformal) 구리 박막을 제공한다.
전기화학증착의 예는 (도 1a-1e)에 도시되어 있다. 우선, 무전해(electroless) 구리 도금 층(102)은 도전 피쳐나 소자(108)(도 1a)를 포함할 수 있는 기판(106)의 절연 층(104) 상에 형성된다. 절연 층(104)은 도전 피쳐(108)에 연결 가능하도록 관통 홀이나 비아(vias, 110)를 포함한다. 절연 층(104)은 도전 패턴 사이의 전기적 절연을 확실히 하는 목적으로 다수의 층에 형성된 도전 패턴 사이에 끼워진 일반적인 절연층이다.
다음으로, 도 1b에 보이는 바와 같이 포토레지스트 층(photoresist layer, 112)은 무전해 구리 도금 층(102)에 패터닝(patterning)된다. 다음으로, 도 1C에 보이는 바와 같이 전해(electrolytic) 구리 도금 층(114)은 노출된 무전해 구리 도금 층(102) 위에 형성된다. 무전해 구리 도금 층(102)은 전해 도금 층(114)에 대한 전기적 제공 또는 공급층(electrical feed or seed layer)으로 사용된다.
다음으로, 도 1d에 보이는 바와 같이 포토레지스트 층(112)은 제거된다. 다음으로, 노출된 무전해 구리 도금 층(102)은 도 1e에 보이는 바와 같이 구리 에칭 용액에 의해 제거된다. 일반적으로, 알칼리 에칭 용액이 에칭 용액으로 사용된다. 상기에 따라, 무전해 구리 도금 층(102) 위에 전해 구리 도금 층(114)이 적층된 도전 패턴(116)은 절연 층(104) 위에 형성될 수 있다. 이 공정은 일반적으로 다층으로된(multilayered) 소자의 형성을 위해 계속 반복된다.
도전 층의 패터닝을 완료하기 위한 박막 적층에 시간이 소비되기 때문에 현재 실시는 소자(예를 들어, 인쇄 회로 기판(printed circuit board))을 제작하는데 긴 공정 처리 시간이 걸린다. 포토레지스트 층이 사용되어야 하고, 무전해 도금 층 및 전해 도금 층이 각 단계에서 사용되고 제거되어야 한다. 또한, 화학 용액이 라인 안정(line stability)을 유지하기 위해 다양한 제어 시스템이 필요한데, 예를 들면, 무전해 도금 공정에서 무전해 도금의 두께를 제어해야할 뿐만 아니라 증착될 양도 정확하고 신중하게 제어할 필요가 있다. 따라서 소자 제작 공정은 시간이 많이 들고 가격도 비싸게 된다.
실시예는 특정 형태 및 기술과 관련하여 기재되어 있다. 당업자라면 첨부된 청구항의 범주 내에서 다양한 변경 및 수정을 할 수 있다. 추가로, 공지의 요소, 소자, 구성요소, 회로, 공정 단계 등은 자세히 기술되지 않을 것이다.
본 발명의 실시예는 도전 리소그래픽 폴리머, 및 도전 리소그래픽 폴리머를 포함하는 상호접속과 도전 피쳐를 가진 소자(예를 들어, 인쇄 회로 기판)를 제작하는 방법에 속한다. 도전 트레이스 및 도전 경로는 소자의 제조 공정 전체에 이용된다. 예를 들면, 기판 상에 소자가 형성되고 절연 층 및 도전 경로나 금속배선 층을 통해 서로 상호접속된다. 상기 설명된 바와 같이, 전기화학은 상기 도전 경로를 만드는데 널리 이용되는 공지의 방법 가운데 하나이다. 전통적인 방법은 일 반적으로 반도체 소자의 도전 경로를 제조하는데 복수 에칭 및 리소그래픽 단계를 필요로 한다. 현재 업계의 기술은 소자를 만드는데 긴 처리 시간을 필요로 하고 높은 비용을 초래한다.
본 발명의 실시예는 반도체 소자에 대한 도전 경로, 금속배선 층 또는 다른 도전 피쳐를 제조하는데 사용될 수 있는 도전 리소그래픽 폴리머를 설명한다. 여기에 사용된 것처럼, 도전 리소그래픽 폴리머는 고유의 도전 폴리머 및 광학 특징을 가지는 폴리머를 포함하는 합성 재료가 될 수 있다. 도전 리소그래픽 폴리머는 리소그래픽 폴리머 및 금속이나 탄소전지 같은 도전 물질과 비도전 폴리머의 물리적 혼합물을 포함하는 도전 폴리머를 포함하는 물질이 될 수도 있다. 도전 리소그래픽 폴리머는 리소그래픽 폴리머 및 추가적인 도전 물질과 도전 폴리머의 물리적 혼합물을 포함하는 도전 폴리머를 포함하는 물질이 역시 될 수 있고, 도전 물질은 도전 폴리머의 전도도를 높이기 위해 혼합물에 추가되는 금속 또는 탄소전지이다. 도전 리소그래픽 폴리머는 광학 특징 때문에 포토레지스트 물질로 이용될 수 있다. 일반 리소그래픽 방법은 도전 리소그래픽 폴리머를 패터닝하는데 사용될 수 있다. 도전 리소그래픽 폴리머를 이용하여 형성된 라인(lines), 트레이스(traces) 또는 경로는 도전 특징에 의해 도전 트레이스나 경로 또는 금속배선 층으로 사용될 수 있다. 도전 리소그래픽 폴리머는 따라서 앞서 설명된 일반 포토레지스트 층과 무전해 도금 층을 대체할 수 있거나, 앞서 언급된 일반 포토레지스트 층, 무전해 도금 층 및 전해 도금 층를 대체할 수 있을 것이다. 도전 리소그래픽 폴리머는 다른 도전 트레이스 및/또는 구리와 같은 금속을 사용하여 쉽게 형성되는 금속배선 층을 형성하는데 사용될 수 있다.
일 실시예에서, 도전 리소그래픽 폴리머는 (1) 약 50-60%(무게 비율)의 에폭시 아크릴레이트(epoxy acrylate), 열 경화제(thermal curing agent), 및 도전 폴리머의 혼합물; (2) 약 20-30%(무게 비율)의 리소그래픽 반응 요소; (3) 약 10-15%(무게 비율)의 광-반응(photo-active) 물질; 및 (4) 도전 포토리소그래픽(photolithographic) 폴리머의 다른 기능 전도도를 높이거나 제공하는 약 3-5%(무게 비율)의 첨가물을 포함하는 혼합물이다.
에폭시 아크릴레이트, 열 경화제 및 도전 폴리머의 비율은 도전 리소그래픽 폴리머의 전도도 및 혼합물에 사용되는 도전 폴리머의 원하는 전도도 레벨에 따라 변화될 수 있다.
일 실시예에서, 에폭시 아크릴레이트는 산 작용기 모노머(acid functional monomers)와 산이 없는 작용기 모노머의 혼합물이다. 에폭시 아크릴레이트는 아크릴산, 메타아크릴산, 말레산, 푸마르산(fumaric acid), 시트라코닉산(citraconic acid), 2-아크릴아미도-2-메틸프로판술폰산(2-acrylamido-2-methylpropanesulfonic acid), 2-하이드록시에틸 아크릴로일 인산염(2-hydroxyethyl acryloyl phosphate), 2-하이드록시프로필 아크릴로일 인산염(2-hydroxypropyl acryloyl phosphate), 2-하이드록시-알파-아크릴로일 인산염, 및 메틸 아크릴레이트, 2-에틸 헥실 아크릴레이트, n-부틸 아크릴레이트, n-헥실 아크릴레이트, 메틸 메타아크릴레이트, 하이드록시 에틸 아크릴레이트, 부틸 메타아크릴레이트, 옥틸 아크릴레이트, 2-에톡시(ethoxy) 에틸 메타아크릴레이트, 및 t-부틸 아크릴레이트로 이루어진 그룹에서 선택될 수 있다.
일 실시예에서, 열 경화제는 이미다졸(imidazole), 이미다졸 유도체, 2-메틸이미다졸, 2-에틸이미다졸, 2-에틸-4-메틸이미다졸, 2-페닐이미다졸(phenylimidazole), 4-페닐이미다졸, 1-시아노에틸(cyanoethyl)-2-페닐이미다졸, 1-(2-시아노에틸)-2-에틸-4-메틸이미다졸, 구아나민(guanamine), 아세토구아나민, 벤조구아나민, 아민(amine), 디시안디아미드(dicyandiamide), 벤질디메틸(benzyldimethyl) 아민, 4-(디메틸아미노)-N,N-디메틸벤질 아민, 4-메톡시-N,N-디메틸벤질 아민, 4-메틸-N,N-디메틸벤질 아민, 멜라민(melamine), 페놀 수지, 페놀 노볼락(novolak) 수지, 및 크레졸 노볼락 수지로 이루어진 그룹에서 선택될 수 있다.
일 실시예에서, 도전 폴리머는 본질적으로나 본래 도전성이 있다. 일 실시예에서, 도전 폴리머는 폴리아닐린, 폴리피롤, 및 폴리티오펜(polythiophene), 폴리페닐렌비닐렌(polyphenylenevinylene), 폴리디알킬플루오렌(polydialkylflourene), 폴리아닐린 유도체, 폴리피롤 유도체, 폴리티오펜 유도체, 및 나노복합재 폴리머로 이루어진 그룹에서 선택될 수 있다. 도전 물질은 또한 이오딘(AsF5), 폴리아세틸렌, 또는 도판트(dopant)를 가지는 폴리 설퍼 니트리드(poly sulfur nitride)가 될 수 있다.
일 실시예에서, 리소그래픽 반응 요소는 에틸렌성 불포화를 가지는 저급 올리고머(short chain oligomer), 모노머, 또는 디머(dimmer)이다. 리소그래픽 반응 요소는 스타이렌 말레 무수물 코폴리머(styrene maleic anhydride copolymers), 및 유사한 무수물-포함 코폴리머로 구성된 그룹으로부터 선택될 수 있고, 각각의 스타이렌 말레 무수물 코폴리머, 및 그 유사한 무수물-포함 코폴리머는 하이드록시-작용기 (메타)아크릴 에스테르로 부분적으로 에스테르화된다. 일 실시예에서, 하이드록시-작용기 (메타)아크릴 에스테르는 하이드록시에틸 아크릴레이트, 아크릴산, 메타아크릴산, 말레산, 푸마르산, 및 시트라코닉산 작용기 모노머로 이루어진 그룹에서 선택된다.
일 실시예에서, 광-반응 물질은 9-페닐아크리딘, n-페닐 글리신, 방향족 케톤, N,N'-테트라에틸-4,4'-디아미노벤조페논, 및 4-메톡시-4'-디메틸아미노벤조페논으로 이루어진 그룹에서 선택되어 진다. 방향족 케톤은 벤조페논, N,N'-테트라메틸-4,4'-디아미노벤조페논이 될 수 있다.
계면활성제는 또한 첨가물에 포함될 수 있다. 일 실시예에서, 첨가물은 발색제(color former), 계면활성제, 촉매, 충전제, 가소제, 및 금속 분말로 이루어진 그룹에서 선택된다. 첨가물은 폴리머의 전도도를 증가시키는 요소가 될 수 있다. 첨가물로 사용될 수 있는 재료는 또한 도전 요소, 금속, 금속 분말, 및 나노크기의 금속 분말을 포함한다. 도전 물질은 구리, 금, 티타늄, 크롬, 알루미늄, 철, 니켈, 코발트, 아연, 구리 아연, 니켈-철, 코발트-철, 은, 흑연, 또는 카본 블랙(carbon black) 분말 등이 될 수 있다.
도전 리소그래픽 폴리머를 만드는 혼합물에 용매가 포함된다. 용매는 탄화수소 용매나 알코올을 포함하는 다양한 타입의 적합한 유기 용매에서 선택될 수 있다. 유기 용매는 케톤, 메틸 에틸 케톤, 시클로헥사논, 방향족 탄화수소, 톨루엔, 자일렌, 테트라메틸 벤젠, 글리콜 에테르, 디에틸렌 글리콜 모노에틸 에테르, 디프로필렌 글리콜 디에틸 에테르, 에스테르, 에틸 아세테이트, 부틸 아세테이트, 부틸 셀로솔브(cellosolve) 아세테이트, 카비톨(carbitol) 아세테이트, 지방족 탄화수소, 옥탄, 데칸, 석유 용매, 석유 에테르, 석유 나프타, 및 나프타 용매로 이루어진 그룹에서 선택될 수 있다.
도전 포토리소그래픽 폴리머는 구리, 철, 니켈, 코발트, 아연, 구리 아연, 니켈-철, 또는 코발트-철 같은 도전 금속의 전도도와 유사한 전도도를 가지고 있다. 도전 포토리소그래픽 폴리머의 전도도는 첨가물 또는 금속 분말의 농도를 다양화함으로써 도전 금속의 전도도에 달할 수 있다. 일 실시예에서, 도전 포토리소그래픽 폴리머의 전도도는 센티미터당 약 1×10- 10 에서 약 1×106 지멘스의 범위에 있다. 일반적으로, 구리는 센티미터당 약 1×106 지멘스의 전도도 레벨을 가지고, 반도체 재료는 센티미터당 약 1×10-8 지멘스에서 약 1×102 지멘스의 전도도 레벨을 가진다.
도전 리소그래픽 폴리머를 사용하여 제조된 박막, 패턴, 또는 라인은 소자 제조에 현재 사용되는 리소그래픽 기술을 사용하여 얻을 수 있다. 표준 리소그래픽 프린팅 기술은 다양한 기판 위에 박막, 라인, 또는 도전 리소그래픽 폴리머의 패턴을 제조하는데 사용될 수 있다. 제조 후, 이들 도전 리소그래픽 폴리머의 박막, 라인, 또는 패턴은 다양한 반도체나 전자 소자에 대해 도전 피쳐나 금속배선을 형성할 수 있다. 도전 리소그래픽 폴리머는 증착, 프린팅, 또는 적층(lamination) 공정을 통해 잉크, 용매, 또는 드라이 박막으로 기판위에 형성될 수 있다. 도전 리소그래픽 폴리머는 전자 소자, 마이크로-전자 소자, 마이크로프로세서, 칩셋, 전기 컨트롤러, 인쇄 회로 기판, 전자 제품, 광 커플러(coupler), 광전자 부품, 디스플레이 부품, 액체 크리스탈 디스플레이, 또는 평면 디스플레이 등의 제조에 쓰일 수 있으며, 상기 모두는 각자의 회로에서 도전 리소그래픽 폴리머를 사용할 수 있다.
본 발명의 실시예는 무전해 및 전해 과정에 의한 반도체 소자 제조의 긴 공정 처리 시간을 줄이는데 사용될 수 있다. 추가적으로, 실시예는 코팅 및 에칭 과정을 위해 전형적으로 이용되는 제조 중간 단계(예를 들어, 포토레지스트 재료 및 무전해 도금 재료)에 사용되는 재료를 줄일 수 있다.
본 발명의 실시예는 예로 도시되어 있고, 동일한 참조부는 동일한 요소를 지시하는 첨부된 도면의 형태에 국한되지 않는다. 본 발명은 아래의 설명 및 본 발명의 실시예를 도시하는데 사용된 첨부한 도면을 참조함으로써 가장 잘 이해될 수 있다. 본 명세서 상의 본 발명의 "일(an or one)" 실시예의 언급은 반드시 동일 실시예에 대한 것이 아니며, 적어도 하나라는 의미이다.
일 실시예에서, 인쇄 회로 기판과 같은 전자 소자는 상기 설명된 것과 같은 도전 리소그래픽 폴리머를 사용하여 형성된다. 상기 기술된 도전 리소그래픽 폴리머의 혼합물 예시는 전자 소자를 만드는데 사용되는 리소그래픽 폴리머에 사용될 수 있는 유일한 요소가 아니다. 도전 포토리소그래픽 폴리머로부터 이득을 얻는 전자 소자의 제조는 도 2a-2d와 관련하여 설명될 것이다.
우선, 비아(via)나 관통 홀로 개구(240)를 가지는 절연 층(250)은 코어 기판 (200, 도 2a)의 양(위와 아래) 표면의 각각 위에 형성된다. 기판(200)은 유기 재료, 세라믹, 유리, 또는 반도체 재료(실리콘, 실리콘을 포함하는 재료, 실리콘 온 인슐레이션(silicon on insulation) 재료, 실리콘 게르마늄 재료)와 같은 임의의 원하는 기판이 될 수 있다. 기판(200)은 그 위 또는 안에 형성된 트랜지스터나 집적 회로(표기되지 않음)와 같은 마이크로전자 구조를 포함한다.
기판(200)은 또한 도전 피쳐(202)를 포함한다. 도전 피쳐(202)는 기판(200)의 표면 위, 표면 옆, 표면 아래에 형성될 수 있다. 도전 피쳐(202)는, 공지의 방법을 이용하여 기판(200)에 형성되는 트랜지스터 또는 집적 회로와 같은 소자에 대해 전도 접점(conductive contact) 또는 접촉점(contacts) 또는 금속배선 층이 될 수 있다. 도전 접점은 구리, 티타늄, 알루미늄, 크롬, 또는 다른 적합한 도전 재료로 만들어질 수 있다.
절연 층(250)은 전형적으로 반도체 소자에 사용되는 통상의 유전체 또는 절연 재료이다. 절연 층(250)은 당해 기술분야에서 공지된 통상의 방법을 사용하여 기판(200) 위에 형성된다. 비아 또는 관통홀(240)이 절연 층(250)에 생성되어 도전 피쳐(202)에 전기적 접촉이 형성될 수 있다. 절연 층(250)은 어플리케이션 및 소자에 따라 기판(200) 표면의 위 아래 모두에 형성될 수 있다.
다음으로, 도전 포토리소그래픽 박막(230)은 절연 층(250) 표면(도 2a)에 형 성된다. 일 실시예에서, 도전 포토리소그래픽 박막(230)은 절연 층(250) 표면의 위 아래 모두에 형성된다. 일 실시예에서, 도전 포토리소그래픽 박막(230)은 잉크 용액으로부터 형성되며, 도전 포토리소그래픽 재료가 절연 층(250) 표면에 인쇄되거나 입혀진다. 인쇄된 도전 포토리소그래픽 재료는 도전 포토리소그래픽 박막(230)을 형성하기 위해 건조되거나 양생된다. 다른 방법으로, 도전 포토리소그래픽 박막(230)은 건조 박막을 절연 층(250)의 표면에 적층시켜 형성된다. 도전 포토리소그래픽 박막(230)이 비아 또는 관통 홀(240)로 흘러가서 도전 피쳐(202)와 접촉되기 위해 압력 및 온도가 가해질 수 있다.
다음으로, 도전 포토리소그래픽 박막(230)은 포토레지스트 박막 마스킹(masking)과 유사한 공지의 방법을 이용하여 박막(230)에 대한 원하는 회로 패턴에 따라 마스크된다(도 2b의 마스크(241)). 도전 포토리소그래픽 박막(230)은 그 후 빛(245)에 노출되는데, 예를 들면, 전형적으로 포토레지스트 박막을 노출시키는데 행해지는 약 50-150mJ/cm2 정도가 된다. 그 후, 빛에 노출된 도전 포토리소그래픽 박막(230)은 도전 포토리소그래픽 박막의 원하는 패턴을 만들기 위해 현상(develop)된다. 도 2c에 보여진 바와 같이, 도전 포토리소그래픽 박막(230)의 마스크 되지 않은 부분은 박막(230)의 현상 과정에서 제거되고 도전 리소그래픽 박막의 마스크된 부분(232)은 그대로 남겨진다. 현상액은 포토레지스트 박막을 현상하는데 사용되는 공지의 전통적인 현상액 예를 들어, 0.7%-1.0%의 나트륨 용매일 수 있다.
도전 포토리소그래픽 박막(232)은 상기 기술된 바와 같이 도전 경로 형성의 통상적인 과정에 사용되는 전형적인 무전해 도금 박막의 두께와 유사한 두께를 가질 수 있다. 일 실시예에서, 도전 포토리소그래픽 박막(232)은 약 0.5㎛ 에서 약 10㎛ 사이의 두께를 갖는다.
도전 포토리소그래픽 박막(232)의 트레이스는, 전해 구리 도금을 위해 모든 트레이스가 외부 극(표시되지 않음)에 연결되도록 설계되거나 구성된다. 연결 트래이스는 전해 구리 도금 후에 에칭된다.
다음으로, 전해 도금 박막(234)은 공지된 기술을 이용하여 도전 포토리소그래픽 박막(232) 위에 형성된다(도 2d). 예를 들어, 전해 도금 박막(234)은 기판(200)을 전해 도금 액체에 담그고, 도전 포토리소그래픽 박막(232)에 전류를 흘려서 형성될 수 있다. 전해 도금 박막(234)은 도전 포토리소그래픽 박막(232) 위에 형성될 것이다. 전해 도금 박막(234)은 약 5-30㎛의 두께를 가질 수 있다. 전해 도금 박막(234)은 전형적으로 전해 도금 구리 박막이다. 일 실시예에서, 180 g/L의 황산 및 약 80 g/L의 구리 황산염을 포함하는 용매는 전해 도금 과정에서 전해 도금 박막(234)을 형성하는데 사용된다. 동시에, 전해 도금 박막(234) 및 도전 포토리소그래픽 박막(232)은 반도체 소자의 도전 패턴 또는 회로 패턴(236)을 형성한다. 도전 포토리소그래픽 박막(232)이 기판(200)의 위 아래 모두의 표면에 형성되는 실시예에서, 도 2d에 보이는 바와 같이 전해 도금 박막(234) 또한 기판(200)의 위 아래 모두의 표면에 형성될 수 있다. 전해 도금 후에, 전해 도금을 위해 외부 극에 연결된 트레이스는 통상적인 방법을 이용하여 에칭된다.
도 2a-2d에 도시된 공정은 다층 반도체 소자를 위해 도전 패턴의 추가적인 층을 형성하는데 필요한 만큼 여러번 반복될 수 있다. 예를 들어, 도 2e에 보이는 바와 같이 또 다른 절연 층(247)은 기판(200) 위와 도전 패턴(236) 위에 형성될 수 있다. 비아/홀(249)은 도전 패턴(236)이나 기판(200)의 다른 도전 피쳐로의 연결을 위해 절연 층을 통과하여 만들어진다. 다음, 상기 설명된 도전 포토리소그래픽 박막 및 전해 박막을 형성하기 위한 과정이 또 다른 원하는 회로 패턴을 만드는데에 마찬가지로 반복될 수 있다.
일 실시예에서, 상기 기재된 도전 피쳐(202)는 도전 리소그래픽 폴리머로부터 또한 만들어질 수 있다. 본 실시예에서, 앞서 설명된 것(잉크 또는 건조 박막의 형태)과 같은 도전 리소그래픽 폴리머는 도전 리소그래픽 폴리머 박막을 형성하기 위해 기판(200) 위에 형성, 증착, 또는 적층된다. 도전 리소그래픽 폴리머 박막은 앞서 설명된 것과 같이 도전 피쳐(202)에 원하는 회로 패턴을 형성하기 위해 마스크되고, 노출되며 현상된다. 도전 리소그래픽 폴리머 박막이 패턴된 후에, 도전 요소(202)는 기판(200)에 형성된다. 도전 리소그래픽 폴리머가 박막으로 놓여진 실시예에서, 도전 리소그래픽 폴리머 박막이 기판(200)의 틈(crevices), 개구(openings), 트렌치(trenches), 또는 비아(표시되지 않음)로 흘러들어가도록 압력 및 온도가 가해질 수 있다.
상기 실시예에서, 도전 리소그래픽 폴리머는 도전 패턴을 형성하는 통상의 방법에 사용되는 무전해 구리 공정 및 포토레지스트 공정을 대체하는데 이용된다. 일부 다른 실시예에서, 도전 리소그래픽 폴리머는 도전 패턴을 형성하는 통상의 방 법에 사용되는 무전해 구리 도금, 포토레지스트 및 전해 구리 도금을 대체하는데 사용된다. 도 3A-3C는 이러한 실시예를 도시한다. 이들 실시예에서, 도전 리소그래픽 폴리머 박막은 먼저 기판 표면에 형성된다. 도전 리소그래픽 폴리머 박막은 도전 패턴을 형성하기 위해 마스크, 노출, 및 현상된다. 도전 리소그래픽 폴리머 박막은 충분히 두껍게 형성되고 전해 도금이 필요없을 만큼 충분한 전도도를 가진다.
도 3a에서, 비아나 관통 홀로 개구(340)를 가지는 절연 층(350)은 코어 기판 (300)의 표면(본 명세서에 나와 있는 바와 같이, 표면의 위 아래 각각)에 형성된다. 기판(300)은 유기 재료, 세라믹, 유리, 또는 반도체 재료(실리콘, 실리콘을 포함하는 재료, 실리콘 온 인슐레이션(silicon on insulation) 재료, 실리콘 게르마늄 재료)와 같은 임의의 원하는 기판이 될 수 있다. 기판(300)은 그 위 또는 안에 형성된 트랜지스터나 집적 회로(표기되지 않음)와 같은 마이크로전자 구조를 포함한다. 기판(300)은 또한 도전 피쳐(302)를 포함한다. 도전 피쳐(302)는 기판(300)의 표면 위, 표면 옆, 표면 아래에 형성될 수 있다. 도전 피쳐(302)는, 공지의 방법을 이용하여 기판(300)에 형성되는 트랜지스터 또는 집적 회로와 같은 소자에 대해 전도 접점(conductive contact) 또는 접촉점(contacts) 또는 금속배선 층이 될 수 있다. 도전 접촉은 구리, 티타늄, 알루미늄, 크롬, 또는 다른 적합한 도전 재료로 만들어질 수 있다.
다음으로, 도전 포토리소그래픽 박막(330)은 절연 층(350)의 표면에 형성된다. 일 실시예에서, 도전 포토리소그래픽 박막(330)은 절연 층(350) 표면의 위 및 아래에 형성된다. 일 실시예에서, 도전 리소그래픽 박막(330)은 도전 포토리소그래픽 물질이 절연 층(350)의 표면에 인쇄되거나 놓여지는 잉크 용액으로 형성된다. 인쇄된 도전 포토리소그래픽 물질은 도전 포토리소그래픽 박막(330)을 형성하기 위해 건조되거나 양생될 수 있다. 다른 방법으로, 도전 포토리소그래픽 박막(330)은 절연 층(350)의 표면에 건조 박막을 놓아 적층함으로써 형성된다. 도전 포토리소그래픽 박막(330)이 비아 또는 관통 홀(340)로 흘러가서 도전 피쳐(302)와 접촉되기 위해 압력 및 온도가 가해질 수 있다. 도전 포토리소그래픽 물질은 도 3a-3c와 보이는 바와 같이 절연 층 상에 형성된 후에 개구(openings), 비아(not shown), 트렌치(trenches), 또는 틈(crevices)에 채워질 수 있다.
다음으로, 도전 포토리소그래픽 박막(330)은 포토레지스트 박막을 마스킹하는 것과 유사한 당해 기술분야에서 알려진 방법을 사용하여 박막에(330) 대한 원하는 회로 패턴에 따른 마스크(362)로 마스크된다(도 3b). 도전 포토리소그래픽 박막(330)은 빛(360)에, 예를 들면, 전형적으로 포토레지스트 박막을 노출하는데 사용되는 약 50-150mJ/cm2 정도로 노출된다. 그 후, 빛 노출 도전 포토리소그래픽 박막(330)은 도전 포토리소그래픽 박막의 원하는 패턴을 만들기 위해 현상된다. 도전 포토리소그래픽 박막(330)의 마스크되지 않은 부분은 도 3c에 보여진 바와 같이 도전 리소그래픽 박막(332)의 마스크된 부분을 그대로 둔채 박막(330) 현상 과정에서 제거된다. 현상액은 당해 기술분야에서 공지된 포토레지스트 박막을 현상하는데 사용되는 통상의 현상액이 될 수 있는데, 예를 들어, 0.7%-1.0%의 나트륨 용매 가 될 수 있다.
도전 포토리소그래픽 박막(332)은 상기 기재된 도전 경로 형성의 통상 공정에 사용되는 전형적인 무전해 도금 박막에 전형적인 전기도금 박막을 더한 것의 두께와 유사한 두께를 가질 수 있다. 일 실시예에서, 도전 포토리소그래픽 박막(332)은 약 10㎛에서 약 100㎛ 사이의 두께를 갖는다.
도 3a-3c에 도시된 과정은 다층 반도체 소자의 도전 패턴의 추가적인 층을 형성하는데 필요한 만큼 여러번 반복될 수 있다. 예를 들면, 도 3d에 보이는 것과 같이, 또 다른 절연 층(347)은 기판(300)의 상부 및 도전 패턴(332) 위에 형성될 수 있다. 비아/홀(349)은 도전 패턴(332)이나 기판(300) 위의 다른 도전 피쳐로 연결되도록 절연 층(347)을 통과하여 만들어진다. 그 후, 도전 포토리소그래픽 박막을 형성하는 상기 기술된 과정은 또 다른 원하는 회로 패턴을 만드는데 마찬가지로 반복될 수 있다.
일 실시예에서, 상기 기재된 도전 피쳐(302)는 도전 리소그래픽 폴리머로부터 만들어진다. 본 실시예에서, 상기 설명된(잉크 또는 건조 박막의 형태로) 것과 같은 도전 리소그래픽 폴리머는 도전 리소그래픽 폴리머 박막을 형성하기 위해 기판(300)위에 형성, 증착, 또는 적층된다. 도전 리소그래픽 폴리머 박막은 그 후 도전 피쳐(302)를 위한 원하는 회로 패턴을 형성하기 위해 상기 설명과 같이 마스크되고, 노출되며 현상된다. 도전 리소그래픽 박막이 패터닝된 후에, 도전 요소(302)는 기판(300)에 형성된다. 도전 리소그래픽 폴리머가 박막으로 놓여진 실시예에서, 도전 리소그래픽 폴리머 박막이 기판(300)의 틈(crevices), 개 구(openings), 트렌치(trenches), 또는 비아(표시되지 않음)로 흘러가도록 압력 및 온도가 가해질 수 있다.
본 발명의 실시예는 무전해 및 전해 과정에 의한 반도체 소자 제조의 긴 공정 처리 시간을 줄이는데 사용될 수 있다. 추가적으로, 실시예는 코팅 및 에칭 과정을 위해 전형적으로 이용되는 제조 중간 단계(예를 들어, 포토레지스트 재료 및 무전해 도금 재료)에 사용되는 재료를 줄일 수 있다.
본 발명이 일부 실시예를 통해 설명되었지만, 당업자라면 본 발명이 설명된 실시예에 국한되지 않음을 알 수 것이다. 본 발명의 방법 및 장치는, 대신에 첨부된 청구항의 사상 및 범주 안에서 수정 및 변경되어 실행될 수 있다. 본 설명은 그러므로 제한되기보다 예시를 든 것으로 간주되어야 한다.
기재된 실시예를 통해서, 첨부된 청구항에 의해 정의된 발명의 사상 및 범주 내에서 기재된 실시예에 대해 수정 및 변경을 가할 수 있다.
도 1a-1e는 전기화학 공정을 이용한 소자에 도전 경로를 형성하는 현재의 기술을 도시한 도면;
도 2a-2e는 본 발명의 실시예에 따른 도전 경로를 형성하는 방법의 예를 도시한 도면; 및
도 3a-3d는 본 발명의 실시예에 따른 도전 경로를 형성하는 방법의 또 다른 예를 도시한 도면.

Claims (16)

  1. 리소그래피(lithography)를 위한 도전 포토레지스트(conductive photoresist)로서,
    50에서 60 무게 백분율(weight percent)의 에폭시 아크릴레이트, 열 경화제, 및 도전 폴리머의 혼합물;
    20에서 30 무게 백분율의 리소그래픽 반응 요소;
    10에서 15 무게 백분율의 광-반응 물질; 및
    상기 도전 포토레지스트의 전도도를 증가시키는 3에서 5 무게 백분율의 하나 이상의 첨가물
    을 포함하고,
    상기 리소그래픽 반응 요소는 에틸렌성 불포화를 가지는 모노머, 에틸렌성 불포화를 가지는 디머, 에틸렌성 불포화를 가지는 올리고머(oligomer) 및 이들의 조합 중에서 선택되고,
    상기 첨가물은 금속 입자들을 포함하며,
    상기 도전 포토레지스트는 상기 리소그래피에 적합한 광학 특징들(optical properites)을 가지고,
    상기 도전 포토레지스트는 상기 리소그래피의 현상액에서 용해되는, 도전 포토레지스트.
  2. 제1항에 있어서,
    상기 도전 포토레지스트의 전도도는 센티미터당 1×10-10에서 1×106 지멘스의 범위에 해당하는 도전 포토레지스트.
  3. 제1항에 있어서,
    상기 에폭시 아크릴레이트는 적어도 하나의 산 작용기 모노머 및 적어도 하나의 산이 없는(non-acid) 작용기 모노머의 혼합물인 도전 포토레지스트.
  4. 제1항에 있어서,
    상기 리소그래픽 반응 요소는 무수물 코폴리머를 포함하고, 상기 무수물 코폴리머는 하이드록시-작용기 (메타)아크릴 에스테르로 부분적으로 에스테르화되는 도전 포토레지스트.
  5. 제4항에 있어서,
    상기 하이드록시-작용기 (메타)아크릴 에스테르는 하이드록시에틸 아크릴레이트, 아크릴산, 메타아크릴산, 말레산, 푸마르산, 및 시트라코닉산 작용기 모노머들로 구성된 그룹으로부터 선택되는 도전 포토레지스트.
  6. 제1항에 있어서,
    상기 광-반응 물질은 9-페닐아크리딘, n-페닐 글리신, 방향족 케톤으로 구성된 그룹으로부터 선택되는 도전 포토레지스트.
  7. 제6항에 있어서,
    상기 방향족 케톤은 벤조페논, N,N'-테트라에틸-4,4'-디아미노벤조페논을 포함하는 도전 포토레지스트.
  8. 제1항에 있어서,
    상기 첨가물은 발색제(color former), 계면활성제, 촉매, 충전제, 가소제 및 금속 분말로 구성된 그룹으로부터 선택되는 도전 포토레지스트.
  9. 제1항에 있어서,
    상기 도전 폴리머는 폴리아닐린, 폴리피롤, 폴리티오펜, 폴리페닐렌비닐렌, 폴리디알킬플루오렌, 폴리아닐린 유도체, 폴리피롤 유도체, 폴리티오펜 유도체, 및 나노복합재 폴리머로 구성된 그룹으로부터 선택되는 도전 포토레지스트.
  10. 제1항에 있어서,
    상기 도전 포토레지스트는 유기 용매를 포함하는 잉크로부터 만들어지고, 상기 유기 용매는 케톤, 메틸 에틸 케톤, 시클로헥사논, 방향족 탄화수소, 톨루엔, 자일렌, 테트라메틸 벤젠, 글리콜 에테르, 디에틸렌 글리콜 모노에틸 에테르, 디프로필렌 글리콜 디에틸 에테르, 에스테르, 에틸 아세테이트, 부틸 아세테이트, 부틸 셀로솔브 아세테이트, 카비톨 아세테이트, 지방족 탄화수소, 옥탄, 데칸, 석유 용매, 석유 에테르, 석유 나프타, 나프타 용매로 구성되는 그룹으로부터 선택되는 도전 포토레지스트.
  11. 제1항에 있어서,
    상기 열 경화제는 이미다졸, 이미다졸 유도체, 2-메틸이미다졸, 2-에틸이미다졸, 2-에틸-4-메틸이미다졸, 2-페닐이미다졸, 4-페닐이미다졸, 1-시아노틸-2-페닐이미다졸, 1-(2-시아노에틸)-2-에틸-4-메틸이미다졸, 구아나민, 아세토구아나민, 벤조구아나민, 아민, 디시안디아미드, 벤질디메틸 아민, 4-(디메틸아미노)-N,N-디메틸벤질 아민, 4-메톡시-N,N-디메틸벤질 아민, 4-메틸-N,N-디메틸벤질 아민, 멜라민, 페놀 수지, 페놀 노볼락 수지, 및 클레졸 노볼락 수지로 구성된 그룹으로부터 선택되는 도전 포토레지스트.
  12. 제1항에 있어서,
    상기 금속 입자들은 나노 크기(nanosize)의 금속 입자들인 도전 포토레지스트.
  13. 제1항에 있어서,
    상기 도전 포토레지스트에 카본 분말(carbon powder)을 더 포함하는 도전 포토레지스트.
  14. 제1항에 있어서,
    상기 도전 포토레지스트는 그 바로 위에 구리 도금될 수 있는 도전 포토레지스트.
  15. 제1항에 있어서,
    인쇄 회로 기판 상에 층으로서 형성될 수 있는 도전 포토레지스트.
  16. 제1항에 있어서,
    마이크로 전자 소자 상에 층으로서 형성될 수 있는 도전 포토레지스트.
KR1020087012597A 2004-09-09 2005-08-26 도전 리소그래픽 폴리머 및 이를 이용하여 소자를 만드는방법 KR101035156B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/938,161 US7279268B2 (en) 2004-09-09 2004-09-09 Conductive lithographic polymer and method of making devices using same
US10/938,161 2004-09-09

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020077005492A Division KR101007561B1 (ko) 2004-09-09 2005-08-26 도전 리소그래픽 폴리머 및 이를 이용하여 소자를 만드는방법

Publications (2)

Publication Number Publication Date
KR20080052695A KR20080052695A (ko) 2008-06-11
KR101035156B1 true KR101035156B1 (ko) 2011-05-17

Family

ID=35520023

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020077005492A KR101007561B1 (ko) 2004-09-09 2005-08-26 도전 리소그래픽 폴리머 및 이를 이용하여 소자를 만드는방법
KR1020087012597A KR101035156B1 (ko) 2004-09-09 2005-08-26 도전 리소그래픽 폴리머 및 이를 이용하여 소자를 만드는방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020077005492A KR101007561B1 (ko) 2004-09-09 2005-08-26 도전 리소그래픽 폴리머 및 이를 이용하여 소자를 만드는방법

Country Status (8)

Country Link
US (2) US7279268B2 (ko)
JP (1) JP4619411B2 (ko)
KR (2) KR101007561B1 (ko)
CN (1) CN101189553B (ko)
DE (1) DE112005002156T5 (ko)
HK (1) HK1120870A1 (ko)
TW (1) TWI333128B (ko)
WO (1) WO2006031411A2 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7666326B2 (en) 2004-08-30 2010-02-23 Shin-Etsu Polymer Co., Ltd. Conductive composition and conductive cross-linked product, capacitor and production method thereof, and antistatic coating material, antistatic coating, antistatic film, optical filter, and optical information recording medium
US7279268B2 (en) 2004-09-09 2007-10-09 Intel Corporation Conductive lithographic polymer and method of making devices using same
JP4940983B2 (ja) * 2007-02-13 2012-05-30 富士通株式会社 引出配線の形成方法及び走査型プローブ顕微鏡用試料の作成方法
JP5047862B2 (ja) * 2008-03-31 2012-10-10 三菱自動車工業株式会社 パネル装置
KR101138799B1 (ko) * 2009-08-20 2012-04-24 제일모직주식회사 이방 도전성 필름용 조성물
CN102627823B (zh) * 2011-08-10 2015-10-21 京东方科技集团股份有限公司 透明导电树脂、彩膜基板及制作方法、液晶显示装置
JP6163745B2 (ja) * 2012-02-03 2017-07-19 株式会社リコー アミン化合物、及び電子写真感光体、該電子写真感光体を用いた画像形成方法、画像形成装置、画像形成用プロセスカートリッジ
KR101741358B1 (ko) 2016-02-23 2017-05-29 아주대학교산학협력단 광활성-도전성 고분자 재료, 광활성 도전막 및 이를 포함하는 광전자 소자

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6219643B1 (en) 1998-06-26 2001-04-17 Nuance Communications, Inc. Method of analyzing dialogs in a natural language speech recognition system
US20020022191A1 (en) 2000-06-26 2002-02-21 Johan Lamotte Material and method for making an electroconductive pattern
US20020063222A1 (en) 2000-11-28 2002-05-30 I-Hsiung Huang Electron beam photolithographic process
KR100394174B1 (ko) * 1995-01-11 2003-12-24 세키스이가가쿠 고교가부시키가이샤 도전성도료조성물

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3306830A (en) * 1963-06-13 1967-02-28 Bell Telephone Labor Inc Printed circuit boards and their fabrication
US3791858A (en) * 1971-12-13 1974-02-12 Ibm Method of forming multi-layer circuit panels
US3997344A (en) 1974-07-05 1976-12-14 American Can Company Dry positive photopolymer imaging process involving heating and application of toner
DE3324117A1 (de) 1983-07-05 1985-01-17 Gebr. Schmid Maschinenfabrik GmbH & Co, 7290 Freudenstadt Verfahren und herstellung gedruckter schaltungen und photolack zur durchfuehrung dieses verfahrens
US4650288A (en) * 1983-07-07 1987-03-17 North American Philips Corporation Electrically conductive materials for devices
US6331356B1 (en) 1989-05-26 2001-12-18 International Business Machines Corporation Patterns of electrically conducting polymers and their application as electrodes or electrical contacts
JPH03137121A (ja) 1989-06-19 1991-06-11 Showa Denko Kk 導電性樹脂接続材
US5300208A (en) * 1989-08-14 1994-04-05 International Business Machines Corporation Fabrication of printed circuit boards using conducting polymer
JPH05320542A (ja) * 1992-05-27 1993-12-03 Canon Inc 導電性皮膜
JP3236147B2 (ja) * 1992-10-07 2001-12-10 積水化学工業株式会社 導電塗料組成物
JP3228809B2 (ja) * 1993-02-18 2001-11-12 積水化学工業株式会社 導電性塗料組成物
DE69327564T2 (de) 1992-10-07 2000-08-24 Sekisui Chemical Co Ltd Elektrisch leitfähige Zusammensetzung
US5427841A (en) * 1993-03-09 1995-06-27 U.S. Philips Corporation Laminated structure of a metal layer on a conductive polymer layer and method of manufacturing such a structure
EP0615256B1 (en) * 1993-03-09 1998-09-23 Koninklijke Philips Electronics N.V. Method of manufacturing a pattern of an electrically conductive polymer on a substrate surface and method of metallizing such a pattern
US5492863A (en) 1994-10-19 1996-02-20 Motorola, Inc. Method for forming conductive bumps on a semiconductor device
US5948848A (en) 1995-09-08 1999-09-07 Solplax Limited Biodegradable plastic material and a method for its manufacture
US5702566A (en) * 1996-04-08 1997-12-30 Industrial Technology Research Institute Conductive photoresist to mitigate antenna effect
US6132644A (en) * 1997-05-29 2000-10-17 International Business Machines Corporation Energy sensitive electrically conductive admixtures
GB9725805D0 (en) * 1997-12-06 1998-02-04 Lucas Ind Plc Fuel injector nozzle
US6254758B1 (en) 1998-02-02 2001-07-03 Shinko Electric Industries Co., Ltd. Method of forming conductor pattern on wiring board
US6197181B1 (en) 1998-03-20 2001-03-06 Semitool, Inc. Apparatus and method for electrolytically depositing a metal on a microelectronic workpiece
US6300049B2 (en) 1998-10-15 2001-10-09 Eastman Kodak Company Imaging element containing an electrically-conductive layer
US6214737B1 (en) 1999-01-20 2001-04-10 Advanced Micro Devices, Inc. Simplified sidewall formation for sidewall patterning of sub 100 nm structures
US6248658B1 (en) * 1999-01-13 2001-06-19 Advanced Micro Devices, Inc. Method of forming submicron-dimensioned metal patterns
US6078100A (en) * 1999-01-13 2000-06-20 Micron Technology, Inc. Utilization of die repattern layers for die internal connections
JP2000305283A (ja) * 1999-02-18 2000-11-02 Dainippon Printing Co Ltd 転写版の製造方法および転写版
US6197881B1 (en) 1999-08-18 2001-03-06 Biopixel Ltd. Electrically conductive copolymers and their preparation
US6869750B2 (en) * 1999-10-28 2005-03-22 Fujitsu Limited Structure and method for forming a multilayered structure
WO2001033649A1 (en) * 1999-11-02 2001-05-10 Koninklijke Philips Electronics N.V. Method of producing vertical interconnects between thin film microelectronic devices and products comprising such vertical interconnects
US6319643B1 (en) * 2000-06-19 2001-11-20 Advanced Micro Devices, Inc. Conductive photoresist pattern for long term calibration of scanning electron microscope
JP2002150620A (ja) * 2000-11-09 2002-05-24 Hitachi Ltd スタンパの製造方法
US6440654B1 (en) 2001-04-03 2002-08-27 Eastman Kodak Company Photographic element containing an electrically-conductive layer
US6699396B1 (en) 2001-06-29 2004-03-02 Novellus Systems, Inc. Methods for electroplating large copper interconnects
JP2003160745A (ja) * 2001-08-21 2003-06-06 Sustainable Titania Technology Inc 導電性と光触媒性能を持つ被膜形成用水液、その製造方法及び該被膜を備える構造体
SG128438A1 (en) 2002-03-15 2007-01-30 Sumitomo Chemical Co Polymer compound and polymer light emitting deviceusing the same
JP4321110B2 (ja) * 2002-06-05 2009-08-26 住友化学株式会社 高分子化合物およびそれを用いた高分子発光素子
JP2004020950A (ja) * 2002-06-17 2004-01-22 Fuji Xerox Co Ltd 画像記録体及びそれを用いた画像表示体
JP4350597B2 (ja) * 2004-06-14 2009-10-21 信越ポリマー株式会社 帯電防止性樹脂組成物、帯電防止性樹脂塗料、光学フィルタ
JP4682544B2 (ja) * 2004-06-17 2011-05-11 日本ポリウレタン工業株式会社 光硬化性コーティング用樹脂組成物及びその製造方法、並びに光ファイバー心線、着色心線、ユニット、又はオーバーコート心線
US7279268B2 (en) 2004-09-09 2007-10-09 Intel Corporation Conductive lithographic polymer and method of making devices using same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100394174B1 (ko) * 1995-01-11 2003-12-24 세키스이가가쿠 고교가부시키가이샤 도전성도료조성물
US6219643B1 (en) 1998-06-26 2001-04-17 Nuance Communications, Inc. Method of analyzing dialogs in a natural language speech recognition system
US20020022191A1 (en) 2000-06-26 2002-02-21 Johan Lamotte Material and method for making an electroconductive pattern
US20020063222A1 (en) 2000-11-28 2002-05-30 I-Hsiung Huang Electron beam photolithographic process

Also Published As

Publication number Publication date
TWI333128B (en) 2010-11-11
KR20070047822A (ko) 2007-05-07
KR20080052695A (ko) 2008-06-11
US7279268B2 (en) 2007-10-09
WO2006031411A2 (en) 2006-03-23
KR101007561B1 (ko) 2011-01-14
JP2008512721A (ja) 2008-04-24
CN101189553A (zh) 2008-05-28
TW200622492A (en) 2006-07-01
US7700246B2 (en) 2010-04-20
US20070269743A1 (en) 2007-11-22
JP4619411B2 (ja) 2011-01-26
WO2006031411A3 (en) 2007-12-21
US20060051707A1 (en) 2006-03-09
HK1120870A1 (en) 2009-04-09
CN101189553B (zh) 2014-10-22
DE112005002156T5 (de) 2007-06-28

Similar Documents

Publication Publication Date Title
KR101035156B1 (ko) 도전 리소그래픽 폴리머 및 이를 이용하여 소자를 만드는방법
KR101086828B1 (ko) 매립형 인쇄회로기판, 다층 인쇄회로기판 및 이들의 제조방법
US5871672A (en) Electronically and ionically conducting polymer matrix
US5545308A (en) Method of using conductive polymers to manufacture printed circuit boards
US7834274B2 (en) Multi-layer printed circuit board and method for fabricating the same
US20050227049A1 (en) Process for fabrication of printed circuit boards
US20120291275A1 (en) Method of forming metal interconnection line on flexible substrate
CN101151307A (zh) 表面接枝材料及其生产方法，导电材料及其生产方法，和导电图形材料
US20050175824A1 (en) Method for forming multilayer circuit structure and base having multilayer circuit structure
CN101981655B (zh) 用于在c4焊盘之间制造线/间隔布线的方法
JP2011003884A (ja) 回路基板及びその製造方法
US20090136719A1 (en) Surface graft material and its manufacturing method, electrically conductive material and its manufacturing method, and electrically conductive pattern material
US6808643B2 (en) Hybrid interconnect substrate and method of manufacture thereof
CN1201367A (zh) 多层印刷电路板及其制造方法
US7358184B2 (en) Method of forming a conductive via plug
WO2018063336A1 (en) Vias and gaps in semiconductor interconnects
KR101110361B1 (ko) 인쇄회로기판 및 그 제조방법
US20080160177A1 (en) Methods for electroless plating of metal traces on a substrate and devices and systems thereof
TWI829408B (zh) 藉由奈米壓印微影製程製造組件載體
KR101158494B1 (ko) 인쇄회로기판 및 그 제조방법
CN115643676A (zh) 部件承载件及制造部件承载件的方法
US7022464B2 (en) Integral plated resistor and method for the manufacture of printed circuit boards comprising the same
KR20110060326A (ko) 인쇄회로기판 제조용 캐리어 및 이를 이용한 인쇄회로기판의 제조방법
JPH03203289A (ja) 多層回路基板の製造方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140502

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150430

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160427

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170504

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180427

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee