TWI829408B - 藉由奈米壓印微影製程製造組件載體 - Google Patents

藉由奈米壓印微影製程製造組件載體 Download PDF

Info

Publication number
TWI829408B
TWI829408B TW111141415A TW111141415A TWI829408B TW I829408 B TWI829408 B TW I829408B TW 111141415 A TW111141415 A TW 111141415A TW 111141415 A TW111141415 A TW 111141415A TW I829408 B TWI829408 B TW I829408B
Authority
TW
Taiwan
Prior art keywords
layer
conductive
resist layer
carrier
imprint resist
Prior art date
Application number
TW111141415A
Other languages
English (en)
Other versions
TW202334746A (zh
Inventor
亨瑞奇 崔斯勒
艾瑞奇 普瑞拿
瑪麗 史考伯
Original Assignee
奧地利商奧特斯奧地利科技與系統技術有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 奧地利商奧特斯奧地利科技與系統技術有限公司 filed Critical 奧地利商奧特斯奧地利科技與系統技術有限公司
Publication of TW202334746A publication Critical patent/TW202334746A/zh
Application granted granted Critical
Publication of TWI829408B publication Critical patent/TWI829408B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0014—Shaping of the substrate, e.g. by moulding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/465—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer having channels for the next circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0108—Male die used for patterning, punching or transferring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/016—Temporary inorganic, non-metallic carrier, e.g. for processing or transferring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0195—Tool for a process not provided for in H05K3/00, e.g. tool for handling objects using suction, for deforming objects, for applying local pressure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0278—Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0571—Dual purpose resist, e.g. etch resist used as solder resist, solder resist used as plating resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/058—Additional resists used for the same purpose but in different areas, i.e. not stacked
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1189—Pressing leads, bumps or a die through an insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0055—After-treatment, e.g. cleaning or desmearing of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Shaping Of Tube Ends By Bending Or Straightening (AREA)

Abstract

本發明係有關於製造用於組件載體(100)之層結構(101)的方法。根據該方法，提供載體層(102)。壓印阻劑層(104)係添加至該載體層(102)上，並且形成至少一凹陷(105)的預定義結構藉由預定義印模被沖壓至該壓印阻劑層(104)中，其中該凹陷(105)在該載體層(102)中或上定義填充結構(108)。在該填充結構(108)中填充電絕緣材料(113)及導電材料(202)中的至少一種。

Description

藉由奈米壓印微影製程製造組件載體
本發明係有關於一種藉由奈米壓印微影(NIL)製程製造用於組件載體之層結構的方法。此外，本發明係有關於包含藉由奈米壓印微影製程製造的層結構之相應組件載體。
組件載體(諸如印刷電路板(PCB)或基材)機械地支持並電連接主動及被動電子組件。電子組件係安裝在組件載體上並相互連接以形成工作電路或電子總成。 在晶片嵌入式PCB的製造期間，嵌入式組件需要連接至銅結構。通常這種連接是在晶片嵌入製程之後以及在將組件載體之組件層壓在一起的壓縮製程之後完成的。在壓縮製程之後，有不同的生產路線來連接組件。一種方法是在組件載體的嵌入和壓縮製程期間進行具有臨時保護的嵌入製程。在壓縮與嵌入製程之後，去除臨時保護，並且在組件載體之表面上可見晶片墊。組件墊可藉由鈦和銅濺鍍製程後接續銅製程或直接藉由銅電鍍製程接觸。 目前，細線結構(例如在組件載體之層中嵌入導電線結構)通常藉由微影和隨後的蝕刻製程來製造。例如，可以施加雷射直接成像(Laser Direct Imaging；LDI)技術以獲得細線結構。然而，LDI成像像素大小會導致雷射束大小的變化，從而導致細線尺寸的變化。LDI製程後需要去除未固化的光阻劑(需要額外的製程步驟)。UV成像製程後未固化的光阻劑的顯影對於細線結構來說可能是一個挑戰，任何殘餘物都會導致細線結構中的開口。 然而，當施加LDI製程時，需要複數個製造步驟以便在製造組件載體之一層結構之後進行另一的製造步驟，諸如組件的耦接。例如，必須洗掉相應的遮罩或其他臨時層以清潔製造的層。 具體來說，在組件載體的量產中，需要非常精確和快速的細線製造製程。到目前為止，只有LDI製程用於組件載體的量產。因此，可能需要更快地製造具有用於組件載體之細線的精確層結構。
根據獨立項的發明標的可以滿足這種需要。本發明之有利實施例係由附屬項敘述。 根據第一態樣，一種製造用於組件載體之層結構的方法。根據該方法，提供載體層(例如，導電層或電絕緣層)。將壓印阻劑層添加至載體層上。藉由預定義印模將形成至少一凹陷之預定義結構沖壓至壓印阻劑層中。凹陷在載體層中或上定義填充結構。 在相應的填充結構中填充電絕緣材料及導電材料中的至少一種。 根據本發明的另一態樣，提供了具有至少一層結構(特別是用如上所述的方法製造的)組件載體，該層結構具有至少一載體層(例如，導電層或電絕緣層)。至少一層結構包含壓印阻劑層，其中壓印阻劑層包含與最後一載體層接觸的預定義沖壓的結構，其中預定義沖壓的結構包含至少一凹陷，該凹陷在該載體層終獲上定義填充結構，該填充結構由電絕緣材料和導電材料中的至少一種來填充。 在例示性實施例中，該載體層係導電層，其中該填充結構在該導電層中形成電絕緣圖案，用於定義由導電層形成的導電跡線的邊界。 在本申請的上下文中，用語「組件載體」可以具體表示能夠在其上及/或其中容納電子主動或被動組件以提供機械支持及/或電連接的任何支持結構。換句話說，組件載體可經組態為用於主動和被動組件的機械及/或電子載體。特別是，組件載體可以是印刷電路板、有機中介層、及IC(積體電路)基材中的一者。組件載體亦可是上述幾種組件載體組合而成的混合板。 組件載體包含層結構的堆疊，例如至少一電絕緣層結構和至少一導電層結構。例如，組件載體可以是所提及的電絕緣層結構和導電層結構的積層，特別是藉由施加機械壓力形成的，如果需要的話由熱能支持。所提到的堆疊可提供板狀組件載體，該組件載體能夠為另一組件提供大的安裝表面並且仍然非常薄和緊湊。用語「層結構」可以具體表示共用平面內的連續層、圖案化層或複數個不連續島。在本發明的上下文中，用語「層結構」可以是單層或多層總成。 載體層可以是導電層或電絕緣層，即介電質層。載體層可被配置在電絕緣基材上，例如包含玻璃材料。載體層亦可被配置在另一層堆疊之另一露出的層上，例如預製造的層堆疊。具體地，在例示性實施例中，載體層為已預製造的層堆疊之露出的外層。 定義載體層之導電層可以是例如由諸如銅之導電金屬材料製成的層。導電層可以是例如厚度為1μm至10μm(微米)的導電箔。導電層可以施加至臨時載體結構、基材(例如由樹脂製成)或由幾種導電板和電絕緣層之堆疊製成的另一層結構上。另一層結構亦可藉由根據本發明之NIL製造的方法形成。 載體層可以形成為施加在臨時載體上，其可以在製造製成結束時被去除。然而，替代地，載體層可以形成在載體上，其可以形成組件載體的一部分，在這種情況下不從壓印阻劑層去除載體。這樣的載體也可以-特別是直接-連接到壓印阻劑層(即，也可以在其間沒有釋放層的情況下提供)。根據本發明例示性實施例之形成組件載體之一部分的永久載體可較佳地由玻璃製成。具體較佳地，此種具有玻璃載體的組件載體係組態為中介層。因此，特別是當玻璃用作絕緣層或絕緣載體時，可能有利的是使用NIL的添加劑積層用於製造中介層。由於中介層可以有利地用玻璃作為絕緣材料製成，因此載體結構(或進一步的積層結構)可以有利地用於NIL製程。 壓印阻劑層例如藉由施配塗覆或藉由旋轉塗覆被添加至載體層上。壓印阻劑層可以塗覆在導電層的整個區域中。此區域可以是導電層的一部分或整個導電層。因此，例如突起(其不應塗覆有例如導電材料)可以由壓印阻劑層保護。在例示性實施例中，壓印阻劑層係選擇性地添加在導電層之表面的特別位置上，使得導電層之表面的特定其他位置，諸如通孔(Vias)、貫穿洞(through holes)或其他功能位置，也可以在進行沖壓步驟之前被壓印阻劑層覆蓋。 例如，黏著促進劑層或阻障層可以施加在壓印阻劑層和導電層之間。黏著促進劑層可以是選擇性的，因為壓印阻劑層可以在沒有額外的黏著促進劑的情況下黏著。黏著促進劑層包含例如矽烷或矽氧烷及其組合物以及金屬如錫、鋅、鎳、鋁銅及其混合物或合金。混合物可以是矽烷/矽氧烷與金屬的組合，合金可以指金屬的混合物。阻障層可用於防止(離子)遷移。因此，藉由防止遷移，可以增加組件載體的可靠性。 壓印阻劑層可以是電絕緣介電質層並且組態為可藉由相應的預定義印模變形。因此，壓印阻劑層係組態為在壓印步驟中被沖壓，特別是奈米壓印微影(NIL)步驟。NIL製程係一種製造奈米級圖案的方法。製程藉由壓印阻劑層之機械變形和後續製程來創建圖案。壓印阻劑層通嘗試在壓印期間或之後藉由熱或UV光固化的配方。可以控制阻劑和印模之間的黏著性以允許適當的釋放。 藉由印模，可以在壓印阻劑層中沖壓出包含複數個細線凹陷的填充結構。壓印阻劑層中的凹陷可包含不同的深度，從而可以印刷定制的細線填充結構和通孔結構。凹陷和填充結構在壓印阻劑層及/或載體層中具有不同的深度及/或不同的長度。 凹陷在載體層中或上定義填充結構的位置。在第一實施例(參見例如圖2D和2E)中，凹陷提供通過壓印阻劑層的貫穿洞，使得通過通孔可達到載體層並且使得填充結構形成並定義在載體層「上」。藉由添加(例如，電鍍)製程，貫穿洞和凹陷可分別填充導電材料(mSAP製程(修改的半添加製程))或電絕緣材料。 在第二實施例(參見例如圖1D)中，凹陷定義通過壓印阻劑層的貫穿洞，使得通過凹陷可以到達載體層。接下來，在減去性製程(例如，蝕刻)中，可以結構化載體層。因此，形成填充結構並定義在載體層「中」。例如並且可選擇性地在去除壓印阻劑層之後，填充結構可以用導電材料或絕緣材料來填充。 填充結構形成具有大於1，特別是大於1.5的深度直徑比的至少一導電子結構。在本申請的上下文中，用語「沖壓在壓印阻劑層中的預定義(填充)結構」可以表示在壓印阻劑層中壓印或壓花預定義表面圖案的製程。例如，這可以藉由在(特別是仍然)可變形的壓印阻劑層中按壓工作模具(或工作印模)或者藉由沿著(特別是仍然)可變形的壓印阻劑層引導工作模具來實現。與正在處理的壓印阻劑層的表面輪廓相比，這樣的工作模具可以具有相反的表面輪廓。在開發和製造製程中，首先可以製造母模，例如藉由灰度微影。然後可以藉由在透明聚矽氧材料等中幾次沖壓來複製母模，並且可以產生母工作模具。最終，可以藉由複製母工作模具來製作工作模具。工作模具可以在量產期間使用並壓印在板表面。 凹陷可以填充有導電材料以形成填充結構。填充結構形成導電跡線型及/或通孔型子結構，特別是在壓印阻劑層中形成至少一導電跡線型子結構和至少一通孔型子結構。因此，可以提供定制的過孔和細線跡線。 印模包含預定義的負片圖案，因此形成了一種模具，其可以根據壓力和溫度將其施加到壓印阻劑層的表面上。由此，在壓印阻劑層上形成期望的凹陷和突起的圖案。印模可以選擇性地塗覆有金屬如鎳，特別是在印模的突起區域中形成壓印阻劑層中的相應凹陷。因此，NIL阻劑不會在這些已施加塗覆的區域硬化及/或發生交聯反應。因此，剩餘的底部殘餘物可以很容易地剝離並因此被去除，從而提供NIL阻劑下方的導電層的通道。 因此，例如以雙光子灰度微影的「複雜」主印模/模具製造只能形成一次。接下來，在量產中，可以用一個母印模形成複數個組件層。因此，可以在一個共用的沖壓製程步驟中沖壓出具有不同高度的通孔和細線圖案。相對於習知微影蝕刻製程，複數個工作步驟可以由一個印刷步驟代替。此外，可以提供小於1µm的對準準確度，從而可以進行無焊盤通孔製造。因此，相對於LDI機器具有高準確度。此外，藉由NIL製程，可以形成預定義結構的2.5D和3D圖案。 壓印阻劑層可以是UV(紫外線)可固化(NIL)阻劑層，其例如藉由施配或旋塗塗覆在導電層的表面上。介電質可固化壓印阻劑層可具有高達攝氏260度的溫度穩定性和低於80、較佳地低於60的熱膨脹係數(CTE)。壓印阻劑層的厚度可為0.1μm至25μm，較佳地為1μm至10μm。壓印阻劑層在硬化期間可具有低收縮率，因為收縮率直接影響可實現的分辨率和準確度。可以經由設計用於補償硬化期間阻劑收縮的特定模具來減少由於UV或熱固化引起的壓印阻劑層的收縮，其中層結構在固化期間放置在模具中。沖壓和固化步驟可以同時發生。 接著，在可印刷阻劑層之貫穿洞中，可以填充相應的電絕緣材料或導電材料。導電材料(諸如，銅)可以藉由電鍍和相應的填充過程填充在相應的貫穿洞中。在貫穿洞的填充製程(例如，電鍍製程)中，導電層的其他區域被壓印阻劑層塗覆，而不會被導電材料塗覆。因此，壓印阻劑層可以同時用作遮罩及電鍍期間作為保護膜。 通過本發明的方法，奈米壓印微影(NIL)用於組件載體(例如，PCB)的量產。根據本發明的NIL製程流程能夠減少製程步驟。根據本發明，壓印阻劑層可用作蝕刻保護及/或電鍍保護。此外，在示例示性實施例中，可能不再需要去除壓印阻劑層。在此種的實施例中，在蝕刻期間保護不應被去除的區域的另一製程步驟可能已經過時了。因此，如果在蝕刻之前壓印阻劑層已經施加到相應的表面，則不需要添加另一阻劑。 因此，不需要單獨的額外保護層，從而提供更有效的製程，特別是對於量產。此外，另外必要的蝕刻步驟可以與底部殘餘物的去除步驟結合，使得在一個製程步驟中，可以在一個步驟中去除複數個不同的部分，諸如過填充層和相應的底部殘餘物。 此外，習知LDI製程的分辨率受到像素尺寸及雷射曝光的施加的波長的穿透深度的限制，雷射會引起樹脂的交聯反應，特別是樹脂的硬化。由於部分反射的雷射因此導致最大可實現的穿透深度，因此施加的設計的分辨率受到影響。藉由根據本發明的方法施加NIL製程，因為製程的分辨率由精確製造的模具和印模定義，這使得能夠製造具有精細分辨率的圖案化結構。因此，相對於習知LDI製程，可以製造具有更小直徑的小得多的通孔。 綜上所述，本發明係有關於組件載體，諸如含有嵌入式多晶粒和精細互連結構的PCB，及其經濟製造路線。 根據另一例示性實施例，導電層係施加至臨時載體結構上，並且臨時載體結構在沖壓預定義結構之後被去除，使得形成用於組件載體的層結構。 臨時載體結構係組態用於分別在組件層結構和組件載體的製造期間提供足夠的穩定性。臨時載體被臨時地安裝到導電層並且可以在導電層已經被製造之後被去除。導電層可以直接固定到臨時載體結構。替代地，導電層可間接地固定到臨時載體結構，使得例如可以插入複數個中間層結構。 臨時載體結構可包含由玻璃材料製成的臨時載體，以便對UV光為透明。臨時載體可塗覆有釋放層，特別是UV釋放層，其配置在導電層和臨時載體之間。因此，可以去除臨時載體並應用例如紫外線。 最後，例如在固化(藉由電磁輻射、溫度及/或壓力)之後，可以去除臨時載體結構，從而形成層結構(用於形成組件載體)。因此，可以提供用於組件載體的相應層結構。 根據另一例示性實施例，至少一凹陷包含覆蓋導電層的底部殘餘物。沖壓步驟中產生的底部殘餘物可用作另一蝕刻和填充(例如，電鍍)步驟的保護。 在沖壓步驟之後，預定義結構包含至少一凹陷，凹陷包含覆蓋導電層的底部殘餘物。凹陷可以同時形成大而精細的結構。因此，也可以在一個步驟中同時形成從晶片至板的低密度區域的第一層互連結構。 例如，凹陷可以形成貫穿洞，但也可以形成代表要形成的導電結構的盲孔、線或溝槽。相鄰凹陷之間的線/空間可以藉由沖壓和隨後的(即，差異)蝕刻形成小於1μm，特別是小於0.2μm或甚至更小。 覆蓋導電層的底部殘餘物可包含例如小於300nm的厚度，特別是小於100nm。在凹陷中的壓印阻劑層之底部殘餘物係藉由減去去除製程來去除，使得該相應的凹陷提供通過壓印阻劑層至導電層的通道。例如，底部殘餘物可以藉由電漿支持的蝕刻或藉由蝕刻，特別是乾式蝕刻來去除。用於清潔蝕刻的凹陷之可選清潔步驟，例如可以進行濕式或乾式清潔步驟。例如，可以施加另一電漿去污製程。因此，提供了壓印阻劑層中清潔的貫穿洞並因此提供了導電層的通道。 根據另一例示性實施例，在凹陷中的壓印阻劑層之底部殘餘物係藉由減去去除製程來去除，使得該相應的凹陷提供通過壓印阻劑層至導電層的通道。 根據另一例示性實施例，方法更包含在去除在凹陷中的壓印阻劑層之底部殘餘物之後，在可通過壓印阻劑層進出的區域中蝕刻導電層的步驟，使得在導電層中形成相應的填充結構。例示性實施例係有關於減去性製程。因此，導電層的選擇性蝕刻是可能的。用電絕緣材料填充在導電層中填充結構。因此，導電結構被蝕刻(例如，藉由濕式蝕刻)並且因此被蝕刻劑圖案化。導電層之蝕刻的部分藉由形成填充結構的電絕緣材料填充。因此，在非導電填充結構之間，導電結構(諸如，通孔、溝槽和線)分別形成在導電層中。 根據另一例示性實施例，方法更包含在去除凹陷中壓印阻劑層的底部殘餘物之後，以導電材料填充凹陷的步驟，使得在層結構中形成相應的填充結構，特別是通孔。因此，可以形成層結構，其中通孔從導電層延伸通過絕緣壓印阻劑層。 根據另一例示性實施例，在通孔及/或在相應的凹陷中的導電材料上形成另一導電填充材料，以產生導電表面部分，特別是藉由電鍍。 根據另一例示性實施例，在形成另一導電填充材料之前，壓印阻劑層及/或通孔係由形成另一導電填充材料的晶種層塗覆。因此，可以獲得通孔的過電鍍以及銅跡線本身。例示性實施例係有關於mSAP製程(修改的半添加製程)。 在本申請的上下文中，用語「晶種層」可以表示可以藉由無電電鍍形成的薄金屬層。無電電鍍可以表示藉由不涉及將電應用至要鍍有晶種層之結構的電鍍製程來形成晶種層。例如，無電電鍍可涉及形成化學金屬膜作為晶種層。額外地或替代地，無電電鍍可包含藉由濺鍍形成晶種層。 在本申請的上下文中，用語「電鍍結構」可以表示可以藉由電鍍形成的金屬結構。對於藉由無電電鍍形成的晶種層上導電材料之電鍍，以及特別是電流電鍍，可以使用水基溶液或電解質，其含有待沉積為離子的金屬(例如，溶解的金屬鹽)。第一電極(特別是陽極)和要作為第二電極製造的組件載體的預製件(特別是陰極)之間的電場可以迫使(特別是帶正電的)金屬離子移動到第二電極(特別是陰極)，在那裡它們放棄電荷並將它們自身作為金屬材料沉積在貫穿洞的表面上。 在本申請的上下文中，用語「電鍍保護結構」可以表示由不能藉由電鍍在其上沉積(或至少沒有顯著量的)金屬的材料製成的結構。因此，電鍍保護結構可以是反電鍍介電質結構並且可以具體地表示由在其上抑制、禁止或不可能進行金屬電鍍的材料製成的電絕緣結構。這可以藉由非黏性或黏性非常差的介電質材料提供反電鍍介電質結構來實現，該介電質材料具有較佳的疏水性，電鍍的金屬不會黏著在介電質材料上。電鍍保護結構的非極化特性也可能是有利的。例如，電鍍保護結構可包含離型油墨、聚四氟乙烯及聚醯亞胺中的至少一種。更一般地，任何疏水材料都可以適合於形成電鍍保護結構。這種非黏性或黏性差的結構也可以由蠟質材料或合適的清漆製成。 根據另一例示性實施例，臨時載體結構包含耦接至導電層的臨時載體層(特別是玻璃載體層)及釋放層(特別是電磁輻射敏感的釋放層)。因此，在層結構已經固化和固體化之後，在藉由紫外線輻射處理釋放層時，釋放層的結合作用降低，使得釋放層連同臨時載體層可以被去除。 根據另一例示性實施例，導電層包含銅。導電層特別是包含厚度為1μm至10μm(微米)的銅箔。 根據另一例示性實施例，壓印阻劑層包含0.1μm至50μm的厚度，特別是0.5μm至20μm，更特別是1μm至10μm。壓印阻劑層特別包含電磁輻射可固化材料、熱可固化材料及/或UV可固化材料。例如，壓印阻劑層特別包含二氧化矽SiO 2、二氧化鈦TiO 2、SiO 2-Al 2O 3及玻璃化合物中的至少一種。因此，可以使用納米填料，諸如SiO 2和沸石。相應的填料可以是電漿可蝕刻的。此外，壓印阻劑層可包含(除其他外)SU-8基環氧樹脂負阻劑及有機-無機混合聚合物複合物、苯並環丁烯(BCB)，諸如Cyclotene。 根據另一例示性實施例，壓印阻劑層係藉由塗覆添加至導電層，特別是藉由施配塗覆或旋轉塗覆。旋轉塗覆是一種用於將均勻薄膜沉積到平面基材上的過程。通常在導電層的中心施加少量壓印阻劑材料。然後導電層高速旋轉以通過離心力鋪展塗覆材料。此外，可以施加諸如噴墨印刷的印刷方法以添加壓印阻劑層。 根據另一例示性實施例，在壓印阻劑層中的預定義結構係藉由卷對板製程或板對板製程沖壓而成的。藉由卷對板製程，印模是圓柱體，其在表面包含精細結構(負形) (即，相應的凹陷和突起)。透過沖壓機驅動板形壓印阻劑層，使得滾筒印模在壓力下在壓印阻劑層上滾動，從而機械地形成壓印阻劑層中的相應凹陷。藉由板對板製程，印模是板，其在表面包含精細結構。將板形印模係壓到壓印阻劑層的表面上，使得壓印阻劑層中的相應凹陷被機械地形成。 根據另一例示性實施例，在導電層中的填充結構彼此間隔的距離小於25μm，特別是小於15μm，更特別是小於8μm，並且更特別是小於3μm，特別是小於2μm。例如，板對板NIL壓印可能具有至少2µm的對準準確度。因此，形成電連接線的填充結構可以藉由無焊盤通孔來實現(這對於高頻應用可能是特別有利的)。此外，填充結構之深寬比寬度/高度低於1，特別是低於0.5，更特別是低於0.2。 根據另一例示性實施例，用於去除在凹陷中的底部殘餘物之減去去除製程係濕式蝕刻製程或乾式蝕刻製程，特別是反應離子蝕刻製程、或電漿支持的製程，諸如反應離子蝕刻或電漿支持的蝕刻製程。電漿除污使用受控的化學反應來清除壓印阻劑層之凹陷內部或導電層中相應孔的殘餘物。接由使用電漿除污，由於可以選擇使用電漿(反應氣體)來選擇性地去除不同的材料，因此可以最小化凹陷周圍的壓印阻劑層之材料及導電層之相應材料的非所要的去除。 根據另一例示性實施例，填充結構係塗覆有黏著促進劑層，用於在該隨後填充(例如，電鍍)步驟中改善與該電絕緣材料或導電材料的結合。黏著促進劑層可包含矽烷和矽氧烷、季銨聚合物及其組合物中的至少一種。阻障層包含矽氧烷、氮化矽及其組合物和如錫、鋅、鎳、或鋁、銅及其混合物或合金中的至少一種。 根據另一例示性實施例，在蝕刻導電層之後去除壓印阻劑層，使得導電層之表面為未覆蓋。壓印阻劑層可藉由乾式蝕刻製程或濕式蝕刻製程去除。因此，壓印阻劑層係用作為臨時犧牲層並且在進一步處理層結構及添加另一功能區域之前被去除。 此外，在未覆蓋的導電結構上形成特別是另一電絕緣層，特別是由樹脂或聚合物組成的層或另一壓印阻劑層。 根據另一例示性實施例，另一導電層係形成在另一電絕緣層上。因此，可以形成另一積層結構，使得可以形成用於組件載體之複雜多層層結構。本發明的實施例可以與習知減去及/或mSAP製程相結合。因此，可以用本發明的NIL製程製造例如高密度層，而為實現最終積層而添加至其他層可以用習知製程製造。這使得能夠生產廉價且經濟友好的產品。 根據另一例示性實施例，在將壓印阻劑層添加至導電層之前，在導電層中形成至少一通孔洞。為了保護通孔洞，印模可以由鎳(Ni)或鉻(Cr)塗覆，以避免洞中的阻劑固化。未固化的阻劑可以稍後去除，例如藉由洗滌。壓印阻劑層以壓印阻劑層包含阻劑層貫穿洞的方式沖壓，其中壓印阻劑層係與導電層對準，使得導電層之通孔洞與阻劑層貫穿洞匹配。如果在沖壓步驟期間殘餘物落入先前在導電層中形成的通孔洞中，則例如可以施加電漿支持的蝕刻製程以清理通孔洞。因此，藉由例示性實施例，導電子結構中相應的凹陷、溝槽、盲孔或貫穿洞係藉由例如在施加壓印阻劑層之前的先前製造步驟中的蝕刻製程形成。 根據另一例示性實施例，導電材料被填充(例如，藉由電鍍)以在導電層之通孔洞及阻劑層貫穿洞中形成通孔，使得提供導電材料之過量部分(例如，過量電鍍銅)。 具體地，僅壓印阻劑層的一些凹陷填充有導電材料，而其他凹陷(特別是提供底層)保持沒有導電材料。 根據另一例示性實施例，在去除壓印阻劑層之底部殘餘物的步驟中或之後，去除(特別是蝕刻)壓印阻劑層之阻劑層貫穿洞中的該過量部分。因此，可以同時進行去除和蝕刻步驟。具體地，去除導電材料之過量部分，並且額外地去除未填充的凹陷中的壓印阻劑層的底層以及導電層位於下方的部分。具體地，可以藉由濕式蝕刻來蝕刻導電層並且藉由乾式蝕刻來蝕刻壓印阻劑層。 根據另一例示性實施例，在壓印絕緣層上形成另一電絕緣層，特別是預浸體或另一壓印阻劑層。壓印阻劑層之凹陷係填充有與另一電絕緣層相同的材料或不同於另一電絕緣層的材料。因此，填充跡線之間凹陷的介電質材料包含Nil壓印阻劑層和PCB工業中使用的習知樹脂。 因此，藉由本例示性實施例，壓印阻劑層用作永久壓印阻劑(NIL)層，其是最終組件載體的一部分。例如，可以施加另一壓印阻劑層並且可以施加用於結構化另一壓印阻劑層之相應的另一奈米壓印步驟。 根據另一例示性實施例，去除壓印阻劑層並且將另一電絕緣層，特別是預浸體或另一壓印阻劑層置於導電層上，其中導電層中的填充結構填充有與另一電絕緣材料相同的電絕緣材料或與另一電絕緣層不同的材料。 藉由本發明之方法製造的層結構可以與習知減去及/或mSAP製程相結合。因此，可以用本發明的NIL製程製造例如高密度層，而為實現最終積層而添加至其他層可以用習知製程製造。這使得能夠生產廉價且經濟友好的產品。 以下，將概述組件載體的例示性實施例： 根據例示性實施例，形成填充結構之一部分的至少一凹陷包含錐形側壁。 根據另一例示性實施例，限定表面輪廓化該壓印阻劑層的表面，特別是側壁表面的粗糙度Ra不超過100nm，特別是不超過50nm。 根據另一例示性實施例，至少一凹陷形成貫穿洞，使得導電層之至少一表面部分在凹陷處露出。 根據另一例示性實施例，至少一另一導電填充材料係形成在填充在形成填充結構的相應凹陷中的導電材料上。 根據另一例示性實施例，組件載體更包含導電晶種層，其選擇性地襯在壓印阻劑層的填充結構，特別是填充在形成填充結構的相應凹槽中的導電材料。 根據另一例示性實施例，導電材料和另一導電填充材料中的至少一者是電鍍層，其中導電材料和另一導電填充材料以無焊盤的方式連接。 根據另一例示性實施例，組件載體更包含另一層結構，該層結構形成在另一層結構上，其中另一層結構特別地包含至少一層壓印刷電路板層堆疊。 根據另一例示性實施例，組件載體更包含組件，其藉由配置在該組件與該壓印阻劑層之間的連接結構安裝在壓印阻劑層上，特別是藉由焊料結構、燒結結構、及熱壓接合結構之一者。 根據另一例示性實施例，組件載體更包含至少部分地並排配置在壓印阻劑層上並且藉由在壓印阻劑層處及/或橫向於壓印阻劑層的導電連接結構彼此電耦接的兩個組件，特別是在壓印阻劑層之突起處及/或側面。 根據另一例示性實施例，兩個組件中的至少一者包含具有不同間距尺寸的墊，其藉由具有不同尺寸的連接結構、特別是焊料結構與具有不同間距尺寸的導電連接結構電耦接。 根據另一例示性實施例，墊中的至少一第一墊具有比具有較大間距尺寸的墊中的至少一第二墊更小的間距尺寸，其中至少一第一墊與壓印阻劑層上的至少一第一導電連接結構電耦接，並且其中至少一第二墊與除了壓印阻劑層的層壓印刷電路板層堆疊上的至少一第二導電連接結構電耦接。 根據另一例示性實施例，其中至少一部分通孔突出於壓印阻劑層之外，從而形成至少一通孔突起，用於與電子週邊電連接，特別是用於與表面安裝的組件電連接。 組件載體可包含至少一電絕緣層結構和至少一導電層結構的堆疊。例如，組件載體可以是所提及的電絕緣層結構和導電層結構的積層，特別是藉由施加機械壓力及/或熱能形成的。所提到的堆疊可提供板狀組件載體，該組件載體能夠為另一組件提供大的安裝表面並且仍然非常薄和緊湊。用語「層結構」可以具體表示共用平面內的連續層、圖案化層或複數個不連續島。 在一實施例中，組件載體係成形為板。這有助於緊湊的設計，其中組件載體仍然提供用於在其上安裝組件的大基礎。此外，特別是作為嵌入式電子組件之實例的裸晶粒由於其厚度小而可以方便地嵌入到諸如印刷電路板的薄板中。 在一實施例中，組件載體係組態為由印刷電路板、基材(特別是IC基材)、及中介層組成的群組中的一者。 在本申請的上下文中，用語「印刷電路板」(PCB)可以具體表示板狀組件載體，其藉由將幾個導電層結構與幾個電絕緣層結構層壓形成，例如藉由施加壓力及/或藉由提供熱能。作為PCB技術的較佳材料，導電層結構由銅製成，而電絕緣層結構可包含樹脂及/或玻璃纖維，即所謂的預浸體或FR4材料。各種導電層結構可藉由形成通過積層的孔以期望的方式連接，例如藉由雷射鑽孔或機械鑽孔，並藉由用導電材料(特別是銅)部分或完全地填充它們，從而形成通孔或其他貫穿洞連接。填充的洞連接整個堆疊(貫穿洞連接延伸通過幾層或整個堆疊)，或者填充的洞連接至少兩導電層，稱為通孔。類似地，可以透過堆疊的單一層形成光學互連以接收電光學電路板(EOCB)。除了可以嵌入在印刷電路板中的一或多個組件之外，印刷電路板通常組態為在板狀印刷電路板的一或兩個相對表面上容納一或多個組件。它們可以藉由焊接連接到相應的主表面。PCB的介電質部分可以由具有強化纖維(諸如，玻璃纖維)的樹脂組成。 在本申請的上下文中，用語「基材」可以具體表示小的組件載體。基材可以是相對於PCB而言相對較小的組件載體，一或多個元件可以安裝在組件載體上並且可以充當一或多個晶片與另一PCB之間的連接介質。例如，基材可以具有與要安裝在其上的組件(特別是電子組件)基本相同的尺寸(例如在晶片級封裝(CSP)的情況下)。更具體地，基材可以被理解為用於電連接或電網的載體以及與印刷電路板(PCB)相當的組件載體，然而具有相當高密度的橫向及/或垂直配置的連接。橫向連接例如是導電路徑，而垂直連接可以是例如鑽孔。這些橫向及/或垂直連接係配置在基材內並且可用於提供容置組件或未容置組件(諸如裸晶片)，特別是IC晶片與印刷電路板或中間印刷電路板的電、熱及/或機械連接。因此，用語「基材」亦包括「IC基材」。基材的介電質部分可以由具有強化顆粒(諸如，強化球，特別是玻璃球)的樹脂組成。 基材或中介層可包含或由至少一層玻璃、矽(Si)及/或如環氧樹脂基積層材料(諸如，環氧樹脂基積層膜)的光可成像或可乾式蝕刻有機材料或如聚醯亞胺或聚苯并唑(polybenzoxazole)的聚合物化合物(其可能包括或可能不包括光及/或熱敏分子)。 在一實施例中，至少一電絕緣層結構化包含由樹脂或聚合物組成之群組中的至少一者，諸如環氧樹脂、氰酸酯樹脂、苯並環丁烯樹脂、雙馬來醯亞胺-三嗪樹脂、聚苯撐衍生物(例如，基於聚苯醚PPE)、聚醯亞胺(PI)、聚醯胺(PA)、液晶聚合物(LCP)、聚四氟乙烯(PTFE)及/或其組合。也可以使用強化結構，諸如網狀物、纖維、球體或其他種類的填料顆粒，例如由玻璃(多層玻璃)製成以形成複合物。與強化劑結合的半固化樹脂，例如用上述樹脂浸漬的纖維稱為預浸體。這些預浸體通常以其特性命名，例如FR4或FR5，其敘述了它們的阻燃特性。雖然預浸體特別是FR4通常是剛性PCB的首選，但也可以使用其他材料，特別是基於環氧樹脂的積層材料(例如積層膜)或光可成像介電質材料。對於高頻應用，高頻材料諸如聚四氟乙烯、液晶聚合物及/或氰酸酯樹脂可能是較佳的。除了這些聚合物之外，低溫共燒陶瓷(LTCC)或其他低、非常低或超低DK材料可以作為電絕緣結構施加於組件載體中。 在一實施例中至少一導電層結構化包含由銅、鋁、鎳、銀、金、鈀、鎢和鎂組成的群組中的至少一種。儘管銅通常是較佳的，但其他材料或其塗覆形式也是可能的，特別是分別塗覆有超導電材料或導電聚合物，例如石墨烯或聚(3,4-乙烯二氧噻吩)(PEDOT)。 至少一組件可選自由非導電嵌體、導電嵌體(諸如，金屬嵌體，較佳地包含銅或鋁)、傳熱單元(例如熱管)、光導元件(例如光波導或光導體連接)、電子組件或它們的組合組成的群組。嵌體可以是例如金屬塊，帶有或不帶有絕緣材料塗覆(IMS嵌體)，其可以嵌入或表面安裝以促進散熱。合適的材料根據它們的導熱率來定義，導熱率至少應為2 W/mK。這種材料通常基於但不限於金屬、金屬氧化物及/或陶瓷，例如銅、氧化鋁(Al 2O 3)或氮化鋁(AlN)。為了增加熱交換能力，也經常使用其他具有增加表面積的幾何形狀。此外，組件可以為主動電子組件(具有實施至少一p-n接面)、被動電子元件(諸如，電阻、電感、或電容)、電子晶片、儲存裝置(例如，DRAM或其他資料記憶體)、濾波器、積體電路(諸如，場可編程閘陣列(FPGA))、可編程陣列邏輯(PAL)、通用陣列邏輯(GAL)和複雜可編程邏輯裝置(GPLD))、訊號處理組件、電力管理組件(諸如，場效電晶體(FET)、金屬-氧化物-半導體場效電晶體(MOSFET)、互補金屬-氧化物-半導體(CMOS)、接面場效電晶體(JFET)、或絕緣-閘極場效電晶體(IGFET)、全部基於半導體材料，諸如，碳化矽(SiC)、砷化鎵 (GaAs)、氮化鎵(GaN)、氧化鎵(Ga 2O 3)、銦鎵砷 (InGaAs)及/或任何其他合適的無機化合物)、光電介面元件、發光二極體、光耦合器、電壓轉換器(例如，DC/DC轉換器或AC/DC轉換器)、密碼組件、傳輸器及/或接收器、機電換能器、感測器、致動器、微機電系統(MEMS) 、微處理器、電容、電阻、電感、電池、開關、相機、天線、邏輯晶片、及能量收集單元。然而，其他組件可以嵌入在組件載體中。例如，磁性元件可以用作組件。此種磁性元件可以是永磁元件(諸如鐵磁元件、反鐵磁元件、多鐵性元件或亞鐵磁元件，例如鐵氧體磁芯)或者可以是順磁元件。然而，該部件也可以是IC基材、中介層或另一組件載體，例如在板對板組態中。組件可以表面安裝在組件載體上及/或可以嵌入在其內部。此外，亦可使用其他組件，特別是產生和發射電磁輻射及/或對從環境傳播的電磁輻射敏感的那些組件。 在一實施例中，組件載體係層壓型組件載體。在此種實施例中，組件載體是藉由施加壓力及/或熱堆疊和連接在一起的多層結構的複合物。 在處理組件載體之內部層結構之後，可以用一或多個另一電絕緣層結構及/或導電層結構對稱地或不對稱地覆蓋(特別是藉由積層)處理過的層結構的一或兩個相對的主表面。換句話說，可以繼續積層直到獲得期望數量的層。 在完成形成電絕緣層結構和導電層結構之堆疊之後，可以對所獲得的層結構或組件載體進行表面處理。特別地，就表面處理而言，電絕緣焊料阻劑可以被施加到層堆疊或組件載體之一或兩個相對的主表面。例如，可以在整個主表面上形成的此種焊料阻劑並且隨後圖案化焊料阻劑以露出一或多個導電表面部分，其用於將組件載體電耦接到電子週邊。保持覆蓋有焊料阻劑的組件載體的表面部分可以被有效地保護免受氧化或腐蝕，特別是含有銅的表面部分。 也可以在表面處理方面選擇性地將表面加工施加到組件載體之露出的導電表面部分。此種表面加工可以是組件載體表面上露出的導電層結構(諸如，墊、導電跡線等，特別是包含銅或由銅組成)上的導電覆蓋材料。如果不保護此種露出的導電層結構，則露出的導電組件載體材料(特別是銅)可能氧化，從而使組件載體可靠性降低。然後可以形成表面加工，例如作為表面安裝的組件和組件載體之間的介面。表面加工具有保護露出的導電層結構(特別是銅電路)並實現與一或多個組件的連接製程的功能，例如藉由焊接。用於表面加工之合適材料的實例係有機可焊性保護劑(OSP)、無電鎳浸金(Electroless Nickel Immersion Gold；ENIG)、無電鎳浸鈀金(Electroless Nickel Immersion Palladium Immersion Gold；ENIPIG)、金(特別是硬金)、化學錫、鎳-金、鎳-鈀金等。 根據另一例示性實施例，在去除臨時載體結構之後，導電層包含未覆蓋導電墊，組件可接觸未覆蓋導電墊。 根據本發明的另一例示性態樣，提供了組態為用於組件載體之層結構之壓印阻劑層的壓印阻劑材料。 具體地，壓印阻劑材料係組態為用於預聚物組成物，其特徵在於，其用於NIL壓印製程中的連續結構化和原位UV固化，較佳地在卷對板製程中，其保留在最終積層中。 具體地，壓印阻劑材料係組態為用於結構化表面的蝕刻製程期間用作蝕刻產物。 具體地，壓印阻劑材料係組態為用作組件載體中的一個至少另一介電質材料。 根據另一例示性實施例，壓印阻劑層包含電絕緣材料。 根據另一例示性實施例，壓印阻劑層具有大於600Nm的黏著性。黏著性是不同的顆粒或表面相互黏附的趨勢。引起黏著性的力可能是負責各種貼紙和膠帶功能的分子間力，屬於化學黏著性，分散黏著性和擴散黏著性的類別。 根據另一例示性實施例，壓印阻劑層包含200℃和300℃之間的耐溫性，特別是230℃到260℃。壓印阻劑層可以具體地為具有230℃至260℃之間的耐溫性的固化交聯阻劑材料。交聯度越高，模數就越高-這取決於使用的基礎寡聚物。 根據另一例示性實施例，壓印阻劑層包含阻燃等級4(FR4)的材料。FR4可以是一種複合材料，由編織玻璃纖維布和環氧樹脂黏合劑組成，具有阻燃性(自熄性)。FR-4玻璃環氧樹脂是高壓熱固性塑料積層牌號，具有良好的強度重量比。FR-4吸水率接近零，可用作具有相當機械強度的電絕緣體。 根據另一例示性實施例，壓印阻劑層包含具有玻璃化轉變溫度在120℃和200℃之間，特別是在135℃和170℃之間的材料。 根據另一例示性實施例，壓印阻劑層在玻璃化轉變溫度(在完全固化階段)以下具有1000MPa至14000MPa，尤其是5000MPa至13000MPa的(楊氏)模數。 根據另一例示性實施例，壓印阻劑層在玻璃化轉變溫度以上(即，在回流狀態)具有60MPa至800、特別是100MPa至600MPa的(楊氏)模數。玻璃-液體是非晶材料(或半結晶材料中的非晶區域)隨著溫度升高從堅硬且相對易碎的「玻璃態」狀態逐漸轉變為黏性或橡膠態。表現出玻璃化轉變的非晶固體稱為玻璃。藉由將黏性液體過冷成玻璃態實現的反向轉變稱為玻璃化。玻璃化轉變溫度Tg表徵了發生這種玻璃化轉變的溫度範圍。它低於熔化溫度。 這些特性可確保壓印阻劑層的材料具有足夠的機械強度，以實現壓印阻劑層中的導電跡線、垂直直通連接等的精確設計。同時，這些特性可以確保壓印阻劑層的材料具有足夠的彈性以緩衝熱及/或機械應力。 根據另一例示性實施例，壓印阻劑層在玻璃化轉變溫度以下具有10ppm/K至40ppm/K，特別是20ppm/K至40ppm/K的熱膨脹係數。這些值可以抑制組件載體內部的熱應力。 根據另一例示性實施例，壓印阻劑層在玻璃化轉變溫度以上具有50ppm/K至100ppm/K，特別是60ppm/K至85ppm/K的熱膨脹係數。這些值可以抑制組件載體內部的熱應力。高於Tg的熱膨脹係數(CTE)值越高，可靠性問題就越大。壓印阻劑層可包含非織造玻璃纖維，使得熱膨脹發生在所有方向上。熱膨脹係數也受填料量的影響。如果填料的量增加，則熱膨脹係數降低。壓印阻劑層可具有80%填料的填料含量。 根據另一例示性實施例，壓印阻劑層形成為具有低於2%的玻璃化轉變溫度的斷裂應變。這可以導致壓印阻劑層和相應製造的組件載體之有利的機械性能。 根據另一例示性實施例，壓印阻劑層形成為具有低於3%的化學收縮率。因此，可以避免組件載體內部的基於收縮的固化應力。 根據另一例示性實施例，壓印阻劑層形成為具有低於0.1%的吸濕率及/或低於0.006g/min的3%的去污率。 壓印阻劑層(特別是其樹脂)的Dk值可以不超過3，特別是對於高頻應用。壓印阻劑層(特別是其樹脂)的Df值可以不超過0.003，特別是對於高頻應用。結果，所獲得的組件載體在高頻行為方面可具有優異的特性。如果填料含量增加，Dk和Df的值也會增加。 壓印阻劑層的材料可以承受的壓力循環次數可以在從1到10的範圍內。壓印阻劑層的材料可以承受的回流測試次數至少為6次。這可以允許使用具有在足夠寬的範圍內可選擇的堆疊厚度的壓印阻劑層來製造組件載體。壓印阻劑層之材料可以藉由至少600N/m的銅剝離測試來表徵。%.壓印阻劑層的壓力循環可承受6至10次。 壓印阻劑層之材料的去污率可以是至少0.006g/min。壓印阻劑層之材料可以由V1至V0(可確保安全性以防止易燃)的UL列表(根據在本申請的優先權日生效的最新版本的工業標準IEC/DIN EN 60695-11-10和-20)表徵。提到的材料特性可以簡化壓印阻劑層的處理。壓印阻劑層包含芳族烴，諸如PPE(聚(p-亞苯基醚)PPE、BCB(苯並環丁烯)、環氧及/或鹵化聚醯亞胺。具體地，壓印阻劑層係組態以於SLID焊接製程，其中施加25℃的溫度0.5至1小時。 根據另一例示性實施例，壓印阻劑層包含完全固化的聚合物，其基於以下群組中的至少一種，包含：環氧樹脂、丙烯酸酯、聚苯醚、聚醯亞胺、聚醯胺和聚二醚酮、聚(對苯醚)(PPE)、雙苯並環丁烯(BCB)及/或聚苯并唑(PBO)。 具體地，上面列出的寡聚物的組合可用於(特別是永久性的)壓印阻劑層(即，UV-NIL阻劑)。例如，BCB、PPE和SU8負載的組合可以與80%以上之封裝無機、圓形SiO 2奈米填料和無鹵素材料一起使用。 例如BCB(二乙烯基矽氧烷-雙-苯並環丁烯(DVS-bis-BCB、或BCB)，例如CYCLOTENE™杜邦系列高級電子樹脂)是光敏聚合物。這些聚合物源自B階雙苯並環丁烯(BCB)化學。 例如，PPE(例如 Sabic NORYL SA9000樹脂)是一種基於具有乙烯基端基的聚苯醚(PPE)的改性低分子量雙功能寡聚物(用於Megtron 6和7材料)。 例如SU-8(例如Kayaku Advanced Materials SU-8)是一種高對比度的環氧樹脂基光阻劑，專為微加工和其他微電子應用而設計。 樹脂的氯離子含量可低於30ppm。具體地，壓印阻劑層可幾乎不含鹵化(例如小於30ppm)，鹵素是離子的並且不與聚合物接合。鹵素可以用多個水洗步驟洗掉。 有利地，在樹脂的處理期間不應發生鹽形成。此外，樹脂的高交聯能力可能是有利的。低孔隙率可能是較佳的，以避免不希望的現象，例如裂紋、遷移等。 根據另一例示性實施例，壓印阻劑層包含基於聚合物或寡聚物建構區塊，其中至少一建構區塊係基於上述聚合物中的一者。 根據另一例示性實施例，壓印阻劑層至少一建構區塊具有與至少一建構區塊的另一個共鍵接合的至少一官能基。共價鍵官能基係負責交聯連接。 根據另一例示性實施例，至少一官能基係選自包含選自3-巰基丙酸酯、3-巰基乙酸酯、巰基乙酸酯和烷基硫醇的硫醇基團之組成的群組組中的一個，及/或選自丙烯酸酯、丙烯酸甲酯、乙烯基醚、烯丙基醚、丙烯基醚、烯烴、二烯、不飽和酯和烯丙基三嗪、烯丙基異氰酸酯和N-乙烯基醯胺的雙鍵。 根據另一例示性實施例，壓印阻劑層包含具有至少一光起始劑的預聚物，其含量為0.1wt.%至10wt.%，尤其是0.5wt.%至5wt.%。 根據另一例示性實施例，壓印阻劑層特別是為完全固化的樹脂，其中壓印阻劑層更包含填料顆粒，諸如1 wt.%至10 wt.%的量，特別是1 wt.%至3 wt.%。 根據另一例示性實施例，填料顆粒包含無機填料，其中無機填料處於晶體狀態並且特別是被封裝的。無機填料可以是奈米填料，其可已被塗覆以避免黏聚並降低觸變性。由於空氣，多孔填料可能具有較低的Dk，但它們可以吸收化學物質。因此，多孔填料具有疏水性矽烷塗覆，就像Rogers 3000材料中的情況一樣，同時填料在樹脂基質中的混合更容易。鹵代有機物、疏水性聚合物和共價接合的滷素可用於填料，從而可實現高阻燃性。壓印阻劑層可包含具有芳族含量的高無機填料。無機填料可具有圓形光滑的形狀，這優於針狀。 根據另一例示性實施例，填料顆粒包含小於0.1μm的尺寸(例如，根據算術平均值計算的平均尺寸)。 根據另一例示性實施例，填料顆粒包含滑石粉(即層狀矽酸鹽)、沸石及/或熔融SiO 2。SiO 2或沸石奈米填料通常會結塊，但通過塗覆可以減少這種結塊，也可以減少觸變性。 根據另一例示性實施例，填料顆粒係電漿可蝕刻材料。 根據另一例示性實施例，壓印阻劑層包含相對於壓印阻劑層的材料的總重量小於95%(重量百分比)的填料顆粒，特別是80%至95%的填料顆粒。例如，更多的填料顆粒會導致UV固化期間墨水的收縮更小，同時導致更好的CTE。此外，同時還達到了更好的阻燃性。 根據另一例示性實施例，壓印阻劑層包含0.01Pas至1Pas的黏度。 本發明之以上定義的態樣及另一態樣從下文中將敘述的實施例的實例是顯而易見的，並且參考實施例的實例來解釋。下面將參考實施例的實例對本發明進行更詳細的敘述，但本發明不限於此。
圖式中的圖解係示意性的。需注意到，在不同的圖式中，相似或相同的元件或特徵被提供有相同的元件編號，其與對應的元件編號僅在第一個數字不同。為了避免不必要的重複，已經關於先前敘述的實施例闡明的元件或特徵不會在敘述的後面位置再次闡明。 此外，空間相關術語，諸如「前」和「後」、「上方」和「下方」、「左」和「右」等，用於描述一元件與另一元件的關係，如圖式中所示。因此，空間相關用語可適用於與圖中描繪的方向不同的使用中的方向。顯然，所有這些空間相關用語僅是為了便於敘述而指代圖中所示的方位，而不一定是限制性的，因為根據本發明的實施例的設備在使用時可以採取與圖中所示的方位不同的方位。 圖1A至1H繪示根據例示性實施例之製造用於具有臨時壓印阻劑層104之組件載體100的層結構101及在特別是導電層102之載體層中填充電絕緣材料113之方法的示意圖。具體地，圖1A至1H敘述了具有犧牲NIL阻劑層104的銅結構化製程。 在圖1A中，提供施加至臨時載體結構103(例如，玻璃載體或金屬(例如，銅)箔)上的導電層102。臨時載體結構103係塗覆有對電磁輻射及/或熱敏感的釋放層112和導電層102，例如厚度為1µm至10µm的銅箔。藉由所示的方法，初始銅層厚度可以與銅層之最終結構化厚度相同。因此，不需要導電層102的另一蝕刻或積層。 在圖1B中，壓印阻劑層104(例如對電磁輻射及/或熱敏感的犧牲可固化NIL阻劑)係添加至導電層102上。特別是，在導電層102之表面用施配或旋轉塗佈或噴墨印刷塗覆壓印阻劑層104。之前，導電層102(例如，銅箔)係塗覆有黏著促進劑層111或阻擋層以最小化遷移。黏著促進劑層111包含矽烷或矽氧烷及其組合物以及金屬如錫、鋅、鎳、鋁銅及其混合物。介電質可固化阻劑層104可具有高達260度的溫度穩定性。NIL阻劑層104的厚度可為0.1μm至25μm。 在圖1C中，預定義結構係藉由預定義結構被沖壓(例如藉由NIL製程)至壓印阻劑層104中，其中預定義結構包含至少一凹陷105，凹陷包含覆蓋導電層102之底部殘餘物106。用於在玻璃載體結構102上的第一層壓印阻劑層104之較佳的NIL製程以是NIL卷對板製程。在經由NIL沖壓的結構化製程之後或同時，進行固化並且結構(例如，凹陷105和突起107)被沖壓至阻劑中。NIL結構化製程包含例如卷對板以及步驟和重複板對板NIL製程。 在圖1D中，藉由減去去除製程(例如藉由蝕刻獲藉由電漿支持的蝕刻製程)來去除在凹陷105中的壓印阻劑層104之底部殘餘物106，使得相應的凹陷105提供通過壓印阻劑層至導電層102的通道。具體地，在執行微結構(即，相應的凹陷105和突起107)的跡線形成(蝕刻或電鍍，藉由例如化學濕式蝕刻另一蝕刻製程(即，各向異性銅微蝕刻製程))之前，可以進行電漿支持的蝕刻步驟以去除沖壓的圖案105、106之底部上的NIL阻劑底部殘餘物106，以藉由蝕刻打開銅箔102下方的銅結構。作為替代，NIL工作模具/印模可以在凹陷105和突起107的區域中選擇性地塗覆如鎳或鉻的金屬。替代地，可以將塗覆施加至印模，允許局部施加NIL壓印阻劑層104，因為施加塗覆的那些區域，壓印阻劑層104不會硬化並且可以容易地去除。 此外，在可進出通過壓印阻劑層104之區域中蝕刻導電層102，使得在導電層102中形成相應的填充結構108。填充結構108包含貫穿洞、盲孔及溝槽中的至少一者。因此，在例如電漿支持的蝕刻及打開凹陷105之後，執行例如銅微蝕刻製程。 在圖1E中，在導電層102之蝕刻之後去除壓印阻劑層104，使得導電層102之表面未被覆蓋。例如藉由乾式蝕刻製程去除壓印阻劑層104。 在圖1F中，特別是另一電絕緣層109(例如，預浸漬體或另一壓印阻劑層)係形成在未覆蓋的導電結構102上。由此，在導電層102中的填充結構108填充有電絕緣材料113，電絕緣材料113例如是與隨後的另一電絕緣層109不同或相同的材料。因此，繼續堆疊合適的預浸體的另一電絕緣層109，隨後是例如黏著促進劑層111及另一導電層110，例如銅箔。替代地，堆疊可以在沒有預浸體藉由塗覆第二層NIL光阻劑作為另一電絕緣層109並對其進行結構化而製造。 在圖1G中，去除臨時載體結構103，使得形成用於部組件載體100的層結構101。因此，在完成堆疊之後，藉由電磁輻射、溫度及/或壓力的支持來釋放玻璃載體103，以便釋放釋放層112。此外，在具有(銅)微結構和子微結構的平坦表面的底部上的導電層102之底層(例如，銅箔)可以從NIL沖壓獲得準確度，適用於安裝組件150，藉由焊接。例如，可以施加壓力接合或用焊料球或具有錫帽的銅球151。此外，表面上的導電層102(例如，銅箔)也可被結構化。 因此，在圖1H中，相應的組分150(例如，微晶片)(例如，經由焊料凸塊151)耦接至導電層102的微結構。 圖2A至2J繪示根據例示性實施例之製造用於具有永久壓印阻劑層104之組件載體100的層結構101及在特別是導電結構102之載體層中形成通孔201之方法的示意圖。具體地，敘述了用於具有可印刷NIL阻劑層104之第一外層(例如，銅)結構化製程。 在圖2A中，提供施加至臨時載體結構103(例如，玻璃載體或金屬箔)上的導電層102。臨時載體結構103係塗覆有對電磁輻射及/或熱敏感的釋放層112和導電層102，例如厚度為0.1µm至2µm的銅箔。 在圖2B中，壓印阻劑層104(例如犧牲可固化NIL阻劑)係添加至導電層102上。特別是，在導電層102之表面用施配或旋轉塗佈塗覆壓印阻劑層104。之前，導電層102(例如，銅箔)係塗覆有黏著促進劑層111。永久介電質可固化阻劑層104可具有高達260℃的溫度穩定性。NIL阻劑層104的厚度可以是0.1μm至25μm。 在圖2C中，預定義結構係藉由預定義結構被沖壓(例如藉由NIL製程)至壓印阻劑層104中，其中預定義結構包含至少一凹陷105，凹陷包含覆蓋導電層102之底部殘餘物106。用於在玻璃載體結構102上的第一層壓印阻劑層104之較佳的NIL製程以是NIL卷對板製程。在經由NIL沖壓的結構化製程之後或同時，進行固化(例如，藉由電磁輻射、溫度及/或壓力)並且填充結構(例如，凹陷105和突起107)被沖壓至阻劑中。NIL結構化製程包含例如卷對板以及步驟和重複板對板NIL製程。 在圖2D中，藉由減去去除製程(例如藉由蝕刻獲藉由電漿支持的製程)來去除在凹陷105中的壓印阻劑層104之底部殘餘物106，使得相應的凹陷105提供通過壓印阻劑層104至導電層102的通道。特別是那些凹陷105在隨後通過永久壓印阻劑層104形成通孔201的位置處用減去去除製程處理。因此，壓印阻劑層104包含在減去去除製程之後，凹陷105形成為盲孔或溝槽，其不與導電層102形成連接，凹陷105在壓印阻劑層104中提供貫穿洞，用於稍後在相應的通孔201上獲得。 具體地，在執行對微結構(即，相應的凹陷105和突起107)的另一蝕刻製程(即，銅微蝕刻製程)之前，可以進行電漿支持的步驟以去除沖壓的圖案105、106之底部上的NIL阻劑底部殘餘物106，以打開銅箔102下方的銅區域。作為替代，NIL工作模具/印模可以在凹陷105和突起107的區域中選擇性地塗覆如鎳或鉻的金屬。 在圖2E中，提供對導電層102進出的凹陷105係填充有導電材料202，使得形成通過壓印阻劑層104的通孔201。因此，壓印阻劑層104形成表面的保護塗覆，除了已經去除NIL底部殘餘物106的那些區域。因此，只有通孔201將被填充。具體地，在電漿支持的並打開微通孔凹陷105中的銅區域之後，執行銅通孔填充製程，以便電鍍並填充銅微通孔201。在微通孔201之銅通孔填充製程期間，導電層102之其他區域和結構塗覆有NIL可印刷阻劑層104，並且在電鍍製程期間不會塗覆有導電材料202(例如，銅)。在填充通孔201之前，可以在壓印阻劑層104之側壁上施加晶種層以獲得可靠且導電的通孔201。 在圖2F中，在微通孔填充步驟之後(例如，在從底向上銅電鍍之後)，永久NIL壓印阻劑層104可選擇性地由鈀、鈦及/或銅塗覆。可藉由濺鍍製程添加鈦和銅。此外可選擇的，可以添加季銨聚合物或矽烷並起到黏著促進劑的作用。此外可選擇的，可以在壓印阻劑層104上形成晶種層207之前形成阻障層。晶種層207係選擇性地沉積在壓印阻劑層104或塗覆的表面上，以能夠電鍍到凹陷105中。晶種層207可以是無電銅或導電聚合物，如PEDOT(Poly-3,4-ethylendioxythiophen)或聚噻吩製程。 在圖2G中，由過量導電材料205和另一導電填充材料/層203製成的導電表面係藉由電鍍形成。 在圖2H中，在用電鍍製程對結構進行電鍍之後，蝕刻掉壓印阻劑層104之表面上的過量導電填充材料205(例如，銅)，並形成具有另一導電填充材料/層203之嵌入的微米尺寸(例如)銅圖案。因此，藉由蝕刻非常薄的過量導電材料205，形成結構化跡線/通孔203、201。 在圖2I中，嵌入式(銅)結構(例如，導電填充材料203)及壓印阻劑層104之表面塗覆有黏著促進劑層111。黏著促進劑層厚度可低於300 nm並且包含矽烷或矽氧烷及其組合物以及金屬如錫、鋅、鎳、鋁銅及其混合物。繼續堆疊合適的預浸體的另一電絕緣層109，隨後是例如選擇性黏著促進劑層111及另一導電層110，例如銅箔。替代地，堆疊可以在沒有預浸體藉由塗覆第二層NIL光阻劑作為另一電絕緣層109並對其進行結構化而製造。 在圖2J中，去除臨時載體結構103，使得形成用於部組件載體100的層結構101。因此，在堆疊完成後，移除臨時載體103。此外，在具有(銅)微結構和子微結構的平坦表面的底部上的導電層102之底層(例如，銅箔)可藉由蝕刻製程去除。在底部上，最終獲得形成墊206之具有銅通孔突起/柱206的平坦表面，對準準確度低於0.2µm，適用於安裝微晶片和其他組件。 圖3A至3J繪示根據例示性實施例之製造具有複數個層結構101、301和永久(NIL)壓印阻劑層104的組件載體100及在特別是導電結構102之載體層中形成通孔201之方法的示意圖。在圖3A至3J的製造方法中，顯示了具有NIL壓印阻劑層104之堆疊和集中在Z互連上的減去性製程。 在圖3A中，為了將堆疊積層在另一層結構301上，另一永久電絕緣層303(例如，預浸體或另一(NIL)壓印阻劑層)和另一導電層305(諸如，1μm至10μm厚度的銅箔)被施壓在導電(銅)結構上(諸如，另一(銅)通孔304)。另一導電層305係施加至臨時載體結構103上，例如玻璃載體。臨時載體結構103塗覆有釋放層112和導電層102，例如厚度為1µm至10µm的銅箔。繼續堆疊合適的預浸體的另一電絕緣層306，選擇性地隨後是例如黏著促進劑層111和導電層102，例如銅箔。替代地，堆疊可以在沒有預浸體藉由塗覆第二層NIL光阻劑作為另一電絕緣層306並對其進行結構化而製造。 另一層結構301可藉由圖1A至1H或圖2A至2J中敘述的製程形成。 在圖3B中，為了通孔洞310的形成，犧牲電絕緣層302(例如，不用永久留在最終積層中的可固化NIL阻劑)用例如施配或旋轉塗覆被塗覆在導電層102之表面上。接著，導電層102係經由例如LDI(雷射直接成像)和光阻劑顯影、或通孔軟模具NIL沖壓和UV固化而結構化。通孔洞310(微通孔開口)係形成在導電層102中，在阻劑膜剝離及/或導電層102之電漿蝕刻製程之後，在通孔洞310中的導電層102被蝕刻掉。 在圖3C中，通孔洞310經由乾式蝕刻(例如，反應離子蝕刻(RIE)或電漿製程)蝕刻至犧牲電絕緣層302中並進一步至導電層102中，以進出下面的另一導電層305。犧牲電絕緣層302(例如，光阻或NIL阻劑)被剝離。 在圖3D中，在RIE及例如用於清潔通孔洞310之電漿支持的步驟之後，在預浸體中蝕刻的微通孔洞310可選擇性地塗覆有黏著促進劑層111。然後為了製造用於通孔填充製程的電接觸，通孔洞310可塗覆有導電材料之晶種層，例如在直接金屬化或濺鍍期間無電銅化學或替代導電碳、導電聚合物或通孔Pd或Pd-Sn層。 在圖3E中，壓印阻劑層104(例如，永久可固化NIL阻劑)係添加至導電層102上。特別是，壓印阻劑層104用施配塗覆選擇地塗覆在導電層102之表面上，其中壓印阻劑層104特別選擇地添加至導電層102，使得通孔洞310在沖壓之前保持未覆蓋。將在另一電鍍製程中填充有導電材料202(例如，銅)之經塗覆的導電微通孔洞310保持未被永久壓印阻劑層104塗覆。接著。壓印阻劑層結構化製程包含卷對板以及步驟和重複板對板NIL製程。為了避免在沖壓製程期間將NIL阻劑材料不期望地填充到塗覆的通孔洞310中，NIL印模可包含用以在NIL沖壓製程形成包含底部殘餘物106之凹陷105期間阻隔或關閉通孔洞310的圖案。阻劑層貫穿洞311可以略大於導電層102中的通孔洞310。阻劑層貫穿洞311相對於通孔洞310之直徑的過大尺寸可以是1μm、2μm或更大。對準準確度可以低於5µm，最好低於3µm。這允許在導電層102的未被壓印阻劑層104覆蓋之表面上製造小於10μm的小靜止環。小靜止環係例如雷達和高頻應用的首選。此外，還可以形成更大的環以形成具有例如直徑3µm至200µm的墊。 永久NIL壓印阻劑層104的厚度可以包含1μm至20μm，較佳地為1μm至10μm。其可包含已知的無機填料，如SiO 2、TiO 2、SiO 2-Al 2O 3及/或玻璃。用於永久NIL光阻壓印阻劑層104的合適材料可以包含基於SU 8的環氧樹脂負阻劑、聚苯醚(PPE)、聚醯亞胺或苯並環丁烯(BCB)。 在圖3F中，在經由例如軟模具NIL沖壓和UV固化的結構化製程以及例如用於清潔通孔洞310之另一電漿支持的步驟之後，空的微通孔洞310被導電材料202(例如，銅)過填充到與導電層102(例如，銅箔)之厚度相同的量或更多。 在圖3G中，在通孔過填充(Cu)製程之後，在下一步驟中，施加(例如，電漿)蝕刻製程，以去除壓印阻劑層104之凹陷105中的底部殘餘物106並提供至凹陷105下方之導電層102的通道。具體地，底部殘餘物106可具有小於100nm的厚度。然後，例如(銅)微刻蝕製程是同時刻蝕凹陷105下方的導電層102中的電路圖案(即，填充結構108)，並且同時蝕刻微通孔201之頂部過量的電鍍的導電材料202(例如，銅)。例如，可包含UV光之銅微蝕刻製程，如碘之蝕刻添加劑和用以改善蝕刻製程的聚合物可用於此步驟。 在圖3H中，永久NIL壓印阻劑層104保留在堆疊中，並保護蝕刻的精細微米和子微米尺寸圖案填充結構108。堆疊繼續合適的另一電絕緣層307的積層。另一電絕緣層307之材料係填充在壓印阻劑層104之凹陷104及導電層102之填充結構108中。繼續堆疊合適的預浸體的另一電絕緣層109，隨後是例如黏著促進劑層111及另一導電層110，例如銅箔。替代地，堆疊可以在沒有預浸體藉由塗覆第二層NIL光阻劑作為另一電絕緣層109並對其進行結構化而製造。 在圖3I中，在完成堆疊之後，去除臨時載體結構103，使得形成用於部組件載體100的層結構101。因此，在完成堆疊之後，玻璃載體103藉由UV光的支持被釋放，以便釋放釋放層112。此外，在具有(銅)微結構和子微結構的平坦表面的底部上的導電層102之底層(例如，銅箔)可藉由蝕刻製程去除。 在圖3J中，在底部上，最終獲得形成墊之具有銅通孔突起/柱206的平坦表面，對準準確度低於0.2µm，適用於經由例如焊料凸塊151安裝組件150。可以結構化在頂部部分的另一電絕緣層109並且可形成另一通孔304。此外，電絕緣層109之頂部上的另一導電層110可被結構化使得另一導電層110之墊部分304被形成並且電耦接至另一通孔304。 總之，另一壓印阻劑層303可具有另一沖壓的預定結構和另一導電層305。另一壓印阻劑層303係配置在另一導電層305上。另一導電層305及另一壓印阻劑層303包含用於形成另一通孔304之另一通孔洞的至少一凹部，其中至少一凹部和另一壓印阻劑層303之另一沖壓的預定義結構至少部分地填充有電鍍金屬基礎結構202’和另一電鍍的電鍍結構203’。層結構101係配置在該另一層結構301上，使得該層結構101之該通孔201係連接至該另一通孔304，特別是用於形成多層再分佈結構或中介層。中介層將小間距尺寸轉換為較大間距尺寸。例如，中介層可包含作為介電質層的玻璃。 如圖3J所示，另一導電填充材料203’形成填充結構108的一部分，其係沿著另一壓印阻劑層303之頂表面的導電路徑，用於連接水平間隔的通孔201、304。此外，可以在另一電絕緣層109中形成另一通孔313，用於將另一導電層110的墊部分312與壓印阻劑層104中的通孔201連接。 圖4A至4J繪示根據例示性實施例之製造具有複數個層結構101、301和臨時犧牲壓印阻劑層104(其將被去除)的組件載體100及在導電結構中形成通孔201之方法的示意圖。 在圖4A中，為了堆積另一層結構301的積層，另一永久電絕緣層303(例如，預浸體或另一(NIL)壓印阻劑層)和另一導電層305(諸如，1μm至10μm厚度的銅箔)被施壓在導電(銅)結構上(諸如，另一(銅)通孔304)。另一導電層305係施加至臨時載體結構103上，例如玻璃載體。臨時載體結構103塗覆有釋放層112和載體層，其特別是厚度為1 µm至10µm之銅箔的導電層102。繼續堆疊合適的預浸體的另一電絕緣層306，隨後是例如黏著促進劑層111和導電層102，例如銅箔。替代地，堆疊可以在沒有預浸體藉由塗覆第二層NIL光阻劑作為另一電絕緣層306並對其進行結構化而製造。 另一層結構301可藉由圖1A至1H或圖2A至2J中敘述的製程形成。 在圖4B中，為了通孔201的形成，犧牲電絕緣層302(例如，光阻劑或可固化NIL壓印阻劑層)用例如施配或旋轉塗覆被塗覆在導電層102之表面上。在導電層102的結構化製程之後，經由例如LDI(雷射直接成像)和光阻劑顯影、或通孔軟模具NIL沖壓和UV固化。在導電層102之阻劑膜顯影或電漿蝕刻製程蝕刻掉通孔洞310中之後，在導電層102中形成通孔洞310(微通孔開口)。 在圖4C中，通孔洞310經由乾式蝕刻(例如，反應離子蝕刻(RIE)或電漿製程)進一步蝕刻在永久電絕緣層306和黏著促進劑層111中，以進出下面的另一導電層305。犧牲電絕緣層302(例如，光阻或NIL阻劑)被剝離。 在圖4D中，在RIE及例如用於清潔通孔洞310的電漿支持的蝕刻步驟和可選的電漿去污步驟之後，用於通孔填充製程的電接觸，通孔洞310可以在直接金屬化期間塗覆有無電銅化學物質或作為替代導電碳、導電聚合物或通孔Pd或Pd-Sn層。蝕刻的通孔洞310的壁亦可由鈦及/或銅濺鍍製程來塗覆，使得形成晶種層207。因此，進行無電銅製程、導電碳、導電聚合物如PEDOT或聚噻吩製程或Pd層通孔直接金屬化來塗覆通孔洞310。 替代地，可以提供連接至底部導電層102的另一通孔310的自下而上的填充，使得不需要晶種層207。 在圖4E中，犧牲壓印阻劑層104(例如，犧牲UV NIL光阻劑)係選擇地沉積在導電層102上。特別是，壓印阻劑層104係用施配塗覆塗覆在導電層102之表面上，其中壓印阻劑層104係特別地添加至導電層102。接著。壓印阻劑層結構化製程包含卷對板以及步驟和重複板對板NIL製程。為了避免在沖壓製程期間將NIL阻劑材料不期望地填充到塗覆的通孔洞310中，NIL印模可包含用以在NIL沖壓製程形成包含底部殘餘物106之凹陷105期間阻隔或關閉通孔洞310的圖案。阻劑層貫穿洞311可以略大於導電層102中的通孔洞310。阻劑層貫穿洞311的尺寸過大，因此對準準確度低於5µm，較佳地低於3µm。這允許在導電層102的未被壓印阻劑層104覆蓋之表面上製造小於10μm的小靜止環。小靜止環係例如雷達和高頻應用的首選。 永久NIL壓印阻劑層104的厚度可以包含1μm至20μm，較佳地為1μm至10μm。其可包含已知的無機填料，如SiO 2、TiO 2、SiO 2-Al 2O 3及/或玻璃。較佳地不含無機填料並且具有小的收縮因子。用於永久NIL光阻壓印阻劑層104的合適材料可以包含基於SU 8的環氧樹脂負阻劑。 在圖4F中，在經由例如軟模具NIL沖壓和UV固化的結構化製程以及例如用於清潔通孔洞310之另一電漿支持的蝕刻步驟之後，空的微通孔洞310被導電材料202(例如，銅)過填充到與導電層102(例如，銅箔)之厚度相同的量或更多。 在圖4G中，在通孔過填充(Cu)製程之後，在下一步驟中，施加(例如，電漿)蝕刻製程，以去除壓印阻劑層104之凹陷105中的底部殘餘物106並提供至凹陷105下方之導電層102的通道。然後，例如(銅)微刻蝕製程是同時刻蝕凹陷105下方的導電層102中的電路圖案(即，填充結構108)，並且同時蝕刻微通孔201之頂部過量的電鍍的導電材料202(例如，銅)。例如，可包含UV光之銅微蝕刻製程，如碘之蝕刻添加劑和用以改善蝕刻製程的聚合物可用於此步驟。 在圖4H中，犧牲NIL壓印阻劑層104殘餘在微米圖案的微蝕刻之後被去除，即從表面的填充結構108，例如經由電漿蝕刻。在導電層102之填充結構108(如圖4G所示)中填充電絕緣材料113。繼續堆疊合適的預浸體的另一電絕緣層109，隨後是例如黏著促進劑層111及另一導電層110，例如銅箔。替代地，堆疊可以在沒有預浸體藉由塗覆第二層NIL光阻劑作為另一電絕緣層109並對其進行結構化而製造。 在圖4I中，在完成堆疊之後，去除臨時載體結構103，使得形成用於部組件載體100的層結構101。因此，在完成堆疊之後，玻璃載體103藉由UV光的支持被釋放，以便釋放釋放層112。此外，在具有(銅)微結構和子微結構的平坦表面的底部上的導電層102之底層(例如，銅箔)可藉由蝕刻製程去除。 在圖4J中，在底部上，最終獲得形成墊之具有銅通孔突起/柱206的平坦表面，對準準確度低於0.2µm，適用於經由例如焊料凸塊151安裝組件150。在底部部分的另一導電層110亦可被結構化。 關於圖3A至3J及圖4A至4J中所示的製造方法，可以施加複數個另一層結構101的另一積層，以提供更多多層組件載體100。如上所述，也可以在表面處理方面選擇性地將表面加工施加到組件載體100之露出的導電表面部分110、206。此種表面加工可以是組件載體100表面上露出的導電層結構110(諸如，墊、導電跡線等，特別是包含銅或由銅組成)上的導電覆蓋材料。然後可以形成表面加工，例如作為表面安裝的組件150和組件載體110之間的介面。 圖5顯示了層結構101，其具有複數個填充結構108，在壓印阻劑層104中形成通孔201。在填充結構108中，另一導電材料203可以突出超過壓印阻劑層104。作為所述製造製程之結果獲得的導電佈線結構分別在圖5之細節158、細節160和細節162中示出。 如細節158中所示，完全延伸通過輪廓化壓印阻劑層104之貫穿洞類型佈線結構164具有錐形側壁。相應佈線結構164之底部部分係由導電材料202之底側部分122構成，其中導電材料202之頂側部分122’係直接形成在底側部分122上。佈線結構164之剩餘體積襯在晶種層207，晶種層207覆蓋導電材料202之頂表面122以及壓印阻劑層104之露出的側壁。由晶種層207定界的佈線結構164的剩餘體積填充有(例如，電鍍的)另一導電材料203。 如細節160中所示，僅部分延伸通過輪廓化壓印阻劑層104之盲孔類型佈線結構166具有錐形側壁及水平底表面。後者提到的錐形側壁以及水平底表面都襯在晶種層207。由晶種層207定界的佈線結構166的剩餘體積填充有導電材料202。 如細節162所示，完全延伸通過輪廓化壓印阻劑層104之通孔類型的佈線結構168(例如，通孔201)具有帶階梯輪廓化錐形側壁，相應的階梯由元件符號170指示。佈線結構168對應於佈線結構164，不同之處在於佈線結構168具有錐形側壁之部分之間的階梯170並因此形成在底部部分中形成通孔類型佈線結構與頂部部分中跡線類型佈線結構的混合。 如圖所示，可以獲得完全嵌入的導電結構，可以是通孔類型(參見佈線結構164)及跡線類型(比較佈線結構166)，以及兩者的組合(比較佈線結構168)。圖5所示之結構可以用作易於製造的組件載體100。 非常有利的是，填充結構108可以填充有兩或多種不同的金屬子結構(參見元件編號122、122’、202、203)，其可由兩或多種不同的金屬材料製程，用於微調佈線結構164、166、168的特性。替代地，整個佈線結構164、166、168可僅填充有單一金屬材料，例如銅，其間具有材料介面。 圖6顯示具有層結構101之積層116的組件載體100，層結構101具有壓印阻劑層104及具有另一壓印阻劑層303之另一層結構301。組件150係表面安裝在堆疊的壓印阻劑層104、303上，並且可電連接到任何佈線結構164’、166’、168’、164、166、168，例如藉由焊接或其他合適的方法，如熱壓接合。焊接可以伴隨有配置在一方面堆疊的壓印阻劑層104、303與另一方面的組件150之間的焊料結構312。例如，組分150可為半導體晶粒。 圖7顯示了組件150被表面安裝在堆疊的壓印阻劑層104、303上並與其電耦接。組件150可接著藉由模具化合物174包覆成型。 圖8，然後可以從在釋放層112處之臨時載體結構103將堆疊的壓印阻劑層104、303與積體佈線結構164、166、168、164’、166’、168’以及表面安裝和包覆成型的組件150分離。通過採取這種措施，佈線結構164、166、168可以被露出以便可連接到電子週邊(未圖示)。為了獲得根據圖8之組件載體100，表面安裝的組件150可以藉由模具化合物174包覆成型。 圖9繪示根據本發明又一例示性實施例的組件載體100。根據圖9，兩個表面安裝的組件150(例如，半導體晶片)並排配置在壓印阻劑層104上並且藉由導電連接結構180在壓印阻劑層104之突起176處和除了突起176的壓印阻劑層104上彼此電耦接。 根據圖9，壓印阻劑層104亦用於水平連接橫向並置的組件150，其表面安裝在相同垂直水平的壓印阻劑層104上。為了實現此連接，壓印阻劑層104配備有中心突起176，其垂直地突出超過階梯的壓印阻劑層104之水平表面部分177。兩個組件150之底部側墊178彼此電連接並且藉由在壓印阻劑層102之突起716上並且在除了突起176的壓印抗蝕劑層104上的導電連接結構180與壓印阻劑層104之佈線結構電連接。藉由所繪示的連接架構，習知使用的矽橋可變得可有可無。 根據圖9，兩個組件150中的每一者都包含具有不同間距尺寸(特別是具有不同直徑)並且藉由連接結構與具有不同間距尺寸(特別是具有不同直徑)的導電結構180電耦接的墊178，其在此實施為具有不同尺寸的焊料結構172。如圖所示，每一組件150可具有不同間距尺寸的墊178，即第一組墊178具有比第二組墊178更小的直徑。相應組件150之較大墊178藉由較大焊料結構172與壓印阻劑層104之較大連接結構180耦接，而所述組件150之較小墊178藉由較小焊料結構172與壓印阻劑層104之較小連接結構180耦接。用基於NIL壓印阻劑層104，不僅可以實現這些不同尺寸的墊178，而且可以建立不同高度，使得具有較大間距尺寸的區域(因此與較大焊料球連接)係在與較緊密的連接墊178相比的另一垂直水平，即具有較小的間距尺寸(因此與較小的焊料球連接)。 在另一實施例(未圖示)，墊178中的至少一第一墊具有比具有較大間距尺寸的墊178中的至少一第二墊更小的間距尺寸，其中至少一第一墊與壓印阻劑層104上的至少一第一導電連接結構180電耦接，並且其中至少一第二墊與除了壓印阻劑層104的層壓印刷電路板層堆疊131上的至少一第二導電連接結構180電耦接。因此，僅具有緊密連接墊178的區域可以利用以NIL技術形成的壓印阻劑層104來實現，例如直接在組件載體100上，或作為隨後安裝在組件載體100上的單獨板。 還可以形成佈線結構182，其在突起176上導電連接結構180之間部分水平延伸並且部分垂直延伸並且除了壓印阻劑層104上的突起176。 圖9之實施例顯示NIL類型壓印阻劑層104亦可用作組件載體100之一或多個表面安裝的組件150的橋或再分佈結構。因此，NIL類型壓印阻劑層104亦可被組態用於組件載體100中的扇出功能。 圖10繪示根據本發明再一例示性實施例的組件載體100。在例示性實施例中，填充結構108包含三維彎曲的子結構。根據圖10，填充結構包含元件編號199指示的三維彎曲的子結構。此種子結構可藉由上述用於形成佈線結構164、166、168的原理和藉由多個堆疊的壓印阻劑層104的組合來形成例如亦具有底切等。可選地，相鄰壓印阻劑層104可藉由可選的連接層197相互連接。例如，所示實施例可以按照晶片後置3D製造架構來實施。利用三維沖壓的NIL壓印阻劑層104，可以設計任何結構所需的任何斜率。有利地，沖壓可導致非常光滑的表面，其粗糙度Ra小於100nm，或甚至不大於50nm。電鍍銅結構可形成具有高結晶度並且實質上沒有孔隙。 在實施例中，一或多個NIL類型壓印阻劑層104可藉由三維印刷進一步處理。這可進一步延伸用於製造組件載體100(諸如，印刷電路板)之NIL技術的機會。 圖11顯示根據例示性實施例之使用工作模具121在壓印阻劑層104中沖壓表面輪廓化裝置120。 如圖所示，平面未固化壓印阻劑層104可形成在臨時載體結構103上，其可沿著支持186傳輸。壓印阻劑層104之材料可以從儲存器188施加到壓印阻劑層104。工作模具121可具有可設計的且較佳地為錐形表面輪廓190並且可在壓印阻劑層104中沖壓倒置的且較佳為錐形的表面輪廓192。為此目的，工作模具121可例如使用旋轉輪194旋轉，從而生產具有沖壓輪廓化壓印阻劑層104的連續片材。藉由光源196(諸如，UV燈)，壓印阻劑層104可以在沖壓期間被固化。 圖12繪示根據本發明又一例示性實施例的組件載體100。在此實施例中，顯示了具有一或多個輪廓化壓印阻劑層104之金屬電鍍填充的佈線結構108的組件載體100可包含非常不同幾何形狀之直的或彎曲的跡線163。跡線163的所示可能形狀是(從左至右)長方體形、凸或凹形、半圓柱形、球形、T形(以兩種不同深寬比示出)、組合的圓柱形和截頭圓錐形、以及組合的矩形和截頭錐形。可以創建大量其他形狀，特別是當堆疊複數個壓印阻劑層104時。 圖13繪示根據本發明再一例示性實施例的組件載體100。在所示的實施例中，在具有積體佈線結構(例如，164、166、168)之相應堆疊輪廓化壓印阻劑層104、303的兩個相對主表面上的兩個積層116、一個層結構101及一個另一層結構301。 在壓印阻劑層104之頂側，形成第一積層116，其由被表面安裝並藉由焊料結構151電連接到堆疊輪廓化壓印阻劑層104並被封裝在模具化合物174中的組件150組成。 在所述壓印阻劑層104的底側，形成第二積層116，其包和另一層結構301，即層壓印刷電路板層堆疊(其可以是例如PCB、IC基材或中介層)。所示的層壓印刷電路板層堆疊可以由導電層結構305和垂直直通連接組成，例如銅填充的雷射通孔313，以及電絕緣層結構306。例如，電絕緣層結構306可以是平行介電質層。例如，導電層結構306可包含圖案化的銅箔(即，圖案化的金屬層)。電絕緣層結構306可包含樹脂(諸如，還氧樹脂)，其中可選擇地包含強化顆粒(例如，玻璃纖維或玻璃球)。例如，電絕緣層結構306可以是預浸體或FR4製成的。層結構可以是藉由積層連接，即施加壓力及/或熱。 如圖所示，所述壓印阻劑層104中的佈線結構的積體密度可大於在所述層壓印刷電路板層堆疊中的。在另一層結構301之底側上，具有導電連接墊139之安裝基底137(諸如，主機板)可以藉由焊料結構151機械地連接和電連接。 因此，圖13繪示了一種混合封裝，其顯示了在一側具有NIL層(參見元件編號104)的PCB積層(參見元件編號301)。組件150可以與用於安裝的焊料結構151(例如，焊料球)一起設置在頂部並且可選地亦設置在底部。 金屬化壓印阻劑層104形成先進的聚合物基材，其包含在頂部上具有較小線空間比L/S(例如，在0.5至5μm/0.5至5μm的範圍內)的三個扇出再分佈層。可以為下面的層壓印刷電路板層堆疊301形式的基材提供更大的線空間比L/S(例如在2至40μm/2至40μm的範圍內，或甚至更大)。 例如，焊料結構151可以實施為焊料球或電鍍的焊料柱(例如具有66重量%的Cu、33重量%的Sn和小於3重量%的Ag的組成物)。 圖14繪示根據本發明再一例示性實施例的組件載體100。同樣在圖14的實施例中，繪示了具有積體佈線結構(例如164、166、168)之層結構101的上堆疊輪廓化壓印阻劑層104之兩個相對主表面上提供兩個積層116。在所述上壓印阻劑層104之頂側上，形成第一積層116，其可以如圖13中實施。在所述上壓印阻劑層104之底側，形成第二積層116，其包含另一層結構301之層壓印刷電路板層堆疊，類似於圖13。 在層壓印刷電路板層堆疊之底側上，配置了另一層結構101’的壓印阻劑層104’。在下壓印阻劑層104’之底側上，具有一或多個導電連接墊139之安裝基底137(諸如，主機板)可以藉由焊料結構151機械地連接和電連接。此外，額外的組件150可以表面安裝在下壓印阻劑層104’之下側，例如藉由焊料結構化151。額外的導電層結構141可積體在安裝基底137中。圖14之焊料結構151可以如圖13中實施。如圖所示，在所述上和下層結構101、101’之每一者中的佈線結構的積體密度可以大於在另一層結構301之所述層壓印刷電路板層堆疊中的佈線結構的積體密度。 因此，圖14繪示了混合封裝，其顯示了PCB類型堆疊(參見元件編號301)，其間具有NIL層區域(參見元件編號104、104’)，PCB類型堆疊係配置在這些區域之間。 上金屬化壓印阻劑層104可形成先進的聚合物基材，其包含在頂部上具有較小線空間比L/S(例如，範圍從0.5到5µm/0.5到5µm，或從0.5到8µm/0.5到8µm)的三個扇出再分佈層。可以為下面的另一層結構301的層壓印刷電路板層堆疊形式的基材提供更大的線空間比L/S(例如在5至15μm/5至15μm的範圍內，或者從8至20μm/8至20μm的範圍內)。 安裝基底137之導電層結構141可具有大於另一層結構301之層壓印刷電路板塑料線空間比L/S的線空間比L/S(例如在50至200µm/50至200µm範圍內，或更大)。下金屬化壓印阻劑層104可具有例如在0.5至5μm/0.5至5μm或0.5至8μm/0.5至8μm範圍內的線空間比L/S。 圖15、圖16、及圖17顯示根據本發明例示性實施例之用於製造組件載體之沖壓壓印阻劑層的三維視圖。因此，圖15至圖17顯示了板水平上NIL製程的樣本，並繪示了在沖壓之後NIL阻劑(即，壓印阻劑層104)的形貌。圖15和圖16指的是50µm的高度和150µm的寬度，而圖17指的是230 nm的高度和400nm的寬度。 所屬技術領域中具有通常知識者將理解到為了簡潔和清楚起見，所示實施例可以省略組件載體的某些特徵。例如，可以添加另一層，並且可以執行完成階段，諸如焊料遮罩的形成，儘管這裡沒有敘述。 應當注意到用語「包含「不排除其他元件或步驟，並且「一(a)」或「一(an)」不排除複數個。還可以組合結合不同實施例敘述的元件。還應注意到，請求項中的元件編號不應被解釋為限制請求項的範圍。本發明的實施方式不限於圖中所示和上述的較佳實施例。相反，即使在根本不同的實施例的情況下，使用所示解決方案和根據本發明之原理的多種變化也是可能的。 本發明概括在以下幾個態樣： 態樣1. 一種製造用於組件載體(100)之層結構(101)的方法，該方法包含 提供載體層(102)， 將壓印阻劑層(104)添加至該載體層(102)上， 藉由預定義印模沖壓預定義結構，以在該壓印阻劑層(104)中形成至少一凹陷(105)， 其中該凹陷(105)在該載體層(102)中或上定義填充結構(108)， 在該填充結構(108)中填充電絕緣材料(113)及導電材料(202)中的至少一種。 態樣2. 如態樣1之方法， 將該載體層(102)施加至臨時載體結構(103)上，以及 在沖壓該預定義結構之後去除該臨時載體結構(103)，從而形成用於該組件載體(100)的該層結構(101)。 態樣3. 如態樣1或2之方法，更包含： 其中該載體層是導電層(102)。 態樣4. 如態樣3之方法，更包含： 其中該至少一凹陷(105)包含覆蓋該導電層(102)的底部殘餘物(106)。 態樣5. 如態樣4之方法，更包含： 藉由減去去除製程來去除在該凹陷(105)中的該壓印阻劑層(104)之該底部殘餘物(106)，使得該相應的凹陷(105)提供通過該壓印阻劑層(104)至該導電層(102)的通道。 態樣6. 如態樣4或5的方法，更包含在去除在該凹陷(105)中該壓印阻劑層(104)的底部殘餘物(106)之後 在可進出通過該壓印阻劑層(104)的該區域中蝕刻該導電層(102)，使得在該導電層(102)中形成相應的填充結構(108)， 用電絕緣材料(113)填充在該導電層(102)中的該填充結構(108)。 態樣7. 如態樣4至6中任一項的方法，更包含在去除在該凹陷(105)中該壓印阻劑層(104)的底部殘餘物(106)之後 用導電材料(202)填充該填充結構(108)，特別是通孔(201)，以及 在該通孔(201)及/或在相應的凹陷(105)中的導電材料(202)上形成另一導電填充材料(203)，以產生導電表面部分，特別是藉由電鍍。 態樣8. 如態樣7之方法，其中在形成該另一導電填充材料(203)之前 藉由晶種層(207)塗覆該壓印阻劑層(104)及/或該通孔(201)以形成該另一導電填充材料(203)。 態樣9. 如態樣3至8中任一項的方法， 其中該導電層(102)包含銅， 其中該導電層(102)特別是包含厚度為1μm至10μm的銅箔。 態樣10. 如態樣1至9中任一項的方法， 其中該壓印阻劑層(104)包含0.1μm至50μm的厚度，特別是0.5μm至20μm，更特別是1μm至10μm， 其中該壓印阻劑層(104)特別包含電磁輻射可固化材料及/或熱可固化材料， 其中該壓印阻劑層(104)特別包含二氧化矽、二氧化鈦、SiO 2-Al 2O 3、玻璃化合物及奈米填料中的至少一種，特別是SiO 2或沸石。 態樣11. 如態樣1至10中任一項的方法， 其中該壓印阻劑層(104)係藉由塗覆，特別是藉由分配塗覆或旋轉塗覆而添加至該導電層(102)。 態樣12. 如態樣1至11中任一項的方法， 其中在該壓印阻劑層(104)中的該預定義結構係藉由卷對板製程或板對板製程沖壓而成的。 態樣13. 如態樣3至12中任一項的方法， 其中在該導電層(102)中的該填充結構(108)彼此間隔的距離小於25μm，特別是小於15μm，更特別是小於8μm，更特別是小於3μm， 其中該填充結構(108)之深寬比寬度/高度低於1，特別是低於0.5，更特別是低於0.2。 態樣14. 如態樣3至13中任一項的方法， 其中用於去除在該凹陷(105)中的該底部殘餘物(106)之該減去去除製程係濕式蝕刻製程或乾式蝕刻製程，特別是反應離子蝕刻製程、或電漿支持的製程，特別是反應離子蝕刻或電漿支持的蝕刻製程。 態樣15. 如態樣1至14中任一項的方法， 其中該填充結構(108)包含形成在載體層(102)及/或在壓印阻劑層(104)中的貫穿洞、盲孔及溝槽中的至少一種。 態樣16. 如態樣1至14中任一項的方法， 其中填充結構(108)係塗覆有黏著促進劑層，用於在該隨後填充步驟中改善與該電絕緣材料(113)或導電材料(202)的結合， 其中填充結構(108)係塗覆有阻障層以防止離子遷移， 其中該黏著促進劑層包含矽烷和矽氧烷、季銨聚合物及其組合物中的至少一種 其中該阻障層包含矽氧烷、氮化矽及其組合物和如錫、鋅、鎳、或鋁、銅及其混合物或合金中的至少一種。 態樣17. 如態樣1至16中任一項的方法，更包含： 在蝕刻該載體層，特別是該導電層(102)之後去除該壓印阻劑層，使得該導電層(102)之表面未被覆蓋， 以及 在該未覆蓋的導電結構上形成特別是另一電絕緣層(109)，特別是由樹脂或聚合物組成的層或另一壓印阻劑層。 態樣18. 如態樣17之方法，更包含： 在該另一電絕緣層(109)上形成另一導電層(110)。 態樣19. 如態樣1至18中任一項的方法， 其中在該載體層中，特別是導電層(102)，至少一通孔洞(310)係在該壓印阻劑層(104)被添加至該導電層(102)之前形成， 其中該壓印阻劑層(104)係與該導電層(102)對準，使得該導電層(102)之該通孔洞(310)與阻劑層貫穿洞(311)相匹配。 態樣20. 如態樣19之方法， 其中填充導電材料(202)以在該導電層(102)之該通孔洞(310)及該阻劑層貫穿洞(311)中形成通孔(201)，使得提供了該導電材料(202)的過量部分(204)。 態樣21. 如態樣20之方法， 其中，在去除該壓印阻劑層之該底部殘餘物(106)的步驟中或之後，去除該壓印阻劑層(104)之該阻劑層貫穿洞(311)中的該過量部分(204)，特別是藉由蝕刻。 態樣22. 如態樣19至21中任一項的方法，更包含： 在該壓印絕緣層(104)上形成另一電絕緣層(109)，特別是樹脂或另一壓印阻劑層， 其中該壓印阻劑層(104)之該凹陷(105)係填充有與另一電絕緣層(109)相同的材料或不同於該另一電絕緣層(109)的材料。 態樣23. 如態樣19至22中任一項的方法，更包含： 去除該壓印阻劑層(104)， 在該載體層，特別是該導電層(102)上形成另一電絕緣層(109)，特別是樹脂或另一壓印阻劑層(104)， 其中在該導電層(102)中的該填充結構(108)被填充，特別是在去除該壓印阻劑層(104)之後， 有與該另一電絕緣層(109)相同的電絕緣材料(113)或藉由不同於該另一電絕緣層(109)的材料。 態樣24. 如態樣2至23中任一項的方法， 其中在去除該臨時載體結構(103)之後，該導電層(102)包含未覆蓋導電墊(206)，組件(150)可接觸該未覆蓋導電墊(206)。 態樣25. 如態樣1至24中任一項的方法， 將該載體層，特別是該導電層(102)施加至另一層結構(301)，特別是已經預製造的層結構(301)的外層上， 其中該另一層結構(301)特別是藉由根據態樣1至20之一的方法形成。 態樣26. 一種組件載體(100)，包含： 包含至少一載體層(102)的至少一層結構(101)， 其中該至少一層結構(101)包含壓印阻劑層(104)， 其中該壓印阻劑層(104)包含預定義沖壓的結構， 其中該預定義沖壓的結構與該最後一載體層(102)接觸， 其中該預定義沖壓的結構包含至少一凹陷(105) 在該載體層(102)中或上定義填充結構(108)， 其中填充結構(108)係由電絕緣材料(113)及/或導電材料(202)中的至少一種填充。 態樣27. 如態樣26之組件載體(100)， 其中該填充結構(108)在該壓印阻劑層(104)及/或該載體層(102)中具有不同的深度及/或不同的長度。 態樣28. 如態樣26或27之組件載體(100)， 其中該載體層特別是導電層(102)， 其中該填充結構(108)在導電層(102)中形成電絕緣圖案，用於定義由導電層(102)形成的導電跡線的邊界。 態樣29. 如態樣26或27之組件載體(100)， 其中該填充結構(108)形成分別形成通孔(201)及通孔型子結構的導電跡線型及/或通孔洞(310)，特別是在相同壓印阻劑層(104)中形成至少一導電跡線型子結構和至少一通孔型子結構。 態樣30. 如態樣26至29中任一項之組件載體(100)， 其中該填充結構(108)形成具有大於1，特別是大於1.2的深度直徑比的至少一導電子結構。 態樣31. 如態樣26至30中任一項之組件載體(100)， 其中形成該填充結構(108)之一部分的該至少一凹陷(105)包含錐形側壁。 態樣32. 如態樣26至31中任一項之組件載體(100)， 其中限定表面輪廓化該壓印阻劑層(104)的表面，特別是側壁表面的粗糙度Ra不超過100nm，特別是不超過50nm。 態樣33. 如態樣26至32中任一項之組件載體(100)， 其中該至少一凹陷(105)形成貫穿洞，使得該導電層(102)之至少一表面部分在該凹陷(105)處露出。 態樣34. 如態樣26至33中任一項之組件載體(100)， 其中在形成該填充結構(108)之相應凹陷(105)中填充的該導電材料(202)上形成另一導電填充材料(203)。 態樣35. 如態樣34之組件載體(100)，更包含 導電晶種層(207)選擇性地襯在該壓印阻劑層(104)之該填充結構(108)，特別是填充在形成填充結構(108)之相應的凹陷(105)中的導電材料(202)。 態樣36. 如態樣34或35之組件載體(100)， 其中該導電材料(202)和該另一導電填充材料(203)中的至少一者是鍍層， 其中該導電材料(202)和該另一導電填充材料(203)係以無焊盤的方式連接。 態樣37. 如態樣26至36中任一項之組件載體(100)，更包含 另一層結構(301)，層結構(101)形成於其上， 其中該另一層結構(301)特別包含至少一層壓印刷電路板層堆疊。 態樣38. 如態樣37之組件載體(100)， 其中該另一層結構(301)包含具有另一沖壓的預定義結構的另一壓印阻劑層(303)及另一導電層(305)， 其中該另一壓印阻劑層(303)係配置在該另一導電層(305)上， 其中該另一導電層(305)及該另一壓印阻劑層(303)包含形成用於形成另一通孔(304)的另一通孔洞的至少一凹部， 其中該至少一凹部及該另一壓印阻劑層(303)之該另一沖壓的預定義結構至少部分地填充有電鍍金屬基底結構(202’)，以及另一電鍍的電鍍結構(203’)。 態樣39. 如態樣38之組件載體(100)， 其中該層結構(101)係配置在該另一層結構(301)上，使得該層結構(101)之該通孔(201)係連接至該另一通孔(304,313)，特別是用於形成多層再分佈結構或中介層。 態樣40. 如態樣26至39中任一項之組件載體(100)，更包含 組件(150)，其藉由配置在該組件(150)與該壓印阻劑層(104)之間的連接結構安裝在壓印阻劑層(104)上，特別是藉由焊料結構(151)、燒結結構、及熱壓接合結構之一者。 態樣41. 如態樣40之組件載體(100)，更包含 至少部分地並排配置在該壓印阻劑層(104)上並且藉由在壓印阻劑層(104)處及/或橫向於壓印阻劑層(104)的導電連接結構彼此電耦接的兩個組件(150)，特別是在壓印阻劑層(104)之突起(176)處及/或側面。 態樣42. 如態樣41之組件載體(100)， 其中兩個組件(150)中的至少一者包含具有不同間距尺寸的墊(151)，其藉由具有不同尺寸的連接結構、特別是焊料結構(172)與具有不同間距尺寸的導電連接結構(180)電耦接。 態樣43. 如態樣42之組件載體(100)， 其中該等墊(178)的至少一第一墊具有比具有較大間距尺寸的墊(178)中的至少一第二墊小的間距尺寸； 其中該至少一第一墊與該壓印阻劑層(104)上的至少一第一導電連接結構(180)電耦接；以及 其中該至少一第二墊與層壓印刷電路板層堆疊(131)上除了該壓印阻劑層(104)的至少一第二導電連接結構(180)電耦接。 態樣44. 如態樣26至43中任一項之組件載體(100)， 其中該填充結構(108)包含三維彎曲的子結構。 態樣45. 如態樣26至44中任一項之組件載體(100)， 其中該沖壓的壓印阻劑層(104)之該填充結構(108)至少部分地填充有至少一佈線結構(164、166、168)，其由以下群組組成： 具有由該導電材料(202)之底側部分構成的底部的佈線結構(164)，其中該導電材料(202)之頂側部分係直接形成在該頂側部分上，其中該佈線結構(164)的剩餘體積襯在覆蓋該導電材料(202)之頂表面以及該壓印阻劑層(104)之露出的側壁之晶種層(207)的一部分，並且其中由該晶種層(207)之該部分定界的該佈線結構(164)的剩餘體積係填充有另一導電材料(203)的至少一部分； 具有晶種層(207)之一部分的佈線結構(166)襯在該壓印阻劑層(104)之露出的側壁及露出的底表面，其中該佈線結構(166)之剩餘體積係填充有該另一導電材料(203)的至少一部分； 具有由該導電材料(202)之底側部分構成的底部的佈線結構(168)，其中該導電材料(202)之頂側部分係直接形成在該頂側部分上，其中該佈線結構(168)的剩餘體積襯在覆蓋該導電材料(202)之頂表面以及該壓印阻劑層(104)之露出的側壁及露出的水平壁之晶種層(207)的一部分，其中由該晶種層(207)之該部分定界的該佈線結構(168)的剩餘體積係填充有另一導電材料(203)的至少一部分，以及其中該分配的填充結構(108)具有階梯(170)。 態樣46. 如態樣26至45中任一項之組件載體(100)， 其中至少一部分通孔(304)突出於壓印阻劑層(104)之外，從而形成至少一通孔突起(206)，用於與電子週邊電連接，特別是用於與表面安裝的組件(150)電連接。 態樣47. 如態樣26至46中任一項之組件載體(100)， 其中該壓印阻劑層(104)包含電絕緣材料。 態樣48. 如態樣26至47中任一項之組件載體(100)， 其中該壓印阻劑層(104)包含大於600 N/m的黏著性。 態樣49. 如態樣26至48中任一項之組件載體(100)， 其中該壓印阻劑層(104)包含200℃和300℃之間的耐溫性，特別是230℃到260℃。 態樣50. 如態樣26至49中任一項之組件載體(100)， 其中該壓印阻劑層(104)包含阻燃等級4的材料。 態樣51. 如態樣26至50中任一項之組件載體(100)， 其中該壓印阻劑層(104)包含具有玻璃化轉變溫度在120℃和200℃之間，特別是在135℃和170℃之間的材料。 態樣52. 如態樣26至51中任一項之組件載體(100)， 其中該壓印阻劑層(104)在玻璃化轉變溫度以下具有1000MPa至14000MPa、特別是5000MPa至13000MPa的模數。 態樣53. 如態樣26至52中任一項之組件載體(100)， 其中該壓印阻劑層(104)在玻璃化轉變溫度以上具有60MPa至800、特別是100MPa至600MPa的模數。 態樣54. 如態樣26至53中任一項之組件載體(100)， 其中該壓印阻劑層(104)在玻璃化轉變溫度以下具有10ppm/K至40ppm/K，特別是20ppm/K至40ppm/K的熱膨脹係數。 態樣55. 如態樣26至53中任一項之組件載體(100)， 其中該壓印阻劑層(104)在玻璃化轉變溫度以上具有50ppm/K至100ppm/K，特別是60ppm/K至85ppm/K的熱膨脹係數。 態樣56. 如態樣26至55中任一項之組件載體(100)， 其中形成的壓印阻劑層(104)具有以下至少一特性： 玻璃化轉變溫度以下斷裂應變至少為2%， 化學收縮率低於3%， 吸濕率低於0.1%，以及 超過0.006 g/min的去污率。 態樣57. 如態樣26至56中任一項之組件載體(100)， 其中該壓印阻劑層(104)包含完全固化的聚合物，其基於以下群組中的至少一種，包含：環氧樹脂、丙烯酸酯、聚苯醚、聚醯亞胺、聚醯胺、聚二醚酮(對苯醚) (PPE)、雙苯並環丁烯(BCB)、及/或聚苯并唑(PBO)。 態樣58. 如態樣26至57中任一項之組件載體(100)， 其中該壓印阻劑層(104)包含基於聚合物或寡聚物的建構區塊， 其中至少一建構區塊係基於上述聚合物中的一種。 態樣59. 如態樣58之組件載體(100)， 其中至少一建構區塊具有與至少一建構區塊的另一個共鍵接合的至少一官能基。 態樣60. 如態樣59之組件載體(100)， 其中至少一官能基係選自包含以下的群組中的一個 選自3-巰基丙酸酯、3-巰基乙酸酯、巰基乙酸酯和烷基硫醇的硫醇基團，及/或 選自丙烯酸酯、丙烯酸甲酯、乙烯基醚、烯丙基醚、丙烯基醚、烯烴、二烯、不飽和酯和烯丙基三嗪、烯丙基異氰酸酯和N-乙烯基醯胺之群組的雙鍵。 態樣61. 如態樣26至60中任一項之組件載體(100)， 其中該壓印阻劑層(104)包含具有至少一光起始劑的預聚物，其含量為0.1wt.%至10wt.%，尤其是0.5wt.%至5wt.%。 態樣62. 如態樣26至61中任一項之組件載體(100)， 其中該壓印阻劑層(104)特別是完全固化的樹脂， 其中該壓印阻劑層(104)更包含填料顆粒，諸如1 wt.%至10 wt.%的量，特別是1 wt.%至3 wt.%。 態樣63. 如態樣62之組件載體(100)， 其中該樹脂的氯離子含量低於30ppm。 態樣64. 如態樣62或63之組件載體(100)， 其中該填料顆粒包含無機填料， 其中該無機填料處於晶體狀態並且特別是被包封的。 態樣65. 如態樣62至64中任一項之組件載體(100)， 其中該填料顆粒包含小於0,1µm的尺寸。 態樣66. 如態樣61至65中任一項之組件載體(100)， 其中該填料顆粒包含滑石、沸石或熔融SiO 2。 態樣67. 如態樣61至66中任一項之組件載體(100)， 其中該填料顆粒係電漿可蝕刻材料。 態樣68. 如態樣61至67中任一項之組件載體(100)， 其中該壓印阻劑層(104)包含小於95%的填料顆粒，特別是80%至95%的填料顆粒。 態樣69. 如態樣26至68中任一項之組件載體(100)， 其中該壓印阻劑層(104)包含0.01Pas至1Pas的黏度。
100:組件載體 101:層結構 102:載體層、導電層 103:臨時載體結構 104:壓印阻劑層 105:凹陷 106:底部殘餘物 107:突起 108:填充結構 109:另一電絕緣層 110:另一導電層 111:黏著促進劑層 112:釋放層 113:電絕緣材料 116:積層 120:沖壓裝置 121:工作模具 122:導電材料之底部側部分 122’:導電材料之頂部側部分 131:印刷電路板層堆疊 137:安裝基底 139:導電連接墊 141:另一導電層 150:組件 151:焊料凸塊 158:細節圖 160:細節圖 162:細節圖 163:跡線 164:通孔類型的佈線結構 166:盲孔類型的佈線結構 168:貫穿洞類型的佈線結構 170:階梯 172:焊料結構 174:模具化合物 176:突起 177:水平表面部分 178:雙側墊 180:導電連接結構 182:佈線結構 186:支持 188:儲存器 190:表面輪廓 192:錐形表面輪廓 194:輪 196:光源 197:連接層 201:通孔 202:導電材料 203,203’:另一導電填充材料、另一電鍍結構 204:過量部分 205:過量導電材料 206:通孔突起/墊 207:晶種層 301:另一層結構 302:犧牲電絕緣層 303:永久電絕緣層、另一壓印阻劑層 304:另一通孔 305:另一導電層 306:另一電絕緣層 307:另一電絕緣層 310:通孔洞 311:阻劑層貫穿洞 312:焊料結構、墊部分 313:另一通孔
[圖1A至1H]繪示根據例示性實施例之製造用於具有臨時壓印阻劑層之組件載體的層結構、在導電層中填充電絕緣材料、以及去除壓印阻劑層之方法的示意圖。 [圖2A至2J]繪示根據例示性實施例之製造用於具有永久壓印阻劑層之組件載體的層結構、在導電結構中形成通孔並且在層結構中保留壓印阻劑層之方法的示意圖。 [圖3A至3J]繪示根據例示性實施例之製造具有永久壓印阻劑層之複數個層結構之組件載體、在導電結構中形成通孔並在層結構中保留壓印阻劑層之方法的示意圖。 [圖4A至4J]繪示根據例示性實施例之製造用於具有複數個層結構和臨時壓印阻劑層之組件載體、在導電結構中形成通孔並去除壓印阻劑層之方法的示意圖。 [圖5]繪示根據本發明另一例示性實施例之在進行製造組件載體之方法期間獲得之結構的橫截面視圖。 [圖6]至[圖8]繪示根據本發明另一例示性實施例之組件耦接到層結構的橫截面視圖。 [圖9]和[圖10]繪示根據本發明又一例示性實施例的組件載體。 [圖11]顯示根據例示性實施例之使用工作模具在壓印阻劑層中沖壓表面輪廓化裝置。 [圖12]繪示根據本發明又一例示性實施例的組件載體。 [圖13]至[圖14]繪示根據本發明再一例示性實施例的組件載體。 [圖15]至[圖17]顯示根據本發明例示性實施例之用於製造組件載體之沖壓設計層的三維視圖。
101:層結構
102:載體層、導電層
104:壓印阻劑層
109:另一電絕緣層
110:另一導電層
111:黏著促進劑層
112:釋放層
150:組件
151:焊料凸塊
201:通孔
203:另一導電填充材料
203’:另一電鍍結構
206:通孔突起/墊
301:另一層結構
303:永久電絕緣層、另一壓印阻劑層
304:另一通孔
306:另一電絕緣層
312:焊料結構
313:另一通孔

Claims (11)

  1. 一種製造用於組件載體(100)之層結構(101)的方法，該方法包含提供載體層(102)，將壓印阻劑層(104)添加至該載體層(102)上，藉由預定義印模沖壓預定義結構，以在該壓印阻劑層(104)中形成至少一凹陷(105)，其中該凹陷(105)在該載體層(102)中或上定義填充結構(108)，在可進出通過該壓印阻劑層(104)的區域中蝕刻該載體層(102)，使得在該載體層(102)中形成相應的填充結構(108)，在該填充結構(108)中填充電絕緣材料(113)及導電材料(202)中的至少一種。
  2. 如請求項1之方法，將該載體層(102)施加至臨時載體結構(103)上，以及在沖壓該預定義結構之後去除該臨時載體結構(103)，使得形成用於該組件載體(100)的該層結構(101)其中該載體層特別是導電層(102)，其中該至少一凹陷(105)特別包含覆蓋該導電層(102)的底部殘餘物(106)。
  3. 如請求項2之方法，更包含：藉由減去去除製程來去除在該凹陷(105)中的該壓印阻劑層(104)之該底部殘餘物(106)，使得該相應的凹陷 (105)提供通過該壓印阻劑層(104)至該導電層(102)的通道。
  4. 如請求項2或3的方法，其中該蝕刻步驟係在去除在該凹陷(105)中該壓印阻劑層(104)的底部殘餘物(106)之後進行用電絕緣材料(113)填充在該導電層(102)中的該填充結構(108)。
  5. 如請求項2的方法，其中該蝕刻步驟係在去除在該凹陷(105)中該壓印阻劑層(104)的底部殘餘物(106)之後進行用導電材料(202)填充該填充結構(108)，特別是通孔(201)，以及在該通孔(201)及/或在相應的凹陷(105)中的該導電材料(202)上形成另一導電填充材料(203)，以產生導電表面部分，特別是藉由電鍍。
  6. 如請求項5之方法，其中在形成該另一導電填充材料(203)之前藉由晶種層(207)塗覆該壓印阻劑層(104)及/或該通孔(201)以形成該另一導電填充材料(203)。
  7. 如請求項1至3中任一項的方法，其中該壓印阻劑層(104)包含0.1μm至50μm的厚度，特別是0.5μm至20μm，更特別是1μm至10μm，其中該壓印阻劑層(104)特別包含電磁輻射可固化材料及/或熱可固化材料， 其中該壓印阻劑層(104)特別包含二氧化矽、二氧化鈦、SiO2-Al2O3、玻璃化合物及奈米填料中的至少一種，特別是SiO2或沸石。
  8. 如請求項1至3中任一項的方法，其中填充結構(108)係塗覆有黏著促進劑層，用於在隨後填充步驟中改善與該電絕緣材料(113)或導電材料(202)的結合，其中填充結構(108)係塗覆有阻障層以防止離子遷移，其中該黏著促進劑層包含矽烷和矽氧烷、季銨聚合物及其組合物中的至少一種其中該阻障層包含矽氧烷、氮化矽及其組合物和如錫、鋅、鎳、或鋁、銅之金屬及其混合物或合金中的至少一種。
  9. 如請求項1至3中任一項的方法，更包含：在蝕刻該載體層，特別是該導電層(102)之後去除該壓印阻劑層，使得該導電層(102)之表面未被覆蓋，在該未覆蓋的導電結構上形成特別是另一電絕緣層(109)，特別是由樹脂或聚合物組成的層或另一壓印阻劑層，以及在該另一電絕緣層(109)上形成特別是另一導電層(110)。
  10. 如請求項1至3中任一項的方法，更包 含：在該壓印阻劑層(104)上形成另一電絕緣層(109)，特別是樹脂或另一壓印阻劑層，其中該壓印阻劑層(104)之該凹陷(105)係填充有與另一電絕緣層(109)相同的材料或不同於該另一電絕緣層(109)的材料。
  11. 如請求項1至3中任一項的方法，更包含：去除該壓印阻劑層(104)，在該載體層，特別是該導電層(102)上形成另一電絕緣層(109)，特別是樹脂或另一壓印阻劑層(104)，其中在該導電層(102)中的該填充結構(108)被填充有與該另一電絕緣層(109)相同的電絕緣材料(113)或藉由不同於該另一電絕緣層(109)的材料填充，特別是在去除該壓印阻劑層(104)之後。
TW111141415A 2021-10-29 2022-10-31 藉由奈米壓印微影製程製造組件載體 TWI829408B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
PCT/IB2021/000939 WO2023073395A1 (en) 2021-10-29 2021-10-29 Manufacturing a component carrier by a nano imprint lithography process
WOPCT/IB2021/000939 2021-10-29

Publications (2)

Publication Number Publication Date
TW202334746A TW202334746A (zh) 2023-09-01
TWI829408B true TWI829408B (zh) 2024-01-11

Family

ID=80683674

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111141415A TWI829408B (zh) 2021-10-29 2022-10-31 藉由奈米壓印微影製程製造組件載體

Country Status (2)

Country Link
TW (1) TWI829408B (zh)
WO (1) WO2023073395A1 (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090314525A1 (en) * 2005-06-01 2009-12-24 Mitsui Mining & Smelting Co., Ltd. Mold for Wiring Substrate Formation and Process for Producing the Same, Wiring Substrate and Process for Producing the Same, Process for Producing Multilayered Laminated Wiring Substrate and Method for Viahole Formation
US20170170138A1 (en) * 2013-12-09 2017-06-15 ADL Engineering Inc. Electronic package and package carrier
TW202112198A (zh) * 2015-09-29 2021-03-16 日商大日本印刷股份有限公司 配線構造體及其製造方法、半導體裝置、多層配線構造體及其製造方法、半導體元件搭載用基板、圖案構造體的形成方法、壓印用的模具及其製造方法、壓印模具組、以及多層配線基板的製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090314525A1 (en) * 2005-06-01 2009-12-24 Mitsui Mining & Smelting Co., Ltd. Mold for Wiring Substrate Formation and Process for Producing the Same, Wiring Substrate and Process for Producing the Same, Process for Producing Multilayered Laminated Wiring Substrate and Method for Viahole Formation
US20170170138A1 (en) * 2013-12-09 2017-06-15 ADL Engineering Inc. Electronic package and package carrier
TW202112198A (zh) * 2015-09-29 2021-03-16 日商大日本印刷股份有限公司 配線構造體及其製造方法、半導體裝置、多層配線構造體及其製造方法、半導體元件搭載用基板、圖案構造體的形成方法、壓印用的模具及其製造方法、壓印模具組、以及多層配線基板的製造方法

Also Published As

Publication number Publication date
WO2023073395A1 (en) 2023-05-04
WO2023073395A8 (en) 2023-06-22
TW202334746A (zh) 2023-09-01

Similar Documents

Publication Publication Date Title
EP3657915A2 (en) Method of manufacturing a component carrier using a separation component, the component carrier, and a semi-finished product
KR101109344B1 (ko) 인쇄회로기판 및 그 제조방법
EP3836209B1 (en) Component carrier and method of manufacturing the same
US8895380B2 (en) Method of making semiconductor assembly with built-in stiffener and semiconductor assembly manufactured thereby
US11553599B2 (en) Component carrier comprising pillars on a coreless substrate
US20230369235A1 (en) Component With Dielectric Layer for Embedding in Component Carrier
KR20100120574A (ko) 플립 칩 마이크로 범프 제조방법
CN210928127U (zh) 部件承载件
TWI829408B (zh) 藉由奈米壓印微影製程製造組件載體
EP3522685B1 (en) Metallic layer as carrier for component embedded in cavity of component carrier
CN111341750B (zh) 包括有导电基部结构的部件承载件及制造方法
EP4307845A1 (en) Component carrier with stamped design layer structure and embedded component
JP4666830B2 (ja) 多層配線基板及びその製造方法
CN111200899B (zh) 部件承载件及制造该部件承载件的方法
TW202329364A (zh) 設計層中沖壓表面輪廓及使用圖案化電鍍保護結構在晶種層上定義電鍍結構
KR100940169B1 (ko) 경화 수지층을 형성하는 인쇄회로기판의 제조방법
WO2023073396A1 (en) Stamping surface profile in design layer and filling an indentation with metallic base structure and electroplating structure
US20240021440A1 (en) Component Carrier and Method of Manufacturing the Same
EP4220710A1 (en) Module comprising a semiconductor-based component and method of manufacturing the same
EP4345895A1 (en) Ic substrate with embedded bridge element, arrangement, and manufacture method
EP4099807A1 (en) Component carrier interconnection and manufacturing method
EP4152388A1 (en) Electronic package with components mounted at two sides of a layer stack
EP4276899A1 (en) Package with ic substrate and electronic component connected with direct physical contact
EP4081005A1 (en) Component carrier
KR20180072395A (ko) 인쇄회로기판 및 패키지