CN102339741B - 化学机械研磨方法 - Google Patents

化学机械研磨方法 Download PDF

Info

Publication number
CN102339741B
CN102339741B CN 201010236837 CN201010236837A CN102339741B CN 102339741 B CN102339741 B CN 102339741B CN 201010236837 CN201010236837 CN 201010236837 CN 201010236837 A CN201010236837 A CN 201010236837A CN 102339741 B CN102339741 B CN 102339741B
Authority
CN
China
Prior art keywords
grinding
insulating barrier
groove
metal
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN 201010236837
Other languages
English (en)
Other versions
CN102339741A (zh
Inventor
邓武锋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN 201010236837 priority Critical patent/CN102339741B/zh
Publication of CN102339741A publication Critical patent/CN102339741A/zh
Application granted granted Critical
Publication of CN102339741B publication Critical patent/CN102339741B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

本发明提供了一种化学机械研磨方法,用于研磨填充有金属的沟槽结构;所述化学机械研磨方法包括在第一研磨台上进行主研磨和在第二研磨台上研磨去除沟槽上方剩余的金属的步骤,该方法还包括:采用第一绝缘层研磨速率比第二绝缘层研磨速率大于等于20的研磨液在第三研磨台上进行研磨;同时采用电机电流终点检测技术,对研磨终点进行探测,当研磨完第一绝缘层至第二绝缘层上表面时,达到研磨终点,研磨金属达到预定高度,与第二绝缘层上表面高度相同。本发明在化学机械研磨过程中提高了晶片与晶片间的金属方块电阻均匀性。

Description

化学机械研磨方法
技术领域
本发明涉及半导体制造技术领域,特别涉及一种化学机械研磨方法。
背景技术
目前,随着电子设备的广泛应用,半导体的制造工艺得到了飞速的发展,在半导体的制造流程中,涉及化学机械研磨工艺(CMP)。
晶片(wafer)的平坦化制作工艺都是依赖化学机械研磨机台来完成,化学机械研磨机台可用于各种材料的研磨,例如实现对多晶硅、铜、钨、浅沟槽隔离(STI)、层间介质层(ILD)或金属间介质层(IMD)等的研磨。现有化学机械研磨机台的剖面结构示意图,如图1所示。该机台包括研磨台101、研磨垫(pad)102和研磨头103。研磨台101承载研磨垫102,当进行研磨时,首先将待研磨的晶片W架设在研磨头103上,使晶片W的待研磨面与旋转的研磨垫102对向配置,此时,在研磨垫102上可提供由研磨粒和化学助剂所构成的研浆(slurry);接着,研磨头103提供给晶片W可控制的负载如压力,而将晶片W的待研磨面紧压于研磨垫102上,随着晶片与研磨垫之间的相对运动,以及研磨垫上研浆的喷洒,实现对晶片的研磨,形成晶片平坦的表面。晶片后段工艺互连层的金属互连线一般采用铜,所以需要对铜进行化学机械研磨。
现有技术中研磨金属铜层主要通过三个研磨台来实现,每个研磨台分别执行一个研磨工序,下面具体说明化学机械研磨金属铜的方法。
图2为现有技术中化学机械研磨方法的第一工序的剖面示意图。在第一研磨台(Platen 1)上执行第一工序,如图2所示,采用较大的研磨速率(RemoveRate)对金属铜101进行研磨,去除沟槽100上方绝大部分的金属铜,也称为主研磨。第一工序的执行,采用光学干涉法终点检测技术,利用第一表面和第二表面反射形成的干涉来确定研磨厚度,第一工序结束之后要求沟槽上方金属铜的厚度具有一定的厚度值。
图3为现有技术中化学机械研磨方法的第二工序的剖面示意图。在第二研磨台上(Platen 2)执行第二工序,如图3所示,采用较小的研磨速率去除沟槽100上方剩余的金属铜101。第二工序的执行,采用电机电流终点检测技术,当探测到完全去除沟槽上方剩余的金属铜后,结束第二工序。该终点检测方法的原理是:当晶片研磨到达终点时,研磨垫接触的材料发生变化,导致晶片与研磨垫之间的摩擦系数发生显著变化,例如晶片上金属铜被完全去除,将下方的阻挡层102露出,晶片与研磨垫之间的摩擦力发生变化,从而使研磨头或研磨机台回转力扭变化,其驱动电机的电流也随之变化,因此由安装在研磨头和研磨机台上的传感器监测驱动电机电流变化可推知是否达到研磨终点。
图4为现有技术中化学机械研磨方法的第三工序的剖面示意图。在第三研磨台上(Platen 3)执行第三工序,如图4所示,预先设置研磨时间,去除沟槽100外的阻挡层102和少量的氧化层103,以确保沟槽上方剩余的金属铜全部被去除而达到隔离的目的。
具体来说,首先选择一片需要金属研磨的测试晶片,该晶片上形成有与产品晶片相同的金属互连层研磨结构。其中,产品晶片为其上已经分布了器件的晶片,最终可以经过多道工序成为成品;而测试晶片虽然测试结构与产品晶片相同,但在测试之后被废弃。测试晶片在研磨台上进行多次试验,每次预先设定研磨时间进行研磨,并将研磨后的晶片置入厚度测量机台进行厚度测量,或者在原子粒显微镜下进行形貌观察,将最终达到图4所示时的研磨时间,作为同批晶片在第三研磨台上进行研磨的预定研磨时间。
由于晶片在第三研磨台上的研磨时间是根据实验值设定的,其具体研磨过程是无法监测的,而且更重要的是,研磨头和研磨垫在研磨过程中会被逐渐磨损失去作用,在使用一段时间后需要定期更换,在不同时间使用的研磨头或者研磨垫会使研磨速率发生变化,因此,如果仍然在预定研磨时间下,必然会导致有的晶片上研磨过度,有的晶片上还未研磨至预定厚度,所以晶片与晶片(Wafer to Wafer,WTW)之间的厚度均匀性就会很差。进一步地,金属铜在经过第三研磨台后要求达到一定的方块电阻值(Rs),即要求图4中沟槽内的金属铜具有预定的高度(在厚度测量机台上测量得到),所以晶片与晶片之间的Rs均匀性也很差。
发明内容
有鉴于此,本发明解决的技术问题是:在化学机械研磨过程中,如何提高晶片与晶片间的金属方块电阻的均匀性。
为解决上述技术问题,本发明的技术方案具体是这样实现的:
本发明公开了一种形成填充有金属的沟槽结构的方法,该方法包括:
提供一半导体衬底,在半导体衬底上依次沉积形成刻蚀终止层、第二绝缘层和第一绝缘层;
在第一绝缘层的表面涂布光阻胶层,并曝光显影图案化所述光阻胶层,图案化光阻胶层的开口用于定义沟槽的位置;
以所述图案化的光阻胶层为掩膜,对第一绝缘层和第二绝缘层依次进行刻蚀,在刻蚀终止层停止刻蚀,形成沟槽;
在所述沟槽内填充金属,所述金属的高度高于所述第一绝缘层的高度。
在沉积第一绝缘层之后,对第一绝缘层进行刻蚀之前,该方法进一步包括沉积硬掩膜层的步骤;
沉积硬掩膜层之后,需要对硬掩膜层、第一绝缘层和第二绝缘层依次进行刻蚀,在刻蚀终止层停止刻蚀,形成沟槽。
形成沟槽后,在沟槽内填充金属之前,该方法进一步包括在沟槽表面形成阻挡层的步骤。
所述第一绝缘层的介电常数值为2.75~4;所述第二绝缘层的介电常数值小于2.6。
所述第一绝缘层为黑钻石材料层;所述第二绝缘层为经过多孔处理的黑钻石材料层。
本发明还公开了一种按照上述方法形成的填充有金属的沟槽结构。
本发明还公开了一种化学机械研磨方法,用于研磨如上所述的沟槽结构;包括在第一研磨台上进行主研磨和在第二研磨台上研磨去除沟槽上方剩余的金属的步骤,该方法还包括:
采用第一绝缘层研磨速率比第二绝缘层研磨速率大于等于20的研磨液在第三研磨台上进行研磨;同时采用电机电流终点检测技术,对研磨终点进行探测,当研磨完第一绝缘层至第二绝缘层上表面时,达到研磨终点,研磨金属达到预定高度,与第二绝缘层上表面高度相同。
达到所述研磨终点时该方法进一步包括:继续在第三研磨台研磨0~15秒。
由上述的技术方案可见,本发明研磨金属时,在前两个研磨台上的研磨与现有技术相同,而在第三研磨台上研磨时,采用了终点检测技术,具体为电机电流终点检测技术,该技术具有实时检测功能,而不像现有技术那样,只是通过实验设定研磨时间。而且,形成沟槽时,刻蚀的绝缘层不再是单一的氧化层,而是包括第一绝缘层和位于其下的第二绝缘层的叠层结构,第二绝缘层的上表面就是第三工序的研磨终点,在第三研磨工序中,沟槽内的金属同时被研磨,达到研磨终点时与第二绝缘层的上表面高度相同,沟槽内的金属达到预定高度,即具有预定方块电阻值。当研磨达到第二绝缘层上表面时,研磨速率与研磨第一绝缘层时的研磨速率相比差异很大,因此就可以根据终点检测技术的电流变化确定此时为研磨终点。其中,第一绝缘层和第二绝缘层的研磨速率差异取决于研磨液的选择。
由于每片晶片都可以沉积形成相同高度的第一绝缘层和第二绝缘层,所以每片晶片在研磨时都在相同高度的第二绝缘层上表面停止,因此每片晶片上沟槽内金属的预定高度都相同,进一步每片晶片之间方块电阻均匀性就会比较好。
附图说明
图1为现有化学机械研磨机台的剖面结构示意图。
图2为现有技术中化学机械研磨方法的第一工序的剖面示意图。
图3为现有技术中化学机械研磨方法的第二工序的剖面示意图。
图4为现有技术中化学机械研磨方法的第三工序的剖面示意图。
图5为本发明填充金属铜的沟槽示意图。
图6a为经过第一和第二研磨工序后的研磨示意图。
图6b为经过第三研磨工序后的研磨示意图。
图7为具体实施例中在第三研磨台上研磨时,各材料层的研磨速率示意图。
具体实施方式
为使本发明的目的、技术方案、及优点更加清楚明白,以下参照附图并举实施例,对本发明进一步详细说明。
现有技术是对绝缘层进行刻蚀形成沟槽,然后在沟槽内填充金属铜,为了防止铜扩散进入绝缘层,更好地限制在沟槽内,一般采用钽(Ta)和氮化钽(TaN)的叠层结构,作为金属和绝缘层之间的阻挡层。其中,绝缘层为氧化层。在第三研磨台上研磨时,预先设置研磨时间,去除沟槽外的阻挡层和少量的氧化层,以确保沟槽上方剩余的金属铜全部被去除而达到隔离的目的。
为了更好地控制刻蚀终点,即控制每片晶片在第三研磨台上的研磨都达到预定厚度,本发明的绝缘层分为第一绝缘层和位于其下的第二绝缘层,下面具体介绍沟槽结构的形成方法:
本发明实施例的一种形成填充有金属的沟槽结构的方法,该方法包括:
提供一半导体衬底,在半导体衬底上依次沉积形成刻蚀终止层、第二绝缘层和第一绝缘层;
在第一绝缘层的表面涂布光阻胶层,并曝光显影图案化所述光阻胶层,图案化光阻胶层的开口用于定义沟槽的位置;
以所述图案化的光阻胶层为掩膜,对第一绝缘层和第二绝缘层依次进行刻蚀,在刻蚀终止层停止刻蚀,形成沟槽;
在所述沟槽内填充金属,所述金属的高度高于所述第一绝缘层的高度。
其中,第二绝缘层的上表面为研磨终点。本发明关键的是,利用上述沟槽结构,经过第一和第二研磨台后,采用经过不沾水处理的研磨液,在第三研磨台上进行研磨,该研磨液对于第一绝缘层的研磨速率与第二绝缘层的研磨速率比大于等于20,这样采用电机电流终点检测技术,确定研磨终点时,当研磨到第二绝缘层上表面时,电流会出现显著变化,能够准确判断研磨终点。关于电机电流终点检测技术的原理如背景技术的第二工序中所述。
以本发明实施例提供的某一研磨液为例,该研磨液为B86xx系列的产品,其对于第一绝缘层的研磨速率与第二绝缘层的研磨速率比为90,具体地,对于第一绝缘层的研磨速率为900埃每分钟,对于第二绝缘层的研磨速率为10埃每分钟。由于第一绝缘层和第二绝缘层的材料不同,而且这种研磨液能够使研磨第一绝缘层时的研磨速率较快,而研磨第二绝缘层时的研磨速率几乎为0,所以当研磨到第二绝缘层的上表面时,探测出的电流信号说明研磨达到终点。也就是说,研磨第一绝缘层与研磨垫之间的摩擦力,相比于研磨第二绝缘层与研磨垫之间的摩擦力是不同的,研磨第二绝缘层与研磨垫之间的摩擦力很大,从而使研磨头或研磨机台回转力扭变化,其驱动电机的电流也随之变化,因此由安装在研磨头和研磨机台上的传感器监测驱动电机电流变化,当研磨到第二绝缘层的上表面时,传感器监测驱动电机电流几乎为0,从而确定达到研磨终点。
根据经过不沾水处理的研磨液的研磨特性,选择第一绝缘层的介电常数值较高,为2.75~4,具有该介电常数的第一绝缘层研磨时的研磨速率较快;第二绝缘层的介电常数值较低,小于2.6,具有该介电常数的第二绝缘层研磨时的研磨速率相对很慢。
本发明优选实施例的一种形成填充有金属的沟槽结构的方法,用于对半导体器件的绝缘层进行刻蚀,形成沟槽。所述绝缘层包括在半导体衬底500上依次形成的刻蚀终止层501、第二绝缘层502、第一绝缘层503和硬掩膜层504;对硬掩膜层504、第一绝缘层503和第二绝缘层502依次进行刻蚀,在刻蚀终止层501停止刻蚀,形成沟槽;通过物理气相沉积(PVD)方法,在沟槽内部及表面溅射阻挡层505;在阻挡层505的表面填充金属铜506。图5为本发明填充金属铜的沟槽示意图。其中,刻蚀终止层可以为氮化层;第一绝缘层可以为含有硅、氧、碳、氢元素的类似氧化物(Oxide)的黑钻石(blackdiamond,BD)材料层;第二绝缘层可以是经过多孔处理的BD材料层,其具有更低的介电常数值;硬掩膜层,可以是由正硅酸乙酯(TEOS)形成的氧化硅层,即TEOS层,该层用于在刻蚀沟槽时,保护沟槽尺寸不发生变化。
经过第一、第二研磨工序后,如图6a所示。其中具体研磨过程与现有技术相同,第一工序去除沟槽上方绝大部分的金属铜,第二工序完全去除沟槽上方剩余的金属铜,至显露出阻挡层。然后,采用本发明的研磨方法,在第三研磨台上进行研磨,采用第一绝缘层和第二绝缘层研磨速率差异很大的研磨液,依次研磨阻挡层505、硬掩膜层504、第一绝缘层503,研磨在第二绝缘层502的上表面停止,如图6b所示。根据监测驱动电机电流变化的传感器可知,研磨阻挡层505、硬掩膜层504、第一绝缘层503和第二绝缘层502时的电流各不相同,对应地,列出各材料层的研磨速率示意图,如图7所示。图7中第二绝缘层的研磨速率与其它材料层差异很大,几乎为0,因此当研磨到第二绝缘层上表面时,传感器可以清楚地探测到电流也相应几乎为0,所以能够准确地确定研磨终点。
需要说明的是,第一和第二绝缘层的研磨速率差异一般要求在20倍以上,这样才能在传感器上明显地探测到,而且一般要求第二绝缘层的研磨速率较小,这样可以较容易地停止研磨。
进一步地,根据经验,在第三研磨台上研磨时,如果传感器一探测到电流明显变化就确定研磨终点,停止研磨,此时很可能第一绝缘层还未完全去除,有部分剩余,所以为了完全研磨去除第一绝缘层,第三研磨台上的研磨在探测达到研磨终点时,可以持续一定时间,优选为0~15秒。
综上所述,本发明首先提出一种沟槽结构,该沟槽结构适用于本发明的化学机械研磨方法,能够通过电流变化实时探测研磨终点,较之现有的预设时间的方法更为准确。而且通过第二绝缘层高度的设定,来设定金属的预定高度,即Rs值,因此实现起来的一致性就更高,使得每片晶片上沟槽内金属的预定高度都相同,进一步每片晶片之间的Rs均匀性就会比较好。
以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本发明保护的范围之内。

Claims (2)

1.一种化学机械研磨方法,用于研磨填充有金属的沟槽结构;该沟槽结构的形成方法包括:提供一半导体衬底,在半导体衬底上依次沉积形成刻蚀终止层、第二绝缘层和第一绝缘层;在第一绝缘层的表面涂布光阻胶层,并曝光显影图案化所述光阻胶层,图案化光阻胶层的开口用于定义沟槽的位置;以所述图案化的光阻胶层为掩膜,对第一绝缘层和第二绝缘层依次进行刻蚀,在刻蚀终止层停止刻蚀,形成沟槽;在所述沟槽内填充金属,所述金属的高度高于所述第一绝缘层的高度;
所述化学机械研磨方法包括在第一研磨台上进行主研磨和在第二研磨台上研磨去除沟槽上方剩余的金属的步骤,其特征在于,该方法还包括:
采用第一绝缘层研磨速率比第二绝缘层研磨速率大于等于20的研磨液在第三研磨台上进行研磨;所述第一绝缘层为黑钻石材料层;所述第二绝缘层为经过多孔处理的黑钻石材料层;
同时采用电机电流终点检测技术,对研磨终点进行探测,当研磨完第一绝缘层至第二绝缘层上表面时,达到研磨终点,研磨金属达到预定高度,与第二绝缘层上表面高度相同。
2.如权利要求1所述的方法,其特征在于,达到所述研磨终点时该方法进一步包括:继续在第三研磨台研磨0~15秒。
CN 201010236837 2010-07-22 2010-07-22 化学机械研磨方法 Active CN102339741B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201010236837 CN102339741B (zh) 2010-07-22 2010-07-22 化学机械研磨方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201010236837 CN102339741B (zh) 2010-07-22 2010-07-22 化学机械研磨方法

Publications (2)

Publication Number Publication Date
CN102339741A CN102339741A (zh) 2012-02-01
CN102339741B true CN102339741B (zh) 2013-09-18

Family

ID=45515395

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201010236837 Active CN102339741B (zh) 2010-07-22 2010-07-22 化学机械研磨方法

Country Status (1)

Country Link
CN (1) CN102339741B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103606532A (zh) * 2013-10-23 2014-02-26 上海华力微电子有限公司 提高铜互联沟槽填充能力的方法
CN104681484B (zh) * 2013-11-29 2017-11-14 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN107393819A (zh) * 2017-08-31 2017-11-24 长江存储科技有限责任公司 一种研磨方法
CN112086354B (zh) * 2020-07-31 2023-06-20 北京晶亦精微科技股份有限公司 一种igbt器件的平坦化方法
CN115464549B (zh) * 2021-06-11 2024-01-30 芯恩(青岛)集成电路有限公司 一种化学机械研磨方法
CN115831866B (zh) * 2023-02-24 2024-02-13 广州粤芯半导体技术有限公司 一种高深宽比接触孔的制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6514671B1 (en) * 1998-08-12 2003-02-04 Applied Materials, Inc. Interconnect line formed by dual damascene using dielectric layers having dissimilar etching characteristics
CN1913128A (zh) * 2005-08-06 2007-02-14 三星电子株式会社 双金属镶嵌金属布线图案的形成方法和形成的布线图案
CN101226896A (zh) * 2007-01-17 2008-07-23 台湾积体电路制造股份有限公司 双层多孔性介电层和半导体介电层内连线结构的制造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003077920A (ja) * 2001-09-04 2003-03-14 Nec Corp 金属配線の形成方法
JP4788415B2 (ja) * 2006-03-15 2011-10-05 ソニー株式会社 半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6514671B1 (en) * 1998-08-12 2003-02-04 Applied Materials, Inc. Interconnect line formed by dual damascene using dielectric layers having dissimilar etching characteristics
CN1913128A (zh) * 2005-08-06 2007-02-14 三星电子株式会社 双金属镶嵌金属布线图案的形成方法和形成的布线图案
CN101226896A (zh) * 2007-01-17 2008-07-23 台湾积体电路制造股份有限公司 双层多孔性介电层和半导体介电层内连线结构的制造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP平2007-250706A 2007.09.27

Also Published As

Publication number Publication date
CN102339741A (zh) 2012-02-01

Similar Documents

Publication Publication Date Title
CN102339741B (zh) 化学机械研磨方法
CN102376565B (zh) 半导体器件制造方法
US5668063A (en) Method of planarizing a layer of material
US7452817B2 (en) CMP method providing reduced thickness variations
KR20010091952A (ko) 반도체 소자의 제조 및 연마 방법, 및 연마 장치
CN102380817A (zh) 防止晶圆边缘器件良率低的方法
CN102689266A (zh) 一种抛光装置及晶片抛光方法
KR100692472B1 (ko) 반도체 장치의 제조 방법과 반도체 장치
CN100514549C (zh) 半导体器件的制造方法
JPH10189505A (ja) 研磨装置及び研磨方法
CN100464394C (zh) 使用cmp的半导体器件的制造方法
KR20050015117A (ko) 화학기계적연마 장치 및 방법
JP2009059914A (ja) 半導体装置の製造方法
US6809032B1 (en) Method and apparatus for detecting the endpoint of a chemical-mechanical polishing operation using optical techniques
US6248002B1 (en) Obtaining the better defect performance of the fuse CMP process by adding slurry polish on more soft pad after slurry polish
US6908860B2 (en) Method for manufacturing semiconductor device and apparatus for manufacturing thereof
US6395635B1 (en) Reduction of tungsten damascene residue
CN100373589C (zh) 一种在化学机械研磨中减少导体结构碟陷与侵蚀的方法
US6645825B1 (en) Planarization of shallow trench isolation (STI)
US7828625B2 (en) Method of supplying polishing liquid
Lin et al. An effective end point detector on oxide CMP by motor current
CN100369212C (zh) Cmp研磨方法和半导体器件制造方法
CN112086354B (zh) 一种igbt器件的平坦化方法
CN111599677B (zh) 半导体结构及其形成方法
US20020001958A1 (en) Method for manufacturing semiconductor device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

Effective date: 20121119

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20121119

Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Applicant after: Semiconductor Manufacturing International (Shanghai) Corporation

Applicant after: Semiconductor Manufacturing International (Beijing) Corporation

Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Applicant before: Semiconductor Manufacturing International (Shanghai) Corporation

C14 Grant of patent or utility model
GR01 Patent grant