CN102376565B - 半导体器件制造方法 - Google Patents

半导体器件制造方法 Download PDF

Info

Publication number
CN102376565B
CN102376565B CN201110222413.0A CN201110222413A CN102376565B CN 102376565 B CN102376565 B CN 102376565B CN 201110222413 A CN201110222413 A CN 201110222413A CN 102376565 B CN102376565 B CN 102376565B
Authority
CN
China
Prior art keywords
polishing
film
surface temperature
cmp
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110222413.0A
Other languages
English (en)
Other versions
CN102376565A (zh
Inventor
南幅学
松井之辉
仓嶋延行
江田元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japanese Businessman Panjaya Co ltd
Kioxia Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN102376565A publication Critical patent/CN102376565A/zh
Application granted granted Critical
Publication of CN102376565B publication Critical patent/CN102376565B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/005—Control means for lapping machines or devices
    • B24B37/015—Temperature control
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/042—Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/07—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool
    • B24B37/10—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool for single side lapping
    • B24B37/105—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool for single side lapping the workpieces or work carriers being actively moved by a drive, e.g. in a combined rotary and translatory movement
    • B24B37/107—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool for single side lapping the workpieces or work carriers being actively moved by a drive, e.g. in a combined rotary and translatory movement in a rotary movement only, about an axis being stationary during lapping
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B49/00—Measuring or gauging equipment for controlling the feed movement of the grinding tool or work; Arrangements of indicating or measuring equipment, e.g. for indicating the start of the grinding operation
    • B24B49/10—Measuring or gauging equipment for controlling the feed movement of the grinding tool or work; Arrangements of indicating or measuring equipment, e.g. for indicating the start of the grinding operation involving electrical means
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B49/00—Measuring or gauging equipment for controlling the feed movement of the grinding tool or work; Arrangements of indicating or measuring equipment, e.g. for indicating the start of the grinding operation
    • B24B49/14—Measuring or gauging equipment for controlling the feed movement of the grinding tool or work; Arrangements of indicating or measuring equipment, e.g. for indicating the start of the grinding operation taking regard of the temperature during grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

根据一个实施例，公开了一种半导体器件制造方法。所述方法可包括：通过将半导体衬底上的膜压向抛光垫而抛光所述膜。抛光所述膜包括进行第一抛光，其中所述抛光垫的入口温度被调整为大于等于40℃且小于等于50℃，并且所述抛光垫的出口温度被调整为比所述入口温度高5℃或更高。抛光所述膜包括进行第二抛光，其中所述入口温度被调整为小于等于30℃，并且所述出口温度被调整为比所述入口温度高5℃或更高。

Description

半导体器件制造方法
相关申请的交叉引用
本申请基于在2010年8月4日提交的在先日本专利申请2010-175692和在2011年3月18日提交的在先日本专利申请2011-061559并要求其优先权，通过引用将其全部内容并入本文中。
技术领域
本文中描述的实施例一般而言涉及半导体器件制造方法。
背景技术
近来，通过使用CMP(化学机械抛光)来形成主要含有Cu的微构图的镶嵌互连和接触插塞(contact plug)。然而，CMP工艺比其他半导体制造步骤更加昂贵。因此，降低CMP工艺的成本是重要的。
特别地，浆液(抛光溶液)占CMP工艺的成本的大部分。减少浆液的供给量是一种降低浆液的成本的方法的实例。然而，如果减少浆液的供给量，则会劣化CMP特性。即，成本降低和CMP特性的改善具有折衷关系。
更具体而言，当通过减少浆液供给量而进行CMP时，会发生以下问题。
当通过对薄Cu膜(例如，400nm)进行CMP而形成例如微构图的镶嵌互连时，铜凹陷(dishing)、腐蚀、灰尘、划痕(scratch)、Cu残留物等等会增加。即，CMP特性劣化。
并且，当通过对厚Cu膜(例如，1到3μm)进行CMP而形成例如接触插塞(TSV：硅通孔)时，抛光时间延长。即，即使减少了浆液的供给量，但浆液的使用量增加，从而成本增加。
因此，需要一种通过有效使用昂贵的浆液来降低成本并改善CMP特性的方法。
发明内容
本发明的实施例提供了一种半导体器件制造方法，其可以在CMP工艺中降低成本并改善CMP特性。
根据一个实施例，公开了一种半导体器件制造方法。所述方法可以包括通过将半导体衬底上的膜压向抛光垫(polishing pad)来抛光所述膜。抛光所述膜包括进行第一抛光，在所述第一抛光中，所述抛光垫的入口温度(entrance temperature)被调整到大于等于40℃且小于等于50℃，并且所述抛光垫的出口温度(exit temperature)被调整为比所述入口温度高5℃或更高。抛光所述膜包括进行第二抛光，在所述第二抛光中，所述入口温度被调整到30℃或更低，并且所述出口温度被调整到比所述入口温度高5℃或更高。
根据上述实施例，可以在CMP工艺中降低成本并改善CMP特性。
附图说明
图1A为示出了根据第一实施例的半导体器件制造步骤的截面图；
图1B为示出了在图1A之后的根据第一实施例的半导体器件制造步骤的截面图；
图1C为示出了在图1B之后的根据第一实施例的半导体器件制造步骤的截面图；
图2A为示出了根据第一实施例的CMP装置的设置的图；
图2B为示出了根据第一实施例的CMP装置的平面图；
图3为示出了在进行了CMP之后的根据第一实施例的半导体器件的截面图；
图4为示出了根据第一实施例的抛光实验的结果的图；
图5为示出了根据第二实施例的抛光实验的结果的图；
图6为示出了根据第三实施例的抛光实验的结果的图；
图7为示出了根据第四实施例的抛光实验的结果的图；
图8A为示出了根据第五实施例的半导体器件制造步骤的截面图；
图8B为示出了在图8A之后的根据第五实施例的半导体器件制造步骤的截面图；
图9为示出了根据第五实施例的抛光实验的结果的图；
图10为示出了根据第六实施例的CMP装置的设置的图；
图11为示出了根据第六实施例的CMP装置的平面图；
图12为根据第六实施例的顶环(top ring)的图；
图13为示出了根据第六实施例的CMP方法的流程图；
图14为示出了根据第六实施例的半导体衬底(被处理膜(film to beprocessed))的各区域的图；
图15A为示出了根据第六实施例的被处理膜的各区域的CMP时的膜厚度与抛光时间之间的关系的比较例的图；
图15B为示出了根据第六实施例的被处理膜的各区域的CMP时的膜厚度与抛光时间之间的关系的图；
图16A为示出了根据第六实施例及其比较例的W膜的CMP时的抛光速率与抛光载荷之间的关系的图；以及
图16B为示出了根据第六实施例及其比较例的Cu膜的CMP时的抛光速率与抛光载荷之间的关系的图。
具体实施方式
下面将参考附图解释各实施例。在附图中，相同的参考标号表示相同的部分。
<第一实施例>
下面将参考图1A、1B、1C、2A、2B、3以及4解释根据第一实施例的半导体器件制造方法。
[互连结构制造方法]
图1A、1B以及1C示例了根据该实施例的制造半导体器件的互连结构的步骤。
首先，如图1A所示，在其中形成有半导体元件(未示出)的半导体衬底10上形成绝缘膜11。绝缘膜11由例如SiO2构成。在绝缘膜11中形成接触孔，并且在每个接触孔中形成的阻挡金属12上形成接触插塞13。阻挡金属12由例如TiN构成。接触插塞13由例如W构成。以该方式，形成包括绝缘膜11、阻挡金属12以及接触插塞13的接触层。
然后，在接触层上形成绝缘膜14。绝缘膜14由例如SiO2构成。在绝缘膜14中形成作为凹部的互连沟槽A。每个互连沟槽A被形成为具有例如20nm的宽度和50％的覆盖率的微构图的互连。随后，通过常规方法(例如，CVD)在整个表面上形成阻挡金属15。该阻挡金属15由例如Ti构成，并具有5nm的厚度。之后，通过常规方法(例如，CVD)在整个表面上形成作为互连的Cu膜16。在该步骤中，Cu膜16也被形成在互连沟槽A的外部，并具有400nm的厚度。
然后，对整个表面进行CMP。在该CMP中，进行(A)抛光和(B)抛光。
更具体而言，如图1B所示，在(A)抛光中去除在互连沟槽A的外部形成的额外的Cu膜16。从而，在互连沟槽A中掩埋Cu膜16。并且，在互连沟槽A外部暴露阻挡金属15的表面。
之后，如图1C所示，在(B)抛光(修饰(touchup))中去除形成在互连沟槽A的外部的阻挡金属15。结果，在互连沟槽A的外部暴露绝缘膜14的表面。在该步骤中，绝缘膜14的表面也被部分去除。此外，必须从互连沟槽A外部的绝缘膜14的表面完全去除Cu残留物(将在稍后描述)。以该方式，形成包括绝缘膜14、阻挡金属15以及Cu膜16的互连层。稍后将描述CMP的细节。
[CMP装置]
图2A为示出了根据该实施例的CMP装置的设置的图。图2B为示出了根据该实施例的CMP装置的平面图。
如图2A所示，根据该实施例的CMP装置包括转盘20、抛光垫21、顶环23、浆液供给嘴25、冷却嘴28以及修整器(dresser)29。
用于保持半导体衬底10的顶环23被压向贴附(adhere)在转盘20上的抛光垫21。在半导体衬底10上形成作为被处理膜的金属膜(在图1A中示出的Cu膜16)。转盘20可以1到200rpm的速度旋转。顶环23可以1到200rpm的速度旋转。转盘20和顶环23沿相同方向旋转，例如，逆时针方向旋转。并且，转盘20和顶环23在CMP期间沿预定方向旋转。转盘20和顶环23的抛光载荷通常为约50到500hPa。此外，连接到顶环23的柱构件具有作为红外辐射温度计的入口温度测量器26和出口温度测量器27。稍后将描述入口温度测量器26和出口温度测量器27的细节。
浆液供给嘴25被设置在抛光垫21上方。浆液供给嘴25可以以50到500cc/分钟的流速供给作为浆液24的预定液体化学品。浆液供给嘴25被设置在转盘20的中心O附近，例如如图2B所示。然而，本发明不限于此，浆液供给嘴25可以适宜地被定位以将浆液24供给到抛光垫21的整个表面上。
此外，用于向抛光垫21喷射压缩空气、氮气等等的冷却嘴28被设置在抛光垫21上方。冷却嘴28被设置在从作为中心的浆液供给嘴25(转盘20的旋转轴)开始的抛光垫21的半径上方，因此可以在抛光垫21旋转时向抛光垫21的整个表面喷射压缩空气等等。冷却嘴28以约0到1000l/分钟向抛光垫21喷射压缩空气。并且，冷却嘴28被设置在入口温度测量器26的沿转盘20的旋转方向的上游。因此，可通过控制冷却嘴28而调整由入口温度测量器26测量的入口温度。
如图2B所示，入口温度测量器26位于顶环23(半导体衬底10)的沿转盘20的旋转方向的上游。因此，入口温度测量器26测量在顶环23的沿转盘20的旋转方向的上游侧的抛光垫21的表面温度(入口温度)。即，入口温度测量器26测量在抛光垫21接触顶环23之前的抛光垫21的表面温度。
另一方面，出口温度测量器27位于顶环23的沿转盘20的旋转方向的下游。因此，出口温度测量器27测量在顶环23的沿转盘20的旋转方向的下游侧的抛光垫21的表面温度(出口温度)。即，出口温度测量器27测量在抛光垫21接触顶环23之后的抛光垫21的表面温度(出口温度)。
入口温度测量器26和出口温度测量器27各自测量在圆形轨道X上的抛光垫21的温度，该圆形轨道X通过顶环23的中心O’并具有距转盘20的中心O(旋转轴)的预定距离。这是由于半导体衬底10和抛光垫21在圆形轨道X上彼此长时间接触，因此可以测量最高温度。
在顶环23的边缘附近，浆液24撞上顶环23并升高。如果在顶环23的边缘附近测量温度，因此入口温度测量器26和出口温度测量器27会错误地测量浆液的温度，而不是抛光垫21的表面温度。为了测量抛光垫21的表面温度，入口温度测量器26希望地测量在入口温度测量点26A处的温度，该入口温度测量点26A位于圆形轨道X上并与顶环23相距距离26B(例如，10nm)。相似地，出口温度测量器27希望地测量在出口温度测量点27A处的温度，该出口温度测量点27A位于圆形轨道X上并与顶环23相距距离27B(例如，10nm)。
注意，图2A示出了用于调整抛光垫21的表面的修整器29。修整器29通常以1到200rpm的速度旋转，并以50到500hPa的载荷压向抛光垫21。
[CMP条件]
该实施例的CMP条件适用于例如这样的情况，其中当形成互连结构时，沉积约5nm的由Ti构成的阻挡金属，并沉积约400nm的作为互连的Cu膜。更具体而言，当在例如存储器中形成微构图的镶嵌互连时应用所述CMP条件。注意，阻挡金属不限于Ti，也可以为Ta、V、Nb、Ru、Co、Mo或W、或这些元素的化合物或多层膜。还应注意，互连不限于Cu膜，也可以为主要包含Cu的合金。
在根据该实施例的CMP中，在使其上贴附有抛光垫21的转盘20以100rpm的速度旋转时，用于保持具有300mm的直径的半导体衬底10的顶环23被以320gf/cm2的抛光载荷压向抛光垫21。在该步骤中，使顶环23以102rpm的速度旋转。此外，浆液供给嘴25以150cc/分钟的流速将浆液24供给到抛光垫21上。
注意，该实施例的320gf/cm2的抛光载荷高于通常CMP条件的抛光载荷(180gf/cm2)。还应注意，该实施例的浆液24的150cc/分钟的流速小于通常CMP条件的流速(300cc/分钟)。150cc/分钟的流速为CMP特性劣化时的流速。
在该实施例中，通过调整由入口温度测量器26和出口温度测量器27测量的抛光垫21的入口温度和出口温度来进行CMP。更具体而言，进行调整，以便入口温度小于等于30℃，且出口温度比入口温度高5℃或更高。通过控制冷却嘴28来调整入口温度。即，抛光垫21的温度在CMP期间由于摩擦等等而倾向于升高，但可以通过使用冷却嘴28冷却抛光垫21来使入口温度保持恒定。并且，通过控制抛光载荷和流速来调整出口温度。例如，当增加抛光载荷时出口温度升高。
即，在该实施例中，通过控制冷却嘴28来将入口温度调整为小于等于30℃，并通过将抛光载荷控制到320gf/cm2和将流速控制到150cc/分钟而将出口温度调整到比入口温度高5℃或更高。注意，从生产率的观点出发，希望抛光载荷尽可能地高，并且希望将出口温度调整到比入口温度高10℃或更高。
该实施例的CMP条件适用于CMP的(A)抛光。
在(A)抛光时，通过过硫酸铵(2重量％)、包含化学地形成Cu膜表面上的将被抛光的膜的成分的CMS7501、以及包含机械地去除将被抛光的膜的硅石(silica)的CMS7552(从JSR可得)的溶液混合物，来获得浆液24。
注意，该实施例的CMP条件不仅适用于(A)抛光，还适用于(B)抛光。
[抛光实验]
下面将描述作为该实施例的CMP条件的基础的抛光实验。
对于所形成的约400nm的Cu膜16，通过将浆液24的流速设定在150cc/分钟并改变入口和出口温度来进行抛光实验。更具体而言，通过将入口温度调整到21℃、30℃、40℃、50℃和60℃，并将出口温度调整为比入口温度高，且高出的温度大于等于5℃或小于5℃，来进行抛光实验。
图3为在CMP(修饰)之后的互连结构的截面图。如图3所示，在CMP之后在Cu膜16上出现Cu凹陷31、腐蚀32、灰尘33以及划痕34。这些缺陷劣化了互连特性。
此外，虽然未示出，在(A)抛光之后在绝缘膜14上形成了Cu残留物。进行修饰(touchup)以去除该Cu残留物，并且希望修饰量尽可能地小。此外，有时即使在修饰之后Cu残留物也会形成，而该Cu残留物会使互连短路。
在抛光实验中，通过过氧化氢溶液(0.2重量％)、包含化学地形成Cu膜表面上的将被抛光的膜的碱性成分的CMS8421、以及包含机械地去除将被抛光的膜的硅石的CMS8472(从JSR可得)的溶液混合物，获得用于修饰的浆液24。修饰量为20nm。
在上述抛光实验的每一个中，评估Cu凹陷31、腐蚀32、灰尘33、划痕34以及Cu残留物。
图4示出了在该实施例的不同的CMP条件下进行的抛光实验的结果，以及比较例的在(通常)CMP条件(抛光载荷：180gf/cm2以及流速：300cc/分钟)下进行的抛光实验的结果。在不同的CMP条件下进行的抛光实验为实验1到10，而在通常CMP条件下进行的抛光实验为实验11。
实验2、4、6、8和10是以150cc/分钟的流速和320gf/cm2的抛光载荷进行的抛光实验，其中出口温度被调整到比入口温度高且高出的温度大于等于5℃(在实验2中，出口温度比入口温度高4℃)。
实验3、5、7和9是以150cc/分钟的流速进行的抛光实验，其中出口温度被调整到比入口温度高且高出的温度小于5℃。通过控制抛光载荷来调整出口温度。更具体而言，可以通过使抛光载荷低于例如320gf/cm2而将出口温度调整到比入口温度高且高出的温度小于5℃。
实验11为以300cc/分钟的流速和180gf/cm2的抛光载荷(即，在通常条件下)进行的抛光实验(参照)。虽然图4示出了在实验11中入口温度为40℃，但由于在实验11中没有通过冷却嘴28进行控制，因此入口温度不保持恒定。
实验1为通过使热交换器与实验11中的抛光垫21的表面接触而预先将抛光垫21的温度升高到60℃进行的抛光实验。
在实验1到10的每一个中，通过在0到1000l/分钟的范围内改变来自冷却嘴28的压缩空气的流速来调制入口温度并保持入口温度恒定。
通过下列标准来评估Cu凹陷31、腐蚀32、灰尘33、划痕34以及Cu残留物。
Cu凹陷...○：小于等于30nm，×：大于30nm
腐蚀...○：小于等于100，×：大于100
灰尘...○：小于等于100，×：大于100
划痕...○：小于等于100，×：大于100
Cu残留物...○：可通过20nm的修饰量去除，×：不可通过20nm的修饰量去除。
如图4所示，在实验11的通常CMP条件下，Cu凹陷和腐蚀落在可允许的范围内，但灰尘、划痕以及Cu残留物落在可允许的范围之外。
当在其中流速为150cc/分钟的CMP条件下入口温度为40℃到60℃(实验1到6)时，评估结果不如在实验11的通常CMP条件下获得的评估结果。当入口温度小于等于30℃且出口温度比入口温度高但高出的温度小于5℃(实验7和9)时，相似地，评估结果是差的。即，在实验1到6、7和9的CMP条件下，Cu凹陷31、腐蚀32、灰尘33、划痕34以及Cu残留物全部落在可允许范围之外。
另一方面，当在其中流速为150cc/分钟的CMP条件下入口温度小于等于30℃且出口温度比入口温度高5℃或更高(实验8和10)时，评估结果优于在实验11的通常CMP条件下获得的结果。更具体而言，Cu凹陷31、腐蚀32、灰尘33、划痕34以及Cu残留物全部落在可允许范围内。
推测原因如下。
抛光垫在30℃下的硬度比在40℃到50℃下的硬度高约50％。这减少了Cu凹陷31和灰尘33。
另一方面，化学反应的活性通常随温度降低而降低。例如，温度越低，由过硫酸铵导致的Cu的氧化(其中Cu2+和保护膜形成剂彼此反应而形成CMP保护膜的反应)和浆液成分的氧化(其中与Cu2+一起形成保护膜的有机成分(保护膜形成剂)氧化且单体变为聚合物的反应)越慢。即，当Cu2+和保护膜形成剂彼此反应时，形成主要包含单体的致密保护膜。因此，在Cu表面上形成良好精整的(well-finished)(致密的)CMP保护膜，并且这可能使Cu残留物、Cu腐蚀32以及Cu划痕34难以出现。
[效果]
在上述第一实施例中，当在沉积作为互连的Cu膜16之后进行CMP时，可以通过将浆液24的流速设定为150cc/分钟(低于通常流速)而减少浆液24的使用量。这使得可以降低CMP工艺的成本。
并且，在CMP工艺中，通过控制冷却嘴28而将抛光垫21的入口温度调整到小于等于30℃，且通过控制抛光载荷而将出口温度调整到比入口温度高5℃或更高。因此，即使浆液24的流速被设定为比通常流速低的150cc/分钟时，也可以改善CMP特性。
即，如抛光实验所指出的，该实施例可以同时实现CMP工艺的成本降低和CMP特性的改善，而之前这二者具有折衷关系。
<第二实施例>
下面将参考图5解释根据第二实施例的半导体器件制造方法。在第二实施例中，将省略对与上述第一实施例相同的特征的解释，并将仅仅解释不同点。
[CMP条件]
该实施例的CMP条件适用于例如这样的情况，其中当形成互连结构时，沉积约20nm的阻挡金属，并沉积约2μm的作为互连的Cu膜16。更具体而言，当形成逻辑等等的镶嵌互连或形成接触或过孔时应用该CMP条件。
在根据该实施例的CMP中，在使其上贴附有抛光垫21的转盘20以100rpm的速度旋转时，用于保持具有300mm的直径的半导体衬底10的顶环23被以320gf/cm2的抛光载荷压向抛光垫21。在该步骤中，使顶环23以102rpm的速度旋转。此外，浆液供给嘴25以150cc/分钟的流速将浆液24供给到抛光垫21上。
在该实施例中，通过调整由入口温度测量器26和出口温度测量器27测量的抛光垫21的入口温度和出口温度来进行CMP。更具体而言，进行调整，以便入口温度大于等于40℃且小于等于50℃，并且出口温度比入口温度高5℃或更高。通过控制冷却嘴28来调整入口温度。即，抛光垫21的温度在CMP期间因摩擦等等而倾向于升高，但可以通过使用冷却嘴28冷却抛光垫21来使入口温度保持恒定。并且，通过控制抛光载荷和流速来调整出口温度。例如，当增加抛光载荷时出口温度升高。
即，在该实施例中，通过控制冷却嘴28来将入口温度调整到40℃(包含40℃)到50℃(包含50℃)，并通过将抛光载荷控制到320gf/cm2和将流速控制到150cc/分钟而将出口温度调整到比入口温度高5℃或更高。注意，从生产率的观点出发，希望抛光载荷尽可能地高，并且希望将出口温度调整到比入口温度高7.5℃或更高。
[抛光实验]
下面将描述作为该实施例的CMP条件的基础的抛光实验。
对于所形成的约2μm的Cu膜16，通过将浆液24的流速设定在150cc/分钟并改变入口和出口温度来进行抛光实验。更具体而言，通过将入口温度调整到21℃、30℃、40℃、50℃和60℃，并将出口温度调整为比入口温度高，且高出的温度大于等于5℃或小于5℃，来进行抛光实验。
在上述实验中的每一个中，评估Cu去除时间(生产率)。
图5示出了不同的CMP条件下进行的抛光实验的结果以及比较例的在(通常)CMP条件(抛光载荷：180gf/cm2且流速：300cc/分钟)下进行的抛光实验的结果。在不同的CMP条件下进行的抛光实验为实验12到21，而在通常CMP条件下进行的抛光实验为实验22。
实验13、15、17、19和21是以150cc/分钟的流速和320gf/cm2的抛光载荷进行的抛光实验，其中出口温度被调整到比入口温度高且高出的温度大于等于5℃。
实验12、14、16、18和20是以150cc/分钟的流速进行的抛光实验，其中出口温度被调整到比入口温度高且高出的温度小于5℃。通过控制抛光载荷而调整出口温度。更具体而言，可以通过使抛光载荷低于例如320gf/cm2而将出口温度调整到比入口温度高且高出的温度小于5℃。
实验22为以300cc/分钟的流速和180gf/cm2的抛光载荷(即，在通常条件下)进行的抛光实验(参照)。虽然图5示出了在实验22中入口温度为51℃，但由于在实验22中没有通过冷却嘴28进行控制，因此入口温度不保持恒定。
在实验12到21的每一个中，通过在0到1000l/分钟的范围内改变来自冷却嘴28的压缩空气的流速来调制入口温度并使入口温度保持恒定。
通过下列标准评估Cu膜去除时间。○表示可允许的范围。
Cu膜去除时间...○：小于等于120秒，×：大于120秒
如图5所示，在实验22的通常CMP条件下，Cu膜去除时间落在可允许的范围之外。
当在其中流速为150cc/分钟的CMP条件下入口温度为60℃或30℃或更低(实验12、13以及18到21)时，与在实验22的通常CMP条件下的情况一样，Cu膜去除时间落在可允许的范围之外。同样，当入口温度为40℃到50℃并且出口温度比入口温度高且高出的温度小于5℃(实验14和16)时，Cu膜去除时间落在可允许的范围之外。
另一方面，当在其中流速为150cc/分钟的CMP条件下入口温度为40℃到50℃并且出口温度比入口温度高5℃或更高(实验15和17)时，Cu膜去除时间落在可允许的范围内。
这可能归因于在40℃到50℃下的机械抛光力和化学抛光力。
更具体而言，在该实施例中所使用的浆液24中包含的硅石在温度升高时聚集，并且特别地当温度超过40℃时平均颗粒尺寸显著增加。这增加了CMP中的机械抛光力。
并且，在40℃到50℃下，在浆液24中包含的过硫酸铵的分解加速。即，促进了具有氧化能力的SiO4基的产生。这增加了被处理膜(Cu膜)的氧化能力(氧化循环速度)。因此，浆液的成分氧化，并且单体变为聚合物。由此，包含在浆液24中的硅石容易地抛光Cu膜表面，从而增加化学抛光力。
[效果]
在上述第二实施例的CMP工艺中，通过控制冷却嘴28而将抛光垫21的入口温度调整到大于等于40℃且小于等于50℃，并通过控制抛光载荷而将出口温度调整到比入口温度高5℃或更高。因此，即使当浆液24的流速被设定为150cc/分钟(比通常流速低)时，也可以增加CMP的抛光速率，从而缩短抛光时间。
此外，由于可以通过缩短抛光时间而进一步减少浆液的使用量，因而可以进一步降低CMP工艺的成本。
<第三实施例>
下面将参考图6解释根据第三实施例的半导体器件制造方法。在第三实施例中，将省略对与上述实施例相同的特征的解释，并将仅仅解释不同点。
[CMP条件]
该实施例的CMP条件适用于例如这样的情况，其中当形成互连结构时，沉积约5nm的阻挡金属，并沉积约400nm的作为互连的Cu膜16，或者，沉积约20nm的阻挡金属，并沉积约2μm的作为互连的Cu膜16。
在根据该实施例的CMP中，在使其上贴附有抛光垫21的转盘20以60rpm的速度旋转时，用于保持具有300mm的直径的半导体衬底10的顶环23被以320gf/cm2的抛光载荷压向抛光垫21。在该步骤中，使顶环23以40rpm的速度旋转。此外，浆液供给嘴25以150cc/分钟的流速将浆液24供给到抛光垫21上。
在该实施例中，通过调整由入口温度测量器26和出口温度测量器27测量的抛光垫21的入口温度和出口温度来进行CMP。
更具体而言，首先进行调整，以便入口温度为大于等于40℃且小于等于50℃，并且出口温度比入口温度高5℃或更高(第一抛光步骤)。这些CMP条件与第二实施例相同，并且抛光速率(生产率)优良。注意，从生产率的观点出发，希望抛光载荷尽可能地高，并且希望将出口温度调整到比入口温度高7.5℃或更高。
然后，进行调整，以便入口温度小于等于30℃，并且出口温度比入口温度高5℃或更高(第二抛光步骤)。这些CMP条件与第一实施例相同，并且CMP特性(可加工性)优良。注意，从生产率的观点出发，希望抛光载荷尽可能地高，并且希望将出口温度调整到比入口温度高10℃或更高。
即，在CMP的中途，将其中入口温度大于等于40℃且小于等于50℃的第一抛光步骤连续地切换到其中入口温度小于等于30℃的第二抛光步骤。通过控制冷却嘴28而进行该切换。并且，当所沉积的Cu膜16的残留物(残留的Cu膜)大于等于50nm时，进行该切换。通过监视当半导体衬底10在嵌入转盘20中的涡电流线圈传感器(未示出)之上经过时的电信号来测量该残留的Cu膜。该测量是可原位进行的常规方法。
即，在该实施例中，当残留的Cu膜的量大时进行生产率优良的第一抛光步骤，而当残留的Cu膜的量小时进行可加工性优良的第二抛光步骤。
注意，只要生产率是可允许的，希望当残留的Cu膜大于等于100nm时就进行该切换。
[抛光实验]
下面将描述作为该实施例的CMP条件的基础的抛光实验。
对于所形成的约400nm的Cu膜16，通过将浆液24的流速设定在150cc/分钟并改变从第一抛光步骤切换到第二抛光步骤的时机来进行抛光实验。更具体而言，通过在残留的Cu膜为70、50和30nm时将第一抛光步骤切换到第二抛光步骤来进行抛光实验。
在上述抛光实验的每一个中，评估Cu凹陷31、腐蚀32、灰尘33、划痕34、Cu残留物以及Cu去除时间(生产率)。
图6示出了在不同的CMP条件下进行的抛光实验的结果以及在第二抛光步骤的CMP条件(第一实施例的CMP条件)下进行的抛光实验的结果。在不同的CMP条件下进行的抛光实验为实验23到25，而在第二抛光步骤的CMP条件下进行的抛光实验为实验8。
实验23是其中当残留的Cu膜为70nm时将第一抛光步骤切换到第二抛光步骤的抛光实验。实验24是其中当残留的Cu膜为50nm时将第一抛光步骤切换到第二抛光步骤的抛光实验。实验25是其中当残留的Cu膜为30nm时将第一抛光步骤切换到第二抛光步骤的抛光实验。
通过与第一实施例相同的标准来评估Cu凹陷31、腐蚀32、灰尘33、划痕34以及Cu残留物，并且通过以下标准评估Cu膜去除时间。○表示可允许的范围。
Cu膜去除时间...○：小于等于60秒，×：大于60秒
如图6所示，在实验8中的第一实施例的CMP条件下，Cu膜去除时间落在可允许的范围之外。即，实验8的CMP条件下在可加工性方面优良，但却具有Cu膜去除时间长达75秒的问题。从生产率的观点出发，希望将Cu膜去除时间缩短到小于等于60秒。
当在残留的Cu膜为30nm时将第一抛光步骤切换到第二抛光步骤(实验25)时，生产率比通过实验8的CMP条件获得的生产率高，但可加工性劣化。这是因为，即使当在残留的Cu膜变为30nm之后进行了可加工性优良的第二抛光步骤时，也不可能完全处理在第一抛光步骤中产生的劣化要素。更具体而言，如果在第一抛光步骤中出现了具有大于等于30nm的深度的Cu凹陷31或划痕34，则即使在这之后进行了第二抛光步骤，Cu凹陷31或划痕34也仍然残留。
另一方面，可以通过在残留的Cu膜大于等于50nm时将第一抛光步骤切换到第二抛光步骤(实验23和24)来避免上述问题。因此，可加工性与通过实验8的CMP条件获得的可加工性一样高，并且生产率比通过实验8的CMP条件获得的生产率高。
[效果]
在上述第三实施例的CMP工艺中，在进行了其中抛光垫21的入口温度为40℃(包含40℃)到50℃(包含50℃)且出口温度比入口温度高5℃或更高的第一抛光步骤之后，进行其中入口温度小于等于30℃且出口温度比入口温度高5℃或更高的第二抛光步骤。由于如上所述首先进行第一抛光步骤且然后进行用于精整(finishing)的第二抛光步骤，可以同时缩短抛光时间并改善CMP特性。即，可以提高生产率和可加工性。
并且，当将第一抛光步骤切换到第二抛光步骤时，希望尽可能快地将入口温度改变到30℃或更低。例如，当残留的Cu膜大于等于50nm且对精整没有影响时，进行通过以1000cc/分钟的流速供给廉价的纯水5秒来减小摩擦热或瞬时去除抛光载荷(到0hPa)的步骤是有效的。注意，纯水优选处于室温(例如，25℃)或更低，例如，约18℃到21℃。
注意，即使在其中精整最为重要的修饰时进行被调整为使入口温度小于等于30℃且出口温度比入口温度高5℃或更高的第二抛光步骤(与第一实施例的CMP条件一样)，也可以改善Cu凹陷31、腐蚀32、灰尘33以及划痕34并提高抛光速率。
<第四实施例>
下面将参考图7解释根据第四实施例的半导体器件制造方法。在第四实施例中，将省略对与上述实施例相同的特征的解释，并将仅仅解释不同点。
[CMP条件]
该实施例的CMP条件适用于例如这样的情况，其中当形成互连结构时，沉积约5nm的阻挡金属(例如，TiN)，并沉积约400nm的作为互连的W膜16’来取代Cu膜16，或者，沉积约20nm的阻挡金属，并沉积约2μm的作为互连的W膜16’。
在根据该实施例的CMP中，在使其上贴附有抛光垫21的转盘20以80rpm的速度旋转时，用于保持具有300mm的直径的半导体衬底10的顶环23被以250gf/cm2的抛光载荷压向抛光垫21。在该步骤中，使顶环23以82rpm的速度旋转。此外，浆液供给嘴25以100cc/分钟的流速将浆液24供给到抛光垫21上。
通过使用过氧化氢(2重量％)和酸性的、化学地形成W膜表面上的将被抛光的膜并包含用于机械地去除将被抛光的膜的硅石的W7573B(可从Cabot得到)获得浆液原液。
在该实施例中，通过调整由入口温度测量器26和出口温度测量器27测量的抛光垫21的入口温度和出口温度来进行CMP。
更具体而言，首先进行调整，以便入口温度大于等于40℃且小于等于50℃，并且出口温度比入口温度高5℃或更高(第一抛光步骤)。这些CMP条件与使用Cu膜16作为互连的第二实施例相同，并且虽然使用了W膜16’，但抛光速率(生产率)优良。
然后，进行调整，以便入口温度小于等于30℃，并且出口温度比入口温度高5℃或更高(第二抛光步骤)。这些CMP条件与使用Cu膜16作为互连的第一实施例相同，并且虽然使用了W膜16’，但CMP特性(可加工性)优良。
即，在CMP的中途，将其中入口温度大于等于40℃且小于等于50℃的第一抛光步骤连续地切换到其中入口温度小于等于30℃的第二抛光步骤。通过控制冷却嘴28而进行该切换。并且，当所沉积的W膜16’的残留物(残留的W膜)大于等于50nm时，进行该切换。
即，在该实施例中，当残留的W膜的量大时进行生产率优良的第一抛光步骤，而当残留的W膜的量小时进行可加工性优良的第二抛光步骤。
注意，只要生产率是可允许的，希望在残留的W膜大于等于100nm时就进行该切换。
[抛光实验]
下面将描述作为该实施例的CMP条件的基础的抛光实验。
对于所形成的约400nm的W膜16’，通过将浆液24的流速设定在100cc/分钟并改变从第一抛光步骤切换到第二抛光步骤的时机来进行抛光实验。更具体而言，通过在残留的W膜为70、50和30nm时将第一抛光步骤切换到第二抛光步骤来进行抛光实验。
在上述抛光实验的每一个中，评估W凹陷31’、腐蚀32’、灰尘33’、划痕34’、W残留物以及W去除时间(生产率)。
图7示出了在不同的CMP条件下进行的抛光实验的结果以及在第二抛光步骤的CMP条件(第一实施例的CMP条件)下进行的抛光实验的结果。在不同的CMP条件下进行的抛光实验为实验23’到25’，在第二抛光步骤的CMP条件下进行的抛光实验为实验8’。
实验23’是其中当残留的W膜为70nm时将第一抛光步骤切换到第二抛光步骤的抛光实验。实验24’是其中当残留的W膜为50nm时将第一抛光步骤切换到第二抛光步骤的抛光实验。实验25’是其中当残留的W膜为30nm时将第一抛光步骤切换到第二抛光步骤的抛光实验。
实验8’是其中在第一实施例中将W膜16’应用作为互连的抛光实验。
通过与第三实施例相同的标准来评估W凹陷31’、腐蚀32’、灰尘33’、划痕34’、W残留物以及W膜去除时间。
如图7所示，在实验8’中的第一实施例的CMP条件下，W膜去除时间落在可允许的范围之外。
当在残留的W膜为30nm时将第一抛光步骤切换到第二抛光步骤(实验25’)时，生产率比通过实验8’的CMP条件获得的生产率高，但可加工性劣化。这是因为，即使在残留的W膜变为30nm之后进行了可加工性优良的第二抛光步骤，也不可能完全处理在第一抛光步骤中产生的劣化要素。更具体而言，如果在第一抛光步骤中出现了具有大于等于30nm的深度的W凹陷31’或划痕34’，则即使在这之后进行了第二抛光步骤，W凹陷31’或划痕34’也仍然残留。
另一方面，可以通过在残留的W膜大于等于50nm时将第一抛光步骤切换到第二抛光步骤(实验23’和24’)来避免上述问题。因此，可加工性与通过实验8’的CMP条件获得的可加工性一样高，并且生产率比通过实验8’的CMP条件获得的生产率高。
[效果]
在上述第四实施例中，当在沉积作为互连的W膜16’之后进行CMP时，可以通过将浆液24的流速设定为比通常流速低的100cc/分钟而减少浆液24的使用量。这可以降低CMP工艺的成本。
并且，在用于W膜16’的CMP工艺中，在进行了其中抛光垫21的入口温度为40℃(包含40℃)到50℃(包含50℃)且出口温度比入口温度高5℃或更高的第一抛光步骤之后，进行其中入口温度小于等于30℃且出口温度比入口温度高5℃或更高的第二抛光步骤。由于如上所述首先进行第一抛光步骤且然后进行用于精整的第二抛光步骤，可以同时缩短抛光时间并改善CMP特性。即，可以提高生产率和可加工性。
此外，由于通过缩短抛光时间而进一步减少了浆液的使用量，因而可以进一步降低用于W膜16’的CMP工艺的成本。
<第五实施例>
下面将参考图8A、8B和9解释根据第五实施例的半导体器件制造方法。在第五实施例中，将省略对与上述实施例相同的特征的解释，并将仅仅解释不同点。
[STI(浅沟槽隔离)制造方法]
图8A和8B示例了根据该实施例的半导体器件互连结构制造步骤。
首先，如图8A所示，在半导体衬底10上形成作为停止膜的氮化硅膜90。氮化硅膜90的膜厚度为例如70nm。之后，通过使用氧化硅膜或类似物作为蚀刻掩模，在半导体衬底10中形成STI图形B。STI图形B的深度为例如250nm。注意，可以在半导体衬底10与氮化硅膜90之间形成氧化硅膜或类似物。
然后，通过例如高密度等离子体CVD(HDP-CVD)在整个表面上形成氧化硅膜91。在该步骤中，氧化硅膜91还被形成在STI图形B的外部，并具有400nm的膜厚度。STI具有线/间隔(line/space)：1/1μm的图形。
随后，如图8B所示，通过对整个表面进行CMP而去除形成在STI图形B的外部的额外的氧化硅膜91。从而，氧化硅膜91被掩埋在STI图形B中。并且，在STI图形B的外部暴露氮化硅膜90的表面。稍后将描述CMP的细节。
[CMP条件]
该实施例的CMP条件适用于例如这样的情况，其中当形成STI时，沉积约400nm的氧化硅膜(氧化物)。
在根据该实施例的CMP中，在使其上贴附有抛光垫21的转盘20以110rpm的速度旋转时，用于保持具有300mm的直径的半导体衬底10的顶环23被以300gf/cm2的抛光载荷压向抛光垫21。在该步骤中，使顶环23以120rpm的速度旋转。此外，浆液供给嘴25以100cc/分钟的流速将浆液24供给到抛光垫21上。
浆液24包含作为研磨颗粒的氧化铈(可从Hitachi Chemical得到的DLS2)和聚羧酸铵(可从Kao获得的TK75)。
在该实施例中，通过调整由入口温度测量器26和出口温度测量器27测量的抛光垫21的入口温度和出口温度来进行CMP。
更具体而言，首先进行调整，以便入口温度大于等于40℃且小于等于50℃，并且出口温度比入口温度高5℃或更高(第一抛光步骤)。这些CMP条件与使用Cu膜16作为互连的第二实施例相同，并且虽然使用氧化硅膜91作为STI，但抛光速率(生产率)优良。
然后，进行调整，以便入口温度小于等于30℃，并且出口温度比入口温度高5℃或更高(第二抛光步骤)。这些CMP条件与使用Cu膜16作为互连的第一实施例相同，并且虽然使用氧化硅膜91作为STI，但CMP特性(可加工性)优良。
即，在CMP的中途，将其中入口温度为大于等于40℃且小于等于50℃的第一抛光步骤连续地切换到其中入口温度小于等于30℃的第二抛光步骤。通过控制冷却嘴28而进行该切换。并且，当所沉积的氧化硅膜91的残留物(残留的氧化物膜)大于等于70nm时，进行该切换。
[抛光实验]
下面将描述作为该实施例的CMP条件的基础的抛光实验。
对于所形成的约400nm的氧化硅膜91，通过将浆液24的流速设定在100cc/分钟并在残留的氧化物膜为70nm时将第一抛光步骤切换到第二抛光步骤，来进行抛光实验。
在上述抛光实验的每一个中，评估氧化物凹陷、灰尘、划痕以及氧化物去除时间(生产率)。
图9示出了在该实施例的CMP条件下进行的抛光实验的结果以及在第二抛光步骤的CMP条件(第一实施例的CMP条件)下进行的抛光实验的结果。在该实施例的CMP条件下进行的抛光实验为实验27，在第二抛光步骤的CMP条件下进行的抛光实验为实验26。
实验27是其中在残留的氧化物膜为70nm时将第一抛光步骤切换到第二抛光步骤的抛光实验。
实验26是其中将氧化硅膜91应用于第一实施例的抛光实验。
通过与第四实施例相同的标准来评估氧化物凹陷、灰尘、划痕以及氧化物膜去除时间。
如图9所示，在实验26中的第一实施例的CMP条件下，氧化物凹陷和氧化物膜去除时间落在可允许的范围之外。
另一方面，当在残留的氧化物膜为70nm时将第一抛光步骤切换到第二抛光步骤(实验27)时，可加工性和生产率优于通过实验26的CMP条件获得的可加工性和生产率。
[效果]
在上述第五实施例中，当在沉积作为STI的氧化硅膜91之后进行CMP时，可以通过将浆液24的流速设定为比通常流速低的100cc/分钟而减少浆液24的使用量。这可以降低CMP工艺的成本。
并且，在用于氧化硅膜91的CMP工艺中，在进行了其中抛光垫21的入口温度为40℃(包含40℃)到50℃(包含50℃)且出口温度比入口温度高5℃或更高的第一抛光步骤之后，进行其中入口温度小于等于30℃且出口温度比入口温度高5℃或更高的第二抛光步骤。由于如上所述首先进行第一抛光步骤且然后进行用于精整的第二抛光步骤，可以同时缩短抛光时间并改善CMP特性。即，可以提高生产率和可加工性。
此外，由于通过缩短抛光时间而进一步减少了浆液的使用量，因而可以进一步降低用于氧化硅膜91的CMP工艺的成本。
<第六实施例>
下面将参考图10、11、12、13、14、15A、15B、16A和16B解释根据第六实施例的半导体器件制造方法。第六实施例为上述实施例的应用实例，其中通过在每个区域中抛光垫的反馈控制而实现膜厚度均匀性。这允许缩短CMP时间并改善CMP特性。在第六实施例中，将省略对与上述实施例相同的特征的解释，并将仅仅解释不同点。
[CMP装置]
图10为示出了根据该实施例的CMP装置的设置的图。图11为根据该实施例的CMP装置的平面图。
如图10所示，该实施例与上述实施例的区别在于，CMP装置包括涡电流传感器线圈113、膜厚度测量单元(多处理监视器(multiprocessmonitor))114以及控制器115，并使用这些部件在CMP工艺中控制顶环23以在各区域之间改变半导体衬底10(被处理膜)上的抛光载荷。下面将描述该实施例的各部件。
涡电流传感器线圈113被嵌入在转盘20中，并包括线圈111和112，线圈111被配置为在将被处理的导电膜(Cu膜或W膜)中形成涡电流，线圈112被配置为检测被处理膜中的涡电流。即，当其上形成有被处理膜的半导体衬底10在涡电流传感器113上方经过时，线圈111将电场施加到被处理膜以产生涡电流，而线圈112检测在被处理膜中产生的涡电流。如图11所示，涡电流传感器线圈113被嵌入在转盘20中，并在通过顶环23的中心O’且与转盘20的中心O相距预定距离的圆形轨道X上。
基于涡电流传感器线圈113已产生并检测到的被处理膜的涡电流，膜厚度测量单元14测量并监视在每个区域中被处理膜的膜厚度。更具体而言，涡电流与被处理膜的膜厚度具有比例关系。因此，膜厚度被测量为，涡电流越大则膜厚度越大，或者涡电流越小则膜厚度越小。
基于由膜厚度测量单元114测量的被处理膜的区域特有的(region-specific)膜厚度，控制器115为每个区域控制附接到顶环23的半导体衬底10(被处理膜)上的抛光载荷。
下面将解释根据该实施例的顶环23。
在图12中，(a)表示根据该实施例的顶环23的截面图，而(b)表示根据该实施例的顶环23的平面图。
如图12的(b)中所示，用于保持半导体衬底10的顶环23被连接到顶环驱动轴121并包括导引环(guide ring)122、夹板(chucking plate)123、中心袋(center bag)124、中间管(middle tube)125、边缘管(edgetube)126以及流体通道(fluid channel)127、128和129。
具有环形状的导引环122被设置在周边并保持整个顶环23和内部的半导体衬底10。导引环122由诸如金属或陶瓷的强刚性材料构成。
夹板123被设置在导引环122中。夹板123具有与半导体衬底10相似的盘形状，并支撑中心袋124、中间管125以及边缘管126。夹板123优选由非磁性材料构成，例如，由诸如四氟乙烯树脂的碳氟化合物树脂或诸如SiC(碳化硅)或Al2O3(氧化铝)的绝缘材料构成。然而，本发明并不受此限制。当在不使用涡电流的情况下测量膜厚度时，夹板123可以由金属材料构成。
中心袋124、中间管125以及边缘管126被设置在夹板123之下并由夹板123支撑。更具体而言，如图12的(b)所示，中心袋124被设置在夹板123的中心(中心区域)。中间管125被形成为环形并被设置在中心袋124的周边(中间区域)。边缘管126被形成为环形并被设置在中间管125的周边(边缘区域)。半导体衬底10的下表面侧(没有被处理膜的表面的一侧)被压向中心袋124、中间管125和边缘管126的下侧。
中心袋124、中间管125和边缘管126由诸如乙丙橡胶(EPDM)、聚氨酯橡胶或硅橡胶(silicone rubber)的强耐用橡胶材料构成。
中心袋124、中间管125和边缘管126在内部具有用作压力腔124’、125’和126’的空间。流体通道127、128和129分别与压力腔124’、125’和126’连通。诸如压缩空气的受压流体或大气压或真空被分别通过流体通道127、128和129而供给到压力腔124’、125’和126’。
即，诸如压缩空气的受压流体或大气压或真空被供给到由弹性材料构成的中心袋124、中间管125和边缘管126以控制压力腔124’、125’和126’中的压力，由此调整CMP工艺中的抛光载荷。在该实施例中，控制器115可独立地调整压力腔124’、125’和126’中的压力。即，可以针对半导体衬底10的中心区域、中间区域和边缘区域中的每一个来调整CMP工艺中的抛光载荷。
[CMP方法]
下面将解释根据该实施例的CMP方法。
图13为示出了根据该实施例的CMP方法的流程图。
如图13所示，对半导体衬底10上的被处理膜(Cu膜或W膜)的CMP开始于步骤S1。此时，通过控制冷却嘴28来调整温度条件，以便入口温度大于等于40℃且小于等于50℃，并且出口温度比入口温度高5℃或更高。即，应用第二实施例的温度条件。
在步骤S2中，涡电流传感器线圈113产生用于被处理膜的涡电流，并检测涡电流。在半导体衬底10(被处理膜)的每个分区(partitionedregion)中进行通过涡电流传感器线圈113的涡电流检测。更具体而言，如图14的(a)中所示，通过半导体衬底10的中心O’的涡电流传感器线圈113的轨道X被划分成三个区域，即，位于半导体衬底10的中心处的中心区域、在中心区域的周围(两侧)的中间区域、以及在中间区域的周围(两侧)的边缘区域。在这些区域中的每一个中检测涡电流。这由顶环23的中心袋124、中间管125和边缘管126的设置导致。
在步骤S3中，膜厚度测量单元114基于由涡电流传感器线圈113产生并检测到的涡电流而针对每个区域测量被处理膜的膜厚度。此时，如图14的(b)中所示，对每个区域平均并监视被处理膜的所测得的膜厚度。
在步骤S4中，确定是否结束对被处理膜的CMP。更具体而言，确定是否被处理膜在每个区域中都已经被抛光到希望的膜厚度。
如果在步骤S4中被处理膜尚未达到希望的膜厚度，则控制器115在步骤S5中基于由膜厚度测量单元114测量的在每个区域中的被处理膜的膜厚度来调整在附接到顶环23的半导体衬底10(被处理膜)上的抛光载荷。
更具体而言，控制器115增加在具有较大膜厚度的区域中的抛光载荷，或者减小在具有较小膜厚度的区域中的抛光载荷。即，控制器115补偿在被处理膜上的局部抛光延迟以控制每个区域中的抛光载荷，从而在所有区域(在该实施例中为三个区域)中均匀地抛光被处理膜。换言之，控制每个区域中的抛光载荷，以使去除被处理膜的时机彼此一致。以该方式，在基于在每个区域中测量的膜厚度而反馈每个区域中的抛光载荷的同时，进行CMP工艺。之后，在步骤S2中，涡电流传感器线圈113产生用于被处理膜的涡电流并检测该涡电流。即，再次测量膜厚度。
另一方面，如果在步骤S4中被处理膜已经达到希望的膜厚度，则CMP工艺结束。
[效果]
根据第六实施例，通过控制冷却嘴28而进行调整，以使入口温度大于等于40℃且小于等于50℃，并且出口温度比入口温度高5℃或更高。在每个区域中测量在半导体衬底10上的被处理膜的膜厚度，并且基于膜厚度而针对每个区域调整抛光载荷。即，控制器115在CMP期间通过反馈抛光载荷而控制抛光载荷以均匀地抛光被处理膜。这允许获得以下效果。
将参考图15A和15B首先描述由根据该实施例的反馈抛光载荷的系统获得的效果。
图15A是示出了根据该实施例的被处理膜的各区域(中心区域、中间区域以及边缘区域)的CMP时的膜厚度与抛光时间之间的关系的比较例的图。图15B是示出了根据该实施例的被处理膜的各区域的CMP时的膜厚度与抛光时间之间的关系的图。更具体而言，图15A示出了其中每个区域的抛光载荷保持恒定而未被调整的比较例。
如图15A所示，根据该比较例，在各区域之间改变被处理膜的抛光时间。更具体而言，抛光时间按边缘区域、中间区域和中心区域的顺序增加。由于该原因，抛光时间等于直到其中抛光速率最低的中心区域的抛光结束时的时间。在第二实施例的实验15和17中，抛光时间分别为110秒和118秒。
然而，根据该实施例，由于调整抛光载荷以均匀地抛光被处理膜，被处理膜的抛光时间在所有区域中几乎相同，如图15B所示。如上所述，当在具有低抛光速率的区域中增加抛光载荷以使膜厚度均匀时，可以缩短抛光时间。更具体而言，在第二实施例的实验15和17中，抛光时间分别为104秒和109秒。该时间可以比不进行抛光载荷控制的情况(比较例)缩短约5％。此外，被处理膜的膜厚度的均匀化允许抑制精整时的变化并改善CMP特性。
接下来将参考图16A和16B描述当使用该系统时通过冷却嘴28进行温度控制(第二实施例的条件控制)的效果。
图16A为示出了根据该实施例及其比较例的在W膜的CMP时的抛光速率与抛光载荷之间的关系的图。图16B为示出了根据该实施例及其比较例的在Cu膜的CMP时的抛光速率与抛光载荷之间的关系的图。更具体而言，图16A和16B示出其中改变抛光载荷而没有通过冷却嘴28进行温度控制的比较例。
如图16A和16B所示，根据比较例，当抛光载荷增加时，被处理膜的抛光速率(去除速率)的升高速率在300[hPa]附近改变。更具体而言，如图16A所示，在W膜的CMP中，从300[hPa]附近，抛光速率的升高速率降低，并且斜率变小。此外，如图16B所示，在W膜的CMP中，从300[hPa]附近，抛光速率的升高速率降低，并且抛光速率自身也降低。
推测这是由于以下原因而发生。
在不通过冷却嘴28进行温度控制的情况下，当抛光载荷增加时，抛光垫21和被处理膜的表面温度升高。这增加了被处理膜的氧化能力(氧化循环速度)。因此，浆液的成分氧化，并且单体变为聚合物。此时，当抛光垫21的表面温度大于等于40℃且小于等于50℃时，与第二实施例一样，保护膜形成剂充分聚合，并且包含在浆液24中的硅石容易地抛光被处理膜的表面，由此增加抛光力，如上所述。然而，如果温度进一步升高(图16A和16B的比较例)，保护膜形成剂进一步聚合而形成致密膜。因此，浆液24的抛光力减小，抛光速率降低。
另一方面，根据该实施例，冷却嘴28将抛光垫21的表面温度控制为40℃(包含40℃)到50℃(包含50℃)。由于该原因，即使抛光载荷增加，也不会出现上述问题。即，与比较例相比，抛光速率和抛光载荷倾向于成比例，并且斜率是大的。当抛光速率和抛光载荷具有大斜率的线性比例关系时，在该系统中可以改善抛光速率对抛光载荷的响应。
即，使抛光速率与抛光载荷之间的关系的斜率更大使得能够通过稍微改变抛光载荷而增加抛光速率。此时，抛光速率与抛光载荷之间的关系的斜率优选大于等于50[nm/分钟]/50[hPa]。这可通过该实施例而实现。此外，当抛光速率与抛光载荷倾向于成比例时，可容易地通过抛光载荷控制抛光速率。因此可以进一步缩短抛光时间并改善CMP特性。
注意，已经在该实施例中描述了这样的实例，其中将用于反馈抛光载荷的系统应用于第二实施例的温度条件。然而，本发明不受此限制。第一实施例的温度条件(入口温度小于等于30℃，且出口温度比入口温度高5℃或更高)的适用可以通过使被处理膜的表面均匀化而缩短抛光时间并改善CMP特性。
此外，在该实施例中，通过使用涡电流传感器检测涡电流来测量Cu膜或W膜的膜厚度。然而，本发明不受此限制。当进行其中不产生涡电流的绝缘膜(例如，第五实施例的氧化硅膜)而不是金属膜的CMP时，可以使用光学传感器或微波传感器代替涡电流传感器来测量膜厚度。
即，根据该实施例的用于反馈抛光载荷的系统适用于第一和第二实施例的CMP的第一和第二抛光步骤以及第三到第五实施例的第一和第二抛光步骤。
虽然已经描述了特定实施例，但这些实施例仅仅以实例的方式给出，并不旨在限制本发明的范围。实际上，可以以各种其他形式具体化本文中描述的新颖方法和系统；此外，可以在不背离本发明的精神的情况下做出对本文中描述的方法和系统的形式上的各种省略、替换和改变。所附权利要求及其等价物旨在涵盖落入本发明的范围和精神内的这样的形式或修改。

Claims (16)

1.一种半导体器件制造方法，包括：
通过将半导体衬底上的膜压向沿预定方向旋转的抛光垫而抛光所述膜；
其中抛光被处理的所述膜包括：
进行第一抛光，在所述第一抛光中，将第一表面温度调整为大于等于40℃且小于等于50℃，并且将第二表面温度调整为比所述第一表面温度高5℃或更高，所述第一表面温度是沿所述旋转方向所述膜上游侧的所述抛光垫的表面温度，所述第二表面温度是沿所述旋转方向所述膜下游侧的所述抛光垫的表面温度；以及
进行第二抛光，在所述第二抛光中，所述第一表面温度被调整为小于等于30℃，并且所述第二表面温度被调整为比所述第一表面温度高5℃或更高，
其中所述第一表面温度和所述第二表面温度为在与所述半导体衬底相距预定距离的位置中在这样的圆轨道上的所述抛光垫的温度，该圆轨道通过所述半导体衬底的中心并与所述抛光垫的旋转轴相距预定距离。
2.根据权利要求1的方法，其中当所述膜的厚度大于等于50nm时将所述第一抛光切换到所述第二抛光。
3.根据权利要求1的方法，其中当进行所述第一抛光和所述第二抛光时，
所述膜被划分为多个区域，并且在所述多个区域的每个区域中测量所述膜的厚度，以及
基于在所述多个区域的每个区域中测量的所述膜的厚度而在所述多个区域的每个区域中调整施加到所述膜的抛光载荷。
4.根据权利要求3的方法，其中施加到所述膜的所述抛光载荷与所述膜的抛光速率之间的关系的斜率大于等于50[nm/分钟]/50[hPa]。
5.根据权利要求1的方法，其中当将所述第一抛光切换到所述第二抛光时，通过供给纯水来调整所述第一表面温度。
6.根据权利要求1的方法，其中通过控制所述半导体衬底与所述抛光垫之间的抛光载荷来调整所述第二表面温度。
7.根据权利要求1的方法，还包括：
在抛光被处理的所述膜之前，
在所述半导体衬底上形成绝缘膜，
在所述绝缘膜中形成沟槽，以及
在所述沟槽中和在所述沟槽外部的所述绝缘膜上形成金属膜，
其中所述膜为在所述沟槽外部形成的所述金属膜。
8.根据权利要求1的方法，还包括：
在抛光所述膜之前，
在所述半导体衬底中形成STI图形，以及
在所述STI图形中和在所述STI图形外部的所述半导体衬底上形成绝缘膜，
其中所述膜为在所述STI图形外部形成的所述绝缘膜。
9.一种半导体器件制造方法，包括：
通过将半导体衬底上的膜压向沿预定方向旋转的抛光垫而抛光所述膜；
其中抛光被处理的所述膜包括：
将第一表面温度调整为小于等于30℃，并且将第二表面温度调整为比所述第一表面温度高5℃或更高，所述第一表面温度是沿所述旋转方向所述膜上游侧的所述抛光垫的表面温度，所述第二表面温度是沿所述旋转方向所述膜下游侧的所述抛光垫的表面温度，
其中所述第一表面温度和所述第二表面温度为在与所述半导体衬底相距预定距离的位置中在这样的圆轨道上的所述抛光垫的温度，该圆轨道通过所述半导体衬底的中心并与所述抛光垫的旋转轴相距预定距离。
10.根据权利要求9的方法，其中当抛光所述膜时，
所述膜被划分为多个区域，并且在所述多个区域的每个区域中测量所述膜的厚度，以及
基于在所述多个区域的每个区域中测量的所述膜的厚度而在所述多个区域的每个区域中调整施加到所述膜的抛光载荷。
11.根据权利要求10的方法，其中施加到所述膜的所述抛光载荷与所述膜的抛光速率之间的关系的斜率大于等于50[nm/分钟]/50[hPa]。
12.根据权利要求9的方法，还包括：
在抛光被处理的所述膜之前，
在所述半导体衬底上形成绝缘膜，
在所述绝缘膜中形成沟槽，以及
在所述沟槽中和在所述沟槽外部的所述绝缘膜上形成金属膜，
其中所述膜为在所述沟槽外部形成的所述金属膜。
13.一种半导体器件制造方法，包括：
通过将半导体衬底上的膜压向沿预定方向旋转的抛光垫而抛光所述膜；
其中抛光被处理的所述膜包括：
将第一表面温度调整为大于等于40℃且小于等于50℃，并且将第二表面温度调整为比所述第一表面温度高5℃或更高，所述第一表面温度是沿所述旋转方向所述膜上游侧的所述抛光垫的表面温度，所述第二表面温度是沿所述旋转方向所述膜下游侧的所述抛光垫的表面温度，
其中所述第一表面温度和所述第二表面温度为在与所述半导体衬底相距预定距离的位置中在这样的圆轨道上的所述抛光垫的温度，该圆轨道通过所述半导体衬底的中心并与所述抛光垫的旋转轴相距预定距离。
14.根据权利要求13的方法，其中当抛光所述膜时，
所述膜被划分为多个区域，并且在所述多个区域的每个区域中测量所述膜的厚度，以及
基于在所述多个区域的每个区域中测量的所述膜的厚度而在所述多个区域的每个区域中调整施加到所述膜的抛光载荷。
15.根据权利要求14的方法，其中施加到所述膜的所述抛光载荷与所述膜的抛光速率之间的关系的斜率大于等于50[nm/分钟]/50[hPa]。
16.根据权利要求13的方法，还包括：
在抛光被处理的所述膜之前，
在所述半导体衬底上形成绝缘膜，
在所述绝缘膜中形成沟槽，以及
在所述沟槽中和在所述沟槽外部的所述绝缘膜上形成金属膜，
其中所述膜为在所述沟槽外部形成的所述金属膜。
CN201110222413.0A 2010-08-04 2011-08-04 半导体器件制造方法 Active CN102376565B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2010175692 2010-08-04
JP175692/2010 2010-08-04
JP061559/2011 2011-03-18
JP2011061559A JP5481417B2 (ja) 2010-08-04 2011-03-18 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN102376565A CN102376565A (zh) 2012-03-14
CN102376565B true CN102376565B (zh) 2014-07-30

Family

ID=45556484

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110222413.0A Active CN102376565B (zh) 2010-08-04 2011-08-04 半导体器件制造方法

Country Status (4)

Country Link
US (1) US8575030B2 (zh)
JP (1) JP5481417B2 (zh)
CN (1) CN102376565B (zh)
TW (1) TWI480940B (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013099814A (ja) * 2011-11-08 2013-05-23 Toshiba Corp 研磨方法及び研磨装置
JP5909157B2 (ja) * 2012-06-28 2016-04-26 株式会社東芝 半導体装置の製造方法
JP2014011408A (ja) * 2012-07-02 2014-01-20 Toshiba Corp 半導体装置の製造方法および研磨装置
JP6161999B2 (ja) 2013-08-27 2017-07-12 株式会社荏原製作所 研磨方法および研磨装置
JP2016087770A (ja) 2014-11-11 2016-05-23 株式会社東芝 研磨布および研磨方法
US10667340B2 (en) * 2015-01-29 2020-05-26 Dsgi Technologies, Inc. Microwave assisted parallel plate E-field applicator
JP6791880B2 (ja) * 2016-01-28 2020-11-25 ディーエスジー テクノロジーズ マイクロ波を用いた平行板電場の印加装置
CN208409547U (zh) * 2017-10-30 2019-01-22 凯斯科技股份有限公司 基板处理装置
TWI825043B (zh) * 2017-11-14 2023-12-11 美商應用材料股份有限公司 用於化學機械研磨的溫度控制的方法與系統
US20200001426A1 (en) 2018-06-27 2020-01-02 Hari Soundararajan Temperature Control of Chemical Mechanical Polishing
TWI771668B (zh) 2019-04-18 2022-07-21 美商應用材料股份有限公司 Cmp期間基於溫度的原位邊緣不對稱校正
TWI754915B (zh) 2019-04-18 2022-02-11 美商應用材料股份有限公司 用於溫度控制的化學機械拋光溫度掃描設備
US11633833B2 (en) 2019-05-29 2023-04-25 Applied Materials, Inc. Use of steam for pre-heating of CMP components
US11628478B2 (en) 2019-05-29 2023-04-18 Applied Materials, Inc. Steam cleaning of CMP components
TW202110575A (zh) 2019-05-29 2021-03-16 美商應用材料股份有限公司 用於化學機械研磨系統的蒸氣處置站
US11897079B2 (en) 2019-08-13 2024-02-13 Applied Materials, Inc. Low-temperature metal CMP for minimizing dishing and corrosion, and improving pad asperity
KR20220048482A (ko) * 2019-08-27 2022-04-19 어플라이드 머티어리얼스, 인코포레이티드 화학적 기계적 연마 보정 툴
KR20220114087A (ko) 2020-06-29 2022-08-17 어플라이드 머티어리얼스, 인코포레이티드 Cmp에서의 온도 및 슬러리 유량 제어
JP2023518650A (ja) 2020-06-29 2023-05-08 アプライド マテリアルズ インコーポレイテッド 化学機械研磨のための蒸気発生の制御
KR20220156633A (ko) 2020-06-30 2022-11-25 어플라이드 머티어리얼스, 인코포레이티드 Cmp 온도 제어를 위한 장치 및 방법
US11577358B2 (en) 2020-06-30 2023-02-14 Applied Materials, Inc. Gas entrainment during jetting of fluid for temperature control in chemical mechanical polishing
KR20220050374A (ko) 2020-10-16 2022-04-25 삼성전자주식회사 화학적 기계적 연마 장치, 화학적 기계적 연마 방법 및 반도체 장치의 제조 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1520348A (zh) * 2001-06-26 2004-08-11 ��ķ�о����޹�˾ 用于化学机械抛光的端点检测系统

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4450652A (en) * 1981-09-04 1984-05-29 Monsanto Company Temperature control for wafer polishing
US5957750A (en) * 1997-12-18 1999-09-28 Micron Technology, Inc. Method and apparatus for controlling a temperature of a polishing pad used in planarizing substrates
TW200424299A (en) * 2002-12-26 2004-11-16 Kao Corp Polishing composition
WO2005047410A1 (en) * 2003-11-14 2005-05-26 Showa Denko K.K. Polishing composition and polishing method
JP4808453B2 (ja) * 2005-08-26 2011-11-02 株式会社荏原製作所 研磨方法及び研磨装置
JP2007095945A (ja) 2005-09-28 2007-04-12 Fujifilm Corp 化学的機械的平坦化方法
JP2008060460A (ja) 2006-09-01 2008-03-13 Fujifilm Corp 金属研磨方法
JP2008166448A (ja) 2006-12-27 2008-07-17 Tokyo Seimitsu Co Ltd Ｃｍｐ装置のウェハ温度制御方法及びウェハ温度制御機構
JP5261065B2 (ja) * 2008-08-08 2013-08-14 シャープ株式会社 半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1520348A (zh) * 2001-06-26 2004-08-11 ��ķ�о����޹�˾ 用于化学机械抛光的端点检测系统

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开2007-95945A 2007.04.12

Also Published As

Publication number Publication date
TW201209903A (en) 2012-03-01
JP2012054529A (ja) 2012-03-15
TWI480940B (zh) 2015-04-11
CN102376565A (zh) 2012-03-14
US20120034846A1 (en) 2012-02-09
JP5481417B2 (ja) 2014-04-23
US8575030B2 (en) 2013-11-05

Similar Documents

Publication Publication Date Title
CN102376565B (zh) 半导体器件制造方法
US9132523B2 (en) Chemical mechanical polish process control for improvement in within-wafer thickness uniformity
US7004814B2 (en) CMP process control method
Malik et al. Manufacturability of the CMP process
US6429134B1 (en) Method of manufacturing semiconductor device
WO2013112490A1 (en) Slurry for cobalt applications
JP2013042066A (ja) 半導体装置の製造方法
CN102339741B (zh) 化学机械研磨方法
US6165052A (en) Method and apparatus for chemical/mechanical planarization (CMP) of a semiconductor substrate having shallow trench isolation
JP6091773B2 (ja) 半導体装置の製造方法
CN101645398A (zh) 半导体装置的制造方法、研磨装置
CN108581639A (zh) 一种cmp工艺的控制方法及其控制系统
TWI748250B (zh) 在晶圓上執行化學機械研磨之方法以及系統
US6645825B1 (en) Planarization of shallow trench isolation (STI)
US6843708B2 (en) Method of reducing defectivity during chemical mechanical planarization
Katoh et al. Effect of slurry surfactant on nanotopography impact in chemical mechanical polishing
Krüger et al. Comparison of Silica-and Ceria-Slurry for Direct STI-CMP
CN111599677B (zh) 半导体结构及其形成方法
JP2007220921A (ja) 化学的機械研磨装置および化学的機械研磨方法
TW492905B (en) Method of chemical-mechanical planarization
US6354921B1 (en) System for cross stream regassifier for improved chemical mechanical polishing in the manufacture of semiconductors
Wei Application of chemical‐mechanical polishing for planarizing of silicon nitride passivation layers used in high power III‐V laser devices
US20080242198A1 (en) Multi-step planarizing and polishing method
Jing et al. Poly-CMP Slurry for Flash Memories
KR20050014074A (ko) 화학적 기계적 연마용 슬러리 및 이를 이용한 연마방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20170801

Address after: Tokyo, Japan

Patentee after: TOSHIBA MEMORY Corp.

Address before: Tokyo, Japan

Patentee before: Toshiba Corp.

CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: Tokyo, Japan

Patentee after: TOSHIBA MEMORY Corp.

Address before: Tokyo, Japan

Patentee before: Japanese businessman Panjaya Co.,Ltd.

Address after: Tokyo, Japan

Patentee after: Kaixia Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: TOSHIBA MEMORY Corp.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20211231

Address after: Tokyo, Japan

Patentee after: Japanese businessman Panjaya Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: TOSHIBA MEMORY Corp.