CN101645398A - 半导体装置的制造方法、研磨装置 - Google Patents
半导体装置的制造方法、研磨装置 Download PDFInfo
- Publication number
- CN101645398A CN101645398A CN200910165735A CN200910165735A CN101645398A CN 101645398 A CN101645398 A CN 101645398A CN 200910165735 A CN200910165735 A CN 200910165735A CN 200910165735 A CN200910165735 A CN 200910165735A CN 101645398 A CN101645398 A CN 101645398A
- Authority
- CN
- China
- Prior art keywords
- grinding
- mentioned
- milled processed
- mixing ratio
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 57
- 239000004065 semiconductor Substances 0.000 title claims abstract description 45
- 238000004519 manufacturing process Methods 0.000 title claims description 34
- 238000005498 polishing Methods 0.000 title description 2
- 238000002156 mixing Methods 0.000 claims abstract description 104
- 239000000654 additive Substances 0.000 claims abstract description 41
- 230000000996 additive effect Effects 0.000 claims abstract description 41
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 239000003082 abrasive agent Substances 0.000 claims abstract description 21
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims abstract description 10
- 238000000227 grinding Methods 0.000 claims description 423
- 239000003795 chemical substances by application Substances 0.000 claims description 95
- 239000002994 raw material Substances 0.000 claims description 38
- 239000004744 fabric Substances 0.000 claims description 29
- 230000015572 biosynthetic process Effects 0.000 claims description 27
- 230000002950 deficient Effects 0.000 claims description 26
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 9
- 230000001105 regulatory effect Effects 0.000 claims description 5
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 5
- 239000011229 interlayer Substances 0.000 abstract description 59
- 239000000203 mixture Substances 0.000 abstract description 17
- 229920000642 polymer Polymers 0.000 abstract description 3
- 238000007517 polishing process Methods 0.000 abstract 2
- 239000006061 abrasive grain Substances 0.000 abstract 1
- 230000007547 defect Effects 0.000 description 33
- 239000000463 material Substances 0.000 description 18
- 230000014509 gene expression Effects 0.000 description 11
- 229910000420 cerium oxide Inorganic materials 0.000 description 8
- BMMGVYCKOGBVEV-UHFFFAOYSA-N oxo(oxoceriooxy)cerium Chemical compound [Ce]=O.O=[Ce]=O BMMGVYCKOGBVEV-UHFFFAOYSA-N 0.000 description 8
- 238000003825 pressing Methods 0.000 description 7
- 238000009825 accumulation Methods 0.000 description 4
- 238000009826 distribution Methods 0.000 description 4
- 238000003801 milling Methods 0.000 description 4
- 239000002002 slurry Substances 0.000 description 4
- 238000004140 cleaning Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- SMZOUWXMTYCWNB-UHFFFAOYSA-N 2-(2-methoxy-5-methylphenyl)ethanamine Chemical compound COC1=CC=C(C)C=C1CCN SMZOUWXMTYCWNB-UHFFFAOYSA-N 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N 2-Propenoic acid Natural products OC(=O)C=C NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- CETPSERCERDGAM-UHFFFAOYSA-N ceric oxide Chemical compound O=[Ce]=O CETPSERCERDGAM-UHFFFAOYSA-N 0.000 description 1
- 229910000422 cerium(IV) oxide Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000000572 ellipsometry Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000007726 management method Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 150000002894 organic compounds Chemical class 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 230000003595 spectral effect Effects 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
Abstract
提供抑制被研磨膜表面的缺陷并能控制被研磨膜厚的平坦化方法，并提供使用该平坦化方法的半导体装置的制造方法。在形成有半导体元件的半导体基板上形成层间绝缘膜。此时，在成膜的层间绝缘膜的表面存在高度位置比周围高的凸部和高度位置比凸部低的非凸部。对于层间绝缘膜，首先使用以预定的第一混合比混合包含磨料、高分子添加剂以及水的研磨原料而生成且具有研磨压力低于临界点压力时研磨量急剧减少的特性的第一研磨剂对被研磨膜的表面进行第一研磨处理。然后在该第一研磨处理转移到自动停止状态后，使用通过以与第一混合比不同的第二混合比混合研磨原料从而使高分子添加剂的浓度低于第一研磨剂的第二研磨剂对被研磨膜的表面进行第二研磨处理。
Description
技术领域
本发明涉及一种半导体装置的制造方法，特别涉及用于在成膜后使表面平坦化的平坦化方法。并且，本发明涉及用于进行这种平坦化的研磨装置。
背景技术
随着半导体集成电路装置的高集成化，在其制造过程中，使基板表面均匀地平坦化以便高精度地形成微小的图案的平坦化技术变得重要。作为这种平坦化技术，以往广泛应用使用研磨液(浆)将基板按压在研磨布(pad：研磨垫)上进行摩擦研磨的CMP(ChemicalMechanical Polishing：化学机械研磨)法。
在利用该CMP法进行平坦化时，在要求特别高的平坦性的情况下，例如在将利用STI(Shallow Trench Isolation：浅沟槽隔离)法形成元件分离区域时、由该方法形成的沟槽内的埋入绝缘膜的剩余部分研磨除去的情况下，如日本特开2001-310256号公报所记载的那样，广泛使用以氧化铈(也称为铈土)为磨料的浆。
这是因为，与使用将以往通常使用的二氧化硅(硅石)作为磨料的浆的情况相比，通过使用以氧化铈为磨料并以适当的有机化合物为添加剂的浆，能够得到更高的氧化硅膜的研磨速度、以及更高的对于用作研磨停止膜的氮化硅膜的研磨速度选择性。并且，氧化铈具有在研磨压力比一定值低的情况下研磨速度变小的、所谓的研磨压力低于临界点压力时研磨量急剧减少的特性(non-Prestonian property)，因此，在研磨停止膜露出的阶段，能够抑制元件分离区域的氧化硅膜被过多地研磨。由此，能够实现图案依赖性小的具有高平坦性的研磨。
另外近年来，如日本特开2006-279050号公报所示的那样，提供一种在研磨压力(研磨时的按压力)比一定值低的情况下的研磨速度为每分钟20～50nm左右的、研磨压力低于临界点压力时研磨量急剧减少的特性强的研磨材。在使用这种研磨材对具有凸部的形状的被研磨膜表面进行研磨的情况下，在存在凸部的状况下，以每分钟100～1000nm左右的研磨速度进行研磨，与此相对，在凸部被平坦化、被研磨膜表面基本平坦的阶段，研磨速度急剧降低到每分钟50nm左右以下，与通常使用的研磨速度相比，研磨几乎没有进行。
即，通过使用这种研磨压力低于临界点压力时研磨量急剧减少的特性强的磨料(研磨材)，即便在如在半导体元件和金属配线形成后成膜的具有凸部的层间绝缘膜等那样、不存在与被研磨膜材料不同的研磨停止膜的情况下，在凸部被平坦化的阶段，研磨速度也能自动地急剧降低(几乎不进行、自动停止)，因此，对于这种层间绝缘膜也能够实现具有高平坦性的研磨处理。
然而，在使用上述那种研磨压力低于临界点压力时研磨量急剧减少的特性强的磨料来对具有凸部的被研磨膜执行平坦化处理(研磨处理)的情况下，通过凸部被平坦化，使得被研磨膜表面基本平坦化，此时研磨自动地几乎不进行。因此，即使存在在被研磨膜表面产生的刮痕等缺陷，该缺陷也不会被除去而就那样残留着，因此产生平坦化处理后的被研磨膜表面的缺陷密度非常大的问题。并且，凸部被平坦化后，研磨速度非常慢，因此产生下述问题：难以根据预先测定的CMP处理的前一阶段的成膜量来针对每个处理组控制CMP处理时的研磨量。
发明内容
鉴于上述问题点，本发明的目的在于提供一种能够在以研磨压力低于临界点压力时研磨量急剧减少的特性(non-Prestonian property)强的材料作为磨料使成膜后的被研磨膜的表面平坦化时抑制该被研磨膜表面存在的缺陷、并且能够控制被研磨膜厚的平坦化方法，提供使用这种平坦化方法的半导体装置的制造方法。
为了达到上述目的，本发明的半导体装置的制造方法具有：成膜工序，在半导体基板上形成由绝缘膜或导电膜构成的被研磨膜；和平坦化工序，在上述成膜工序结束后，对上述被研磨膜的成膜表面进行平坦化，其特征在于，上述平坦化工序具有：第一研磨处理，使用第一研磨剂对上述被研磨膜的表面进行研磨处理，所述第一研磨剂以预定的第一混合比混合包含磨料、高分子添加剂以及水的研磨原料而生成且具有研磨压力低于临界点压力时研磨量急剧减少的特性；以及第二研磨处理，使用第二研磨剂对上述被研磨膜的表面进行研磨处理，所述第二研磨剂通过以与上述第一混合比不同的第二混合比来混合上述研磨原料从而使得高分子添加剂的浓度低于上述第一研磨剂，上述第二研磨处理在上述第一研磨处理转移到研磨几乎不进行的自动停止状态后执行。
第一研磨处理的研磨压力低于临界点压力时研磨量急剧减少的特性基于高分子添加剂的作用，因此，通过在同一组成种类中改变组成比，能够使研磨压力低于临界点压力时研磨量急剧减少的特性的强度变化。因此，作为第二研磨剂，通过使用与第一研磨剂相比降低了高分子添加剂的浓度的研磨剂，设定为不表现研磨压力低于临界点压力时研磨量急剧减少的特性的条件，由此，能够成为比第一研磨处理难以启动自动停止状态的状态。
即，根据本发明的半导体装置的制造方法的上述特征，利用高分子添加剂浓度相对大的第一研磨处理，对存在于被研磨膜表面的凸部或凹部进行平坦化，并且，利用上述高分子添加剂浓度相对小的第二研磨处理，对在第一研磨处理后产生于被研磨膜表面的缺陷所存在的区域进行研磨，由此能够削减有损研磨后的表面的缺陷数。由此，能够对该被研磨膜表面进行平坦化处理而不会对成膜后的被研磨膜过量地研磨，并且与以往相比，能够大幅减少存在于研磨后的被研磨膜内的缺陷量。
另外，在第一研磨处理之后进行的第二研磨处理与第一研磨处理相比，研磨速度快，因此，即使对实施了某种程度的平坦化处理后的表面状态、即不存在高度差为100nm以上的凹凸的表面状态(以下称为“第一表面状态”)的被研磨膜表面也能够以能监视的速度进行研磨。由此，能够进行在研磨了预先确定的膜厚的时刻结束第二研磨处理的控制，能够容易地对想要保留的被研磨膜的膜厚进行调节。
并且，本发明的半导体装置的制造方法除了上述特征之外，还可以构成为：在上述第二研磨处理中，将包含由上述第一研磨处理在上述被研磨膜内产生的至少一部分缺陷在内的区域的膜厚量除去。
并且，本发明的半导体装置的制造方法除了上述特征之外，还可以形成为：上述第二研磨剂是与上述第一研磨剂相比，使上述高分子添加剂的浓度降低至1/4以下而生成的。
通过这样构成，在利用第一研磨处理对凸部或凹部实施平坦化、被研磨膜表面成为了第一表面状态的阶段，研磨速度大幅减小，因此，能够容易地识别第一研磨处理的结束时机。并且，对成为了第一表面状态的被研磨膜表面的研磨速度非常慢，因此，在完成对凸部或凹部的平坦化处理后，不会过量地研磨被研磨膜。
并且，本发明的半导体装置的制造方法除了上述特征之外，还可以形成为：在上述第一研磨处理中，使用上述第一研磨剂来进行研磨处理，所述第一研磨剂是以由研磨装置控制的上述第一混合比混合所供给的上述研磨原料而得到的，在上述第二研磨处理中，使用上述第二研磨剂来进行研磨处理，所述第二研磨剂是以由上述研磨装置控制的上述第二混合比混合所供给的上述研磨原料而得到的。
通过这样构成，通过仅调节研磨原料的混合比，就能够在同一研磨装置上实现第一研磨处理和第二研磨处理。由此可实现研磨装置的简化。
并且，本发明的半导体装置的制造方法除了上述特征之外，还可以形成为：在上述第一研磨处理中，在预定的第一研磨压力下进行研磨处理，在上述第二研磨处理中，在比上述第一研磨压力高的第二研磨压力下进行研磨处理。
通过这样构成，利用研磨压力相对小的第一研磨处理，对存在于被研磨膜表面的凸部或凹部进行平坦化，并且利用研磨压力相对大的第二研磨处理，对在第一研磨处理后产生于被研磨膜表面的缺陷所存在的区域进行研磨，由此能够削减有损研磨后的表面的缺陷数。由此，能够对该被研磨膜表面进行平坦化处理而不会对成膜后的被研磨膜过量地研磨，并且与以往相比，能够大幅减少存在于研磨后的被研磨膜内的缺陷量。此时，在第一研磨处理之后进行的第二研磨处理与第一研磨处理相比，研磨压力大，因此，即使对第一表面状态的被研磨膜表面也能够以能监视的速度进行研磨。由此，能够进行在研磨了预先确定的膜厚的时刻结束第二研磨处理的控制，能够容易地对想要保留的被研磨膜的膜厚进行调节。
并且，本发明的半导体装置的制造方法除了上述特征之外，还可以形成为：上述第二研磨处理在下述研磨条件下进行：能够对表现为上述第一研磨处理转移到上述自动停止状态的表面状态的成膜表面进行每分钟200nm以上的研磨。
通过这样构成，与第一研磨处理相比，能够对包含第一研磨处理后存在于被研磨膜表面的缺陷在内的成膜区域在减少研磨后残留的缺陷数的同时进行研磨。并且，对第一表面状态的被研磨膜表面也能够以能监视的研磨速度进行研磨，因此，研磨膜厚的控制变得容易。由此，通过进行仅研磨了含有大量第一研磨处理后产生的缺陷的成膜区域后就使第二研磨处理结束的控制，能够不过量研磨地抑制研磨后的被研磨膜上残留的缺陷数。
通过这样构成，使得对成为了第一表面状态的被研磨膜表面的研磨速度非常慢，因此，在完成了对凸部或凹部的平坦化处理后，不会对被研磨膜过量地研磨。由此，能够在第一研磨处理中不过量研磨地转移到第二研磨处理。
并且，本发明的半导体装置的制造方法除了上述特征之外，还可以形成为：上述第二研磨处理对上述被研磨膜实施膜厚为30nm以上的研磨而结束。
通过这样构成，能够将第二研磨处理后残留于被研磨膜的缺陷数抑制在不会妨碍其后的制造工序的范围内。
并且，本发明的半导体装置的制造方法除了上述特征之外，还可以形成为：上述被研磨膜是利用高密度等离子体(HDP)法成膜的氧化硅膜。
通过这样构成，能够使第一研磨处理中对成为了第一表面状态的被研磨膜的研磨速度非常慢，由此能够抑制过量地研磨被研磨膜。
另外，本发明的研磨装置的特征在于，具有：第一研磨处理部，使用第一研磨剂对作为研磨对象的被研磨膜的表面进行研磨处理，所述第一研磨剂以预定的第一混合比混合包含磨料、高分子添加剂以及水的研磨原料而生成且具有研磨压力低于临界点压力时研磨量急剧减少的特性；第二研磨处理部，使用第二研磨剂对上述被研磨膜的表面进行研磨处理，所述第二研磨剂通过以与上述第一混合比不同的第二混合比混合上述研磨原料而使得高分子添加剂的浓度低于上述第一研磨剂；以及研磨状态检测部，检测上述被研磨膜的研磨状态，若上述研磨状态检测部检测到上述第一研磨处理部中对上述被研磨膜的研磨处理转移到自动停止状态，则给出在上述第二研磨处理部中对上述被研磨膜执行研磨处理的指示。
根据本发明的研磨装置，形成为下述构成：首先，在第一研磨处理部中利用高分子添加剂浓度相对大的第一研磨处理，对存在于被研磨膜表面的凸部或凹部进行平坦化，然后，在第二研磨处理部中，利用上述高分子添加剂浓度相对小的第二研磨处理，对在第一研磨处理后产生于被研磨膜表面的缺陷所存在的区域进行研磨，因此，能够削减有损研磨后的表面的缺陷数。由此，能够对该被研磨膜表面进行平坦化处理而不会对成膜后的被研磨膜过量地研磨，并且与以往相比，能够大幅减少存在于研磨后的被研磨膜内的缺陷量。
另外，在第一研磨处理之后进行的第二研磨处理与第一研磨处理相比，研磨速度快，因此，能够通过研磨状态检测部，以能监视的速度对第一表面状态的被研磨膜表面进行研磨。由此，能够进行在研磨了预先确定的膜厚的时刻结束第二研磨处理的控制，能够容易地对想要保留的被研磨膜的膜厚进行调节。
并且，本发明的研磨装置除了上述特征之外，还可以形成为：具有：混合比调节部，接受上述研磨原料的供给，并且能够对上述研磨原料的混合比进行调节；和研磨剂供给口，供给下述研磨剂：在由上述混合比调节部调节后的混合比下混合上述研磨原料而生成的研磨剂，若上述研磨状态检测部检测到上述第一研磨处理部中对上述被研磨膜的研磨处理转移到自动停止状态，则对上述混合比调节部给出将混合比从上述第一混合比变更为上述第二混合比的指示，上述研磨剂供给口将在由上述混合比调节部设定为上述第一混合比的混合比下混合上述研磨原料而生成的上述第一研磨剂供给到上述第一研磨处理部，并将在由上述混合比调节部设定为上述第二混合比的混合比下混合上述研磨原料而生成的上述第二研磨剂供给到上述第二研磨处理部。
并且，本发明的研磨装置的特征在于，具有：研磨布，载置具有作为研磨对象的被研磨膜的晶片；混合比调节部，接受包含磨料、高分子添加剂以及水的研磨原料的供给，并且能够对上述研磨原料的混合比进行调节；研磨剂供给口，将下述研磨剂供给到上述研磨布：在由上述混合比调节部调节后的混合比下混合上述研磨原料而生成的研磨剂；以及研磨状态检测部，对上述被研磨膜的研磨状态进行检测，若上述研磨状态检测部检测到在第一研磨剂供给至上述研磨布的状态下进行的对上述被研磨膜的研磨处理转移到自动停止状态，则对上述混合比调节部给出将混合比从上述第一混合比变更为第二混合比的指示，所述第一研磨剂是在由上述混合比调节部设定为第一混合比的混合比下生成的，由此，对上述研磨布供给与上述第一研磨剂相比降低了高分子添加剂的浓度的第二研磨剂。
根据本发明的研磨装置，形成为下述构成：若研磨状态检测部检测到基于第一研磨剂的研磨处理转移至自动停止状态，则对混合比调节部给出将混合比从上述第一混合比变更为上述第二混合比的指示，由此，能够自动地转移到基于降低了高分子添加剂的浓度后的第二研磨剂的研磨处理。由此，利用基于高分子添加剂浓度相对大的第一研磨剂的研磨处理，对存在于被研磨膜表面的凸部或凹部进行平坦化，然后，利用基于上述高分子添加剂浓度相对小的第二研磨剂的研磨处理，对在第一研磨处理后产生于被研磨膜表面的缺陷所存在的区域进行研磨，因此，能够削减有损研磨后的表面的缺陷数。由此，能够对该被研磨膜表面进行平坦化处理而不会对成膜后的被研磨膜过量地研磨，并且，与以往相比，能够大幅减少存在于研磨后的被研磨膜内的缺陷量。
根据本发明的构成，能够削减存在于平坦化后的被研磨膜表面的缺陷数，并且，平坦化后的被研磨膜的残留膜厚的控制变得容易。
附图说明
图1是表示本发明的半导体装置的制造方法的制造工序的工序剖视图。
图2是表示本发明的半导体装置的制造方法的第一实施方式的制造工序的流程图。
图3表示第一研磨处理的研磨时间特性的曲线图。
图4是本发明的研磨装置的概要结构图。
图5是表示本发明的半导体装置的制造方法的第二实施方式的制造工序的流程图。
具体实施方式
下面，参照附图对本发明的半导体装置的制造方法和研磨装置的各实施方式进行说明。
[第一实施方式]
下面参照图1～图4各图对本发明的第一实施方式(以下适当称为“本实施方式”)进行说明。
图1示意地表示本实施方式的半导体装置的制造方法的工序剖视图，针对每个工序分为图1(a)～(d)进行图示。并且，图2是本实施方式的半导体装置的制造方法的制造工序的流程图，下文中的各步骤表示图2所示的流程图的各步骤。另外，图1所示的各工序剖视图始终是示意地图示，实际结构的尺寸比例与图中的尺寸比例未必一致。
首先，如图1(a)所示，在半导体基板1上形成半导体元件或金属配线层(以下简单地记载为“半导体元件2”)，在该半导体元件的上表面堆积层间绝缘膜3(步骤#1)。作为层间绝缘膜3，利用HDP(High-Density Plasma：高密度等离子体)法，在成膜温度为200～700℃左右、压力为0.01～10Pa左右的条件下，堆积膜厚为100～2000nm左右的等离子体氧化硅膜(P-SiO膜)。另外，堆积层间绝缘膜3的膜厚至少比上述半导体元件2的高度大。
通过该步骤#1的层间绝缘膜3的堆积，如图1(a)所示，在形成有半导体元件2的区域的上部和除此之外的区域的上部之间，在表面产生一定的凹凸。下面将这些凹凸部分别称为“凸部4”、“非凸部5”。
另外，此处假想的凹凸部是指，在层间绝缘膜的成膜表面，在与半导体基板1的基板面垂直的方向上高度位置相差100nm左右以上的区域。即，上述凸部4的最上面的高度位置比相邻的非凸部5的最上面的高度位置高100nm左右以上。
接着，如图1(b)和(c)所示，利用CMP法对基板面进行使用了含有氧化铈作为磨料的研磨材的研磨处理(以下称为“第一研磨处理”)(步骤#2)。由此进行形成在层间绝缘膜3的上表面的凸部4的平坦化。另外，图1(b)表示执行第一研磨处理中途的剖视图，图1(c)表示第一研磨处理完成时的剖视图。如图1(c)所示，在第一研磨处理完成的时刻，层间绝缘膜3的表面成为不存在凸部4的状态(以下，适当地称为“第一表面状态”)。
在该步骤#2的第一研磨处理工序中，如一般进行的基于含有氧化铈作为磨料的研磨材的CMP法那样，在相对于凸部4具有高的研磨速度、在第一表面状态(图1(c)的状态)下研磨速度自动地降低而自动停止的条件下，进行研磨处理。作为研磨材，使用将包含研磨磨料(例如上述氧化铈等)、高分子添加剂(例如丙烯酸衍生聚合物等)以及水的研磨原料以预定的混合比(例如研磨磨料：高分子添加剂为1∶2.5的比例。以下称为“第一混合比”)混合而生成的研磨剂(以下称为“第一研磨剂”)。
作为本步骤#1中的更具体的研磨条件，例如将含有旭硝子株式会社制的氧化铈磨料的研磨材CES-333-2.0以每分钟大约200ml左右的量供给，以大约3psi(重量镑每平方英寸、大约21kPa)左右的研磨时的按压力(以下简单称为“研磨压力”)、大约120rpm的基板(head)的旋转速度、大约130rpm的研磨布(压板)的旋转速度进行研磨处理。图3表示对半导体元件2的厚度为大约180nm、利用HDP法将P-SiO膜成膜为大约1000nm左右的膜厚来作为层间绝缘膜3得到的样本，在上述研磨条件下执行了第一研磨处理的情况下的、凸部4和非凸部5距半导体基板1的上表面的高度位置的变化。高度位置的测定是通过基于光谱椭圆偏光法或分光干涉反射率法的层间绝缘膜3的光学膜厚测定法和基于原子间力显微镜法的层间绝缘膜3表面的阶梯差测定法而算出的，表示直径约200mm的半导体基板(晶片)上的面内不同的9个点测定值的平均值。另外，各点的误差棒表示上述面内9个点的测定值的上限到下限的偏差。
此处，实际上在实施了10秒以上的第一研磨处理的阶段，层间绝缘膜3的表面状态成为上述第一表面状态，是已经不存在凸部4的状态，但在以下的说明中，为了便于说明在第一研磨处理开始前存在的凸部4和非凸部5的高度位置由于第一研磨处理的执行如何变化，将在第一研磨处理开始前形成有凸部4的区域记载为“凸部4”，将在第一研磨处理开始前形成有非凸部5的区域记载为“非凸部5”。
在图3中，用涂黑的四边形图示的点表示凸部4的高度位置，用实线11表示变化的状态。另一方面，用空白的圈图示的点表示非凸部5的高度位置，用虚线12表示变化的状态。并且，在各图示位置朝上下方向表示的箭头表示在同一条件下对多个样本执行第一研磨处理时样本之间的高度位置的偏差，实线的箭头表示凸部4的高度位置的偏差，虚线的箭头表示非凸部5的高度位置的偏差。
首先，在第一研磨处理开始时(研磨时间0秒)，凸部4的高度位置和非凸部5的高度位置的差与半导体元件2的厚度大致相等，在图3的曲线图中，表示大约180nm。
接着，通过执行第一研磨处理大约10秒钟，对凸部4实施比非凸部5多的研磨处理，由此，凸部4的上表面位置逐渐接近非凸部5的上表面位置。进而，在凸部4与非凸部5的上表面位置大致相等以后，即使进行第一研磨处理，两区域的上表面位置也几乎不变化，这暗示研磨不再进行。即，可以认为发生了上述的自动停止，可以说暗示对凸部4的平坦化完成(即图1(c)的状态)，层间绝缘膜3的表面成为上述第一表面状态。
另外，第一表面状态(经过研磨时间10秒后)下的层间绝缘膜3的表面处的研磨速度大约为每分钟23nm，与开始第一研磨处理起的大约10秒内凸部4被研磨大约180nm相比，可以说是非常慢的研磨速度。
如上所述，该第一研磨处理利用氧化铈磨料作为研磨材，具有在研磨压力比一定值低的情况下研磨速度变慢的所谓的研磨压力低于临界点压力时研磨量急剧减少的特性(non-Prestonian property)。进而，通过利用这种性质，具有即使在平坦化完成后也不会过量研磨的特征。从而，为了利用这种特征，优选使存在凸部4的状况下的研磨速度比对凸部4的平坦化完成后的研磨速度大得多，通过在这种条件下进行第一研磨处理，能够不会对层间绝缘膜3过量研磨地进行表面的平坦化。
即，第一研磨处理具有下述特征：在超过预定阈值的研磨压力下，研磨速度变快，在低于该阈值的研磨压力下，研磨速度变得非常慢，因此，为了充分发挥这种特征，需要调节研磨条件，使得对于存在凸部4的成膜表面的研磨压力超过上述阈值，相反，对于不存在凸部4的第一表面状态的成膜表面的研磨压力低于上述阈值。具体而言，优选对于平坦化处理完成后的第一表面状态的层间绝缘膜3的表面的研磨速度为每分钟50nm以下，在平坦化处理前的存在凸部4的状况下，以其4倍左右以上的研磨速度对层间绝缘膜3的表面进行研磨处理。
另外，对于对凸部4的平坦化处理完成后的层间绝缘膜3的研磨速度，除了根据用作磨料的材料变化之外，还根据作为被研磨对象的层间绝缘膜3的膜种类而变化。例如在利用PE-CVD(等离子体增强化学气相沉积)法形成的P-TEOS膜的情况下，平坦化处理后的研磨速度为每分钟31nm左右，虽然比用上述HDP法成膜的P-SiO膜所示的每分钟23nm的研磨速度快，但是由于是每分钟50nm以下的非常慢的研磨速度，所以通过将这种材料用作层间绝缘膜3，可以说能够不会过量研磨地对凸部4进行平坦化。另一方面，在利用热CVD法成膜的掺杂了B(硼)和P(磷)的BPSG膜中，平坦化处理后的研磨速度为每分钟450nm以上，因此，可以说不适合作为第一研磨处理的被研磨对象。
这样，在第一研磨处理中，在对凸部4平坦化完成后的研磨速度相对于存在凸部4的状况下的研磨速度非常慢的情况下，例如一般使用的那样，通过连续地监视基板(head)旋转转矩或研磨布(压板)旋转转矩的经时变化，能够得知平坦化已完成。在这样确认了平坦化完成的时刻，结束第一研磨处理，由此能够不会过量研磨地执行对凸部4的平坦化。
然而，由于平坦化完成后的第一研磨处理的研磨速度非常慢，因此，如图1(c)所示，处于在该第一研磨处理完成后的层间绝缘膜3的上表面残留了研磨时产生的刮痕等缺陷6的状态。
此处，与步骤#2的第一研磨处理相比，使用通过变更研磨原料的混合比而在预定的混合比(以下称为“第二混合比”)下进行混合而生成的研磨剂(以下称为第二研磨剂)，来进行研磨处理(以下称为“第二研磨处理”。步骤#3)。具体而言，使第二混合比为如下的混合比：高分子添加剂的浓度与第1研磨剂相比为1/2.5以下、优选为1/4以下的浓度。
第一研磨处理的研磨压力低于临界点压力时研磨量急剧减少的特性基于高分子添加剂的作用，因此，通过在同一组成种类中改变组成比，能够使研磨压力低于临界点压力时研磨量急剧减少的特性的强度变化。即，作为第二研磨剂，通过与第一研磨剂相比降低高分子添加剂的浓度，设定为不表现研磨压力低于临界点压力时研磨量急剧减少的特性的条件，由此能够成为比第一研磨处理难以启动自动停止状态的状态。此处，作为高分子添加剂的浓度，在第一研磨剂中，只要是比在晶片边缘以外的区域得到研磨压力低于临界点压力时研磨量急剧减少的特性的最低的第一浓度(2.0wt％左右)高即可，第二研磨处理的高分子添加剂浓度只要比上述第一浓度低即可。另外，优选的是，为了在第一研磨处理中，在晶片边缘附近的研磨压力集中的区域也表现出研磨压力低于临界点压力时研磨量急剧减少的特性，期望使第一研磨剂中的高分子添加剂的浓度为上述第一浓度的4倍左右以上。在该情况下，在第二研磨处理中，需要使高分子添加剂浓度为第一研磨剂的高分子添加剂的浓度的1/4以下。
在步骤#3中，通过使用降低了高分子添加剂浓度的第二研磨剂来进行研磨处理(第二研磨处理)，从而能够对在第一研磨处理中产生了自动停止状态后的被研磨膜接着执行研磨处理。即，通过该第二研磨处理，对层间绝缘膜3的上表面进行研磨，能够除去上表面残留的缺陷6。在该第二研磨处理中，不必从第一研磨处理改变研磨原料和研磨布(压板)，也能够接着第一研磨处理连续地进行。在该情况下，从研磨布上除去第一研磨处理中使用的第一研磨剂，然后，将同一研磨原料以第二混合比混合而生成的第二研磨剂供给到研磨布，在该状态下，能够接着进行研磨处理。
例如在大约3psi的研磨压力下，使高分子添加剂浓度为第一研磨处理的1/2.5以下、优选以1/4以下的浓度进行大约40秒的研磨，由此除去大约100nm左右的膜厚的层间绝缘膜3。下述表1是表示相对于第二研磨处理中的层间绝缘膜3的研磨除去量的、研磨后的层间绝缘膜3的表面上所存在的缺陷数的表。
表1
| 样本 | 第二研磨处理的研磨量(mm) | 缺陷数(个/晶片、＞100nm) |
| S1 | 0(仅第一研磨处理) | ＞30000 |
| S2 | 28 | 305 |
| S3 | 57 | 188 |
| S4 | 85 | 95 |
| S5 | 113(仅第二研磨处理) | 53 |
另外，上述表1所示的缺陷数通过下面的数量来表示：在实施了适当的清洗后，平均一张直径大约为200mm的半导体基板(晶片)上的、缺陷的大小(从上面观察缺陷区域时的平面形状的外接长方体的长边和短边的平均值)表现为大约100nm以上的缺陷的数量。以下，将作为缺陷数计数的范围内的缺陷记载为“缺陷6”。
样本S1是测定了仅执行第一研磨处理、不执行第二研磨处理的情况下的缺陷数的样本。并且，样本S2～S4是测定了在同一条件下执行第一研磨处理后、分别使第二研磨处理的研磨量变化时的缺陷数的样本。并且，样本S5是测定了不进行第一研磨处理、仅进行使用以第二混合比混合而生成的第二研磨剂的研磨处理(第二研磨处理)来进行凸部4的平坦化处理时的缺陷数的样本。另外，各样本S2～S5的第二研磨处理的研磨量分别是，样本S2为28nm，样本S3为57nm，样本S4为85nm，样本S5为113nm。
可知在样本S1的情况下，在刚刚执行了第一研磨处理后的层间绝缘膜3的表面存在超过30000个的非常多的缺陷6。因此，在通过仅执行第一研磨处理而完成CMP工序并进行了此后的工序的情况下，由于残留在层间绝缘膜3的上表面的大量缺陷6，使得例如有可能会产生在配线用金属膜堆积时进入缺陷6的金属材料在用于形成配线图案的蚀刻工序中无法正常蚀刻的不良情况，或者在光刻工序中产生缺陷6上部的区域的图案消失和不需要的图案残留等不良情况，或者产生配线和导通孔无法成为期望的形状等各种障碍。
另一方面，根据样本S2的结果，通过在执行第一研磨处理后，利用第二研磨处理将层间绝缘膜3的膜厚除去28nm，从而使平均一张晶片的缺陷数减少到大约300个。因此，虽然在第一研磨处理中产生的缺陷数非常多，但是大部分存在于距离第一研磨处理结束后的层间绝缘膜3的上表面位置的深度为30nm以下的位置，通过利用第二研磨处理将层间绝缘膜3除去30nm左右，可以认为有效地除去缺陷6。并且，由此，虽然由第一研磨处理产生的缺陷6当然会因研磨装置的状态而变动，但是与一般的研磨磨料的大小相比是小的缺陷，可以说暗示了仅通过通常的装置管理方法难以抑制缺陷自身。
并且，根据样本S4的结果，只要通过第二研磨处理使层间绝缘膜3的除去量增加至85nm左右，则平均一张晶片的缺陷数就能够减少至大约100个以下，能够抑制为与样本S5那样仅通过第二研磨处理进行CMP工序的情况大致相同程度的缺陷数。
另外，在如样本S5那样仅执行了第二研磨处理的情况下，虽然能够如上述表1所示将缺陷数减少到最少，但是与第一研磨处理比较，处于难以成为自动停止状态的条件下，因此，在成为不存在凸部4的第一表面状态后、也大量地执行研磨处理的结果是，有可能会过量地执行研磨处理。即，通过如本实施方式那样，首先利用第一研磨处理进行平坦化处理，由此，在将研磨膜厚抑制为最小限度的同时使成膜表面处于第一表面状态，然后，为了减少缺陷数，利用第二研磨处理执行所需的最小限度的研磨处理，由此，能够同时实现研磨处理后残留的缺陷数的减少和被研磨的膜厚的抑制。
此处，根据上述表1的结果可知，通过第二研磨处理对层间绝缘膜3研磨的研磨量优选为30nm左右以上，并且，若为80nm以上是更优选的。
并且，由于第二研磨处理是在比第一研磨处理难以变成自动停止状态的研磨条件下的研磨处理，因此，与对具有第一表面状态的层间绝缘膜3进行的第一研磨处理相比，研磨速度快。因此，通过在利用一般的光学方法等监视层间绝缘膜3的膜厚的同时进行第二研磨处理，能够容易地控制想要保留的层间绝缘膜3的膜厚，由此，能够使层间绝缘膜3仅保留期望的膜厚来完成CMP工序。因此，能够控制层间绝缘膜3的形成工序的偏差和CMP装置的研磨速度的偏差。
在结束步骤#3的第二研磨处理后，进行配线工序、层间绝缘膜堆积工序等预定工序。由此，能够使层间绝缘膜的表面所存在的缺陷数减少，并且能够容易地控制想要保留的层间绝缘膜3的膜厚。
以上，根据本发明，使研磨条件分别不同地来执行第一研磨处理和第二研磨处理，所述第一研磨处理是为了使存在于被研磨膜表面的凸部平坦化而进行的，所述第二研磨处理是为了减少存在于表面的缺陷数而进行的，由此，能够对该被研磨膜表面进行平坦化处理而不会过量地研磨成膜后的被研磨膜，并且，与以往相比，能够大幅减少存在于研磨后的表面的缺陷量。另外，由于后面进行的第二研磨处理是比第一研磨处理难以变成自动停止状态的条件下的研磨处理，因此，与第一研磨处理相比，研磨速度快，能够对第一表面状态的被研磨膜表面以能监视的速度进行研磨。由此，能够进行在研磨了预先确定的膜厚的时刻结束第二研磨处理的控制，能够容易地对想要保留的被研磨膜的膜厚进行调节。
接着，参照图4对能够实现上述那种研磨处理的研磨装置进行说明。
图4是本发明的研磨装置的概要结构图，(a)表示俯视平面图，(b)表示主视图。
研磨装置10具备晶片移换部16、研磨台17、18、基板(head)20、研磨剂供给部21、研磨布22、混合比调节部23、研磨剂配管24、研磨剂供给口25以及研磨状态检测部26。
首先，在晶片移换部16中，晶片27的被研磨膜(研磨表面)以与研磨布22对置的方式配置于基板(head)20上。进而，为了执行第一研磨处理(步骤#2)，在将晶片27保持于基板(head)20的状态下将其输送到第一研磨台17(相当于第一研磨处理部)。
在第一研磨台17中，在混合比调节部23中调节混合比，以在上述第一混合比下将包含磨料、高分子添加剂和水的研磨原料混合。进而，在该第一混合比下混合而生成的第一研磨剂经由研磨剂配管24被送到研磨剂供给部21，进而从研磨剂供给口25被供给到研磨布22上。
而且，当第一研磨剂被供给到研磨布22上时，使基板(head)20和研磨布22旋转，对基板(head)20施加压力来实施第一研磨处理。进而，当由研磨状态检测部26检测到研磨处理变成自动停止状态时，结束第一研磨处理。
研磨状态检测部26例如可以形成为，连续地监视基板(head)旋转转矩或研磨布(压板)旋转转矩的经时变化，当检测到该转矩从研磨刚刚开始后成为预定的相对值(例如98％～50％)以下时，识别对被研磨膜的研磨处理成为自动停止状态。此时，具体而言是成为不存在被研磨膜的成膜表面的垂直方向的高度或深度为100nm以上的凸部或凹部的状态。另外，上述预定的相对值可以根据研磨前的凹凸部的大小以及凹凸部的面积相对于平坦部的面积的比例等被研磨表面的初始状态来适当设定。并且，研磨刚刚开始后的转矩例如可以采用在下述状态下测定的转矩的值：即研磨剂(第一研磨剂)从研磨剂供给口25的供给以及研磨布22和晶片27的旋转开始的状态。
当由研磨状态检测部26检测到第一研磨处理变成自动停止状态时，研磨状态检测部26将该意思的信号提供给控制部(未图示)，并且控制部接收所述信号，并给出将晶片27以保持于基板(head)20的状态输送到第二研磨台18的指示，以便对被研磨膜实施第二研磨处理。
在第二研磨台18中，在混合比调节部23中调节混合比，以在上述第二混合比下将包含磨料、高分子添加剂和水的研磨原料混合。进而，在该第二混合比下混合而生成的第二研磨剂经由研磨剂配管24被送到研磨剂供给部21，进而从研磨剂供给口25被供给到研磨布22上。
而且，当第二研磨剂被供给到研磨布22上时，与第一研磨处理同样地使基板(head)20和研磨布22旋转，对基板(head)20施加压力，以获得所需的研磨量具体而言是例如30nm以上的研磨量的时间实施第二研磨处理(步骤#3)。
此后，再次将晶片27输送到晶片移换部16，然后使其从基板(head)20脱离，在与研磨设备分开设置的清洗设备中利用已知的方法对晶片表面进行清洗。
另外，在图4所示的研磨装置中，构成为利用分别的研磨台进行第一研磨处理和第二研磨处理，但是也可以构成为，在第一研磨处理和第二研磨处理之间，利用混合比调节部23变更研磨原料的混合比而使供给到研磨布22的研磨材不同，由此在同一研磨台上连续地进行研磨处理。在该情况下，也可以在由研磨状态检测部26检测到第一研磨处理已转移到自动停止状态时，从研磨状态检测部26对控制部(未图示)发送该意思的信号，并且控制部(未图示)在从研磨状态检测部26接收该意思的信号时，对混合比调节部23发送出将混合比从第一混合比变更为第二混合比的意思的控制信号。由此，从研磨剂供给口25向研磨布22供给在第二混合比下混合研磨原料而生成的第二研磨材，转移到第二研磨处理。此时，也可以构成为，在第一研磨处理结束后，除去存在于研磨布22上的研磨材(第一研磨材)，然后将在第二混合比下混合而生成的第二研磨材供给到研磨布22上。
[第二实施方式]
参照图5对本发明的第二实施方式(以下适当称为“本实施方式”)进行说明。另外，本实施方式与上述第一实施方式相比不同点在于，代替步骤#3的第二研磨处理而进行步骤#3a的第二研磨处理，其它与第一实施方式相同。以下，仅对与第一实施方式的不同点进行说明。
图5是本实施方式的制造工序的流程图，下文中的各步骤表示图5所示的流程图的各步骤。
首先，与第一实施方式同样，在堆积了层间绝缘膜3后(步骤#1)，执行第一研磨处理(步骤#2)。进而，当该第一研磨处理转移到自动停止状态时，变更研磨压力来执行第二研磨处理(步骤#3a)。具体而言，与步骤#2的第一研磨处理相比，使研磨压力为1.5倍左右以上来对层间绝缘膜3重新进行研磨处理。通过这种第二研磨处理，来研磨层间绝缘膜3的上表面，去除残留在上表面的缺陷6。在该第二研磨处理中，不需要从第一研磨处理改变研磨材和研磨布(压板)，就能够接着第一研磨处理连续地进行。例如通过在大约6psi(大约41kPa)的研磨压力下进行大约40秒的研磨，除去大约100nm左右的膜厚的层间绝缘膜3。
此时，作为第二研磨处理的条件，参照上述表1，与第一实施方式同样，优选使利用第二研磨处理研磨层间绝缘膜3的研磨量为30nm左右以上，更优选为80nm以上。
这样通过第二研磨处理除去缺陷6后，进行配线工序、层间绝缘膜堆积工序等预定的工序。由此，能够使存在于层间绝缘膜的表面的缺陷数减少，并且能够容易地控制想要保留的层间绝缘膜3的膜厚。
在本实施方式的方法的情况下，由于第二研磨处理(步骤#3a)的研磨压力比第一研磨处理(步骤#3)的研磨压力大，因此，与对具有第一表面状态的层间绝缘膜3进行的第一研磨处理相比，研磨速度快。因此，通过在利用一般的光学方法等监视层间绝缘膜3的膜厚的同时进行第二研磨处理，能够容易地控制想要保留的层间绝缘膜3的膜厚，由此，能够使层间绝缘膜3仅保留期望的膜厚来完成CMP工序。因此，能够控制层间绝缘膜3的形成工序的偏差和CMP装置的研磨速度的偏差。
另外，在第一实施方式中，构成为在第一研磨处理和第二研磨处理之间仅变更研磨原料的混合比，但除此之外，也可以如第二实施方式那样构成为还改变研磨压力。这样，通过变更高分子添加剂的浓度和研磨压力这两者，能够尽量减少残留的缺陷数，并且能够更灵活地控制用于调节要保留的被研磨膜的膜厚的第二研磨处理的条件。
并且，在上述各实施方式中，举例说明了对层间绝缘膜进行平坦化处理的情况，但作为研磨对象的被研磨膜不限于绝缘膜，也可以是导电膜。并且，在图1中表现为“凸部”、“非凸部”，但这是形成于成膜表面的凹凸区域的称呼上的一个方式，若以高度位置高的区域为基准，也可以记载为“凹部”、“非凹部”。即，定义为不存在凸部4的平面状态的上述“第一表面状态”当然也是不存在凹部的平面状态，若统称它们，则是指在成膜表面不具有高度位置或深度位置相对于半导体基板1的基板面在垂直方向上变化100nm左右以上的区域的表面状态。
Claims (11)
1.一种半导体装置的制造方法，具有：
成膜工序，在半导体基板上形成由绝缘膜或导电膜构成的被研磨膜；和
平坦化工序，在上述成膜工序结束后，对上述被研磨膜的成膜表面进行平坦化，
上述平坦化工序具有：
第一研磨处理，使用第一研磨剂对上述被研磨膜的表面进行研磨处理，所述第一研磨剂是以预定的第一混合比混合包含磨料、高分子添加剂以及水的研磨原料而生成的，并且具有研磨压力低于临界点压力时研磨量急剧减少的特性；和
第二研磨处理，使用第二研磨剂对上述被研磨膜的表面进行研磨处理，所述第二研磨剂通过以与上述第一混合比不同的第二混合比来混合上述研磨原料而使得高分子添加剂的浓度低于上述第一研磨剂，
上述第二研磨处理在上述第一研磨处理转移到研磨几乎不进行的自动停止状态后执行。
2.根据权利要求1所述的半导体装置的制造方法，其特征在于，
在上述第二研磨处理中，将包含由上述第一研磨处理在上述被研磨膜内产生的至少一部分缺陷在内的区域的膜厚量除去。
3.根据权利要求1或2所述的半导体装置的制造方法，其特征在于，
与上述第一研磨剂相比，上述第二研磨剂是使上述高分子添加剂的浓度降低至1/4以下而生成的。
4.根据权利要求1或2所述的半导体装置的制造方法，其特征在于，
在上述第一研磨处理中，使用上述第一研磨剂来进行研磨处理，所述第一研磨剂是以由研磨装置控制的上述第一混合比混合所供给的上述研磨原料而得到的，
在上述第二研磨处理中，使用上述第二研磨剂来进行研磨处理，所述第二研磨剂是以由上述研磨装置控制的上述第二混合比混合所供给的上述研磨原料而得到的。
5.根据权利要求1或2所述的半导体装置的制造方法，其特征在于，
在上述第一研磨处理中，在预定的第一研磨压力下进行研磨处理，
在上述第二研磨处理中，在比上述第一研磨压力高的第二研磨压力下进行研磨处理。
6.根据权利要求1或2所述的半导体装置的制造方法，其特征在于，
上述第二研磨处理在下述研磨条件下进行：能够对表现为上述第一研磨处理转移到上述自动停止状态的表面状态的成膜表面进行每分钟200nm以上的研磨。
7.根据权利要求1或2所述的半导体装置的制造方法，其特征在于，
上述第二研磨处理对上述被研磨膜实施膜厚为30nm以上的研磨而结束。
8.根据权利要求1或2所述的半导体装置的制造方法，其特征在于，
上述被研磨膜是利用高密度等离子体法成膜的氧化硅膜。
9.一种研磨装置，具有：
第一研磨处理部，使用第一研磨剂对作为研磨对象的被研磨膜的表面进行研磨处理，所述第一研磨剂以预定的第一混合比混合包含磨料、高分子添加剂以及水的研磨原料而生成的，并且具有研磨压力低于临界点压力时研磨量急剧减少的特性；
第二研磨处理部，使用第二研磨剂对上述被研磨膜的表面进行研磨处理，所述第二研磨剂通过以与上述第一混合比不同的第二混合比混合上述研磨原料而使得高分子添加剂的浓度低于上述第一研磨剂；以及
研磨状态检测部，检测上述被研磨膜的研磨状态，
若上述研磨状态检测部检测到上述第一研磨处理部中对上述被研磨膜的研磨处理转移到自动停止状态，则给出在上述第二研磨处理部中对上述被研磨膜执行研磨处理的指示。
10.根据权利要求9所述的研磨装置，其特征在于，
具有：
混合比调节部，接受上述研磨原料的供给，并且能够对上述研磨原料的混合比进行调节；和
研磨剂供给口，供给下述研磨剂：在由上述混合比调节部调节后的混合比下混合上述研磨原料而生成的研磨剂，
若上述研磨状态检测部检测到上述第一研磨处理部中对上述被研磨膜的研磨处理转移到自动停止状态，则对上述混合比调节部给出将混合比从上述第一混合比变更为上述第二混合比的指示，
上述研磨剂供给口将在由上述混合比调节部设定为上述第一混合比的混合比下混合上述研磨原料而生成的上述第一研磨剂供给到上述第一研磨处理部，并将在由上述混合比调节部设定为上述第二混合比的混合比下混合上述研磨原料而生成的上述第二研磨剂供给到上述第二研磨处理部。
11.一种研磨装置，具有：
研磨布，载置具有作为研磨对象的被研磨膜的晶片；
混合比调节部，接受包含磨料、高分子添加剂以及水的研磨原料的供给，并且能够对上述研磨原料的混合比进行调节；
研磨剂供给口，将下述研磨剂供给到上述研磨布：在由上述混合比调节部调节后的混合比下混合上述研磨原料而生成的研磨剂；以及
研磨状态检测部，对上述被研磨膜的研磨状态进行检测，
若上述研磨状态检测部检测到在下述状态下进行的对上述被研磨膜的研磨处理转移到自动停止状态：即由上述混合比调节部设定为第一混合比的混合比下生成的第一研磨剂供给至上述研磨布的状态，则对上述混合比调节部给出将混合比从上述第一混合比变更为第二混合比的指示，由此，对上述研磨布供给与上述第一研磨剂相比降低了高分子添加剂的浓度的第二研磨剂。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008205190A JP5261065B2 (ja) | 2008-08-08 | 2008-08-08 | 半導体装置の製造方法 |
| JP2008205190 | 2008-08-08 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101645398A true CN101645398A (zh) | 2010-02-10 |
Family
ID=41653340
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200910165735A Pending CN101645398A (zh) | 2008-08-08 | 2009-08-10 | 半导体装置的制造方法、研磨装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8222144B2 (zh) |
| JP (1) | JP5261065B2 (zh) |
| CN (1) | CN101645398A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102911605A (zh) * | 2011-08-05 | 2013-02-06 | 安集微电子（上海）有限公司 | 一种化学机械抛光液 |
| CN112687534A (zh) * | 2020-12-23 | 2021-04-20 | 华虹半导体(无锡)有限公司 | 用于浅沟槽隔离的cmp方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5481417B2 (ja) * | 2010-08-04 | 2014-04-23 | 株式会社東芝 | 半導体装置の製造方法 |
| US9583359B2 (en) * | 2014-04-04 | 2017-02-28 | Fujifilm Planar Solutions, LLC | Polishing compositions and methods for selectively polishing silicon nitride over silicon oxide films |
| JP7160865B2 (ja) | 2020-07-16 | 2022-10-25 | ソニー・オリンパスメディカルソリューションズ株式会社 | 医療用カメラヘッド及び医療用カメラ装置 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001007062A (ja) * | 1999-06-18 | 2001-01-12 | Hitachi Chem Co Ltd | Ｃｍｐ研磨剤及び基板の研磨方法 |
| JP2001185514A (ja) * | 1999-12-27 | 2001-07-06 | Hitachi Chem Co Ltd | Ｃｍｐ研磨剤及び基板の研磨方法 |
| JP2001310256A (ja) | 2000-04-26 | 2001-11-06 | Hitachi Chem Co Ltd | 半導体用基板の研磨方法 |
| JP2001351882A (ja) * | 2000-06-06 | 2001-12-21 | Toray Ind Inc | 研磨剤 |
| JP2003001559A (ja) * | 2001-06-21 | 2003-01-08 | Mitsubishi Electric Corp | 化学的機械研磨方法、化学的機械研磨装置およびスラリー供給装置 |
| JP2003318140A (ja) * | 2002-04-26 | 2003-11-07 | Applied Materials Inc | 研磨方法及び装置 |
| JP2004047676A (ja) * | 2002-07-11 | 2004-02-12 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| JP2005203394A (ja) * | 2004-01-13 | 2005-07-28 | Nec Electronics Corp | 半導体装置の製造方法 |
| US7291280B2 (en) | 2004-12-28 | 2007-11-06 | Rohm And Haas Electronic Materials Cmp Holdings, Inc. | Multi-step methods for chemical mechanical polishing silicon dioxide and silicon nitride |
| JP2006190784A (ja) * | 2005-01-05 | 2006-07-20 | Renesas Technology Corp | 半導体装置の製造方法 |
| US20060213126A1 (en) | 2005-03-28 | 2006-09-28 | Cho Yun J | Method for preparing a polishing slurry having high dispersion stability |
| JP2007103515A (ja) * | 2005-09-30 | 2007-04-19 | Fujimi Inc | 研磨方法 |
| JP2008021704A (ja) * | 2006-07-11 | 2008-01-31 | Nec Electronics Corp | 半導体装置の製造方法 |
-
2008
- 2008-08-08 JP JP2008205190A patent/JP5261065B2/ja active Active
-
2009
- 2009-07-30 US US12/462,249 patent/US8222144B2/en active Active
- 2009-08-10 CN CN200910165735A patent/CN101645398A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102911605A (zh) * | 2011-08-05 | 2013-02-06 | 安集微电子（上海）有限公司 | 一种化学机械抛光液 |
| CN112687534A (zh) * | 2020-12-23 | 2021-04-20 | 华虹半导体(无锡)有限公司 | 用于浅沟槽隔离的cmp方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2010040964A (ja) | 2010-02-18 |
| US8222144B2 (en) | 2012-07-17 |
| US20100035438A1 (en) | 2010-02-11 |
| JP5261065B2 (ja) | 2013-08-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6540935B2 (en) | Chemical/mechanical polishing slurry, and chemical mechanical polishing process and shallow trench isolation process employing the same | |
| CN101875182B (zh) | 用来对基板进行化学机械抛光的方法 | |
| US8969204B2 (en) | CMP slurry and a polishing method using the same | |
| US20130078784A1 (en) | Cmp slurry and method for manufacturing semiconductor device | |
| US6429134B1 (en) | Method of manufacturing semiconductor device | |
| CN102206465B (zh) | 使用适合提高氧化硅的去除的抛光组合物对基片进行化学机械抛光的方法 | |
| CN101177603A (zh) | 研磨用组合物和研磨方法 | |
| CN1322555C (zh) | 半导体器件的制造方法 | |
| CN101645398A (zh) | 半导体装置的制造方法、研磨装置 | |
| CN110462796A (zh) | 研磨液、研磨液套剂和研磨方法 | |
| CN102380817A (zh) | 防止晶圆边缘器件良率低的方法 | |
| CN113122145A (zh) | 一种化学机械抛光液 | |
| US20060191872A1 (en) | Method of polishing a wafer | |
| KR100692472B1 (ko) | 반도체 장치의 제조 방법과 반도체 장치 | |
| CN1872900B (zh) | 具有增强的抛光均匀性的二氧化铈浆液组合物 | |
| KR20130048162A (ko) | 기판의 폴리싱 방법 | |
| CN108250973A (zh) | 一种用于阻挡层平坦化的化学机械抛光液 | |
| JP2008226935A (ja) | 半導体装置の製造方法 | |
| JP4698144B2 (ja) | 半導体装置の製造方法 | |
| CN111944428A (zh) | 化学机械抛光组合物以及优先于二氧化硅抛光氮化硅并同时抑制对二氧化硅的损伤的方法 | |
| KR20130048163A (ko) | 가변형 폴리싱 제제를 이용하는 폴리싱 방법 | |
| CN100411110C (zh) | 能够补偿纳米形貌效应的化学机械抛光用浆液组合物、以及利用其的半导体元件的表面平坦化方法 | |
| Krüger et al. | Comparison of Silica-and Ceria-Slurry for Direct STI-CMP | |
| JP2008277495A (ja) | 半導体装置の製造方法 | |
| JP4400795B2 (ja) | 評価用基板、及びｃｍｐ条件評価方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20100210 |