JP2010040964A - 半導体装置の製造方法、研磨装置 - Google Patents

半導体装置の製造方法、研磨装置 Download PDF

Info

Publication number
JP2010040964A
JP2010040964A JP2008205190A JP2008205190A JP2010040964A JP 2010040964 A JP2010040964 A JP 2010040964A JP 2008205190 A JP2008205190 A JP 2008205190A JP 2008205190 A JP2008205190 A JP 2008205190A JP 2010040964 A JP2010040964 A JP 2010040964A
Authority
JP
Japan
Prior art keywords
polishing
film
mixing ratio
polished
polishing process
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008205190A
Other languages
English (en)
Other versions
JP5261065B2 (ja
Inventor
Noritaka Kamikubo
徳貴 上久保
Hiroshi Yamauchi
博史 山内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2008205190A priority Critical patent/JP5261065B2/ja
Priority to US12/462,249 priority patent/US8222144B2/en
Priority to CN200910165735A priority patent/CN101645398A/zh
Publication of JP2010040964A publication Critical patent/JP2010040964A/ja
Application granted granted Critical
Publication of JP5261065B2 publication Critical patent/JP5261065B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/31051Planarisation of the insulating layers
    • H01L21/31053Planarisation of the insulating layers involving a dielectric removal step

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

【課題】 被研磨膜表面の欠陥を抑制するとともに、被研磨膜厚を制御可能な平坦化方法を提供し、かかる平坦化方法を用いた半導体装置の製造方法を提供する。
【解決手段】 半導体素子2が形成された半導体基板上1に層間絶縁膜3を成膜する。このとき、成膜された層間絶縁膜3の表面には、周囲より高さ位置が高い凸部4と、凸部4よりも高さ位置の低い非凸部5が存在する。前記層間絶縁膜3に対し、まず、砥粒、高分子添加剤、及び水を含む研磨原料を所定の第1混合比で混合して生成された非プレストニアン特性を有する第1研磨剤を用いて前記被研磨膜の表面に対して第1研磨処理を行う。そしてこの第1研磨処理がオートストップ状態に移行した後、前記研磨原料を前記第1混合比とは異なる第2混合比で混合することで、前記第1研磨剤よりも高分子添加剤の濃度を低下させた第2研磨剤を用いて前記被研磨膜の表面に対して研磨処理を行う第2研磨処理を行う。
【選択図】 図1

Description

本発明は、半導体装置の製造方法であって、特に成膜後に表面を平坦化するための平坦化方法に関する。また、本発明は、このような平坦化を行うための研磨装置に関する。
半導体集積回路装置の高集積化に伴い、その製造過程において、微細なパターンを高精度に形成するために基板表面を均一に平坦化する平坦化技術が重要となっている。このような平坦化技術としては、従来、研磨液(スラリー)を用いて基板を研磨布(パッド)へ押し付けて摩擦研磨するCMP(Chemical Mechanical Polishing :化学機械研磨)法が広く用いられている。
このCMP法による平坦化を行うに際し、特に高い平坦性が要求されるような場合、例えば、STI(Shallow Trench Isolation)法によって素子分離領域を形成するに際し当該方法により形成されるトレンチ内の埋め込み絶縁膜の余剰分を研磨除去するような場合には、下記特許文献1に記載のように、酸化セリウム(「セリア」とも称される)を砥粒としたスラリーが広く用いられている。
これは、酸化セリウムを砥粒とし、適切な有機化合物を添加剤としたスラリーを用いることにより、従来一般に用いられてきた酸化シリコン(シリカ)を砥粒としたスラリーを用いた場合と比較して、より高いシリコン酸化膜の研磨速度と、研磨ストッパー膜として用いられる窒化ケイ素膜に対するより高い研磨速度選択性が得られることによるものである。また、酸化セリウムが、研磨圧力が一定値より低い場合に研磨速度が小さくなる、いわゆる非プレストニアン特性を有しているため、研磨ストッパー膜が露出した段階で、素子分離領域のシリコン酸化膜が余剰に研磨されるのを抑制することが可能となる。これにより、パターン依存性の少ない、高平坦性を有する研磨を実現することができる。
さらに近年では、下記特許文献2に示されるように、研磨圧力(研磨時の押し付け圧力)が一定値より低い場合の研磨速度が毎分20〜50nm程度の、非プレストニアン特性の強い研磨材が提供されている。このような研磨材を用いて凸部を有する形状の被研磨膜表面を研磨する場合、凸部が存在する状況下においては、毎分100〜1000nm程度の研磨速度で研磨が行われていたのに対し、凸部が平坦化されて被研磨膜表面がほぼ平坦となった段階で、研磨速度は毎分50nm程度以下に急激に低下し、通常に用いられる研磨速度に比してほとんど研磨が進行しなくなる。
すなわち、このような非プレストニアン特性の強い砥粒(研磨材)を用いることで、半導体素子や金属配線形成後に成膜された凸部を有する層間絶縁膜等のように、被研磨膜と異なる材料の研磨ストッパー膜が存在しない場合においても、凸部が平坦化された段階で自動的に研磨速度が急激に低下する(ほとんど進行しない、オートストップ)ため、このような層間絶縁膜に対しても高平坦性を有する研磨処理を実現することができる。
特開2001−310256号公報 特開2006−279050号公報
しかしながら、上記のような非プレストニアン特性の強い砥粒を用いて凸部を有する被研磨膜に対する平坦化処理(研磨処理)を実行した場合、凸部が平坦化されることで被研磨膜表面がほぼ平坦化されると、自動的に研磨がほとんど進行しなくなる。このため、被研磨膜表面に生じたスクラッチ等の欠陥が存在していても、当該欠陥が除去されること無くそのまま残存してしまうので、平坦化処理後の被研磨膜表面の欠陥密度が非常に大きくなるという問題が生ずる。また、凸部の平坦化後は研磨速度が非常に遅いため、予め測定したCMP処理の前段階での成膜量に応じて、CMP処理時の研磨量を処理ロット毎に制御することが困難であるという問題が生ずる。
本発明は、上記の問題点に鑑み、成膜された被研磨膜の表面を非プレストニアン特性の強い材料を砥粒として平坦化するに際し、当該被研磨膜表面に存する欠陥を抑制するとともに、被研磨膜厚を制御可能な平坦化方法を提供し、かかる平坦化方法を用いた半導体装置の製造方法を提供することを目的とする。
上記目的を達成するための本発明に係る半導体装置の製造方法は、半導体基板上に絶縁膜または導電膜で構成される被研磨膜を成膜する成膜工程と、前記成膜工程終了後、前記被研磨膜の成膜表面を平坦化する平坦化工程と、を有する半導体装置の製造方法であって、前記平坦化工程が、砥粒、高分子添加剤、及び水を含む研磨原料を所定の第1混合比で混合して生成された非プレストニアン特性を有する第1研磨剤を用いて前記被研磨膜の表面に対して研磨処理を行う第1研磨処理と、前記第1研磨処理がオートストップ状態に移行した後、前記研磨原料を前記第1混合比とは異なる第2混合比で混合することで、前記第1研磨剤よりも高分子添加剤の濃度を低下させた第2研磨剤を用いて前記被研磨膜の表面に対して研磨処理を行う第2研磨処理と、を有することを特徴とする。
第1研磨処理の非プレストニアン特性は、高分子添加剤の作用によるものであるため、同一の組成種にて、組成比を変化することにより、非プレストニアン特性の強度を変化させることができる。従って、第2研磨剤として、第1研磨剤よりも高分子添加剤の濃度を低下させたものを用いることで、非プレストニアン特性を示さないような条件下に設定し、これによって、第1研磨処理よりもオートストップ状態の発動が起こりにくい状態とすることができる。
すなわち、本発明に係る半導体装置の製造方法の上記特徴によれば、高分子添加剤濃度が相対的に大きい第1研磨処理によって、被研磨膜表面に存する凸部または凹部を平坦化するとともに、前記高分子添加剤濃度が相対的に小さい第2研磨処理によって、第1研磨処理後に被研磨膜表面に発生した欠陥が存在する領域を研磨することで、研磨後の表面に損する欠陥数を削減することができる。これにより、成膜された被研磨膜を過剰に研磨することなく、当該被研磨膜表面に対する平坦化処理が行えるとともに、研磨後の被研磨膜内に存する欠陥量を従来よりも大きく減少することができる。
さらに、第1研磨処理の後で行われる第2研磨処理は、第1研磨処理と比較して研磨速度が大きいため、第1表面状態の被研磨膜表面に対しても監視可能な速度で研磨を行うことができる。これにより、あらかじめ定められた膜厚だけ研磨した時点で第2研磨処理を終了させる制御が可能となり、残存させたい被研磨膜の膜厚の調整を容易に行うことができる。
また、本発明に係る半導体装置の製造方法は、上記特徴に加えて、前記第2研磨処理によって、前記第1研磨処理によって前記被研磨膜内に発生した少なくとも一部の欠陥を含む領域に係る膜厚分を除去する構成としても良い。
また、本発明に係る半導体装置の製造方法は、上記特徴に加えて、前記第2研磨剤が、前記第1研磨剤よりも前記高分子添加剤の濃度を1/4以下に低下させて生成されたものであるとしても良い。
このように構成することで、第1研磨処理によって凸部または凹部に対して平坦化が施され、被研磨膜表面が第1表面状態となった段階で、研磨速度が大きく減少するため、第1研磨処理の終了タイミングを容易に認識することができる。また、第1表面状態となった被研磨膜表面に対する研磨速度が十分遅いため、凸部または凹部に対する平坦化処理が完了した後、過剰に被研磨膜を研磨するということがない。
また、本発明に係る半導体装置の製造方法は、上記特徴に加えて、前記第1研磨処理において、供給される前記研磨原料を、研磨装置によって制御された前記第1混合比で混合して得られる前記第1研磨剤を用いて研磨処理を行い、前記第2研磨処理において、供給される前記研磨原料を、前記研磨装置によって制御された前記第2混合比で混合して得られる前記第2研磨剤を用いて研磨処理を行うものとしても良い。
このように構成することで、研磨原料の混合比のみを調整することで、第1研磨処理と第2研磨処理とを同一の研磨装置上で実現することができる。これにより、研磨装置の簡素化が図られる。
また、本発明に係る半導体装置の製造方法は、上記特徴に加えて、前記第1研磨処理において、所定の第1研磨圧力の下で研磨処理を行い、前記第2研磨処理において、前記第1研磨圧力よりも高い第2研磨圧力の下で研磨処理を行うものとしても良い。
このように構成することで、研磨圧力が相対的に小さい第1研磨処理によって、被研磨膜表面に存する凸部または凹部を平坦化するとともに、研磨圧力が相対的に大きい第2研磨処理によって、第1研磨処理後に被研磨膜表面に発生した欠陥が存在する領域を研磨することで、研磨後の表面に損する欠陥数を削減することができる。これにより、成膜された被研磨膜を過剰に研磨することなく、当該被研磨膜表面に対する平坦化処理が行えるとともに、研磨後の被研磨膜内に存する欠陥量を従来よりも大きく減少することができる。このとき、第1研磨処理の後で行われる第2研磨処理は、第1研磨処理と比較して研磨圧力が大きいため、第1表面状態の被研磨膜表面に対しても監視可能な速度で研磨を行うことができる。これにより、あらかじめ定められた膜厚だけ研磨した時点で第2研磨処理を終了させる制御が可能となり、残存させたい被研磨膜の膜厚の調整を容易に行うことができる。
また、本発明に係る半導体装置の製造方法は、上記特徴に加えて、前記第1研磨処理において、前記第1表面状態を示す成膜表面に対する研磨速度が、開始直後の研磨速度の1/4以下であるとしても良い。
また、本発明に係る半導体装置の製造方法は、上記特徴に加えて、前記第2研磨処理が、前記第1表面状態を示す成膜表面に対して毎分200nm以上の研磨が可能な研磨条件で行われるものとしても良い。
このように構成することで、第1研磨処理後に被研磨膜表面に存する欠陥が含まれる成膜領域を、第1研磨処理と比較して研磨後に残存する欠陥数を減少させながら研磨することができる。また、第1表面状態の被研磨膜表面に対しても監視可能な研磨速度で研磨することができるため、研磨膜厚の制御が容易化される。これによって、第1研磨処理後に発生した欠陥が多く含まれる成膜領域のみを研磨した後第2研磨処理を終了させる制御を行うことで、過剰に研磨することなく研磨後の被研磨膜に残存する欠陥数を抑制することができる。
また、本発明に係る半導体装置の製造方法は、上記特徴に加えて、前記第1研磨処理が、前記第1表面状態を示す成膜表面に対して毎分50nm以下の研磨が可能な研磨条件で行われるものとしても良い。
このように構成することで、第1表面状態となった被研磨膜表面に対する研磨速度が十分遅いため、凸部または凹部に対する平坦化処理が完了した後に、過剰に被研磨膜を研磨することがない。これにより、第1研磨処理で過剰に研磨することなく第2研磨処理に移行することができる。
また、本発明に係る半導体装置の製造方法は、上記特徴に加えて、前記第2研磨処理が、前記被研磨膜に対して膜厚30nm以上研磨を施して終了するものとしても良い。
このように構成することで、第2研磨処理後の被研磨膜に残存する欠陥数を、その後の製造工程に支障のない範囲内に抑制することができる。
また、本発明に係る半導体装置の製造方法は、上記特徴に加えて、前記被研磨膜が、HDP法により成膜されたシリコン酸化膜であるものとしても良い。
このように構成することで、第1研磨処理において、第1表面状態となった被研磨膜に対する研磨速度を十分遅くすることができ、これによって過剰に被研磨膜が研磨されるのを抑制することができる。
さらに、本発明に係る研磨装置は、砥粒、高分子添加剤、及び水を含む研磨原料を所定の第1混合比で混合して生成された非プレストニアン特性を有する第1研磨剤を用いて研磨対象となる被研磨膜の表面に対して研磨処理を行う第1研磨処理部と、前記研磨原料を前記第1混合比とは異なる第2混合比で混合することで、前記第1研磨剤よりも高分子添加剤の濃度を低下させた第2研磨剤を用いて前記被研磨膜の表面に対して研磨処理を行う第2研磨処理部と、前記被研磨膜の研磨状態を検知する研磨状態検知部と、を有し、前記研磨状態検知部が、前記第1研磨処理部における前記被研磨膜に対する研磨処理がオートストップ状態に移行したことを検知すると、前記第2研磨処理部において前記被研磨膜に対する研磨処理を実行する指示を与えることを特徴とする。
本発明に係る研磨装置によれば、まず、第1研磨処理部において、高分子添加剤濃度が相対的に大きい第1研磨処理によって、被研磨膜表面に存する凸部または凹部を平坦化し、その後、第2研磨処理部において、前記高分子添加剤濃度が相対的に小さい第2研磨処理によって、第1研磨処理後に被研磨膜表面に発生した欠陥が存在する領域を研磨する構成であるため、研磨後の表面に損する欠陥数を削減することができる。これにより、成膜された被研磨膜を過剰に研磨することなく、当該被研磨膜表面に対する平坦化処理が行えるとともに、研磨後の被研磨膜内に存する欠陥量を従来よりも大きく減少することができる。
さらに、第1研磨処理の後で行われる第2研磨処理は、第1研磨処理と比較して研磨速度が大きいため、研磨状態検知部によって第1表面状態の被研磨膜表面に対しても監視可能な速度で研磨を行うことができる。これにより、あらかじめ定められた膜厚だけ研磨した時点で第2研磨処理を終了させる制御が可能となり、残存させたい被研磨膜の膜厚の調整を容易に行うことができる。
また、本発明に係る研磨装置は、上記特徴に加えて、前記研磨原料が供給されるとともに、前記研磨材料の混合比の調整が可能な混合比調整部と、前記混合比調整部によって調整された混合比の下で前記研磨原料が混合されることで生成された研磨剤を供給する研磨剤供給口と、を有し、前記研磨状態検知部は、前記第1研磨処理部における前記被研磨膜に対する研磨処理がオートストップ状態に移行したことを検知すると、前記混合比調整部に対して混合比を前記第1混合比から前記第2混合比に変更する指示を与え、前記研磨剤供給口は、前記混合比調整部によって前記第1混合比に設定された混合比の下で前記研磨材料が混合されて生成された前記第1研磨剤を前記第1研磨処理部に供給し、前記混合比調整部によって前記第2混合比に設定された混合比の下で前記研磨材料が混合されて生成された前記第2研磨剤を前記第2研磨処理部に供給するものとしても良い。
また、本発明に係る研磨装置は、研磨対象である被研磨膜を有するウェハが載置される研磨布と、砥粒、高分子添加剤、及び水を含む研磨原料が供給されるとともに、前記研磨材料の混合比の調整が可能な混合比調整部と、前記混合比調整部によって調整された混合比の下で前記研磨原料が混合されることで生成された研磨剤を前記研磨布に供給する研磨剤供給口と、前記被研磨膜の研磨状態を検知する研磨状態検知部と、を有し、前記研磨状態検知部が、前記混合比調整部によって第1混合比に設定された混合比の下で生成された第1研磨剤が前記研磨布に対して供給されている状態下で行われている前記被研磨膜に対する研磨処理がオートストップ状態に移行したことを検知すると、前記混合比調整部に対して混合比を前記第1混合比から第2混合比に変更する指示を与えることで、前記第1研磨剤よりも高分子添加剤の濃度を低下させた第2研磨剤を前記研磨布に対して供給させることを特徴とする。
本発明に係る研磨装置によれば、研磨状態検知部が、第1研磨剤による研磨処理がオートストップ状態に移行したことを検知すると、混合比調整部に対して混合比を前記第1混合比から前記第2混合比に変更する指示を与えることで、高分子添加剤の濃度が低下された第2研磨剤による研磨処理へと自動的に移行することができる。これによって、高分子添加剤濃度が相対的に大きい第1研磨剤による研磨処理によって、被研磨膜表面に存する凸部または凹部を平坦化し、その後、前記高分子添加剤濃度が相対的に小さい第2研磨剤による研磨処理によって、第1研磨処理後に被研磨膜表面に発生した欠陥が存在する領域を研磨する構成であるため、研磨後の表面に損する欠陥数を削減することができる。これにより、成膜された被研磨膜を過剰に研磨することなく、当該被研磨膜表面に対する平坦化処理が行えるとともに、研磨後の被研磨膜内に存する欠陥量を従来よりも大きく減少することができる。
本発明の構成によれば、平坦化後の被研磨膜表面に存する欠陥数を削減することができるとともに、平坦化後の被研磨膜の残存膜厚の制御が容易化される。
以下において、本発明に係る半導体装置の製造方法、並びに研磨装置の各実施形態について図面を参照して説明する。
[第1実施形態]
本発明の第1実施形態(以下、適宜「本実施形態」という)につき、以下の図1〜図4の各図を参照して説明する。
図1は、本実施形態に係る半導体装置の製造方法の工程断面図を模式的に示したものであり、工程毎に図1(a)〜(d)に分けて図示している。また、図2は、本実施形態に係る半導体装置の製造方法の製造工程をフローチャートにしたものであり、以下の文中の各ステップは図2に示されるフローチャートの各ステップを表す。なお、図1に示される各工程断面図は、あくまで模式的に図示されたものであり、実際の構造の寸法比と図面上の寸法比とは必ずしも一致するものではない。
まず、図1(a)に示すように、半導体基板1上に半導体素子あるいは金属配線層(以下、単に「半導体素子2」と記載)を形成し、その上面に層間絶縁膜3を堆積する(ステップ#1)。層間絶縁膜3としては、プラズマシリコン酸化膜(P−SiO膜)を、HDP(High-Density Plasma:高密度プラズマ)法によって、成膜温度200〜700℃程度、圧力0.01〜10Pa程度の下で膜厚100〜2000nm程度堆積する。なお、層間絶縁膜3を堆積する膜厚は、少なくとも前記半導体素子2の高さより大きいものとする。
このステップ#1に係る層間絶縁膜3の堆積によって、図1(a)に示すように、半導体素子2が形成されている領域の上部と、それ以外の領域の上部との間で、表面に一定の凹凸が生じる。以下では、これらの凹凸部を、それぞれ「凸部4」、「非凸部5」と称する。
なお、ここで想定している凹凸部とは、層間絶縁膜の成膜表面において、半導体基板1の基板面に垂直な方向に100nm程度以上高さ位置が相違する領域を指すものとする。すなわち、前記凸部4は、最上面の高さ位置が、隣接する非凸部5の最上面の高さ位置よりも100nm程度以上高いものとする。
次に、図1(b)及び(c)に示すように、CMP法により、酸化セリウムを砥粒として含む研磨材を用いた研磨処理(以下、「第1研磨処理」と称する)を基板面に対して行う(ステップ#2)。これにより、層間絶縁膜3の上面に形成されている凸部4の平坦化を行う。なお、図1(b)は第1研磨処理を実行途中の断面図、図1(c)は第1研磨処理の完了時の断面図をそれぞれ示している。図1(c)に示されるように、第1研磨処理が完了した時点では、層間絶縁膜3の表面は、凸部4が存在しない状態(以下、適宜「第1表面状態」と称する)となっている。
当該ステップ#2に係る第1研磨処理工程では、一般的に行なわれる酸化セリウムを砥粒として含む研磨材によるCMP法のように、凸部4に対し高い研磨速度を持ち、第1表面状態(図1(c)の状態)において、研磨速度が自動的に低下してオートストップが生じるような条件下で研磨処理を行う。研磨材としては、研磨砥粒(例えば上記酸化セリウム等)、高分子添加剤(例えばアクリル酸誘導体ポリマー等)、及び水を含む研磨原料を、所定の混合比(例えば研磨砥粒:高分子添加剤を1:2.5の比とする。以下、「第1混合比」という)で混合して生成された研磨剤(以下、「第1研磨剤」という)を用いる。
本ステップ#1における、より具体的な研磨条件としては、例えば、旭硝子株式会社製の酸化セリウム砥粒を含む研磨材CES−333−2.0を毎分約200ml程度の量供給し、研磨時の押し付け圧力(以下、単に「研磨圧力」と称する)を約3psi(重量ポンド毎平方インチ、およそ21kPa)程度、基板(ヘッド)の回転速度を約120rpm、研磨布(プラテン)の回転速度を約130rpmとして研磨処理を行う。図3は、半導体素子2の厚みを約180nmとし、層間絶縁膜3としてP−SiO膜をHDP法で膜厚約1000nm程度成膜したサンプルに対し、前記の研磨条件の下で第1研磨処理を実行した場合の、凸部4及び非凸部5の半導体基板1の上面からの高さ位置の変化を示したものである。高さ位置の測定は、分光エリプソメトリ法もしくは分光干渉反射率法による層間絶縁膜3の光学的膜厚測定法と、原子間力顕微鏡法による層間絶縁膜3表面の段差測定法により算出したものであり、直径約200mmの半導体基板(ウェハ)上の面内における異なる9点の測定値の平均を示している。なお、各点の誤差棒は、上記面内9点の測定値の上限から下限に至るバラツキを示すものである。
ここで、実際には、10秒以上の第1研磨処理を施した段階で、層間絶縁膜3の表面状態は前記第1表面状態となっており、すでに凸部4は存在しない状態であるが、以下の説明では、第1研磨処理開始前に存在していた凸部4と非凸部5の高さ位置が、第1研磨処理の実行によってどのように変化していくかについての説明を行う都合上、第1研磨処理の開始前に凸部4が形成されていた領域を「凸部4」と記載し、第1研磨処理の開始前に非凸部5が形成されていた領域を「非凸部5」と記載している。
図3において、黒塗りの四角でプロットされた点は、凸部4の高さ位置を示しており、変化の状態を実線11で示している。一方、白抜きの丸でプロットされた点は、非凸部5の高さ位置を示しており、変化の状態を破線12で示している。また、各プロット位置において上下方向に示されている矢印は、複数のサンプルに対して同一の条件下で第1研磨処理を実行した際のサンプル間の高さ位置のバラツキを示しており、実線の矢印が凸部4の高さ位置のバラツキを、破線の矢印が非凸部5の高さ位置のバラツキをそれぞれ示している。
まず、第1研磨処理開始時(研磨時間0秒)において、凸部4の高さ位置と非凸部5の高さ位置の差は、半導体素子2の厚みにほぼ等しく、図3のグラフでは約180nmを示している。
次に、約10秒間第1研磨処理を実行することで、非凸部5に比べて凸部4に対して多くの研磨処理が施され、これによって凸部4の上面位置が徐々に非凸部5の上面位置に近付いている。そして、凸部4と非凸部5の上面位置がほぼ等しくなって以後、第1研磨処理を行っても両領域の上面位置はほとんど変化をしておらず、このことは、研磨が進行していないことを示唆している。すなわち、前記のオートストップが発生していると考えられ、凸部4に対する平坦化が完了(すなわち図1(c)の状態)し、層間絶縁膜4の表面が前記第1表面状態となったことを示唆していると言える。
なお、第1表面状態(研磨時間10秒が経過した後)での層間絶縁膜3の表面における研磨速度はおよそ毎分23nmであり、第1研磨処理を開始してからの約10秒間に凸部4が約180nm研磨されているのに比して、十分遅い研磨速度であると言うことができる。
上述したように、この第1研磨処理は、研磨材として酸化セリウム砥粒を利用しており、研磨圧力が一定値より低い場合には研磨速度が遅くなる、いわゆる非プレストニアン特性を有している。そして、このような性質を利用することで、平坦化が完了した後においても、過剰に研磨されることがないという特徴を有する。従って、かかる特徴を利用するためには、凸部4が存在している状況下における研磨速度を、凸部4に対する平坦化が完了した後の研磨速度と比較して十分大きくすることが好ましく、このような条件下で第1研磨処理を行うことで、層間絶縁膜3を過剰に研磨することなく表面の平坦化を行うことができる。
すなわち、第1研磨処理が、所定の閾値を上回る研磨圧力の下では研磨速度が速く、当該閾値を下回る研磨圧力の下では研磨速度が十分遅くなるという特徴を有しているため、かかる特徴を十分に発揮させるためには、凸部4が存在している成膜表面に対しては研磨圧力が前記閾値を上回り、逆に、凸部4が存しなくなった第1表面状態の成膜表面に対しては研磨圧力が前記閾値を下回るように、研磨条件を調整することが必要である。具体的には、平坦化処理が完了した後の第1表面状態の層間絶縁膜3の表面に対する研磨速度は毎分50nm以下であり、平坦化処理前の凸部4が存在する状況下ではその4倍程度以上の研磨速度で層間絶縁膜3の表面に対して研磨処理が行われることが好ましい。
ところで、凸部4に対する平坦化処理が完了した後の層間絶縁膜3に対する研磨速度は、砥粒として利用される材料の他、被研磨対象となる層間絶縁膜3の膜種によっても変化する。例えば、PE−CVD(プラズマCVD)法によって形成したP−TEOS膜である場合、平坦化処理後の研磨速度は毎分31nm程度であり、上述したHDP法で成膜したP−SiO膜が示す毎分23nmの研磨速度よりは高速であるものの、毎分50nm以下の十分遅い研磨速度であるため、かかる材料を層間絶縁膜3として利用することで、過剰に研磨されることなく凸部4に対する平坦化が可能であると言える。一方、熱CVD法によって成膜したB及びPをドープしたBPSG膜においては、平坦化処理後の研磨速度が毎分450nm以上となるため、第1研磨処理の被研磨対象としては適さないと言える。
このように、第1研磨処理において、凸部4が存在する状況下での研磨速度に対して、凸部4に対する平坦化が完了した後の研磨速度が十分遅い場合には、例えば、一般的に用いられるように、基板(ヘッド)回転トルクまたは研磨布(プラテン)回転トルクの経時変化を連続的に監視することにより、平坦化が完了したことを知ることができる。このようにして平坦化の完了を確認した時点で、第1研磨処理を終了することにより、過剰な研磨をすることなく凸部4に対する平坦化を実行することができる。
しかしながら、平坦化が完了した後の第1研磨処理の研磨速度は十分遅いため、図1(c)に示されるように、当該第1研磨処理完了後の層間絶縁膜3の上面には研磨時に生じたスクラッチ等の欠陥6が残存した状態である。
ここで、ステップ#2に係る第1研磨処理と比べて、研磨原料の混合比を変更して所定の混合比(以下、「第2混合比」という)の下で混合することで生成した研磨剤(以下、第2研磨剤という)を用いて研磨処理を行う(以下、「第2研磨処理」と称する。ステップ#3)。具体的には、第2混合比を、高分子添加剤の濃度が第1研磨剤と比較して1/2.5以下、好ましくは1/4以下の濃度となるような混合比とする。
第1研磨処理の非プレストニアン特性は、高分子添加剤の作用によるものであるため、同一の組成種にて、組成比を変化することにより、非プレストニアン特性の強度を変化させることができる。すなわち、第2研磨剤として、第1研磨剤よりも高分子添加剤の濃度を低下させることで、非プレストニアン特性を示さないような条件下に設定し、これによって、第1研磨処理よりもオートストップ状態の発動が起こりにくい状態とすることができる。ここで、高分子添加剤の濃度としては、第1研磨剤においてはウェハエッジ以外の領域において非プレストニアン特性が得られる最低の第1濃度(2.0wt%程度)より高くすればよく、第2研磨処理の高分子添加剤濃度は、前記第1濃度より低くすればよい。なお、好ましくは、第1研磨処理においてウェハエッジ付近の研磨圧力が集中する領域においても非プレストニアン特性を示すようにするために、第1研磨剤における高分子添加剤の濃度を、前記第1濃度の4倍程度以上にするほうが望ましい。この場合、第2研磨処理においては、高分子添加剤濃度を第1研磨剤の高分子添加剤の濃度の1/4以下とする必要がある。
ステップ#3において、高分子添加剤濃度が低下された第2研磨剤を用いて研磨処理(第2研磨処理)を行うことで、第1研磨処理においてオートストップ状態が起こった後の被研磨膜に対して引き続き研磨処理を実行することができる。つまり、この第2研磨処理によって、層間絶縁膜3の上面を研磨し、上面に残存する欠陥6を取り除くことができる。この第2研磨処理においては、第1研磨処理から研磨原料及び研磨布(プラテン)を変える必要は無く、第1研磨処理に引き続き連続的に行うことも可能である。この場合は、第1研磨処理において用いられた第1研磨剤を研磨布上から除去した後、同一の研磨原料を第2混合比の下で混合して生成された第2研磨剤を研磨布に供給した状態で、引き続き研磨処理を行うものとすることができる。
例えば、約3psiの研磨圧力にて、高分子添加剤濃度を第1研磨処理の1/2.5以下、望ましくは1/4以下の濃度にて約40秒間研磨を行うことで、約100nm程度の膜厚の層間絶縁膜3を除去する。下記表1は、第2研磨処理における層間絶縁膜3の研磨除去量に対する研磨後の層間絶縁膜3の表面に存在する欠陥数を示す表である。
Figure 2010040964
なお、上記表1に示される欠陥数とは、適切な洗浄を施した後に、欠陥の大きさ(欠陥領域を上面から見たときの平面形状の外接長方体の長辺と短辺の平均値)が約100nm以上を示す欠陥の、直径約200mmの半導体基板(ウェハ)1枚当たりの数によって表している。以下では、欠陥数としてカウントされる範囲内の欠陥を「欠陥6」と記載する。
サンプルS1は、第1研磨処理のみを実行し、第2研磨処理を実行しない場合の欠陥数を測定したものである。また、サンプルS2〜S4は、同一の条件下で第1研磨処理を実行後、それぞれ第2研磨処理の研磨量を変化させたときの欠陥数を測定したものである。また、サンプルS5は、第1研磨処理を行わず、第2混合比の下で混合された生成された第2研磨剤を用いた研磨処理(第2研磨処理)のみを行って凸部4の平坦化処理を行ったときの欠陥数を測定したものである。なお、各サンプルS2〜S5の第2研磨処理の研磨量は、それぞれサンプルS2が28nm、サンプルS3が57nm、サンプルS4が85nm、サンプルS5が113nmである。
サンプルS1の場合、第1研磨処理を実行した直後の層間絶縁膜3の表面には30000個を超える非常に多くの欠陥6が存在していることが分かる。従って、第1研磨処理のみを実行することによってCMP工程を完了させ、その後の工程を行った場合、層間絶縁膜3の上面に残存する多くの欠陥6によって、例えば、配線用金属膜堆積時に欠陥6に入り込んだ金属材料が、配線パターン形成のためのエッチング工程において正常にエッチングされない不良が生じたり、あるいは、フォトリソグラフィ工程において欠陥6上部の領域のパターン消失や不要パターンの残存などの不良が生じたりし、配線やヴィアホールが所望の形状とならない等の種々の支障を生じさせることが懸念される。
一方、サンプルS2の結果によれば、第1研磨処理を実行後、第2研磨処理によって層間絶縁膜3を膜厚28nm除去することにより、欠陥数はウェハ1枚あたりおよそ300個にまで減少する。このことから、第1研磨処理で生じた欠陥数は非常に多いものの、第1研磨処理終了後の層間絶縁膜3の上面位置から深さ30nm以下の位置に存在するものが大半であり、第2研磨処理によって30nm程度の層間絶縁膜3を除去することで、効率的に欠陥6が除去されていると考えられる。また、このことより、第1研磨処理によって生じる欠陥6は、研磨装置の状態により変動するのはもちろんであるものの、一般的な研磨砥粒の大きさに比して小さな欠陥であり、通常の装置管理方法のみで欠陥自体を抑制することは困難であることを示唆するものであると言うことができる。
また、サンプルS4の結果によれば、第2研磨処理によって層間絶縁膜3の除去量を85nm程度にまで増加させれば、欠陥数はウェハ1枚あたりおよそ100個以下にまで減少させることができ、サンプルS5のように、第2研磨処理のみでCMP工程を行う場合とほとんど同程度の欠陥数に抑制することができる。
なお、サンプルS5のように第2研磨処理のみを実行した場合、上記表1に示すように欠陥数を最も減少させることはできるものの、第1研磨処理と比較してオートストップ状態になりにくい条件下であるため、凸部4が存在しなくなった第1表面状態になった後も、大きく研磨処理が実行される結果、過剰に研磨処理を実行してしまう懸念がある。すなわち、本実施形態のように、まず第1研磨処理によって平坦化処理を行うことで、研磨膜厚を最小限に抑えながら成膜表面を第1表面状態にした後、欠陥数を減少させるために必要な最小限の研磨処理を第2研磨処理によって実行することで、研磨処理後に残存する欠陥数の減少と研磨される膜厚の抑制とを両立することが可能となる。
ここで、上記表1の結果によれば、第2研磨処理によって層間絶縁膜3を研磨する研磨量は30nm程度以上であることが望ましく、また80nm以上であればより望ましいことが分かる。
また、第2研磨処理は、第1研磨処理よりもオートストップ状態になりにくい研磨条件の下での研磨処理であるため、第1表面状態を有する層間絶縁膜3に対して行われる第1研磨処理と比較して研磨速度が速い。従って、第2研磨処理を、層間絶縁膜3の膜厚を一般的な光学的手法等で監視しながら行うことで、残存させたい層間絶縁膜3の膜厚を容易に制御することができ、これにより、層間絶縁膜3を所望の膜厚だけ残存させてCMP工程を完了することができる。従って、層間絶縁膜3の形成工程のバラツキや、CMP装置の研磨速度のバラツキを抑制することが可能となる。
ステップ#3に係る第2研磨処理を終了後は、配線工程、層間絶縁膜堆積工程等の所定の工程を行う。これにより、層間絶縁膜の表面に存する欠陥数を減少させるとともに、残存させたい層間絶縁膜3の膜厚を容易に制御することができる。
以上、本発明によれば、被研磨膜表面に存する凸部を平坦化するために行う第1研磨処理と、表面に損する欠陥数を減少させるために行う第2研磨処理とを、それぞれ研磨条件を異ならせて実行することにより、成膜された被研磨膜を過剰に研磨することなく、当該被研磨膜表面に対する平坦化処理が行えるとともに、研磨後の表面に存する欠陥量を従来よりも大きく減少することができる。さらに、後で行われる第2研磨処理は、第1研磨処理よりもオートストップ状態になりにくい条件下での研磨処理であるため、第1研磨処理よりも研磨速度が速く、第1表面状態の被研磨膜表面に対しても監視可能な速度で研磨を行うことができる。これにより、あらかじめ定められた膜厚だけ研磨した時点で第2研磨処理を終了させる制御が可能となり、残存させたい被研磨膜の膜厚の調整を容易に行うことができる。
次に、上記のような研磨処理の実現が可能な研磨装置について、図4を参照して説明する。
図4は、本発明に係る研磨装置の概略構造図であり、(a)に上面視平面図を、(b)に正面図をそれぞれ示している。
研磨装置10は、ウェハ移し替え部16、研磨ステージ17,18、基板(ヘッド)20、研磨剤供給部21、研磨布22、混合比調整部23、研磨剤配管24、研磨剤供給口25、研磨状態検知部26を備える。
まず、ウェハ移し替え部16において、ウェハ27の被研磨膜(研磨表面)が研磨布22と対向するように基板(ヘッド)20に配置する。そして、第1研磨処理(ステップ#2)を実行するため、基板(ヘッド)20にウェハ27を保持した状態で、第1研磨ステージ17(第1研磨処理部に相当)へと搬送する。
第1研磨ステージ17では、上述した第1混合比の下で、砥粒、高分子添加剤、及び水を含む研磨原料が混合されるよう、混合比調整部23において混合比が調整される。そして、この第1混合比の下で混合されることで生成された第1研磨剤が、研磨剤配管24を介して研磨剤供給部21へと送られ、さらに研磨剤供給口25から研磨布22上に供給される。
そして、研磨布22上に第1研磨剤が供給されると、基板(ヘッド)20及び研磨布22を回転させ、基板(ヘッド)20に圧力を印加して第1研磨処理を実施する。そして、研磨状態検知部26によって研磨処理がオートストップ状態になったことを検知すると、第1研磨処理を終了する。
研磨状態検知部26は、例えば基板(ヘッド)回転トルクまたは研磨布(プラテン)回転トルクの経時変化を連続的に監視し、このトルクが研磨開始直後から所定の相対値(例えば98%〜50%)以下になったことを検出すると、被研磨膜に対する研磨処理がオートストップ状態になったことを認識するものとして良い。このとき、具体的には、被研磨膜の成膜表面の垂直方向の高さまたは深さが100nm以上の凸部または凹部が存在しない状態となる。なお、前記所定の相対値は、研磨前における凹凸部の大きさ並びに平坦部の面積に対する凹凸部の面積の割合等の被研磨表面の初期状態に応じて適宜設定されるものとして良い。また、研磨開始直後におけるトルクは、例えば、研磨剤供給口25からの研磨剤(第1研磨剤)の供給、並びに研磨布22及びウェハ27の回転が開始した状態の下で測定されたトルクの値を採用するものとすることができる。
研磨状態検知部26によって第1研磨処理がオートストップ状態になったことが検知されると、研磨状態検知部26は、その旨の信号を制御部(不図示)に与えるとともに、制御部は、かかる信号を受けて、被研磨膜に対して第2研磨処理を実施すべく基板(ヘッド)20にウェハ27を保持した状態で第2研磨ステージ18へと搬送する指示を与える。
第2研磨ステージ18では、上述した第2混合比の下で、砥粒、高分子添加剤、及び水を含む研磨原料が混合されるよう、混合比調整部23において混合比を調整する。そして、この第2混合比の下で混合されることで生成された第2研磨剤が、研磨剤配管24を介して研磨剤供給部21へと送られ、さらに研磨剤供給口25から研磨布22上に供給される。
そして、研磨布22上に第2研磨剤が供給されると、第1研磨処理と同様に基板(ヘッド)20及び研磨布22を回転させ、基板(ヘッド)20に圧力を印加して、必要な研磨量、具体的には例えば30nm以上の研磨量が得られる時間だけ第2研磨処理を実施する(ステップ#3)。
その後、再びウェハ27をウェハ移し替え部16へ搬送した後、基板(ヘッド)20から離脱させ、研磨設備とは別に設置されている洗浄設備において既知の方法でウェハ表面の洗浄を行う。
なお、図4に示す研磨装置では、第1研磨処理と第2研磨処理を個別の研磨ステージで行う構成としたが、研磨布22に供給する研磨材を、第1研磨処理と第2研磨処理との間で、混合比調整部23によって研磨原料の混合比を変更することで異ならせることにより、同一の研磨ステージ上で連続して研磨処理を行う構成とすることもできる。この場合、研磨状態検知部26によって、第1研磨処理がオートストップ状態に移行したことが検知されると、研磨状態検知部26から制御部(不図示)にその旨の信号が送られるとともに、制御部(不図示)は、研磨状態検知部26からその旨の信号を受け取ると、混合比調整部23に対して混合比を第1混合比から第2混合比に変更する旨の制御信号を送出するものとして良い。これによって、研磨剤供給口25から研磨布22に対して第2混合比の下で研磨原料が混合されて生成された第2研磨材が供給されることとなり、第2研磨処理に移行する。このとき、第1研磨処理が終了後、研磨布22上に存在する研磨材(第1研磨材)を除去した後に、第2混合比の下で混合されて生成された第2研磨材を研磨布22上に供給する構成としても良い。
[第2実施形態]
本発明の第2実施形態(以下、適宜「本実施形態」という)につき、図5を参照して説明する。なお、本実施形態は、上記第1実施形態と比較して、ステップ#3に係る第2研磨処理に代えて、ステップ#3aに係る第2研磨処理を行う点が異なるものであり、他は第1実施形態と共通である。以下では、第1実施形態と異なる点のみを説明する。
図4は、本実施形態の製造工程をフローチャートにしたものであり、以下の文中の各ステップは図4に示されるフローチャートの各ステップを表す。
まず、第1実施形態と同様、層間絶縁膜3を堆積した後(ステップ#1)、第1研磨処理を実行する(ステップ#2)。そして、この第1研磨処理がオートストップ状態に移行すると、研磨圧力を変更して第2研磨処理を実行する(ステップ#3a)。具体的には、ステップ#2に係る第1研磨処理と比べて、研磨圧力を1.5倍程度以上として層間絶縁膜3に対して改めて研磨処理を行う。かかる第2研磨処理によって、層間絶縁膜3の上面を研磨し、上面に残存する欠陥6を取り除く。この第2研磨処理においては、第1研磨処理から研磨材及び研磨布(プラテン)を変える必要は無く、第1研磨処理に引き続き連続的に行うことも可能である。例えば、約6psi(およそ41kPa)の研磨圧力にて約40秒間研磨を行うことで、約100nm程度の膜厚の層間絶縁膜3を除去する。
このとき、第2研磨処理の条件としては、上記表1を参照すれば、第1実施形態と同様、第2研磨処理によって層間絶縁膜3を研磨する研磨量を30nm程度以上とすることが望ましく、80nm以上とすればより望ましい。
このようにして第2研磨処理によって欠陥6を除去した後は、配線工程、層間絶縁膜堆積工程等の所定の工程を行う。これにより、層間絶縁膜の表面に存する欠陥数を減少させるとともに、残存させたい層間絶縁膜3の膜厚を容易に制御することができる。
本実施形態の方法の場合、第2研磨処理(ステップ#3a)は、第1研磨処理(ステップ#3)よりも研磨圧力が大きいため、第1表面状態を有する層間絶縁膜3に対して行われる第1研磨処理と比較して研磨速度が速い。従って、第2研磨処理を、層間絶縁膜3の膜厚を一般的な光学的手法等で監視しながら行うことで、残存させたい層間絶縁膜3の膜厚を容易に制御することができ、これにより、層間絶縁膜3を所望の膜厚だけ残存させてCMP工程を完了することができる。従って、層間絶縁膜3の形成工程のバラツキや、CMP装置の研磨速度のバラツキを抑制することが可能となる。
なお、第1実施形態では、第1研磨処理と第2研磨処理との間で、研磨原料の混合比のみを変更する構成としたが、これに加えて、さらに第2実施形態のように研磨圧力を変化させる構成としても良い。このように、高分子添加剤の濃度と研磨圧力の双方を変更することで、残存する欠陥数をなるべく減少させながらも、残存させるべき被研磨膜の膜厚を調整するための第2研磨処理の条件をより柔軟に制御することが可能となる。
また、上述した各実施形態では、層間絶縁膜に対する平坦化処理を行う場合を例に挙げて説明を行ったが、研磨対象となる被研磨膜は絶縁膜に限らず、導電膜であっても構わない。また、図1において「凸部」「非凸部」という表現を行ったが、これは成膜表面に形成された凹凸領域の呼称する上での一態様であって、高さ位置が高い領域を基準とすれば「凹部」「非凹部」と記載することも可能である。すなわち、凸部4が存在しない平面状態として定義した前記「第1表面状態」とは、むろん凹部が存在しない平面状態でもあり、これらを総称すれば、成膜表面において半導体基板1の基板面に対して高さ位置または深さ位置が垂直な方向に100nm程度以上変化する領域を有しない表面状態を指すものである。
本発明に係る半導体装置の製造方法の製造工程を示す工程断面図 本発明に係る半導体装置の製造方法の第1実施形態の製造工程を示すフローチャート 第1研磨処理の研磨時間特性を示すグラフ 本発明に係る研磨装置の概略構造図 本発明に係る半導体装置の製造方法の第2実施形態の製造工程を示すフローチャート
符号の説明
1: 半導体基板
2: 半導体素子
3: 層間絶縁膜
4: 凸部
5: 非凸部
10: 研磨装置
16: ウェハ移し替え部
17: 研磨ステージ
18: 研磨ステージ
19: 研磨ステージ
20: 基板(ヘッド)
21: 研磨剤供給部
22: 研磨布
23: 混合比調整部
24: 研磨剤配管
25: 研磨剤供給口
26: 研磨状態検知部
27: ウェハ

Claims (13)

  1. 半導体基板上に絶縁膜または導電膜で構成される被研磨膜を成膜する成膜工程と、
    前記成膜工程終了後、前記被研磨膜の成膜表面を平坦化する平坦化工程と、を有する半導体装置の製造方法であって、
    前記平坦化工程が、
    砥粒、高分子添加剤、及び水を含む研磨原料を所定の第1混合比で混合して生成された非プレストニアン特性を有する第1研磨剤を用いて前記被研磨膜の表面に対して研磨処理を行う第1研磨処理と、
    前記第1研磨処理がオートストップ状態に移行した後、前記研磨原料を前記第1混合比とは異なる第2混合比で混合することで、前記第1研磨剤よりも高分子添加剤の濃度を低下させた第2研磨剤を用いて前記被研磨膜の表面に対して研磨処理を行う第2研磨処理と、を有することを特徴とする半導体装置の製造方法。
  2. 前記第2研磨処理によって、前記第1研磨処理によって前記被研磨膜内に発生した少なくとも一部の欠陥を含む領域に係る膜厚分を除去することを特徴とする請求項1に記載の半導体装置の製造方法。
  3. 前記第2研磨剤が、前記第1研磨剤よりも前記高分子添加剤の濃度を1/4以下に低下させて生成されたことを特徴とする請求項1または2に記載の半導体装置の製造方法。
  4. 前記第1研磨処理において、供給される前記研磨原料を、研磨装置によって制御された前記第1混合比で混合して得られる前記第1研磨剤を用いて研磨処理を行い、
    前記第2研磨処理において、供給される前記研磨原料を、前記研磨装置によって制御された前記第2混合比で混合して得られる前記第2研磨剤を用いて研磨処理を行うことを特徴とする請求項1〜3のいずれか1項に記載の半導体装置の製造方法。
  5. 前記第1研磨処理において、所定の第1研磨圧力の下で研磨処理を行い、
    前記第2研磨処理において、前記第1研磨圧力よりも高い第2研磨圧力の下で研磨処理を行うことを特徴とする請求項1〜4のいずれか1項に記載の半導体装置の製造方法。
  6. 前記第1研磨処理において、
    前記第1表面状態を示す成膜表面に対する研磨速度が、開始直後の研磨速度の1/4以下であることを特徴とする請求項1〜5のいずれか1項に記載の半導体装置の製造方法。
  7. 前記第2研磨処理が、前記第1表面状態を示す成膜表面に対して毎分200nm以上の研磨が可能な研磨条件で行われることを特徴とする請求項1〜6のいずれか1項に記載の半導体装置の製造方法。
  8. 前記第1研磨処理が、前記第1表面状態を示す成膜表面に対して毎分50nm以下の研磨が可能な研磨条件で行われることを特徴とする請求項1〜7のいずれか1項に記載の半導体装置の製造方法。
  9. 前記第2研磨処理が、前記被研磨膜に対して膜厚30nm以上研磨を施して終了することを特徴とする請求項1〜8のいずれか1項に記載の半導体装置の製造方法。
  10. 前記被研磨膜が、HDP法により成膜されたシリコン酸化膜であることを特徴とする請求項1〜9のいずれか1項に記載の半導体装置の製造方法。
  11. 砥粒、高分子添加剤、及び水を含む研磨原料を所定の第1混合比で混合して生成された非プレストニアン特性を有する第1研磨剤を用いて研磨対象となる被研磨膜の表面に対して研磨処理を行う第1研磨処理部と、
    前記研磨原料を前記第1混合比とは異なる第2混合比で混合することで、前記第1研磨剤よりも高分子添加剤の濃度を低下させた第2研磨剤を用いて前記被研磨膜の表面に対して研磨処理を行う第2研磨処理部と、
    前記被研磨膜の研磨状態を検知する研磨状態検知部と、を有し、
    前記研磨状態検知部が、
    前記第1研磨処理部における前記被研磨膜に対する研磨処理がオートストップ状態に移行したことを検知すると、前記第2研磨処理部において前記被研磨膜に対する研磨処理を実行する指示を与えることを特徴とする研磨装置。
  12. 前記研磨原料が供給されるとともに、前記研磨材料の混合比の調整が可能な混合比調整部と、
    前記混合比調整部によって調整された混合比の下で前記研磨原料が混合されることで生成された研磨剤を供給する研磨剤供給口と、を有し、
    前記研磨状態検知部は、
    前記第1研磨処理部における前記被研磨膜に対する研磨処理がオートストップ状態に移行したことを検知すると、前記混合比調整部に対して混合比を前記第1混合比から前記第2混合比に変更する指示を与え、
    前記研磨剤供給口は、
    前記混合比調整部によって前記第1混合比に設定された混合比の下で前記研磨材料が混合されて生成された前記第1研磨剤を前記第1研磨処理部に供給し、前記混合比調整部によって前記第2混合比に設定された混合比の下で前記研磨材料が混合されて生成された前記第2研磨剤を前記第2研磨処理部に供給することを特徴とする請求項11に記載の研磨装置。
  13. 研磨対象である被研磨膜を有するウェハが載置される研磨布と、
    砥粒、高分子添加剤、及び水を含む研磨原料が供給されるとともに、前記研磨材料の混合比の調整が可能な混合比調整部と、
    前記混合比調整部によって調整された混合比の下で前記研磨原料が混合されることで生成された研磨剤を前記研磨布に供給する研磨剤供給口と、
    前記被研磨膜の研磨状態を検知する研磨状態検知部と、を有し、
    前記研磨状態検知部が、
    前記混合比調整部によって第1混合比に設定された混合比の下で生成された第1研磨剤が前記研磨布に対して供給されている状態下で行われている前記被研磨膜に対する研磨処理がオートストップ状態に移行したことを検知すると、前記混合比調整部に対して混合比を前記第1混合比から第2混合比に変更する指示を与えることで、前記第1研磨剤よりも高分子添加剤の濃度を低下させた第2研磨剤を前記研磨布に対して供給させることを特徴とする研磨装置。
JP2008205190A 2008-08-08 2008-08-08 半導体装置の製造方法 Active JP5261065B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2008205190A JP5261065B2 (ja) 2008-08-08 2008-08-08 半導体装置の製造方法
US12/462,249 US8222144B2 (en) 2008-08-08 2009-07-30 Method for manufacturing semiconductor device, and polishing apparatus
CN200910165735A CN101645398A (zh) 2008-08-08 2009-08-10 半导体装置的制造方法、研磨装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008205190A JP5261065B2 (ja) 2008-08-08 2008-08-08 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2010040964A true JP2010040964A (ja) 2010-02-18
JP5261065B2 JP5261065B2 (ja) 2013-08-14

Family

ID=41653340

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008205190A Active JP5261065B2 (ja) 2008-08-08 2008-08-08 半導体装置の製造方法

Country Status (3)

Country Link
US (1) US8222144B2 (ja)
JP (1) JP5261065B2 (ja)
CN (1) CN101645398A (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5481417B2 (ja) * 2010-08-04 2014-04-23 株式会社東芝 半導体装置の製造方法
CN102911605A (zh) * 2011-08-05 2013-02-06 安集微电子(上海)有限公司 一种化学机械抛光液
US9583359B2 (en) * 2014-04-04 2017-02-28 Fujifilm Planar Solutions, LLC Polishing compositions and methods for selectively polishing silicon nitride over silicon oxide films
JP7160865B2 (ja) 2020-07-16 2022-10-25 ソニー・オリンパスメディカルソリューションズ株式会社 医療用カメラヘッド及び医療用カメラ装置
CN112687534B (zh) * 2020-12-23 2022-10-28 华虹半导体(无锡)有限公司 用于浅沟槽隔离的cmp方法
CN117961669B (zh) * 2024-03-28 2024-07-09 大连富地重工机械制造有限公司 一种同步调整长距回转打磨机

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001007062A (ja) * 1999-06-18 2001-01-12 Hitachi Chem Co Ltd Cmp研磨剤及び基板の研磨方法
JP2001185514A (ja) * 1999-12-27 2001-07-06 Hitachi Chem Co Ltd Cmp研磨剤及び基板の研磨方法
JP2001351882A (ja) * 2000-06-06 2001-12-21 Toray Ind Inc 研磨剤
JP2003318140A (ja) * 2002-04-26 2003-11-07 Applied Materials Inc 研磨方法及び装置
JP2004047676A (ja) * 2002-07-11 2004-02-12 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2006190784A (ja) * 2005-01-05 2006-07-20 Renesas Technology Corp 半導体装置の製造方法
JP2007103515A (ja) * 2005-09-30 2007-04-19 Fujimi Inc 研磨方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001310256A (ja) 2000-04-26 2001-11-06 Hitachi Chem Co Ltd 半導体用基板の研磨方法
JP2003001559A (ja) * 2001-06-21 2003-01-08 Mitsubishi Electric Corp 化学的機械研磨方法、化学的機械研磨装置およびスラリー供給装置
JP2005203394A (ja) * 2004-01-13 2005-07-28 Nec Electronics Corp 半導体装置の製造方法
US7291280B2 (en) 2004-12-28 2007-11-06 Rohm And Haas Electronic Materials Cmp Holdings, Inc. Multi-step methods for chemical mechanical polishing silicon dioxide and silicon nitride
US20060213126A1 (en) * 2005-03-28 2006-09-28 Cho Yun J Method for preparing a polishing slurry having high dispersion stability
JP2008021704A (ja) * 2006-07-11 2008-01-31 Nec Electronics Corp 半導体装置の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001007062A (ja) * 1999-06-18 2001-01-12 Hitachi Chem Co Ltd Cmp研磨剤及び基板の研磨方法
JP2001185514A (ja) * 1999-12-27 2001-07-06 Hitachi Chem Co Ltd Cmp研磨剤及び基板の研磨方法
JP2001351882A (ja) * 2000-06-06 2001-12-21 Toray Ind Inc 研磨剤
JP2003318140A (ja) * 2002-04-26 2003-11-07 Applied Materials Inc 研磨方法及び装置
JP2004047676A (ja) * 2002-07-11 2004-02-12 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2006190784A (ja) * 2005-01-05 2006-07-20 Renesas Technology Corp 半導体装置の製造方法
JP2007103515A (ja) * 2005-09-30 2007-04-19 Fujimi Inc 研磨方法

Also Published As

Publication number Publication date
JP5261065B2 (ja) 2013-08-14
US8222144B2 (en) 2012-07-17
US20100035438A1 (en) 2010-02-11
CN101645398A (zh) 2010-02-10

Similar Documents

Publication Publication Date Title
JP5261065B2 (ja) 半導体装置の製造方法
KR100585550B1 (ko) 반도체기판, 그 제조방법 및 반도체장치의 제조방법
KR101752986B1 (ko) SiC 기판의 제조 방법
TW201943810A (zh) 研磨用組成物
KR100692472B1 (ko) 반도체 장치의 제조 방법과 반도체 장치
JP2004363191A (ja) 有機膜用化学的機械的研磨スラリー、有機膜の化学的機械的研磨方法および半導体装置の製造方法
US20080220585A1 (en) Method of manufacturing a semiconductor device
JP2005203394A (ja) 半導体装置の製造方法
JP2008021704A (ja) 半導体装置の製造方法
JP2008277495A (ja) 半導体装置の製造方法
US7125321B2 (en) Multi-platen multi-slurry chemical mechanical polishing process
US7186655B2 (en) Method for manufacturing semiconductor device
JP4301305B2 (ja) 基体研磨方法、半導体装置の製造方法
JP4546071B2 (ja) 半導体装置の製造方法
US7109117B2 (en) Method for chemical mechanical polishing of a shallow trench isolation structure
KR100570122B1 (ko) 나노토포그라피 효과를 보상할 수 있는 화학기계적 연마용슬러리 조성물 및 이를 이용한 반도체소자의 표면 평탄화방법
JP4499613B2 (ja) 絶縁膜の研磨方法
JP2007019428A (ja) 半導体装置の製造方法
KR20090038141A (ko) 반도체소자의 트렌치 소자분리막 형성방법
US20080242198A1 (en) Multi-step planarizing and polishing method
KR101581469B1 (ko) 웨이퍼 연마방법
JP2004247712A (ja) 半導体基板、その製造方法及び半導体装置の製造方法
JP2008244337A (ja) Cmp方法
JP2002270557A (ja) 半導体装置の製造方法
JP2006190750A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100826

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120816

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120820

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121012

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130402

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130426

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160502

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5261065

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150