CN112687534B - 用于浅沟槽隔离的cmp方法 - Google Patents
用于浅沟槽隔离的cmp方法 Download PDFInfo
- Publication number
- CN112687534B CN112687534B CN202011540739.3A CN202011540739A CN112687534B CN 112687534 B CN112687534 B CN 112687534B CN 202011540739 A CN202011540739 A CN 202011540739A CN 112687534 B CN112687534 B CN 112687534B
- Authority
- CN
- China
- Prior art keywords
- substrate
- pressure
- grinding process
- oxide
- peak clipping
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Element Separation (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
本申请公开了一种用于浅沟槽隔离的CMP方法,涉及半导体制造领域。该用于浅沟槽隔离的CMP方法包括削峰研磨过程和整片氧化物研磨过程;通过所述削峰研磨过程平滑有源区表面的尖角;通过整片氧化物研磨过程去除氮化硅层上方的氧化物;所述削峰研磨过程的压力为1.08psi至4.29psi,所述整片氧化物研磨过程的压力为2.25psi至7.92psi,所述削峰研磨过程的压力小于所述整片氧化物研磨过程的压力;解决了浅沟槽隔离形成后有源区表面的尖角在CMP过程中容易划伤衬底表面的问题;达到了减少尖角掉落几率,降低衬底表面划伤概率的效果。
Description
技术领域
本申请涉及半导体制造领域,具体涉及一种用于浅沟槽隔离的CMP方法。
背景技术
在集成电路制造中,浅沟槽隔离(Shallow Trench Isolation,STI)已经发展为不可或缺的隔离方式。STI工艺主要包括的步骤为:刻蚀衬底形成浅沟槽,二氧化硅沉积、化学机械抛光工艺(chemical mechanical polishing/planarization,CMP) 进行表面平坦化。
在STI工艺中,为了保证沟槽的填充效果,一般采用高密度等离子体淀积(HighDensity Plasma Deposition,HDP),在沟槽填充完成后,有源区表面会形成尖角11,如图1所示。
以现有的90nm DSTI(direct STI)-CMP工艺为例,分为三个步骤,第一步骤中在短时间内用高压力先将衬底表面凸起的尖角去除,第二步骤中进行大面积的平坦化处理,并停止在氮化硅层的上方,第三步骤中,继续研磨衬底表面,直到衬底表面的氮化硅达到预定厚度。然而,在第一步骤中,高压力研磨令尖角会掉落,掉落的尖角在后续研磨中会刮伤衬底表面。
发明内容
为了解决相关问题,本申请提供了一种用于浅沟槽隔离的CMP方法。该技术方案如下:
一方面,本申请实施例提供了一种用于浅沟槽隔离的CMP方法,该方法包括削峰研磨过程和整片氧化物研磨过程;
通过削峰研磨过程平滑有源区表面的尖角;
通过整片氧化物研磨过程去除氮化硅层上方的氧化物;
其中,削峰研磨过程的压力为1.08psi至4.29psi,整片氧化物研磨过程的压力为2.25psi至7.92psi,削峰研磨过程的压力小于整片氧化物研磨过程的压力。
可选的,在削峰研磨过程和整片氧化物研磨过程中,衬底中心区域的压力小于衬底边缘区域的压力。
可选的,在削峰研磨过程中,衬底的边缘区域的压力为3.51psi至4.29psi,衬底中心区域的压力为1.08psi至1.32psi。
可选的,在整片氧化物研磨过程中,衬底的边缘区域的压力为6.48psi至7.92psi,衬底中心区域的压力为2.25psi至2.75psi。
可选的,该方法还包括:
对衬底表面进行CMP处理,并停止在氮化硅层,CMP处理过程的压力为4.1psi 至11psi;
其中,衬底边缘区域的压力为11psi,衬底中心区域的压力为4.1psi。
本申请技术方案,至少包括如下优点:
在形成浅沟槽隔离后,对衬底表面进行CMP处理时,首先采用超低压的削峰研磨过程令有源区表面的尖角平滑,再采用低压的整片氧化物研磨过程去除衬底表面预定厚度的氧化物;解决了浅沟槽隔离形成后有源区表面的尖角在CMP过程中容易划伤衬底表面的问题;达到了减少尖角掉落几率,降低衬底表面划伤概率的效果。
附图说明
为了更清楚地说明本申请具体实施方式或现有技术中的技术方案,下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图是本申请的一些实施方式,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是衬底中形成浅沟槽隔离后的示意图;
图2是本申请实施例提供的用于浅沟槽隔离的CMP方法的流程图;
其中,11,尖角;12,氧化物层;13,氮化硅层。
具体实施方式
下面将结合附图,对本申请中的技术方案进行清楚、完整的描述,显然,所描述的实施例是本申请的一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例,都属于本申请保护的范围。
在本申请的描述中,需要说明的是,术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本申请和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本申请的限制。此外,术语“第一”、“第二”、“第三”仅用于描述目的,而不能理解为指示或暗示相对重要性。
在本申请的描述中,需要说明的是,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接,也可以是电气连接;可以是直接相连,也可以通过中间媒介间接相连,还可以是两个元件内部的连通,可以是无线连接,也可以是有线连接。对于本领域的普通技术人员而言,可以具体情况理解上述术语在本申请中的具体含义。
此外,下面所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
请参考图2,其示出了本申请实施例提供的一种用于浅沟槽隔离的CMP方法的流程图,该用于浅沟槽隔离的CMP方法至少包括削峰研磨过程和整片氧化物研磨过程,削峰研磨过程用于平滑有源区表面的尖角,整片氧化物研磨过程用于去除氮化硅层上方的氧化物,该方法至少包括如下步骤:
步骤101,通过削峰研磨过程平滑有源区表面的尖角。
在衬底中刻蚀形成沟槽后,衬底表面还会有作为硬掩膜层的氮化硅残留,沉积二氧化硅填充衬底中的沟槽后,浅沟槽隔离形成,衬底表面也残留有二氧化硅,在有源区表面会形成尖角11,如图1所示。
在进行浅沟槽隔离的CMP处理时,先进行削峰研磨,利用超低压研磨令尖角变得平滑,避免尖角掉落的风险。
削峰研磨过程的压力为1.08psi至4.29psi。
步骤102,通过整片氧化物研磨过程去除氮化硅层上方的氧化物。
继续采用低压研磨衬底表面,去除氮化硅层上方预定厚度的氧化物。
预定厚度是根据实际情况确定的,本申请实施例对此不作限定。
整片氧化物研磨过程的压力为2.25psi至7.92psi。
削峰研磨过程的压力小于整片氧化物研磨过程的压力。
综上所述,本申请实施例提供的用于浅沟槽隔离的CMP方法,在形成浅沟槽隔离后,对衬底表面进行CMP处理时,首先采用超低压的削峰研磨过程令有源区表面的尖角平滑,再采用低压的整片氧化物研磨过程去除衬底表面预定厚度的氧化物;解决了浅沟槽隔离形成后有源区表面的尖角在CMP过程中容易划伤衬底表面的问题;达到了减少尖角掉落几率,降低衬底表面划伤概率的效果。
步骤101和步骤102在同一个研磨平台进行。
在削峰研磨过程和整片氧化物研磨过程中,衬底中心区域的压力小于衬底边缘区域的压力。对衬底表面进行CMP时,对衬底中心区域施加的压力小于对衬底边缘区域施加的压力。
在削峰研磨过程中,衬底的边缘区域的压力为3.51psi至4.29psi,衬底中心区域的压力为1.08psi至1.32psi。
在整片氧化物研磨过程中,衬底的边缘区域的压力为6.48psi至7.92psi,衬底中心区域的压力为2.25psi至2.75psi。
在基于图1所示实施例的可选实施例中,在步骤102之后,该方法还包括:对衬底表面进行CMP处理,并停止在氮化硅层,CMP处理过程的压力为4.1psi至11psi,衬底边缘区域的压力为11psi,衬底中心区域的压力为4.1psi。
将经过步骤101和步骤102的衬底转移到CMP工艺中的下一个研磨平台,利用高压继续研磨衬底表面残留的氧化物,并停止在氮化硅层;该步研磨中的压力大于步骤 102中的压力。
在进行步骤101和步骤102的研磨过程中,在一个例子中,研磨液采用SS25E。
显然,上述实施例仅仅是为清楚地说明所作的举例,而并非对实施方式的限定。对于所属领域的普通技术人员来说,在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本申请创造的保护范围之中。
Claims (2)
1.一种用于浅沟槽隔离的CMP方法,其特征在于,所述方法包括削峰研磨过程、整片氧化物研磨过程和衬底表面残留的氧化物研磨过程;
通过所述削峰研磨过程平滑有源区表面的尖角,其中,在所述削峰研磨过程中,衬底的边缘区域的压力为3.51psi至4.29psi,衬底中心区域的压力为1.08psi至1.32psi;
通过整片氧化物研磨过程去除氮化硅层上方的氧化物,其中,在所述整片氧化物研磨过程中,衬底的边缘区域的压力为6.48psi至7.92psi,衬底中心区域的压力为2.25psi至2.75psi;
对衬底表面进行CMP处理,并停止在氮化硅层,CMP处理过程的压力为4.1psi至11psi,其中,衬底边缘区域的压力为11psi,所述衬底中心区域的压力为4.1psi;
其中,所述削峰研磨过程的压力小于所述整片氧化物研磨过程的压力;所述整片氧化物研磨过程的压力小于衬底表面CMP处理过程的压力。
2.根据权利要求1所述的方法,其特征在于,在所述削峰研磨过程和所述整片氧化物研磨过程中,衬底中心区域的压力小于衬底边缘区域的压力。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011540739.3A CN112687534B (zh) | 2020-12-23 | 2020-12-23 | 用于浅沟槽隔离的cmp方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011540739.3A CN112687534B (zh) | 2020-12-23 | 2020-12-23 | 用于浅沟槽隔离的cmp方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112687534A CN112687534A (zh) | 2021-04-20 |
CN112687534B true CN112687534B (zh) | 2022-10-28 |
Family
ID=75451240
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202011540739.3A Active CN112687534B (zh) | 2020-12-23 | 2020-12-23 | 用于浅沟槽隔离的cmp方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112687534B (zh) |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101417407B (zh) * | 2007-10-25 | 2011-10-05 | 中芯国际集成电路制造(上海)有限公司 | 化学机械研磨方法 |
JP5261065B2 (ja) * | 2008-08-08 | 2013-08-14 | シャープ株式会社 | 半導体装置の製造方法 |
-
2020
- 2020-12-23 CN CN202011540739.3A patent/CN112687534B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN112687534A (zh) | 2021-04-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106571294B (zh) | 一种半导体器件的制造方法 | |
CN107017161B (zh) | 一种减小sti-cmp过程中碟型凹陷的方法 | |
US6261923B1 (en) | Method to solve the dishing issue in CMP planarization by using a nitride hard mask for local inverse etchback and CMP | |
CN102814727A (zh) | 一种用于浅沟槽隔离结构的化学机械研磨方法 | |
CN112687534B (zh) | 用于浅沟槽隔离的cmp方法 | |
CN102437047B (zh) | 一种sti结构cmp方法以及sti结构制作方法 | |
US7491621B2 (en) | Method of forming isolation structures in a semiconductor manufacturing process | |
US6001708A (en) | Method for fabricating a shallow trench isolation structure using chemical-mechanical polishing | |
US6190999B1 (en) | Method for fabricating a shallow trench isolation structure | |
CN112992773B (zh) | 用于深沟槽隔离的对准标记形成方法、半导体器件结构 | |
CN112928060A (zh) | Sti的形成方法 | |
CN111354675B (zh) | 浅沟槽隔离结构的形成方法及浅沟槽隔离结构 | |
US6403484B1 (en) | Method to achieve STI planarization | |
US6869857B2 (en) | Method to achieve STI planarization | |
US6815353B2 (en) | Multi-layer film stack polish stop | |
US7579256B2 (en) | Method for forming shallow trench isolation in semiconductor device using a pore-generating layer | |
US20020110995A1 (en) | Use of discrete chemical mechanical polishing processes to form a trench isolation region | |
CN114758981B (zh) | 一种使用二氧化硅填充深沟槽后的平坦化方法及晶圆 | |
US6897121B2 (en) | Method of removing HDP oxide deposition | |
KR100342865B1 (ko) | 소자분리막 평탄화 방법 | |
US20020094659A1 (en) | Method for forming isolation layer of semiconductor device | |
JP2000349148A (ja) | 半導体層を有する基板の製造方法 | |
KR100583508B1 (ko) | 집적 회로 웨이퍼 평탄화 방법 | |
KR100355872B1 (ko) | 반도체 소자의 평탄화 방법 | |
KR100355865B1 (ko) | 반도체 소자용 절연막의 평탄화 방법 및 이에 사용되는연마제 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |