JP2009059914A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2009059914A JP2009059914A JP2007226200A JP2007226200A JP2009059914A JP 2009059914 A JP2009059914 A JP 2009059914A JP 2007226200 A JP2007226200 A JP 2007226200A JP 2007226200 A JP2007226200 A JP 2007226200A JP 2009059914 A JP2009059914 A JP 2009059914A
- Authority
- JP
- Japan
- Prior art keywords
- polishing
- film
- dresser
- insulating film
- recess
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 55
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 37
- 238000005498 polishing Methods 0.000 claims abstract description 361
- 230000001143 conditioned effect Effects 0.000 claims abstract description 60
- 238000000034 method Methods 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 239000006061 abrasive grain Substances 0.000 claims description 87
- 239000011248 coating agent Substances 0.000 claims description 52
- 238000000576 coating method Methods 0.000 claims description 52
- 239000002344 surface layer Substances 0.000 claims description 47
- 230000003750 conditioning effect Effects 0.000 claims description 24
- 239000011229 interlayer Substances 0.000 claims description 22
- 238000000151 deposition Methods 0.000 claims description 21
- 239000000463 material Substances 0.000 abstract description 15
- 230000008569 process Effects 0.000 abstract description 7
- 238000007517 polishing process Methods 0.000 abstract description 6
- 238000009413 insulation Methods 0.000 abstract 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 24
- 229910052802 copper Inorganic materials 0.000 description 24
- 239000010949 copper Substances 0.000 description 24
- 229910052751 metal Inorganic materials 0.000 description 22
- 239000002184 metal Substances 0.000 description 22
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 18
- 229910052814 silicon oxide Inorganic materials 0.000 description 16
- 239000002002 slurry Substances 0.000 description 14
- 230000009471 action Effects 0.000 description 10
- 229910003460 diamond Inorganic materials 0.000 description 10
- 239000010432 diamond Substances 0.000 description 10
- 239000011810 insulating material Substances 0.000 description 9
- 230000007246 mechanism Effects 0.000 description 9
- 239000000126 substance Substances 0.000 description 9
- 230000004888 barrier function Effects 0.000 description 7
- 230000003746 surface roughness Effects 0.000 description 7
- 238000011156 evaluation Methods 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000002474 experimental method Methods 0.000 description 4
- 239000010410 layer Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 229910052718 tin Inorganic materials 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 229920002635 polyurethane Polymers 0.000 description 2
- 239000004814 polyurethane Substances 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 239000003082 abrasive agent Substances 0.000 description 1
- 239000012670 alkaline solution Substances 0.000 description 1
- 238000005219 brazing Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/32115—Planarisation
- H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B24—GRINDING; POLISHING
- B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
- B24B37/00—Lapping machines or devices; Accessories
- B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
- B24B37/042—Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B24—GRINDING; POLISHING
- B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
- B24B53/00—Devices or means for dressing or conditioning abrasive surfaces
- B24B53/017—Devices or means for dressing, cleaning or otherwise conditioning lapping tools
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B24—GRINDING; POLISHING
- B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
- B24B53/00—Devices or means for dressing or conditioning abrasive surfaces
- B24B53/12—Dressing tools; Holders therefor
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49004—Electrical device making including measuring or testing of device or component part
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
- Y10T29/49167—Manufacturing circuit on or in base by forming conductive walled aperture in base with deforming of conductive path
Landscapes
- Engineering & Computer Science (AREA)
- Mechanical Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
- Grinding-Machine Dressing And Accessory Apparatuses (AREA)
Abstract
【解決手段】 (a)半導体基板の上に絶縁膜を堆積させる。(b)絶縁膜に凹部を形成する。(c)絶縁膜の上に導電膜を堆積させると共に、該導電膜で凹部内を充填する。(d)導電膜を研磨する。工程(d)は、第1のドレッサを用いてコンディショニングを行った第1の研磨パッドを用いて行う第1の研磨工程と、第1のドレッサとは異なる第2のドレッサを用いてコンディショニングを行った第2の研磨パッドを用いて行う第2の研磨工程とを含む。
【選択図】 図1
Description
(a)半導体基板の上に絶縁膜を堆積させる工程と、
(b)前記絶縁膜に凹部を形成する工程と、
(c)前記絶縁膜の上に導電膜を堆積させると共に、該導電膜で前記凹部内を充填する工程と、
(d)前記導電膜を研磨する工程と
を有し、
前記工程(d)は、第1のドレッサを用いてコンディショニングを行った第1の研磨パッドを用いて行う第1の研磨工程と、該第1のドレッサとは異なる第2のドレッサを用いてコンディショニングを行った第2の研磨パッドを用いて行う第2の研磨工程とを含む半導体装置の製造方法が提供される。
(a)半導体基板の上に絶縁膜を堆積させる工程と、
(b)前記絶縁膜に凹部を形成する工程と、
(c)前記絶縁膜の上面、及び前記凹部の内面を、被覆膜で覆う工程と、
(d)前記被覆膜の上に、導電性埋込膜を堆積させると共に、該導電性埋込膜で前記凹部内を充填する工程と、
(e)前記被覆膜の上の前記導電性埋込膜を、第1の研磨により除去する工程と、
(f)前記絶縁膜の上の前記被覆膜を、第2の研磨により除去する工程と
を有し、
前記工程(e)では、第1のドレッサを用いてコンディショニングを行った第1の研磨パッドを用いて研磨を行い、前記工程(f)では、該第1のドレッサとは異なる第2のドレッサを用いてコンディショニングを行った第2の研磨パッドを用いて研磨を行う半導体装置の製造方法が提供される。
(a)半導体からなる基板上に第1の絶縁膜を形成する工程と、
(b)前記第1の絶縁膜に第1の凹部を形成する工程と、
(c)前記第1の絶縁膜の上に第1の導電膜を堆積させると共に、前記第1の凹部内に該第1の導電膜を充填する工程と、
(d)前記第1の絶縁膜の上の前記第1の導電膜を、前記第1の凹部内に前記第1の導電膜が残り、かつ該第1の凹部内に残った該第1の導電膜の上面に、第1の窪みが発生する条件で、研磨により除去する工程と、
(e)前記第1の絶縁膜の表層部分、及び前記第1の凹部内に残っている第1の導電膜の表層部分を、研磨により除去する工程と、
(f)前記工程(e)の後、前記第1の絶縁膜及び前記第1の導電膜の上に、第2の絶縁膜を堆積させる工程と、
(g)前記第2の絶縁膜に、第2の凹部を形成する工程と、
(h)前記第2の絶縁膜の上に、第2の導電膜を堆積させると共に、前記第2の凹部内に該第2の導電膜を充填する工程と、
(i)前記第2の絶縁膜の上の前記第2の導電膜を、前記第2の凹部内に前記第2の導電膜が残り、かつ該第2の凹部内に残った該第2の導電膜の上面に、前記第1の窪みとは深さの異なる第2の窪みが発生する条件で、研磨により除去する工程と、
(j)前記第2の絶縁膜の表層部分、及び前記第2の凹部内に残っている第2の導電膜の表層部分を、研磨により除去する工程と
を有し、
前記工程(e)では、第1のドレッサを用いてコンディショニングを行った第1の研磨パッドを用いて研磨を行い、前記工程(j)では、該第1のドレッサとは異なる第2のドレッサを用いてコンディショニングを行った第2の研磨パッドを用いて研磨を行い、
前記第1の絶縁膜の表層部分の研磨レートをVi1、前記第1の導電膜の表層部分の研磨レートをVc1、前記第2の絶縁膜の表層部分の研磨レートをVi2、前記第2の導電膜の表層部分の研磨レートをVc2としたとき、前記第1の窪みが前記第2の窪みよりも浅いときは(Vc1/Vi1)>(Vc2/Vi2)となり、前記第2の窪みが前記第1の窪みよりも浅いときは(Vc1/Vi1)<(Vc2/Vi2)となるように、前記第1及び第2の研磨パッドが選択されている半導体装置の製造方法が提供される。
・研磨ヘッド荷重:280g/cm2
・研磨ヘッド回転数:50rpm
・研磨テーブル回転数:60rpm
・スラリ供給量:0.2リットル/分
・研磨パッド:ロデールニッタ株式会社製IC1010
図3に、ダイヤモンド砥粒14Bの平均サイズが異なるドレッサでコンディショニングを行った3種類の研磨パッドを用いて研磨を行った場合の研磨レートの比を示す。縦軸は、酸化シリコンの研磨レートに対する銅膜の研磨レートの比を、砥粒平均サイズが170μmのドレッサでコンディショニングを行った研磨パッドを用いたときの研磨レート比が1になるように規格化して表す。いずれのドレッサも、砥粒14Bの配置密度は、8.0 mm−2、立方八面体構造の砥粒の割合は、90%以下であり、砥粒は、格子模様の格子点に配置されている。砥粒平均サイズが70μm〜170μmの範囲内で、砥粒平均サイズが小さくなるに従って、研磨レート比が大きくなることがわかる。
(a)半導体基板の上に絶縁膜を堆積させる工程と、
(b)前記絶縁膜に凹部を形成する工程と、
(c)前記絶縁膜の上に導電膜を堆積させると共に、該導電膜で前記凹部内を充填する工程と、
(d)前記導電膜を研磨する工程と
を有し、
前記工程(d)は、第1のドレッサを用いてコンディショニングを行った第1の研磨パッドを用いて行う第1の研磨工程と、該第1のドレッサとは異なる第2のドレッサを用いてコンディショニングを行った第2の研磨パッドを用いて行う第2の研磨工程とを含む半導体装置の製造方法。
前記第1のドレッサと第2のドレッサとは、砥粒の平均寸法、砥粒の配置密度、立方八面体の砥粒の割合、及び砥粒の配置の少なくとも1つが異なる付記1に記載の半導体装置の製造方法。
前記絶縁膜は、層間絶縁膜と、該層間絶縁膜の上に形成された第1の犠牲膜と、該第1の犠牲膜の上に形成された第2の犠牲膜とを含み、
前記工程(b)で形成される前記凹部は、少なくとも前記第1の犠牲膜の底面よりも深い位置まで達し、
前記工程(d)の第1の研磨工程が、前記第2の犠牲膜を研磨する工程を含み、第2の研磨工程が、前記第1の犠牲膜を研磨する工程を含む付記1または2に記載の半導体装置の製造方法。
前記第1の研磨パッドを用いたときの、前記絶縁膜の表層部の研磨レートに対する前記導電膜の研磨レートの比が、前記第2の研磨パッドを用いたときの、前記絶縁膜の表層部の研磨レートに対する前記導電膜の研磨レートの比よりも大きい付記1乃至3のいずれか1項に記載の半導体装置の製造方法。
(a)半導体基板の上に絶縁膜を堆積させる工程と、
(b)前記絶縁膜に凹部を形成する工程と、
(c)前記絶縁膜の上面、及び前記凹部の内面を、被覆膜で覆う工程と、
(d)前記被覆膜の上に、導電性埋込膜を堆積させると共に、該導電性埋込膜で前記凹部内を充填する工程と、
(e)前記被覆膜の上の前記導電性埋込膜を、第1の研磨により除去する工程と、
(f)前記絶縁膜の上の前記被覆膜を、第2の研磨により除去する工程と
を有し、
前記工程(e)では、第1のドレッサを用いてコンディショニングを行った第1の研磨パッドを用いて研磨を行い、前記工程(f)では、該第1のドレッサとは異なる第2のドレッサを用いてコンディショニングを行った第2の研磨パッドを用いて研磨を行う半導体装置の製造方法。
前記第1のドレッサと第2のドレッサとは、砥粒の平均寸法、砥粒の配置密度、立方八面体の砥粒の割合、及び砥粒の配置の少なくとも1つが異なる付記5に記載の半導体装置の製造方法。
前記第1の研磨における前記被服膜の研磨レートに対する前記導電性埋込膜の研磨レートの比が、前記第2の研磨における前記被服膜の研磨レートに対する前記導電性埋込膜の研磨レートの比よりも大きい付記5または6に記載の半導体装置の製造方法。
(a)半導体からなる基板上に第1の絶縁膜を形成する工程と、
(b)前記第1の絶縁膜に第1の凹部を形成する工程と、
(c)前記第1の絶縁膜の上に第1の導電膜を堆積させると共に、前記第1の凹部内に該第1の導電膜を充填する工程と、
(d)前記第1の絶縁膜の上の前記第1の導電膜を、前記第1の凹部内に前記第1の導電膜が残り、かつ該第1の凹部内に残った該第1の導電膜の上面に、第1の窪みが発生する条件で、研磨により除去する工程と、
(e)前記第1の絶縁膜の表層部分、及び前記第1の凹部内に残っている第1の導電膜の表層部分を、研磨により除去する工程と、
(f)前記工程(e)の後、前記第1の絶縁膜及び前記第1の導電膜の上に、第2の絶縁膜を堆積させる工程と、
(g)前記第2の絶縁膜に、第2の凹部を形成する工程と、
(h)前記第2の絶縁膜の上に、第2の導電膜を堆積させると共に、前記第2の凹部内に該第2の導電膜を充填する工程と、
(i)前記第2の絶縁膜の上の前記第2の導電膜を、前記第2の凹部内に前記第2の導電膜が残り、かつ該第2の凹部内に残った該第2の導電膜の上面に、前記第1の窪みとは深さの異なる第2の窪みが発生する条件で、研磨により除去する工程と、
(j)前記第2の絶縁膜の表層部分、及び前記第2の凹部内に残っている第2の導電膜の表層部分を、研磨により除去する工程と
を有し、
前記工程(e)では、第1のドレッサを用いてコンディショニングを行った第1の研磨パッドを用いて研磨を行い、前記工程(j)では、該第1のドレッサとは異なる第2のドレッサを用いてコンディショニングを行った第2の研磨パッドを用いて研磨を行い、
前記第1の絶縁膜の表層部分の研磨レートをVi1、前記第1の導電膜の表層部分の研磨レートをVc1、前記第2の絶縁膜の表層部分の研磨レートをVi2、前記第2の導電膜の表層部分の研磨レートをVc2としたとき、前記第1の窪みが前記第2の窪みよりも浅いときは(Vc1/Vi1)>(Vc2/Vi2)となり、前記第2の窪みが前記第1の窪みよりも浅いときは(Vc1/Vi1)<(Vc2/Vi2)となるように、前記第1及び第2の研磨パッドが選択されている半導体装置の製造方法。
前記第1のドレッサと第2のドレッサとは、砥粒の平均寸法、砥粒の配置密度、立方八面体の砥粒の割合、及び砥粒の配置の少なくとも1つが異なる付記8に記載の半導体装置の製造方法。
前記第1の窪み及び前記第2の窪みのうち深い方の窪みが発生している表面を平坦化するときに用いる研磨パッドのコンディショニングを行うドレッサは、前記第1の窪み及び前記第2の窪みのうち浅い方の窪みが発生している表面を平坦化するときに用いる研磨パッドのコンディショニングを行うドレッサよりも、砥粒の平均寸法が大きいか、砥粒の配置密度が低いか、または立方八面体の砥粒の割合が高い付記8または9に記載の半導体装置の製造方法。
前記第1の窪み及び前記第2の窪みのうち深い方の窪みが発生している表面を平坦化するときに用いる研磨パッドのコンディショニングを行うドレッサの砥粒が、格子模様の格子点に配置されており、浅い方の窪みが発生している表面を平坦化するときに用いる研磨パッドのコンディショニングを行うドレッサの砥粒が、不規則に配置されている付記8または9に記載の半導体装置の製造方法。
11 研磨テーブル
11A 回転定盤
11B 研磨パッド
11C 回転軸
12 研磨ヘッド
12A 保持機構
12B リテーナリング
12C 回転軸
12D スイングアーム
13 スラリ供給管
14 ドレッサ
14A 砥粒板
14B 砥粒
14C 回転軸
14D スイングアーム
20 研磨対象物
30 半導体基板
31 素子分離絶縁膜
32 MOSFET
35 層間絶縁膜
36 導電プラグ
41 層間絶縁膜
42 キャップ膜
43 第1の犠牲膜
44 第2の犠牲膜
45 絶縁膜
46 凹部
47 バリアメタル膜
48 導電膜
51 絶縁膜
52 凹部
55、56、57 被覆膜
58 導電膜
70 第1の絶縁膜
71 第1の凹部
80 被覆膜
81 第1の導電膜
82 第1の窪み
85 第2の絶縁膜
86 第2の凹部
90 被覆膜
91 第2の導電膜
92 第2の窪み
Claims (10)
- (a)半導体基板の上に絶縁膜を堆積させる工程と、
(b)前記絶縁膜に凹部を形成する工程と、
(c)前記絶縁膜の上に導電膜を堆積させると共に、該導電膜で前記凹部内を充填する工程と、
(d)前記導電膜を研磨する工程と
を有し、
前記工程(d)は、第1のドレッサを用いてコンディショニングを行った第1の研磨パッドを用いて行う第1の研磨工程と、該第1のドレッサとは異なる第2のドレッサを用いてコンディショニングを行った第2の研磨パッドを用いて行う第2の研磨工程とを含む半導体装置の製造方法。 - 前記第1のドレッサと第2のドレッサとは、砥粒の平均寸法、砥粒の配置密度、立方八面体の砥粒の割合、及び砥粒の配置の少なくとも1つが異なる請求項1に記載の半導体装置の製造方法。
- 前記絶縁膜は、層間絶縁膜と、該層間絶縁膜の上に形成された第1の犠牲膜と、該第1の犠牲膜の上に形成された第2の犠牲膜とを含み、
前記工程(b)で形成される前記凹部は、少なくとも前記第1の犠牲膜の底面よりも深い位置まで達し、
前記工程(d)の第1の研磨工程が、前記第2の犠牲膜を研磨する工程を含み、第2の研磨工程が、前記第1の犠牲膜を研磨する工程を含む請求項1または2に記載の半導体装置の製造方法。 - 前記第1の研磨パッドを用いたときの、前記絶縁膜の表層部の研磨レートに対する前記導電膜の研磨レートの比が、前記第2の研磨パッドを用いたときの、前記絶縁膜の表層部の研磨レートに対する前記導電膜の研磨レートの比よりも大きい請求項1乃至3のいずれか1項に記載の半導体装置の製造方法。
- (a)半導体基板の上に絶縁膜を堆積させる工程と、
(b)前記絶縁膜に凹部を形成する工程と、
(c)前記絶縁膜の上面、及び前記凹部の内面を、被覆膜で覆う工程と、
(d)前記被覆膜の上に、導電性埋込膜を堆積させると共に、該導電性埋込膜で前記凹部内を充填する工程と、
(e)前記被覆膜の上の前記導電性埋込膜を、第1の研磨により除去する工程と、
(f)前記絶縁膜の上の前記被覆膜を、第2の研磨により除去する工程と
を有し、
前記工程(e)では、第1のドレッサを用いてコンディショニングを行った第1の研磨パッドを用いて研磨を行い、前記工程(f)では、該第1のドレッサとは異なる第2のドレッサを用いてコンディショニングを行った第2の研磨パッドを用いて研磨を行う半導体装置の製造方法。 - 前記第1のドレッサと第2のドレッサとは、砥粒の平均寸法、砥粒の配置密度、立方八面体の砥粒の割合、及び砥粒の配置の少なくとも1つが異なる請求項5に記載の半導体装置の製造方法。
- 前記第1の研磨における前記被服膜の研磨レートに対する前記導電性埋込膜の研磨レートの比が、前記第2の研磨における前記被服膜の研磨レートに対する前記導電性埋込膜の研磨レートの比よりも大きい請求項5または6に記載の半導体装置の製造方法。
- (a)半導体からなる基板上に第1の絶縁膜を形成する工程と、
(b)前記第1の絶縁膜に第1の凹部を形成する工程と、
(c)前記第1の絶縁膜の上に第1の導電膜を堆積させると共に、前記第1の凹部内に該第1の導電膜を充填する工程と、
(d)前記第1の絶縁膜の上の前記第1の導電膜を、前記第1の凹部内に前記第1の導電膜が残り、かつ該第1の凹部内に残った該第1の導電膜の上面に、第1の窪みが発生する条件で、研磨により除去する工程と、
(e)前記第1の絶縁膜の表層部分、及び前記第1の凹部内に残っている第1の導電膜の表層部分を、研磨により除去する工程と、
(f)前記工程(e)の後、前記第1の絶縁膜及び前記第1の導電膜の上に、第2の絶縁膜を堆積させる工程と、
(g)前記第2の絶縁膜に、第2の凹部を形成する工程と、
(h)前記第2の絶縁膜の上に、第2の導電膜を堆積させると共に、前記第2の凹部内に該第2の導電膜を充填する工程と、
(i)前記第2の絶縁膜の上の前記第2の導電膜を、前記第2の凹部内に前記第2の導電膜が残り、かつ該第2の凹部内に残った該第2の導電膜の上面に、前記第1の窪みとは深さの異なる第2の窪みが発生する条件で、研磨により除去する工程と、
(j)前記第2の絶縁膜の表層部分、及び前記第2の凹部内に残っている第2の導電膜の表層部分を、研磨により除去する工程と
を有し、
前記工程(e)では、第1のドレッサを用いてコンディショニングを行った第1の研磨パッドを用いて研磨を行い、前記工程(j)では、該第1のドレッサとは異なる第2のドレッサを用いてコンディショニングを行った第2の研磨パッドを用いて研磨を行い、
前記第1の絶縁膜の表層部分の研磨レートをVi1、前記第1の導電膜の表層部分の研磨レートをVc1、前記第2の絶縁膜の表層部分の研磨レートをVi2、前記第2の導電膜の表層部分の研磨レートをVc2としたとき、前記第1の窪みが前記第2の窪みよりも浅いときは(Vc1/Vi1)>(Vc2/Vi2)となり、前記第2の窪みが前記第1の窪みよりも浅いときは(Vc1/Vi1)<(Vc2/Vi2)となるように、前記第1及び第2の研磨パッドが選択されている半導体装置の製造方法。 - 前記第1のドレッサと第2のドレッサとは、砥粒の平均寸法、砥粒の配置密度、立方八面体の砥粒の割合、及び砥粒の配置の少なくとも1つが異なる請求項8に記載の半導体装置の製造方法。
- 前記第1の窪み及び前記第2の窪みのうち深い方の窪みが発生している表面を平坦化するときに用いる研磨パッドのコンディショニングを行うドレッサは、前記第1の窪み及び前記第2の窪みのうち浅い方の窪みが発生している表面を平坦化するときに用いる研磨パッドのコンディショニングを行うドレッサよりも、砥粒の平均寸法が大きいか、砥粒の配置密度が低いか、または立方八面体の砥粒の割合が高い請求項8または9に記載の半導体装置の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007226200A JP5444596B2 (ja) | 2007-08-31 | 2007-08-31 | 半導体装置の製造方法 |
US12/200,218 US8286344B2 (en) | 2007-08-31 | 2008-08-28 | Method for fabricating semiconductor device |
US13/618,947 US8991042B2 (en) | 2007-08-31 | 2012-09-14 | Method for fabricating semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007226200A JP5444596B2 (ja) | 2007-08-31 | 2007-08-31 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009059914A true JP2009059914A (ja) | 2009-03-19 |
JP5444596B2 JP5444596B2 (ja) | 2014-03-19 |
Family
ID=40405216
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007226200A Expired - Fee Related JP5444596B2 (ja) | 2007-08-31 | 2007-08-31 | 半導体装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (2) | US8286344B2 (ja) |
JP (1) | JP5444596B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020135661A1 (zh) | 2018-12-28 | 2020-07-02 | 丰益(上海)生物技术研发中心有限公司 | 巧克力用油脂组合物 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7208325B2 (en) * | 2005-01-18 | 2007-04-24 | Applied Materials, Inc. | Refreshing wafers having low-k dielectric materials |
CN105479324B (zh) * | 2014-10-03 | 2020-11-06 | 株式会社荏原制作所 | 研磨装置及处理方法 |
US20170008146A1 (en) * | 2015-07-10 | 2017-01-12 | Abrasive Technology, Inc. | Chemical mechanical planarization conditioner |
SG11201908968QA (en) * | 2017-10-17 | 2019-10-30 | Sumco Corp | Method of polishing silicon wafer |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10303152A (ja) * | 1997-04-28 | 1998-11-13 | Nec Corp | 自動研磨装置 |
JPH1148122A (ja) * | 1997-08-04 | 1999-02-23 | Hitachi Ltd | 化学的機械研磨装置およびこれを用いた半導体集積回路装置の製造方法 |
JP2000343406A (ja) * | 1999-06-02 | 2000-12-12 | Sumitomo Metal Ind Ltd | 試料研磨方法及び試料研磨装置 |
JP2003134505A (ja) * | 2001-10-22 | 2003-05-09 | Ishikawajima Harima Heavy Ind Co Ltd | 宇宙展望台 |
JP2003179017A (ja) * | 2001-12-12 | 2003-06-27 | Tokyo Seimitsu Co Ltd | 研磨装置及び研磨装置における研磨パッドのドレッシング方法 |
JP2004335648A (ja) * | 2003-05-06 | 2004-11-25 | Seiko Epson Corp | Cmp装置及びcmp用研磨パッドのイニシャライズ方法及び半導体装置 |
JP2006253717A (ja) * | 1999-05-12 | 2006-09-21 | Samsung Electronics Co Ltd | 高選択性cmpを用いた集積回路装置のトレンチ素子分離方法 |
JP2006278977A (ja) * | 2005-03-30 | 2006-10-12 | Fujitsu Ltd | 半導体装置の製造方法および研磨方法 |
JP2006319052A (ja) * | 2005-05-11 | 2006-11-24 | Fujitsu Ltd | 半導体装置の製造方法および研磨装置 |
JP2007266547A (ja) * | 2006-03-30 | 2007-10-11 | Kawasaki Microelectronics Kk | Cmp装置及びcmp装置の研磨パッドコンディショニング処理方法 |
JP2008137134A (ja) * | 2006-12-05 | 2008-06-19 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法及び半導体装置の製造装置 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3676030B2 (ja) * | 1997-04-10 | 2005-07-27 | 株式会社東芝 | 研磨パッドのドレッシング方法及び半導体装置の製造方法 |
JP3052896B2 (ja) * | 1997-06-13 | 2000-06-19 | 日本電気株式会社 | 研磨布表面のドレス治具及びその製造方法 |
TWI227726B (en) * | 1999-07-08 | 2005-02-11 | Eternal Chemical Co Ltd | Chemical-mechanical abrasive composition and method |
US6755720B1 (en) * | 1999-07-15 | 2004-06-29 | Noritake Co., Limited | Vitrified bond tool and method of manufacturing the same |
EP1080840A3 (en) * | 1999-08-30 | 2004-01-02 | Mitsubishi Materials Corporation | Polishing apparatus, polishing method and method of conditioning polishing pad |
TW436375B (en) * | 1999-11-16 | 2001-05-28 | Asia Ic Mic Process Inc | Formation method for dresser of chemical mechanical polishing pad |
JP2002134505A (ja) | 2000-10-12 | 2002-05-10 | Promos Technologies Inc | 金属配線の製造方法 |
JP2004128112A (ja) | 2002-10-01 | 2004-04-22 | Renesas Technology Corp | 半導体装置の製造方法 |
-
2007
- 2007-08-31 JP JP2007226200A patent/JP5444596B2/ja not_active Expired - Fee Related
-
2008
- 2008-08-28 US US12/200,218 patent/US8286344B2/en not_active Expired - Fee Related
-
2012
- 2012-09-14 US US13/618,947 patent/US8991042B2/en not_active Expired - Fee Related
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10303152A (ja) * | 1997-04-28 | 1998-11-13 | Nec Corp | 自動研磨装置 |
JPH1148122A (ja) * | 1997-08-04 | 1999-02-23 | Hitachi Ltd | 化学的機械研磨装置およびこれを用いた半導体集積回路装置の製造方法 |
JP2006253717A (ja) * | 1999-05-12 | 2006-09-21 | Samsung Electronics Co Ltd | 高選択性cmpを用いた集積回路装置のトレンチ素子分離方法 |
JP2000343406A (ja) * | 1999-06-02 | 2000-12-12 | Sumitomo Metal Ind Ltd | 試料研磨方法及び試料研磨装置 |
JP2003134505A (ja) * | 2001-10-22 | 2003-05-09 | Ishikawajima Harima Heavy Ind Co Ltd | 宇宙展望台 |
JP2003179017A (ja) * | 2001-12-12 | 2003-06-27 | Tokyo Seimitsu Co Ltd | 研磨装置及び研磨装置における研磨パッドのドレッシング方法 |
JP2004335648A (ja) * | 2003-05-06 | 2004-11-25 | Seiko Epson Corp | Cmp装置及びcmp用研磨パッドのイニシャライズ方法及び半導体装置 |
JP2006278977A (ja) * | 2005-03-30 | 2006-10-12 | Fujitsu Ltd | 半導体装置の製造方法および研磨方法 |
JP2006319052A (ja) * | 2005-05-11 | 2006-11-24 | Fujitsu Ltd | 半導体装置の製造方法および研磨装置 |
JP2007266547A (ja) * | 2006-03-30 | 2007-10-11 | Kawasaki Microelectronics Kk | Cmp装置及びcmp装置の研磨パッドコンディショニング処理方法 |
JP2008137134A (ja) * | 2006-12-05 | 2008-06-19 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法及び半導体装置の製造装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020135661A1 (zh) | 2018-12-28 | 2020-07-02 | 丰益(上海)生物技术研发中心有限公司 | 巧克力用油脂组合物 |
Also Published As
Publication number | Publication date |
---|---|
US8991042B2 (en) | 2015-03-31 |
US20130012019A1 (en) | 2013-01-10 |
JP5444596B2 (ja) | 2014-03-19 |
US8286344B2 (en) | 2012-10-16 |
US20090056102A1 (en) | 2009-03-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6561873B2 (en) | Method and apparatus for enhanced CMP using metals having reductive properties | |
JP5121348B2 (ja) | 化学・機械的研磨(cmp)中における銅のディッシングを防止するための局部領域合金化 | |
KR100509659B1 (ko) | 반도체장치기판연마공정 | |
US7232761B2 (en) | Method of chemical mechanical polishing with high throughput and low dishing | |
JP4901301B2 (ja) | 研磨方法及び半導体装置の製造方法 | |
US7208404B2 (en) | Method to reduce Rs pattern dependence effect | |
JP2000301454A5 (ja) | ||
JP2001148386A (ja) | 銅cmp後の障壁層バフ加工 | |
JP5444596B2 (ja) | 半導体装置の製造方法 | |
JP2010219406A (ja) | 化学的機械研磨方法 | |
JP4864402B2 (ja) | 半導体装置の製造方法 | |
JP2006278977A (ja) | 半導体装置の製造方法および研磨方法 | |
JP2000208516A (ja) | 多層配線構造をもつ半導体装置およびその製造方法。 | |
JP2008520106A (ja) | 半導体ウェーハに一つまたはそれ以上の金属ダマシン構造を形成するための方法 | |
US7344987B2 (en) | Method for CMP with variable down-force adjustment | |
JP2006140240A (ja) | 研磨パッド、研磨装置及び半導体装置の製造方法 | |
KR20180117608A (ko) | 화학적 기계적 연마 방법 | |
US20060258158A1 (en) | Polish method for semiconductor device planarization | |
US6777807B1 (en) | Interconnect integration | |
JP6663033B2 (ja) | 基板を化学機械研磨する方法 | |
JP2006319052A (ja) | 半導体装置の製造方法および研磨装置 | |
JP2009246228A (ja) | 研磨方法及び半導体装置の製造方法 | |
JP4456930B2 (ja) | 半導体装置の製造方法 | |
JP2005340863A (ja) | 研磨パッド及び化学的機械研磨方法 | |
JP2000357675A (ja) | ディッシング及びエロージョンを低減させるための銅cmp方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100524 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120614 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120717 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120912 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130326 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130522 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131126 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131209 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5444596 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |