JP2009059914A - 半導体装置の製造方法 - Google Patents

Abstract

【課題】 ２種類の材料が露出した基板表面を研磨して平坦化する際に、一方の材料の研磨レートと他方の材料の研磨レートとの比を容易に調節することが可能な研磨方法を取り入れた半導体装置の製造方法を提供する。
【解決手段】 （ａ）半導体基板の上に絶縁膜を堆積させる。（ｂ）絶縁膜に凹部を形成する。（ｃ）絶縁膜の上に導電膜を堆積させると共に、該導電膜で凹部内を充填する。（ｄ）導電膜を研磨する。工程（ｄ）は、第１のドレッサを用いてコンディショニングを行った第１の研磨パッドを用いて行う第１の研磨工程と、第１のドレッサとは異なる第２のドレッサを用いてコンディショニングを行った第２の研磨パッドを用いて行う第２の研磨工程とを含む。
【選択図】 図１

Description

本発明は、半導体装置の製造方法に関し、特に、少なくとも２種類の材料が露出した表面を化学機械研磨して平坦化を行う工程を含む半導体装置の製造方法に関する。

近年の多層構造を有する半導体集積回路装置の製造においては、露光パターンの微細化に伴い、フォトリソグラフィ工程の露光時における焦点深度が浅くなっている。基板全面で転写パターンを結像させるために、基板表面の平坦度を高めることが必要とされている。基板表面の平坦度を高めるために、化学機械研磨（ＣＭＰ）工程が導入される。

下記の特許文献１に、基板表面の平坦化を行うＣＭＰ装置が開示されている。一般的なＣＭＰ装置は、複数の研磨テーブルを備えている。研磨テーブル上に、例えば発泡ポリウレタンからなる研磨パッドが貼り付けられている。半導体基板は、研磨ヘッドに保持されて各研磨パッドに押し付けられた状態で研磨される。各研磨テーブルには、ドレッサが備えられている。ドレッサは、研磨パッドのコンディショニングを行う。コンディショニングは、新たな研磨パッドを研磨テーブル上に配置した後に、実際の研磨前に行われる。さらに、１枚のウエハの研磨が終了した後、次のウエハの研磨の前に行われる。また、ウエハの研磨中に行われる場合もある。

特開２００４−１２８１１２号公報

ＣＭＰによる平坦化工程では、通常、パターニングされた金属膜と絶縁膜とが露出した表面を研磨することにより平坦化を行う。金属膜の表面と絶縁膜の表面との境界部分に段差が発生しないようにするために、金属膜の研磨レートと絶縁膜の研磨レートとの比を、好適な値に制御しなければならない。

また、ダマシン法によって金属配線を形成する際に、絶縁膜上に金属膜が残留することを防止するために、オーバ研磨を行う場合がある。オーバ研磨を行うと、凹部内に充填されている金属膜の表層部が過剰に研磨され、金属膜の上面が絶縁膜の上面よりも低くなり、窪みが発生する。金属膜表面に発生する窪みは、ディッシングと呼ばれる。

ディッシングが形成された後に、表面の平坦化を行う際に、ディッシングの深さに応じて、絶縁膜の研磨レートに対する金属膜の研磨レートの比を適切に制御することが求められる。

本発明の目的は、２種類の材料が露出した基板表面を研磨して平坦化する際に、一方の材料の研磨レートと他方の材料の研磨レートとの比を容易に調節することが可能な研磨方法を取り入れた半導体装置の製造方法を提供することである。

本発明の一観点によると、
（ａ）半導体基板の上に絶縁膜を堆積させる工程と、
（ｂ）前記絶縁膜に凹部を形成する工程と、
（ｃ）前記絶縁膜の上に導電膜を堆積させると共に、該導電膜で前記凹部内を充填する工程と、
（ｄ）前記導電膜を研磨する工程と
を有し、
前記工程（ｄ）は、第１のドレッサを用いてコンディショニングを行った第１の研磨パッドを用いて行う第１の研磨工程と、該第１のドレッサとは異なる第２のドレッサを用いてコンディショニングを行った第２の研磨パッドを用いて行う第２の研磨工程とを含む半導体装置の製造方法が提供される。

本発明の他の観点によると、
（ａ）半導体基板の上に絶縁膜を堆積させる工程と、
（ｂ）前記絶縁膜に凹部を形成する工程と、
（ｃ）前記絶縁膜の上面、及び前記凹部の内面を、被覆膜で覆う工程と、
（ｄ）前記被覆膜の上に、導電性埋込膜を堆積させると共に、該導電性埋込膜で前記凹部内を充填する工程と、
（ｅ）前記被覆膜の上の前記導電性埋込膜を、第１の研磨により除去する工程と、
（ｆ）前記絶縁膜の上の前記被覆膜を、第２の研磨により除去する工程と
を有し、
前記工程（ｅ）では、第１のドレッサを用いてコンディショニングを行った第１の研磨パッドを用いて研磨を行い、前記工程（ｆ）では、該第１のドレッサとは異なる第２のドレッサを用いてコンディショニングを行った第２の研磨パッドを用いて研磨を行う半導体装置の製造方法が提供される。

本発明のさらに他の観点によると、
（ａ）半導体からなる基板上に第１の絶縁膜を形成する工程と、
（ｂ）前記第１の絶縁膜に第１の凹部を形成する工程と、
（ｃ）前記第１の絶縁膜の上に第１の導電膜を堆積させると共に、前記第１の凹部内に該第１の導電膜を充填する工程と、
（ｄ）前記第１の絶縁膜の上の前記第１の導電膜を、前記第１の凹部内に前記第１の導電膜が残り、かつ該第１の凹部内に残った該第１の導電膜の上面に、第１の窪みが発生する条件で、研磨により除去する工程と、
（ｅ）前記第１の絶縁膜の表層部分、及び前記第１の凹部内に残っている第１の導電膜の表層部分を、研磨により除去する工程と、
（ｆ）前記工程（ｅ）の後、前記第１の絶縁膜及び前記第１の導電膜の上に、第２の絶縁膜を堆積させる工程と、
（ｇ）前記第２の絶縁膜に、第２の凹部を形成する工程と、
（ｈ）前記第２の絶縁膜の上に、第２の導電膜を堆積させると共に、前記第２の凹部内に該第２の導電膜を充填する工程と、
（ｉ）前記第２の絶縁膜の上の前記第２の導電膜を、前記第２の凹部内に前記第２の導電膜が残り、かつ該第２の凹部内に残った該第２の導電膜の上面に、前記第１の窪みとは深さの異なる第２の窪みが発生する条件で、研磨により除去する工程と、
（ｊ）前記第２の絶縁膜の表層部分、及び前記第２の凹部内に残っている第２の導電膜の表層部分を、研磨により除去する工程と
を有し、
前記工程（ｅ）では、第１のドレッサを用いてコンディショニングを行った第１の研磨パッドを用いて研磨を行い、前記工程（ｊ）では、該第１のドレッサとは異なる第２のドレッサを用いてコンディショニングを行った第２の研磨パッドを用いて研磨を行い、
前記第１の絶縁膜の表層部分の研磨レートをＶｉ１、前記第１の導電膜の表層部分の研磨レートをＶｃ１、前記第２の絶縁膜の表層部分の研磨レートをＶｉ２、前記第２の導電膜の表層部分の研磨レートをＶｃ２としたとき、前記第１の窪みが前記第２の窪みよりも浅いときは（Ｖｃ１／Ｖｉ１）＞（Ｖｃ２／Ｖｉ２）となり、前記第２の窪みが前記第１の窪みよりも浅いときは（Ｖｃ１／Ｖｉ１）＜（Ｖｃ２／Ｖｉ２）となるように、前記第１及び第２の研磨パッドが選択されている半導体装置の製造方法が提供される。

研磨パッドのコンディショニングを行うドレッサを変えると、研磨パッドを用いて２種類の材料の研磨を行う際の研磨レートの比が変化する。異なる仕様のドレッサでコンディショニングされた複数の研磨パッドから適切な研磨パッドを選択することにより、研磨レートの比を最適値に近づけることが可能になる。このように、複数の仕様のドレッサを用いることにより、研磨条件選択の自由度を高めることができる。

図１に、実施例によるＣＭＰ装置の概略平面図を示す。１つのＣＭＰ装置は、複数、例えば３個の研磨ユニット１０を含む。各研磨ユニット１０は、研磨テーブル１１、研磨ヘッド１２、スラリ供給管１３、及びドレッサ１４を含む。研磨ヘッド１２は、研磨対象物であるウエハを保持する保持機構１２Ａとスイングアーム１２Ｄを含む。保持機構１２Ａは、ウエハを保持し、その被研磨面を研磨テーブル１１の上面（研磨面）に押し付ける。スイングアーム１２Ｄは、保持機構１２Ａを、研磨テーブル１１の研磨面に平行な面に沿って移動させる。

スラリ供給管１３は、研磨テーブル１１の研磨面にスラリを滴下する。ドレッサ１４は、砥粒板１４Ａとスイングアーム１４Ｄとを含む。砥粒板１４Ａは、砥粒が固定された面を研磨テーブル１１の研磨面に接触させ、その表面のコンディショニングを行う。スイングアーム１４Ｄは、砥粒板１４Ａを研磨テーブル１１の半径方向に移動させる。

図２に、研磨ユニット１０の概略断面図を示す。回転定盤１１Ａ、回転軸１１Ｂ、及び研磨パッド１１Ｂにより、研磨テーブル１１が構成される。回転定盤１１Ａの上面に、研磨パッド１１Ｂが固定されている。回転定盤１１Ａは、回転軸１１Ｃにより支持されており、回転軸１１Ｃを中心として回転する。研磨パッド１１Ｂは、例えば発泡ポリウレタンで形成される。

研磨ヘッド１２は、保持機構１２Ａ、リテーナリング１２Ｂ、及び回転軸１２Ｃを含む。保持機構１２Ａは、その下にウエハ２０を保持し、ウエハ２０を研磨パッド１１Ｂの表面に押し付ける。リテーナリング１２Ｂは、保持機構１２Ａに保持されたウエハ２０の周囲を取り囲み、保持機構１２Ａからウエハ２０が脱落しないように、ウエハ２０を拘束する。保持機構１２Ａは、回転軸１２Ｃにより支持されており、回転軸１２Ｃを中心として回転する。

スラリ供給管１３から、スラリ１８が、研磨パッド１１Ｂの表面上に滴下される。スラリ１８として、研磨対象材料によって適切なものが用いられる。スラリ１８は、例えば、ＳｉＯ_２粒子を含んだアルカリ性溶液である。

ドレッサ１４は、ステンレス製の砥粒板１４Ａ、砥粒１４Ｂ、回転軸１４Ｃ、及びスイングアーム１４Ｄを含む。砥粒板１４Ａは、研磨パッド１１Ｂに対向するように配置されており、その対向面に多数の砥粒１４Ｂが固定されている。砥粒１４Ｂとして、例えばダイヤモンド粒子が用いられる。砥粒１４Ｂは、ニッケルめっきまたはロウ付け法等により、砥粒板１４Ａに固定される。回転軸１４Ｃが砥粒板１４Ａを回転可能に支持している。回転軸１４Ｃはスイングアーム１４Ｄの先端に支持される。

砥粒板１４Ａを回転させながら研磨パッド１１Ｂに押し付けることにより、研磨パッド１１Ｂの表面状態の調整（目立て、コンディショニング）を行うことができる。新しい研磨パッド１１Ｂを回転定盤１１Ａ上に固定したときには、１０〜３０分程度のコンディショニングを行う。１枚のウエハの研磨が終了し、次のウエハの研磨を行う前に行われるコンディショニングは、例えば１０〜６０秒である。コンディショニング時にドレッサ１４を研磨パッド１１Ｂに押し付ける力は、例えば２〜８ｋｇ重である。また、コンディショニング時には、ドレッサ１４を、毎分５〜２０回程度、研磨パッド１１Ｂの半径方向に往復運動させる。砥粒板１４Ａの回転速度は、１００〜２００ｒｐｍ程度である。

砥粒１４Ｂの平均寸法、配置密度、砥粒形状、分布の態様の異なるドレッサ１４を用いてコンディショニングを行った複数の研磨パッドで研磨を行い、絶縁膜の研磨レートと金属膜の研磨レートとの比を評価する実験を行った。以下、この評価実験の結果について説明する。

シリコン基板の表面に、化学気相成長（ＣＶＤ）により酸化シリコン膜を形成した試料と、物理気相成長（ＰＶＤ）及びめっき法で銅膜を形成した試料を準備した。これらの試料の酸化シリコン膜及び銅膜を、下記の条件で研磨し、研磨レートの比を算出した。なお、いずれの研磨時にも、同一のスラリを用いた。
・研磨ヘッド荷重：２８０ｇ／ｃｍ^２
・研磨ヘッド回転数：５０ｒｐｍ
・研磨テーブル回転数：６０ｒｐｍ
・スラリ供給量：０．２リットル／分
・研磨パッド：ロデールニッタ株式会社製ＩＣ１０１０
図３に、ダイヤモンド砥粒１４Ｂの平均サイズが異なるドレッサでコンディショニングを行った３種類の研磨パッドを用いて研磨を行った場合の研磨レートの比を示す。縦軸は、酸化シリコンの研磨レートに対する銅膜の研磨レートの比を、砥粒平均サイズが１７０μｍのドレッサでコンディショニングを行った研磨パッドを用いたときの研磨レート比が１になるように規格化して表す。いずれのドレッサも、砥粒１４Ｂの配置密度は、８．０ ｍｍ^−２、立方八面体構造の砥粒の割合は、９０％以下であり、砥粒は、格子模様の格子点に配置されている。砥粒平均サイズが７０μｍ〜１７０μｍの範囲内で、砥粒平均サイズが小さくなるに従って、研磨レート比が大きくなることがわかる。

図４に、上記ドレッサを用いてコンディショニングを行った３種類の研磨パッド１１Ｂの表面粗さＲａを示す。縦軸は、研磨パッドの表面粗さＲａを、砥粒サイズ１００μｍのドレッサでコンディショニングを行った研磨パッドの表面粗さＲａが１になるように規格化して表す。ここで、表面粗さＲａは算術平均粗さであり、算術平均粗さは、パッド表面の各位置とパッド表面平均高さとの距離の平均値で表される。砥粒平均サイズが７０μｍ〜１７０μｍの範囲内で、砥粒平均サイズが大きくなるに従って、研磨パッドの表面が粗くなることがわかる。

図３に示したように、研磨レート比が、研磨パッドのコンディショニングを行うドレッサ１４の砥粒平均サイズに依存するのは、図４に示したように、研磨パッド１１Ｂの表面粗さが異なるためであると考えられる。

図５に、ダイヤモンド砥粒１４Ｂの配置密度が異なるドレッサでコンディショニングを行った２種類の研磨パッドを用いて研磨を行った場合の研磨レート比を示す。縦軸は、酸化シリコンの研磨レートに対する銅膜の研磨レートの比を、砥粒の配置密度が８．０ｍｍ^−２のドレッサでコンディショニングを行った研磨パッドを用いたときの研磨レート比が１になるように規格化して表す。いずれのドレッサも、砥粒１４Ｂの砥粒平均サイズは、１４０μｍ、立方八面体構造の砥粒の割合は、９０％以下であり、砥粒は、格子模様の格子点に配置されている。配置密度が８ｍｍ^−２〜１３ｍｍ^−２の範囲内で、配置密度が高くなるに従って、研磨レート比が大きくなることがわかる。

図６に、立方八面体構造を持つダイヤモンド砥粒の割合が異なるドレッサでコンディショニングを行った研磨パッドを用いて研磨を行った場合の研磨レートの比を示す。縦軸は、酸化シリコンの研磨レートに対する銅膜の研磨レートの比を、立方八面体構造の砥粒の割合が９５％以上のドレッサでコンディショニングを行った研磨パッドを用いたときの研磨レート比が１になるように規格化して表す。いずれのドレッサも、砥粒１４Ｂの砥粒平均サイズは、１４０μｍ、砥粒の配置密度は、１３．０ｍｍ^−２であり、砥粒は、格子模様の格子点に配置されている。立方八面体構造の砥粒が含まれる割合が低いほど、研磨レート比が大きくなることがわかる。

図７に、ダイヤモンド砥粒１４Ｂが正方格子の交差箇所（格子点）に規則的に分布するドレッサでコンディショニングを行った研磨パッドを用いた場合と、不規則に分布するドレッサでコンディショニングを行った研磨パッドを用いた場合の研磨レートの比を示す。縦軸は、酸化シリコンの研磨レートに対する銅膜の研磨レートの比を、砥粒が正方格子の格子点に規則的に分布するドレッサでコンディショニングを行った研磨パッドを用いたときの研磨レート比が１になるように規格化して表す。いずれのドレッサも、砥粒１４Ｂの砥粒平均サイズは、１００μｍ、砥粒の配置密度は、８．０ｍｍ^−２、立方八面体構造の砥粒の割合は、９０％以下である。砥粒を不規則に配置した方が、研磨レート比が大きくなることがわかる。

図５〜図７に示したように、研磨レート比が、コンディショニングを行ったドレッサの仕様に依存するのは、図４に示した場合と同様に、研磨パッド１１Ｂの表面粗さが異なるためであると考えられる。

上述のように、本願発明者らの評価実験により、コンディショニングを行ったドレッサの仕様、具体的には、砥粒の平均サイズ、砥粒の配置密度、立方八面体構造の砥粒の割合、砥粒の分布態様の少なくとも１つが異なると、酸化シリコン膜の研磨レートに対する銅膜の研磨レートの比も異なることがわかった。上記評価実験では、酸化シリコン膜と銅膜との研磨レートの比を算出したが、その他の材料からなる絶縁膜と金属膜との研磨レートの比も、ドレッサの仕様に依存すると考えられる。また、絶縁膜と金属膜との組み合わせに限定されることなく、より一般的に、２つの材料の研磨レートの比も、ドレッサの仕様に依存すると考えられる。例えば、酸化シリコン膜と窒化シリコン膜といった絶縁膜同士の組み合わせ、銅膜とチタン膜といった金属膜同士の組み合わせの場合にも、研磨レートの比が、ドレッサの仕様に依存すると考えられる。

次に、図８Ａ〜図８Ｇを参照して、第１の実施例による半導体装置の製造方法について説明する。

図８Ａに示すように、シリコンからなる半導体基板３０の表面に、素子分離絶縁膜３１が形成されている。素子分離絶縁膜３１で囲まれた活性領域内に、ＭＯＳＦＥＴ３２が形成されている。ＭＯＳＦＥＴ３２は、ソース３２Ｓ、ドレイン３２Ｄ、及びゲート電極３２Ｇ等を含む。

ＭＯＳＦＥＴ３２を覆うように、半導体基板３０の上に、酸化シリコン等からなる層間絶縁膜３５が形成されている。この層間絶縁膜３５にビアホールが形成され、このビアホール内に導電プラグ３６が充填されている。導電プラグ３６は、ＭＯＳＦＥＴ３２のソース３２Ｓに接続されている。

図８Ｂに示すように、層間絶縁膜３５の上に、絶縁材料からなる絶縁膜４５を堆積させる。絶縁膜４５は、下から順番に、層間絶縁膜４１、キャップ膜４２、第１の犠牲膜４３、及び第２の犠牲膜４４が積層された４層構造を有する。キャップ膜４２は、層間絶縁膜４１とは異なる絶縁材料で形成され、第１の犠牲膜４３は、層間絶縁膜４１及びキャップ膜４２のいずれとも異なる絶縁材料で形成され、第２の犠牲膜４４は、第１の犠牲膜４３とは異なる絶縁材料で形成される。

層間絶縁膜４１は、例えばポーラスシリカ等のＬｏｗ−ｋ材料で形成される。キャップ膜４２、第１の犠牲膜４３、及び第２の犠牲膜４４は、酸化シリコン（ＳｉＯ２）、酸炭化シリコン（ＳｉＯＣ）、炭化シリコン（ＳｉＣ）、窒化シリコン（ＳｉＮ）、酸窒化シリコン（ＳｉＯＮ）等で形成される。例えば、キャップ膜４２、第１の犠牲膜４３、及び第２の犠牲膜４４は、それぞれＳｉＮ、ＳｉＯ_２、及びＳｉＮで形成される。

図８Ｃに示すように、絶縁膜４５に、配線用の溝として用いられる凹部４６を形成する。第１の犠牲膜４３及び第２の犠牲膜４４は、例えば、リソグラフィ時の反射防止膜、層間絶縁膜４１をエッチングするときのハードマスク等として用いられる。シングルダマシン法を採用する場合には、凹部４６は層間絶縁膜４１の底面まで達する。デュアルダマシン法を採用する場合には、凹部４６は、層間絶縁膜４１の厚さ方向の途中まで達する。いずれの場合にも、凹部４６は、第１の犠牲膜４３の底面よりも深い位置まで達する。

図８Ｄに示すように、凹部４６の内面、及び第２の犠牲膜４４の上面を、バリアメタル膜４７で覆う。バリアメタル膜４７には、例えばＴａ、ＴｉＮ、Ｔｉ等が用いられる。また、バリアメタル膜４７を、これらの金属膜の積層構造としてもよい。バリアメタル膜４７の上に、導電膜４８を堆積させると共に、凹部４６内を導電膜４８で埋め込む。導電膜４８は、例えば銅、または銅を主成分とする合金で形成される。導電膜４８は、スパッタリング等で銅のシード膜を形成した後に、銅を電解めっきすることにより堆積される。

図８Ｅに示すように、絶縁膜４５の上面よりも上方に堆積している導電膜４８及びバリアメタル膜４７を、ＣＭＰにより除去する。凹部４６内に、バリアメタル膜４７ａ及び導電膜４８ａが残る。その後、第２の犠牲膜４４、及び凹部４６内に残っている導電膜４８ａの表層部分を、ＣＭＰにより除去する。

図８Ｆに示すように、第１の犠牲膜４３が露出する。その後、第１の犠牲膜４３、及び凹部４６内に残っている導電膜４８ａの表層部分を、ＣＭＰにより除去する。

図８Ｇに示すように、キャップ膜４２が露出する。

図８Ｅの状態から図８Ｇの状態に至るまでの各ＣＭＰ工程は、図１及び図２に示したドレッサ１４でコンディショニングされた研磨パッド１１Ｂを用いて行う。使用するスラリは同一のものである。各ＣＭＰ工程で用いられる研磨パッド１１Ｂのコンディショニングを行うドレッサ１４は、相互に仕様の異なるものである。例えば、図１に示した３つの研磨ユニット１０には、相互に異なる仕様のドレッサ１４が装着されている。研磨を行う研磨ユニット１０を変えることにより、異なる仕様のドレッサでコンディショニングされた複数の研磨パッドから好適な研磨パッドを選択して研磨を行うことができる。

図８Ｄに示されている導電膜４８を研磨する工程では、第２の犠牲膜４４の研磨レートに対する導電膜４８の研磨レートが大きい条件を適用することが好ましい。図８Ｅに示されている第２の犠牲膜４４、及び導電膜４８ａの表層部分を研磨する工程では、図８Ｆに示した第１の犠牲膜４３の上面と、導電膜４８ａの上面とがなるべく平坦になる条件を適用することが好ましい。図８Ｆに示されている第１の犠牲膜４３、及び導電膜４８ａの表層部分を研磨する工程では、図８Ｇに示したキャップ膜４２の上面と、導電膜４８ａの上面とがなるべく平坦になる条件を適用することが好ましい。

各ＣＭＰ工程に適した仕様のドレッサ１４でコンディショニングされた研磨パッドを用いることにより、上述の種々の条件の選択の自由度を高めることができる。

図８Ｅに示した第２の犠牲膜４４を研磨するときに第１のドレッサでコンディショニングを行った研磨パッドを用い、図８Ｆに示した第２の犠牲膜４３を研磨するときに、第１のドレッサとは異なる仕様の第２のドレッサでコンディショニングを行った研磨パッドを用いるとする。

第１のドレッサでコンディショニングを行った研磨パッドを用いたときの、絶縁膜４５の表層部（第２の犠牲膜４４）の研磨レートに対する導電膜４８の研磨レートの比が、第２のドレッサでコンディショニングを行った研磨パッドを用いたときの、絶縁膜４５の表層部の研磨レートに対する導電膜４８の研磨レートの比よりも大きくなるように研磨パッドを選択することが好ましい。これにより、導電膜４８をより効果的に研磨することができる。

また、平坦度を高めるために、第１のドレッサでコンディショニングされた研磨パッドを用いたときの、第２の犠牲膜４４の研磨レートに対する導電膜４８の研磨レートの比が、第２のドレッサでコンディショニングされた研磨パッドを用いたときのそれよりも１に近くなり、かつ、第２のドレッサでコンディショニングされた研磨パッドを用いたときの、第１の犠牲膜４３の研磨レートに対する導電膜４８の研磨レートの比が、第１のドレッサでコンディショニングされた研磨パッドを用いたときのそれよりも１に近くなるように、研磨パッドを選択することが好ましい。

第２の犠牲膜４４の研磨開始直前に、導電膜４８ａの表面が第２の犠牲膜４４の表面から突出している場合には、第２の犠牲膜４４の研磨レートに対する導電膜４８ａの研磨レートの比が、より大きくなる条件で研磨を行うことが好ましい。逆に、第２の犠牲膜４４の研磨開始直前に、導電膜４８ａの表面が第２の犠牲膜４４の表面よりも下がっている場合には、第２の犠牲膜４４の研磨レートに対する導電膜４８ａの研磨レートの比が、より小さくなる条件で研磨を行うことが好ましい。この好適な研磨レートの比は、第１の犠牲膜４３と導電膜４８ａの表層部を研磨する場合にもあてはまる。

次に、図９Ａ〜図９Ｆを参照して、第２の実施例による半導体装置の製造方法について説明する。

図９Ａに示した半導体基板３０から層間絶縁膜３５までの構造は、図８Ａに示した構造と同一である。層間絶縁膜３５の上に、絶縁材料からなる絶縁膜５１を堆積させる。絶縁膜５１に、配線用の溝となる凹部５２を形成する。

図９Ｂに示すように、凹部５２の内面、及び層間絶縁膜５１の上面を、３層の被覆膜５５、５６、及び５７で覆う。３層の被覆膜の各々は、例えばＴａ、ＴａＮ、Ｔｉ、ＴｉＮ、Ｒｕ、またはＭｎ等で形成されており、スパッタリングにより成膜される。これらの被覆膜は、拡散防止、密着性向上等の機能を持つ。

最も上の被覆膜５７の上に、導電性埋込膜５８を堆積させると共に、凹部５２内を導電性埋込膜５８で埋め込む。導電性埋込膜５８には、被覆膜５５、５６、５７のいずれの材料とも異なる導電材料、例えば銅、または銅を主成分とする合金が用いられる。導電性埋込膜５８は、銅のシード層をスパッタリングで成膜した後、銅を電解めっきすることにより形成される。

図９Ｃに示すように、被覆膜５７の上面よりも上方に堆積している導電性埋込膜５８を、ＣＭＰにより除去する。これにより、凹部５２内に、導電性埋込膜５８ａが残り、それ以外の領域に、被覆膜５７が露出する。その後、最も上の被覆膜５７、及び凹部内の導電性埋込膜５８ａの表層部分を、化学機械研磨により除去する。

図９Ｄに示すように、平坦面上の被覆膜５７が除去されて、その下の被覆膜５６が露出する。その後、露出した被覆膜５６、及び凹部内に残っている導電性埋込膜５８ａの表層部分をＣＭＰにより除去する。

図９Ｅに示すように、平坦面上の被覆膜５６が除去されて、その下の被覆膜５５が露出する。さらに、露出した被覆膜５５、及び凹部内に残っている導電性埋込膜５８ａの表層部分をＣＭＰにより除去する。

図９Ｆに示すように、平坦面上の被覆膜５６が除去されて、その下の層間絶縁膜５１が露出する。凹部５２の内面上には、被覆膜５５ａ、５６ａ、及び５７ａが残り、さらに凹部５２内に充填された導電性埋込膜５８ａが残る。

図９Ｂに示した導電性埋込膜５８の研磨、図９Ｃに示した被覆膜５７の研磨、図９Ｄに示した被覆膜５６の研磨、及び図９Ｅに示した被覆膜５５の研磨は、それぞれ異なる仕様のドレッサでコンディショニングされた研磨パッドを用いて行われる。使用するスラリは同一のものである。

図９Ｂに示した導電性埋込膜５８を研磨する際には、最も上の被覆膜５７の研磨レートに比べて導電性被覆膜５８の研磨レートが十分大きな条件で行うことが好ましい。

図９Ｃに示した被覆膜５７を研磨する工程では、被覆膜５７と、凹部５２内の導電性埋込膜５８ａとが同時に研磨される。図９Ｄに示した被覆膜５６を研磨する工程では、被覆膜５６と、凹部５２内の導電性埋込膜５８ａとが同時に研磨される。図９Ｅに示した被覆膜５５を研磨する工程では、被覆膜５５と、凹部５２内の導電性埋込膜５８ａとが同時に研磨される。研磨後の表面の平坦度を高めるために、研磨される２種類の導電材料の研磨レートの比を１に近づけることが好ましい。

各ＣＭＰ工程において、仕様の異なるドレッサでコンディショニングされた研磨パッドを用いるため、研磨レートの比を調整する際の自由度を高めることができる。

一例として、図９Ｂに示した導電性埋込膜５８を研磨するときに第１のドレッサでコンディショニングを行った第１の研磨パッドを用い、図９Ｃに示した被覆膜５７を研磨するときに、第１のドレッサとは仕様の異なる第２のドレッサでコンディショニングを行った第２の研磨パッドを用い、図９Ｄに示した被覆膜５６を研磨するときに、第１及び第２のドレッサとは仕様の異なる第３のドレッサでコンディショニングを行った第３の研磨パッドを用いる。第１の研磨パッドを用いたときの被覆膜５７の研磨レートに対する導電性埋込膜の研磨レートの比が、第２の研磨パッドを用いたときのそれよりも大きくなるように、第１のドレッサ及び第２のドレッサを選択する。また、第２の研磨パッドを用いたときの、被覆膜５７の研磨レートに対する導電性埋込膜５８の研磨レートの比が、第１の研磨パッドを用いたとき及び第３の研磨パッドを用いたときのそれよりも１に近くなるように、第２のドレッサを選択する。また、被覆膜５６の研磨レートに対する導電性埋込膜５８の研磨レートの比が、第１の研磨パッドを用いたとき及び第２の研磨パッドを用いたときのそれよりも１に近くなるように、第３のドレッサを選択する。

次に、図１０Ａ〜図１０Ｉを参照して、第３の実施例による半導体装置の製造方法について説明する。

図１０Ａに示すように、表面にＭＯＳＦＥＴ等が形成された基板上に、第１の絶縁材料からなる第１の絶縁膜７０を形成する。この半導体基板は、例えば図８Ａに示した半導体基板３０から層間絶縁膜３５までの積層構造を持つ。

図１０Ｂに示すように、第１の絶縁膜７０に配線用の溝となる第１の凹部７１を形成する。図１０Ｃに示すように、第１の凹部７１の内面、及び第１の絶縁膜７０の上面を被覆膜８０で覆う。さらに、被覆膜８０の上に、第１の導電膜８１を堆積させると共に、第１の凹部７１内を第１の導電膜８１で埋め込む。被覆膜８０には、Ｔａ、ＴａＮ、Ｔｉ、ＴｉＮ、Ｒｕ、またはＭｎ等が用いられる。なお、第１の被覆膜８０を、これらの金属からなる複数の膜を含む積層構造としてもよい。第１の導電膜８１には、例えば銅、または銅を主成分とする合金が用いられる。

図１０Ｄに示すように、第１の絶縁膜７０の上面よりも上方に堆積している第１の導電膜８１をＣＭＰにより除去する。なお、この段階で、第１の絶縁膜７０の平坦面上に被覆膜８０を残してもよいし、被覆膜８０も除去して第１の絶縁膜７０の上面を露出させてもよい。第１の凹部７１の内面を覆う被覆膜８０ａはそのまま残存する。第１の凹部７１内に残った第１の導電膜８１ａの上面に、第１の窪み８２が発生する。

図１０Ｅに示すように、第１の絶縁膜７０の表層部分、及び第１の凹部７１内に残っている第１の導電膜８１ａの表層部分をＣＭＰにより除去することにより、表面の平坦化を行う。

図１０Ｄの研磨工程と、図１０Ｅの研磨工程とでは、相互に仕様の異なるドレッサを用いてコンディショニングを行った研磨パッドを用いる。図１０Ｅの研磨工程で用いる研磨パッドのコンディショニングを行うドレッサは、図１０Ｄの研磨工程で用いる研磨パッドのコンディショニングを行うドレッサに比べて、砥粒の平均サイズが大きいもの、砥粒の配置密度が低いもの、または立方八面体構造の砥粒の比率が高い。このように、研磨パッドを使い分けると、導電膜８１の研磨レートに対する絶縁膜７０の研磨レートの比を高くすることができる。これにより、図１０Ｅに示した絶縁膜７０と導電膜８１ａとの表面の平坦度を高めることができる。

図１０Ｆに示すように、平坦化された表面上に、絶縁材料からなる第２の絶縁膜８５を堆積させる。第２の絶縁膜８５に、配線用の溝、及び層間接続用のビアホールとなる第２の凹部８６を形成する。第２の凹部８６の底面に、第１の導電膜８１ａが露出する。

図１０Ｇに示すように、第２の凹部８６の内面、及び第２の絶縁膜８５の上面を、被覆膜９０で覆う。さらに、被覆膜９０の上に、第２の導電膜９１を堆積させると共に、第２の凹部８６内を第２の導電膜９１で埋め込む。被覆膜９０及び第２の導電膜９１は、それぞれ図１０Ｃに示した被覆膜８０及び第１の導電膜８１と同一の材料で形成される。

図１０Ｈに示すように、第２の絶縁膜８５の上面よりも上方に堆積している第２の導電膜９１を、ＣＭＰにより除去する。この段階で、第２の絶縁膜８５の平坦面上に被服膜９０を残してもよいし、被覆膜９０も除去して第２の絶縁膜８５の上面を露出させてもよい。第２の凹部８６の内面を覆う被覆膜９１ａはそのまま残存する。第２の凹部８６内に残った第２の導電膜９１ａの上面に、第２の窪み９２が発生する。

図１０Ｉに示すように、第２の絶縁膜８５の表層部分、及び第２の凹部８６内に残っている第２の導電膜９１ａの表層部分を、ＣＭＰにより除去することにより、表面の平坦化を行う。平坦化された表面上に、さらに多層配線構造（図示せず）を形成する。

図１０Ｈの研磨工程と、図１０Ｉの研磨工程とでは、相互に仕様の異なるドレッサを用いてコンディショニングを行った研磨パッドを用いる。図１０Ｉの研磨工程で用いる研磨パッドのコンディショニングを行うドレッサは、図１０Ｈの研磨工程で用いる研磨パッドのコンディショニングを行うドレッサに比べて、砥粒の平均サイズが大きいもの、砥粒の配置密度が低いもの、または立方八面体構造の砥粒の比率が高い。このように、研磨パッドを使い分けると、導電膜９１の研磨レートに対する絶縁膜８５の研磨レートの比を高くすることができる。これにより、図１０Ｉに示した絶縁膜８５と導電膜９１ａとの表面の平坦度を高めることができる。

図１０Ｅに示した平坦化のためのＣＭＰ工程、及び図１０Ｉに示した平坦化のためのＣＭＰ工程は、相互に仕様の異なるドレッサでコンディショニングされた研磨パッドを用いて行う。使用するスラリは同一のものである。

第１の窪み８２が第２の窪み９２よりも浅い場合には、表面を平坦化するために、図１０Ｅに示した第１の導電膜８１ａを、図１０Ｉに示した第２の導電膜９１ａより多く除去しなければならない。第１の絶縁膜７０の表層部分の研磨レートをＶｉ１、第１の導電膜８１ａの表層部分の研磨レートをＶｃ１、第２の絶縁膜８５の表層部分の研磨レートをＶｉ２、第２の導電膜９１ａの表層部分の研磨レートをＶｃ２としたとき、（Ｖｃ１／Ｖｉ１）＞（Ｖｃ２／Ｖｉ２）となるよう、研磨パッドをコンディショニングするドレッサを選択すればよい。逆に、第２の窪み９２が第１の窪み８２よりも浅い場合には、（Ｖｃ１／Ｖｉ１）＜（Ｖｃ２／Ｖｉ２）となるように、研磨パッドをコンディショニングするドレッサを選択すればよい。

このようにドレッサを選択することにより、平坦化度を高めることができる。

図３〜図７では、絶縁材料としてＳｉＯ_２を用い、金属材料として銅を用いた場合の評価結果を示しているが、この評価結果は、他の絶縁材料と金属材料との組み合わせの場合でも、同様の傾向を示すと考えられる。

上記評価結果からわかるように、第１の窪み８２及び第２の窪み９２のうち深い方の窪みが発生している表面を平坦化するときに、砥粒の平均寸法が相対的に大きなドレッサでコンディショニングされた研磨パッドを用いることが好ましい。また、深い方の窪みが発生している表面を平坦化するときに、砥粒の配置密度が相対的に低いドレッサでコンディショニングされた研磨パッドを用いることが好ましい。また、深い方の窪みが発生している表面を平坦化するときに、立方八面体の砥粒の割合が相対的に高いドレッサでコンディショニングされた研磨パッドを用いることが好ましい。さらに、深い方の窪みが発生している表面を平坦化するときに、砥粒が正方格子の格子点に配置されてたドレッサでコンディショニングされた研磨パッドを用い、浅い方の窪みが発生している表面を平坦化するときに、砥粒が不規則に配置されているドレッサでコンディショニングされた研磨パッドを用いることが好ましい。

上記実施例で採用したＣＭＰでは、一般に、化学的作用及び機械的作用によって、被研磨面が研磨される。化学的作用と機械的作用との影響の割合は、用いるスラリや研磨液によって異なる。化学的作用が小さく、主として機械的作用によって研磨が行われる場合もあれば、機械的作用が小さく、化学的作用の影響が大きい場合もある。極端な場合には、化学的作用がほとんどなく、実質的に機械的作用のみによって研磨が行われる場合もある。

以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。

以上の実施例に基づいて、さらに以下の付記を開示する。

（付記１）
（ａ）半導体基板の上に絶縁膜を堆積させる工程と、
（ｂ）前記絶縁膜に凹部を形成する工程と、
（ｃ）前記絶縁膜の上に導電膜を堆積させると共に、該導電膜で前記凹部内を充填する工程と、
（ｄ）前記導電膜を研磨する工程と
を有し、
前記工程（ｄ）は、第１のドレッサを用いてコンディショニングを行った第１の研磨パッドを用いて行う第１の研磨工程と、該第１のドレッサとは異なる第２のドレッサを用いてコンディショニングを行った第２の研磨パッドを用いて行う第２の研磨工程とを含む半導体装置の製造方法。

（付記２）
前記第１のドレッサと第２のドレッサとは、砥粒の平均寸法、砥粒の配置密度、立方八面体の砥粒の割合、及び砥粒の配置の少なくとも１つが異なる付記１に記載の半導体装置の製造方法。

（付記３）
前記絶縁膜は、層間絶縁膜と、該層間絶縁膜の上に形成された第１の犠牲膜と、該第１の犠牲膜の上に形成された第２の犠牲膜とを含み、
前記工程（ｂ）で形成される前記凹部は、少なくとも前記第１の犠牲膜の底面よりも深い位置まで達し、
前記工程（ｄ）の第１の研磨工程が、前記第２の犠牲膜を研磨する工程を含み、第２の研磨工程が、前記第１の犠牲膜を研磨する工程を含む付記１または２に記載の半導体装置の製造方法。

（付記４）
前記第１の研磨パッドを用いたときの、前記絶縁膜の表層部の研磨レートに対する前記導電膜の研磨レートの比が、前記第２の研磨パッドを用いたときの、前記絶縁膜の表層部の研磨レートに対する前記導電膜の研磨レートの比よりも大きい付記１乃至３のいずれか１項に記載の半導体装置の製造方法。

（付記５）
（ａ）半導体基板の上に絶縁膜を堆積させる工程と、
（ｂ）前記絶縁膜に凹部を形成する工程と、
（ｃ）前記絶縁膜の上面、及び前記凹部の内面を、被覆膜で覆う工程と、
（ｄ）前記被覆膜の上に、導電性埋込膜を堆積させると共に、該導電性埋込膜で前記凹部内を充填する工程と、
（ｅ）前記被覆膜の上の前記導電性埋込膜を、第１の研磨により除去する工程と、
（ｆ）前記絶縁膜の上の前記被覆膜を、第２の研磨により除去する工程と
を有し、
前記工程（ｅ）では、第１のドレッサを用いてコンディショニングを行った第１の研磨パッドを用いて研磨を行い、前記工程（ｆ）では、該第１のドレッサとは異なる第２のドレッサを用いてコンディショニングを行った第２の研磨パッドを用いて研磨を行う半導体装置の製造方法。

（付記６）
前記第１のドレッサと第２のドレッサとは、砥粒の平均寸法、砥粒の配置密度、立方八面体の砥粒の割合、及び砥粒の配置の少なくとも１つが異なる付記５に記載の半導体装置の製造方法。

（付記７）
前記第１の研磨における前記被服膜の研磨レートに対する前記導電性埋込膜の研磨レートの比が、前記第２の研磨における前記被服膜の研磨レートに対する前記導電性埋込膜の研磨レートの比よりも大きい付記５または６に記載の半導体装置の製造方法。

（付記８）
（ａ）半導体からなる基板上に第１の絶縁膜を形成する工程と、
（ｂ）前記第１の絶縁膜に第１の凹部を形成する工程と、
（ｃ）前記第１の絶縁膜の上に第１の導電膜を堆積させると共に、前記第１の凹部内に該第１の導電膜を充填する工程と、
（ｄ）前記第１の絶縁膜の上の前記第１の導電膜を、前記第１の凹部内に前記第１の導電膜が残り、かつ該第１の凹部内に残った該第１の導電膜の上面に、第１の窪みが発生する条件で、研磨により除去する工程と、
（ｅ）前記第１の絶縁膜の表層部分、及び前記第１の凹部内に残っている第１の導電膜の表層部分を、研磨により除去する工程と、
（ｆ）前記工程（ｅ）の後、前記第１の絶縁膜及び前記第１の導電膜の上に、第２の絶縁膜を堆積させる工程と、
（ｇ）前記第２の絶縁膜に、第２の凹部を形成する工程と、
（ｈ）前記第２の絶縁膜の上に、第２の導電膜を堆積させると共に、前記第２の凹部内に該第２の導電膜を充填する工程と、
（ｉ）前記第２の絶縁膜の上の前記第２の導電膜を、前記第２の凹部内に前記第２の導電膜が残り、かつ該第２の凹部内に残った該第２の導電膜の上面に、前記第１の窪みとは深さの異なる第２の窪みが発生する条件で、研磨により除去する工程と、
（ｊ）前記第２の絶縁膜の表層部分、及び前記第２の凹部内に残っている第２の導電膜の表層部分を、研磨により除去する工程と
を有し、
前記工程（ｅ）では、第１のドレッサを用いてコンディショニングを行った第１の研磨パッドを用いて研磨を行い、前記工程（ｊ）では、該第１のドレッサとは異なる第２のドレッサを用いてコンディショニングを行った第２の研磨パッドを用いて研磨を行い、
前記第１の絶縁膜の表層部分の研磨レートをＶｉ１、前記第１の導電膜の表層部分の研磨レートをＶｃ１、前記第２の絶縁膜の表層部分の研磨レートをＶｉ２、前記第２の導電膜の表層部分の研磨レートをＶｃ２としたとき、前記第１の窪みが前記第２の窪みよりも浅いときは（Ｖｃ１／Ｖｉ１）＞（Ｖｃ２／Ｖｉ２）となり、前記第２の窪みが前記第１の窪みよりも浅いときは（Ｖｃ１／Ｖｉ１）＜（Ｖｃ２／Ｖｉ２）となるように、前記第１及び第２の研磨パッドが選択されている半導体装置の製造方法。

（付記９）
前記第１のドレッサと第２のドレッサとは、砥粒の平均寸法、砥粒の配置密度、立方八面体の砥粒の割合、及び砥粒の配置の少なくとも１つが異なる付記８に記載の半導体装置の製造方法。

（付記１０）
前記第１の窪み及び前記第２の窪みのうち深い方の窪みが発生している表面を平坦化するときに用いる研磨パッドのコンディショニングを行うドレッサは、前記第１の窪み及び前記第２の窪みのうち浅い方の窪みが発生している表面を平坦化するときに用いる研磨パッドのコンディショニングを行うドレッサよりも、砥粒の平均寸法が大きいか、砥粒の配置密度が低いか、または立方八面体の砥粒の割合が高い付記８または９に記載の半導体装置の製造方法。

（付記１１）
前記第１の窪み及び前記第２の窪みのうち深い方の窪みが発生している表面を平坦化するときに用いる研磨パッドのコンディショニングを行うドレッサの砥粒が、格子模様の格子点に配置されており、浅い方の窪みが発生している表面を平坦化するときに用いる研磨パッドのコンディショニングを行うドレッサの砥粒が、不規則に配置されている付記８または９に記載の半導体装置の製造方法。

実施例で用いる化学機械研磨装置の概略平面図である。 １つの研磨ユニットの概略断面図である。 ダイヤモンド砥粒の平均サイズの異なるドレッサでコンディショニングされた研磨パッドを用いて研磨したときの、酸化シリコン膜の研磨レートに対する銅膜の研磨レートの比をする示すグラフである。 ダイヤモンド砥粒の平均サイズの異なるドレッサでコンディショニングされた研磨パッドの表面粗さを示すグラフである。 ダイヤモンド砥粒の配置密度の異なるドレッサでコンディショニングされた研磨パッドを用いて研磨したときの、酸化シリコン膜の研磨レートに対する銅膜の研磨レートの比をする示すグラフである。 立方八面体構造のダイヤモンド砥粒の割合が異なるドレッサでコンディショニングされた研磨パッドを用いて研磨したときの、酸化シリコン膜の研磨レートに対する銅膜の研磨レートの比をする示すグラフである。 ダイヤモンド砥粒の分布態様の異なるドレッサでコンディショニングされた研磨パッドを用いて研磨したときの、酸化シリコン膜の研磨レートに対する銅膜の研磨レートの比をする示すグラフである。 第１の実施例による半導体装置の製造方法の途中段階における素子断面図（その１）である。 第１の実施例による半導体装置の製造方法の途中段階における素子断面図（その２）である。 第１の実施例による半導体装置の製造方法の途中段階における素子断面図（その３）である。 第２の実施例による半導体装置の製造方法の途中段階における素子断面図（その１）である。 第２の実施例による半導体装置の製造方法の途中段階における素子断面図（その２）である。 第３の実施例による半導体装置の製造方法の途中段階における素子断面図（その１）である。 第３の実施例による半導体装置の製造方法の途中段階における素子断面図（その２）である。 第３の実施例による半導体装置の製造方法の途中段階における素子断面図（その３）である。

符号の説明

１０ 研磨ユニット
１１ 研磨テーブル
１１Ａ 回転定盤
１１Ｂ 研磨パッド
１１Ｃ 回転軸
１２ 研磨ヘッド
１２Ａ 保持機構
１２Ｂ リテーナリング
１２Ｃ 回転軸
１２Ｄ スイングアーム
１３ スラリ供給管
１４ ドレッサ
１４Ａ 砥粒板
１４Ｂ 砥粒
１４Ｃ 回転軸
１４Ｄ スイングアーム
２０ 研磨対象物
３０ 半導体基板
３１ 素子分離絶縁膜
３２ ＭＯＳＦＥＴ
３５ 層間絶縁膜
３６ 導電プラグ
４１ 層間絶縁膜
４２ キャップ膜
４３ 第１の犠牲膜
４４ 第２の犠牲膜
４５ 絶縁膜
４６ 凹部
４７ バリアメタル膜
４８ 導電膜
５１ 絶縁膜
５２ 凹部
５５、５６、５７ 被覆膜
５８ 導電膜
７０ 第１の絶縁膜
７１ 第１の凹部
８０ 被覆膜
８１ 第１の導電膜
８２ 第１の窪み
８５ 第２の絶縁膜
８６ 第２の凹部
９０ 被覆膜
９１ 第２の導電膜
９２ 第２の窪み

Claims (10)

1. （ａ）半導体基板の上に絶縁膜を堆積させる工程と、
   （ｂ）前記絶縁膜に凹部を形成する工程と、
   （ｃ）前記絶縁膜の上に導電膜を堆積させると共に、該導電膜で前記凹部内を充填する工程と、
   （ｄ）前記導電膜を研磨する工程と
   を有し、
   前記工程（ｄ）は、第１のドレッサを用いてコンディショニングを行った第１の研磨パッドを用いて行う第１の研磨工程と、該第１のドレッサとは異なる第２のドレッサを用いてコンディショニングを行った第２の研磨パッドを用いて行う第２の研磨工程とを含む半導体装置の製造方法。
2. 前記第１のドレッサと第２のドレッサとは、砥粒の平均寸法、砥粒の配置密度、立方八面体の砥粒の割合、及び砥粒の配置の少なくとも１つが異なる請求項１に記載の半導体装置の製造方法。
3. 前記絶縁膜は、層間絶縁膜と、該層間絶縁膜の上に形成された第１の犠牲膜と、該第１の犠牲膜の上に形成された第２の犠牲膜とを含み、
   前記工程（ｂ）で形成される前記凹部は、少なくとも前記第１の犠牲膜の底面よりも深い位置まで達し、
   前記工程（ｄ）の第１の研磨工程が、前記第２の犠牲膜を研磨する工程を含み、第２の研磨工程が、前記第１の犠牲膜を研磨する工程を含む請求項１または２に記載の半導体装置の製造方法。
4. 前記第１の研磨パッドを用いたときの、前記絶縁膜の表層部の研磨レートに対する前記導電膜の研磨レートの比が、前記第２の研磨パッドを用いたときの、前記絶縁膜の表層部の研磨レートに対する前記導電膜の研磨レートの比よりも大きい請求項１乃至３のいずれか１項に記載の半導体装置の製造方法。
5. （ａ）半導体基板の上に絶縁膜を堆積させる工程と、
   （ｂ）前記絶縁膜に凹部を形成する工程と、
   （ｃ）前記絶縁膜の上面、及び前記凹部の内面を、被覆膜で覆う工程と、
   （ｄ）前記被覆膜の上に、導電性埋込膜を堆積させると共に、該導電性埋込膜で前記凹部内を充填する工程と、
   （ｅ）前記被覆膜の上の前記導電性埋込膜を、第１の研磨により除去する工程と、
   （ｆ）前記絶縁膜の上の前記被覆膜を、第２の研磨により除去する工程と
   を有し、
   前記工程（ｅ）では、第１のドレッサを用いてコンディショニングを行った第１の研磨パッドを用いて研磨を行い、前記工程（ｆ）では、該第１のドレッサとは異なる第２のドレッサを用いてコンディショニングを行った第２の研磨パッドを用いて研磨を行う半導体装置の製造方法。
6. 前記第１のドレッサと第２のドレッサとは、砥粒の平均寸法、砥粒の配置密度、立方八面体の砥粒の割合、及び砥粒の配置の少なくとも１つが異なる請求項５に記載の半導体装置の製造方法。
7. 前記第１の研磨における前記被服膜の研磨レートに対する前記導電性埋込膜の研磨レートの比が、前記第２の研磨における前記被服膜の研磨レートに対する前記導電性埋込膜の研磨レートの比よりも大きい請求項５または６に記載の半導体装置の製造方法。
8. （ａ）半導体からなる基板上に第１の絶縁膜を形成する工程と、
   （ｂ）前記第１の絶縁膜に第１の凹部を形成する工程と、
   （ｃ）前記第１の絶縁膜の上に第１の導電膜を堆積させると共に、前記第１の凹部内に該第１の導電膜を充填する工程と、
   （ｄ）前記第１の絶縁膜の上の前記第１の導電膜を、前記第１の凹部内に前記第１の導電膜が残り、かつ該第１の凹部内に残った該第１の導電膜の上面に、第１の窪みが発生する条件で、研磨により除去する工程と、
   （ｅ）前記第１の絶縁膜の表層部分、及び前記第１の凹部内に残っている第１の導電膜の表層部分を、研磨により除去する工程と、
   （ｆ）前記工程（ｅ）の後、前記第１の絶縁膜及び前記第１の導電膜の上に、第２の絶縁膜を堆積させる工程と、
   （ｇ）前記第２の絶縁膜に、第２の凹部を形成する工程と、
   （ｈ）前記第２の絶縁膜の上に、第２の導電膜を堆積させると共に、前記第２の凹部内に該第２の導電膜を充填する工程と、
   （ｉ）前記第２の絶縁膜の上の前記第２の導電膜を、前記第２の凹部内に前記第２の導電膜が残り、かつ該第２の凹部内に残った該第２の導電膜の上面に、前記第１の窪みとは深さの異なる第２の窪みが発生する条件で、研磨により除去する工程と、
   （ｊ）前記第２の絶縁膜の表層部分、及び前記第２の凹部内に残っている第２の導電膜の表層部分を、研磨により除去する工程と
   を有し、
   前記工程（ｅ）では、第１のドレッサを用いてコンディショニングを行った第１の研磨パッドを用いて研磨を行い、前記工程（ｊ）では、該第１のドレッサとは異なる第２のドレッサを用いてコンディショニングを行った第２の研磨パッドを用いて研磨を行い、
   前記第１の絶縁膜の表層部分の研磨レートをＶｉ１、前記第１の導電膜の表層部分の研磨レートをＶｃ１、前記第２の絶縁膜の表層部分の研磨レートをＶｉ２、前記第２の導電膜の表層部分の研磨レートをＶｃ２としたとき、前記第１の窪みが前記第２の窪みよりも浅いときは（Ｖｃ１／Ｖｉ１）＞（Ｖｃ２／Ｖｉ２）となり、前記第２の窪みが前記第１の窪みよりも浅いときは（Ｖｃ１／Ｖｉ１）＜（Ｖｃ２／Ｖｉ２）となるように、前記第１及び第２の研磨パッドが選択されている半導体装置の製造方法。
9. 前記第１のドレッサと第２のドレッサとは、砥粒の平均寸法、砥粒の配置密度、立方八面体の砥粒の割合、及び砥粒の配置の少なくとも１つが異なる請求項８に記載の半導体装置の製造方法。
10. 前記第１の窪み及び前記第２の窪みのうち深い方の窪みが発生している表面を平坦化するときに用いる研磨パッドのコンディショニングを行うドレッサは、前記第１の窪み及び前記第２の窪みのうち浅い方の窪みが発生している表面を平坦化するときに用いる研磨パッドのコンディショニングを行うドレッサよりも、砥粒の平均寸法が大きいか、砥粒の配置密度が低いか、または立方八面体の砥粒の割合が高い請求項８または９に記載の半導体装置の製造方法。

Images